JPH02294120A - デジタル信号のｄｃオフセット除去回路 - Google Patents
デジタル信号のｄｃオフセット除去回路Info
- Publication number
- JPH02294120A JPH02294120A JP11428689A JP11428689A JPH02294120A JP H02294120 A JPH02294120 A JP H02294120A JP 11428689 A JP11428689 A JP 11428689A JP 11428689 A JP11428689 A JP 11428689A JP H02294120 A JPH02294120 A JP H02294120A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- offset
- digital signal
- component
- pass filter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000008030 elimination Effects 0.000 title 1
- 238000003379 elimination reaction Methods 0.000 title 1
- 239000000284 extract Substances 0.000 claims description 2
- 125000004122 cyclic group Chemical group 0.000 abstract description 2
- 230000005236 sound signal Effects 0.000 description 6
- 238000000034 method Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 238000012935 Averaging Methods 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000002542 deteriorative effect Effects 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は，Ａ／Ｄ変換時等に発生するＤＣオフセットを
除去することができるデジタル信号のＤＣオフセット除
去回路に関するものである。
除去することができるデジタル信号のＤＣオフセット除
去回路に関するものである。
［発明の概要］
本発明のデジタル信号のＤＣオフセット除去回路は、入
力されたデジタル信号をローパスフィルタに供給し、こ
のローパスフィルタによって入力信号の直流オフセット
成分を取り出して、その出力を所定の時点でラッチ手段
によってラッチする．ラッチされた値は減算手段に供給
され、この値をもとの入力デジタル信号から減算をする
ことによって、ＤＣオフセット成分の除去された信号を
得ることができるようにしたものである。
力されたデジタル信号をローパスフィルタに供給し、こ
のローパスフィルタによって入力信号の直流オフセット
成分を取り出して、その出力を所定の時点でラッチ手段
によってラッチする．ラッチされた値は減算手段に供給
され、この値をもとの入力デジタル信号から減算をする
ことによって、ＤＣオフセット成分の除去された信号を
得ることができるようにしたものである。
［従来の技術］
アナログ信号をＡ／Ｄ変換器に通し、デジタル信号に変
換する際に、デジタル信号上にＤＣオフセット成分が発
生する場合がある。特に、才一ディオ信号等をデジタル
信号に変換し、このデジタル信号で各種の音質調整を行
なうようなオーディオ機器等においては、デジタル音声
信号上にこのようなＤＣオフセットが生じることは信号
処理を正確に行なうことができず、アナログ信号に戻し
たときにノイズ発生原因となり好ましくない．そこで、
従来、このＤＣオフセット成分を除去するために、Ａ／
Ｄ変換器の後段にデジタル信号処理によるハイパスフィ
ルタを使用し、低域成分をカットするという方法が行な
われていた（実開昭６３−１０５９６０号）。
換する際に、デジタル信号上にＤＣオフセット成分が発
生する場合がある。特に、才一ディオ信号等をデジタル
信号に変換し、このデジタル信号で各種の音質調整を行
なうようなオーディオ機器等においては、デジタル音声
信号上にこのようなＤＣオフセットが生じることは信号
処理を正確に行なうことができず、アナログ信号に戻し
たときにノイズ発生原因となり好ましくない．そこで、
従来、このＤＣオフセット成分を除去するために、Ａ／
Ｄ変換器の後段にデジタル信号処理によるハイパスフィ
ルタを使用し、低域成分をカットするという方法が行な
われていた（実開昭６３−１０５９６０号）。
また、デジタル信号に変換した後、平均化回路によって
直流成分を抽出し、この直流成分を減算する方法も知ら
れている（特開昭５７−２０３３２２号）。
直流成分を抽出し、この直流成分を減算する方法も知ら
れている（特開昭５７−２０３３２２号）。
［発明が解決しようとする問題点］
しかしながら、ハイパスフィルタを使用してＤＣオフセ
ット成分をカットする構成にすると、同時に超低域の信
号成分もカットしてしまうことになり、特に才一ディ才
機器においては再生出力の量感不足としてその影響が表
われるという問題がある。
ット成分をカットする構成にすると、同時に超低域の信
号成分もカットしてしまうことになり、特に才一ディ才
機器においては再生出力の量感不足としてその影響が表
われるという問題がある。
さらに、フィルタの特性によって入力信号の位相や周波
数特性が変化してしまうということも発生し、オフセッ
ト除去手段としては好ましくない。
数特性が変化してしまうということも発生し、オフセッ
ト除去手段としては好ましくない。
次に、平均化処理によって直流成分を抽出し，この直流
成分を減算する方法は、オーディオ信号を標本化したコ
ードを常に演算しその平均値を得るための演算回路の規
模が大型化し、演算処理スピードを早《するために高価
なＩＣが必要になるという問題がある。
成分を減算する方法は、オーディオ信号を標本化したコ
ードを常に演算しその平均値を得るための演算回路の規
模が大型化し、演算処理スピードを早《するために高価
なＩＣが必要になるという問題がある。
［問題点を解決するための手段］
本発明はこのような問題点にかんがみてなされたもので
、デジタル信号に変換されたデータのＤＣオフセット除
去回路として、１次巡回型のデジタルローパスフィルタ
．と、このデジタルローパスフィルタによって抽出され
たオフセット値を所定のタイミングでラッチすることが
できるラッチ手段と、このラッチ手段によってラッチさ
れた値をデジタル信号に変換されたデータから減算する
減算手段を備えるようにしたものである。
、デジタル信号に変換されたデータのＤＣオフセット除
去回路として、１次巡回型のデジタルローパスフィルタ
．と、このデジタルローパスフィルタによって抽出され
たオフセット値を所定のタイミングでラッチすることが
できるラッチ手段と、このラッチ手段によってラッチさ
れた値をデジタル信号に変換されたデータから減算する
減算手段を備えるようにしたものである。
［作用］
デジタルローパスフィルタによってＤＣオフセット成分
を検出し，その検出値を所定のタイミングでラッチして
オフセット量として保持し、そのラッチされた値をデジ
タル信号に変換されたデータから減算するように構成し
ているので、簡単な回路構成で、純粋にＤＣオフセット
成分のみが除去され、データの周波数特性が劣化しない
ようにすることができる。
を検出し，その検出値を所定のタイミングでラッチして
オフセット量として保持し、そのラッチされた値をデジ
タル信号に変換されたデータから減算するように構成し
ているので、簡単な回路構成で、純粋にＤＣオフセット
成分のみが除去され、データの周波数特性が劣化しない
ようにすることができる。
［実施例コ
第１図は本発明の一実施例をブロック図としたものであ
る。
る。
一点鎖線で囲ったｌの部分はよく知られている、１次の
巡回型（ Ｉ Ｉ Ｒ ： Ｉｎｆｉｎｉｔｅ Ｉｍｐ
ｕｌｓｅＲｅｓｐｏｎｓ）デジタルフィルタ（以下、単
にローパスフィルタという）であり、係数Ｋ１を与える
乗算器２、加算器３、１サンプル分の遅延回路４、係数
Ｋ２を与える乗算器５から形成されるものであり、本実
施例においては直流成分検出のためのローパスフィルタ
を構成している．なお、乗算器２，５における係数Ｋ＋
．Ｋｚはオーバフローな生じないようにＫ ＋ ＋ Ｋ
ｚ≦１となるように設定されている。
巡回型（ Ｉ Ｉ Ｒ ： Ｉｎｆｉｎｉｔｅ Ｉｍｐ
ｕｌｓｅＲｅｓｐｏｎｓ）デジタルフィルタ（以下、単
にローパスフィルタという）であり、係数Ｋ１を与える
乗算器２、加算器３、１サンプル分の遅延回路４、係数
Ｋ２を与える乗算器５から形成されるものであり、本実
施例においては直流成分検出のためのローパスフィルタ
を構成している．なお、乗算器２，５における係数Ｋ＋
．Ｋｚはオーバフローな生じないようにＫ ＋ ＋ Ｋ
ｚ≦１となるように設定されている。
６はラッチ回路，７はラッチ信号発生部を示しラッチ回
路６は後述するタイミングでラッチ信号発生部７から出
力されるラッチ信号に基ずいて、ローパスフィルタ１の
出力をラッチする。また、８は減算回路を示し、アナロ
グ信号を図示しないＡ／Ｄ変換器によってデジタル信号
に変換したデータ（以下、人力デジタル信号という）か
ら、ラッチ回路６によってラッチされた信号値（オフセ
ットデータ）を減算し、出力するものである。
路６は後述するタイミングでラッチ信号発生部７から出
力されるラッチ信号に基ずいて、ローパスフィルタ１の
出力をラッチする。また、８は減算回路を示し、アナロ
グ信号を図示しないＡ／Ｄ変換器によってデジタル信号
に変換したデータ（以下、人力デジタル信号という）か
ら、ラッチ回路６によってラッチされた信号値（オフセ
ットデータ）を減算し、出力するものである。
以上にように構成，されたデジタル信号のＤＣオフセッ
ト除去回路の動作を、以下説明する。
ト除去回路の動作を、以下説明する。
今、例えば、Ａ／Ｄ変換回路の出力として、第２図（ａ
）に■として示すような、Ｅ ＯｆｆのＤＣオフセット
を含んだ正弦波Ｓが入力デジタル信号として供給された
とする。この信号■がローパスフィルタｌに入力される
と、各サンプルデータのＫ１倍の値と、１つ前のサンプ
ル出力データのＫ２倍の値が順次加算され、■に示すよ
うに、時間と共にＤＣオフセットレベルに接近する出力
波形が得られ、ラッチ回路６に供給される。すなわち、
ローパスフィルタ１のカット才フ周波数が十分に低い値
に設定されていることにより、出力■は人力デジタル信
号■のＤＣオフセット量を示すことになる。
）に■として示すような、Ｅ ＯｆｆのＤＣオフセット
を含んだ正弦波Ｓが入力デジタル信号として供給された
とする。この信号■がローパスフィルタｌに入力される
と、各サンプルデータのＫ１倍の値と、１つ前のサンプ
ル出力データのＫ２倍の値が順次加算され、■に示すよ
うに、時間と共にＤＣオフセットレベルに接近する出力
波形が得られ、ラッチ回路６に供給される。すなわち、
ローパスフィルタ１のカット才フ周波数が十分に低い値
に設定されていることにより、出力■は人力デジタル信
号■のＤＣオフセット量を示すことになる。
このローパスフィルタ１の出力■を、ラッチ回路６では
、適正なタイミング（例えばｔ１時点）でラッチ信号発
生部７から供給されるラッチ信号に基すいてラッチし、
減算回路８に供給する．減算回路８では、入力デジタル
信号■がら、ラッチされた値が減算され、結果として第
２図（ｂ）に■として示すような、ＤＣオフセット成分
Ｅ Ｏｆｆが除去された信号が得られる。
、適正なタイミング（例えばｔ１時点）でラッチ信号発
生部７から供給されるラッチ信号に基すいてラッチし、
減算回路８に供給する．減算回路８では、入力デジタル
信号■がら、ラッチされた値が減算され、結果として第
２図（ｂ）に■として示すような、ＤＣオフセット成分
Ｅ Ｏｆｆが除去された信号が得られる。
この出力信号■は、入力信号成分（各サンプル値）から
単純にオフセット量が減算されるものであるため、超低
域の信号成分も損なわれることもなく、当然、位相或は
周波数特性も入カ信号に対して変化しない。
単純にオフセット量が減算されるものであるため、超低
域の信号成分も損なわれることもなく、当然、位相或は
周波数特性も入カ信号に対して変化しない。
ラッチのタイミングは上記したようにラッチ信号発生部
８によって設定されるものであるが、本実施例を使用す
る機器に応じて決められればよい。例えばオーディオ機
器に使用し、才一ディオ信号のオフセット除去を目的と
する場合は、オーディオ信号の無音部分を検出し、無音
状態が所定時間以上連続した時点でラッチ信号を出力す
るようにすることが考えられる。
８によって設定されるものであるが、本実施例を使用す
る機器に応じて決められればよい。例えばオーディオ機
器に使用し、才一ディオ信号のオフセット除去を目的と
する場合は、オーディオ信号の無音部分を検出し、無音
状態が所定時間以上連続した時点でラッチ信号を出力す
るようにすることが考えられる。
なお、無音状態検出によって行なうようにすると、次の
ような利点がある。
ような利点がある。
ローパスフィルタ１の伝達関数は、
Ｋ Ｉ ／ （１−Ｋ．・Ｚ−１）・・・・・・・・・
・（１）となり、振幅特性は、 Ｋ ＋ ／ ｌ＋Ｋ ２”−２Ｋ ２ＣＯＳＣＬ）
Ｔ ・・・・（ ２ ）となる。
・（１）となり、振幅特性は、 Ｋ ＋ ／ ｌ＋Ｋ ２”−２Ｋ ２ＣＯＳＣＬ）
Ｔ ・・・・（ ２ ）となる。
すなわちＫ２の値が大きいほどカット才フ周波数は低く
なり（第３図参照）、つまり、信号成分内から有効的に
ＤＣオフセット成分を検出し、ローパスフィルタ１の出
力を容易に安定させることができるが、才−パフ口一を
生じないようにＫ１＋Ｋ２＝１の条件を満足すると、Ｋ
１の値を小さくしなければならない．すると、ＤＣオフ
セットが変化したときの追従性が悪くなるという問題が
ある。
なり（第３図参照）、つまり、信号成分内から有効的に
ＤＣオフセット成分を検出し、ローパスフィルタ１の出
力を容易に安定させることができるが、才−パフ口一を
生じないようにＫ１＋Ｋ２＝１の条件を満足すると、Ｋ
１の値を小さくしなければならない．すると、ＤＣオフ
セットが変化したときの追従性が悪くなるという問題が
ある。
一方、カット才フ周波数を高めに設定すると、低域信号
成分のカットが不十分になるため、ローパスフィルタｌ
の出力はＤＣオフセット値に容易に安定しない。
成分のカットが不十分になるため、ローパスフィルタｌ
の出力はＤＣオフセット値に容易に安定しない。
ところが、無音状態時には信号成分は入力されていない
ため、カットオフ周波数を高めにしてもＤＣオフセット
成分のみを検出することが可能になり、ローパスフィル
タ１の出カは容易に安定することになる。すなわち，無
音状態が所定時間以上連続した時点をラッチタイミング
とすると、ローパスフィルタ１のカット才フ周波数を高
く設定することが可能になり、好都合であるといえる。
ため、カットオフ周波数を高めにしてもＤＣオフセット
成分のみを検出することが可能になり、ローパスフィル
タ１の出カは容易に安定することになる。すなわち，無
音状態が所定時間以上連続した時点をラッチタイミング
とすると、ローパスフィルタ１のカット才フ周波数を高
く設定することが可能になり、好都合であるといえる。
なお、係数Ｋ，又はＫ２は０．５又は０．２５という値
に設定すると、デジタルデータを単に１ビットシフトす
る回路で乗算器２又は５を形成することができ、回路を
簡易化すると同時にスピードアッブを容易に計ることが
できる。
に設定すると、デジタルデータを単に１ビットシフトす
る回路で乗算器２又は５を形成することができ、回路を
簡易化すると同時にスピードアッブを容易に計ることが
できる。
ラッチのタイミングとしては、上記以外に、定時間毎に
行なう方式や入力信号モード（種類）の変化、及びファ
ンクションの切り換え直後に行なう方式等、種々考えら
れ、これ等のタイミングを適当に組み合わせてラッチす
るタイミングを設定してもよい。
行なう方式や入力信号モード（種類）の変化、及びファ
ンクションの切り換え直後に行なう方式等、種々考えら
れ、これ等のタイミングを適当に組み合わせてラッチす
るタイミングを設定してもよい。
［発明の効果］
以上説明したように、本発明のデジタル信号のＤＣオフ
セット除去回路は、入力デジタル信号にローパスフィル
タを挿入してＤＣオフセットレベルを検出し、この値を
所定のタイミングでラッチして減算手段に供給して、入
力デジタル信号から減算するように構成したため、入力
信号の超低域成分を損なうことなく、ほぼ純粋にＤＣ成
分だけがカットされた出力信号を得ることができるとい
う効果がある。
セット除去回路は、入力デジタル信号にローパスフィル
タを挿入してＤＣオフセットレベルを検出し、この値を
所定のタイミングでラッチして減算手段に供給して、入
力デジタル信号から減算するように構成したため、入力
信号の超低域成分を損なうことなく、ほぼ純粋にＤＣ成
分だけがカットされた出力信号を得ることができるとい
う効果がある。
また、入力信号の位相や周波数特性が変化してしまうと
いう従来のＤＣオフセット除去回路の欠点も解消するこ
とができ、特にデジタルオーディオ信号のＤＣオフセッ
ト除去手段として有用である。
いう従来のＤＣオフセット除去回路の欠点も解消するこ
とができ、特にデジタルオーディオ信号のＤＣオフセッ
ト除去手段として有用である。
第１図は本発明の一実施例を示すブロック図、第２図（
ａ）（ｂ）はＤＣオフセット除去動作を説明するための
波形図、第３図は乗算係数とカット才フ周波数の関係を
示した説明図である。 １はローパスフィルタ、２．５は乗算器、３は加算器、
４は遅延回路、６はラッチ回路、７はラッチ信号発生部
、８は減算器を示す。
ａ）（ｂ）はＤＣオフセット除去動作を説明するための
波形図、第３図は乗算係数とカット才フ周波数の関係を
示した説明図である。 １はローパスフィルタ、２．５は乗算器、３は加算器、
４は遅延回路、６はラッチ回路、７はラッチ信号発生部
、８は減算器を示す。
Claims (1)
- 入力デジタル信号からＤＣオフセット成分を取り出すロ
ーパスフィルタと、該ローパスフィルタの出力を所定の
時点でラッチするラッチ手段と、該ラッチ手段によって
ラッチされた値を前記入力デジタル信号から減算して出
力する減算手段から構成されることを特徴とするデジタ
ル信号のＤＣオフセット除去回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11428689A JPH02294120A (ja) | 1989-05-09 | 1989-05-09 | デジタル信号のｄｃオフセット除去回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11428689A JPH02294120A (ja) | 1989-05-09 | 1989-05-09 | デジタル信号のｄｃオフセット除去回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02294120A true JPH02294120A (ja) | 1990-12-05 |
Family
ID=14634044
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11428689A Pending JPH02294120A (ja) | 1989-05-09 | 1989-05-09 | デジタル信号のｄｃオフセット除去回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02294120A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5991107A (en) * | 1993-02-01 | 1999-11-23 | Cirrus Logic, Inc. | Sychronous read channel |
| JP2004264234A (ja) * | 2003-03-04 | 2004-09-24 | Fujitsu Ten Ltd | レーダ装置 |
| JP2005117146A (ja) * | 2003-10-03 | 2005-04-28 | Hitachi Kokusai Electric Inc | 変調器 |
| JP2008535388A (ja) * | 2005-04-01 | 2008-08-28 | フリースケール セミコンダクター インコーポレイテッド | 送信基底帯域におけるｄｃオフセット補正のためのシステム及び方法 |
-
1989
- 1989-05-09 JP JP11428689A patent/JPH02294120A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5991107A (en) * | 1993-02-01 | 1999-11-23 | Cirrus Logic, Inc. | Sychronous read channel |
| JP2004264234A (ja) * | 2003-03-04 | 2004-09-24 | Fujitsu Ten Ltd | レーダ装置 |
| JP2005117146A (ja) * | 2003-10-03 | 2005-04-28 | Hitachi Kokusai Electric Inc | 変調器 |
| JP2008535388A (ja) * | 2005-04-01 | 2008-08-28 | フリースケール セミコンダクター インコーポレイテッド | 送信基底帯域におけるｄｃオフセット補正のためのシステム及び方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR860007828A (ko) | 비데오신호 순환필터 | |
| JPS567172A (en) | Method and device of complex ternary correlation for adaptive gradient calculation | |
| JP3044739B2 (ja) | デジタル信号のサンプリング周波数の変換方法 | |
| JPH02294120A (ja) | デジタル信号のｄｃオフセット除去回路 | |
| US6314395B1 (en) | Voice detection apparatus and method | |
| JPH069000B2 (ja) | 音声情報処理方法 | |
| US4686509A (en) | Digital to analog conversion method and system with the introduction and later removal of dither | |
| JP2830276B2 (ja) | 信号処理装置 | |
| JP3125225B2 (ja) | デジタル／アナログ変換器 | |
| US20090024681A1 (en) | Filter circuit and filtering method for removing consecutive noise from sampled digital signals | |
| JPS6046126A (ja) | Ａ／ｄ変換回路 | |
| JPH08114632A (ja) | ノイズ除去装置 | |
| JPS60261210A (ja) | デイジタルフイルタ回路 | |
| JPS57157372A (en) | Operation error correcting method | |
| JP2000101430A (ja) | ノイズ除去回路 | |
| JPH0244176B2 (ja) | ||
| KR930000650Y1 (ko) | 휘도신호의 잡음제거 회로 | |
| KR970077985A (ko) | 고역통과 iir 필터의 설계방법 및 이에 적합한 고역통과 iir 필터 | |
| Nitsch et al. | Stabilizing the LFTF algorithm by leakage control | |
| JPS61146020A (ja) | 電子楽器の楽音波形処理装置 | |
| JP2002057583A (ja) | オーバーサンプリングアナログ・ディジタル変換装置 | |
| JPH0139146B2 (ja) | ||
| JPH09258780A (ja) | デジタル音声処理方式 | |
| JP2000078002A (ja) | 位相比較装置 | |
| JPS61128620A (ja) | デイジタル信号処理装置 |