JPH0139146B2 - - Google Patents

Description

【発明の詳細な説明】

(1) 発明の技術分野 本発明は入力信号の相関値を求める装置に係
り、特に三値相関値のウインド処理を行なう三値
相関関数処理方式に関する。 (2) 従来技術 相関関数は音声情報処理には重要な関数であ
り、PARCOR分析、相関分析、ピツチ抽出等に
多用されている。 従来、前述のピツチ抽出に用いられている相関
関数の処理には、回路の縮小、計算時間の短縮の
ために相関値を求めるデータを三値化した三値化
データが用いられている。三値化データとは＋
１，０，−１の値を有するデータである。しかし
ながら、相関関数を用いた場合、三値化データの
ピツチ抽出においては倍音抽出の誤りを防止する
ため、ウインド処理を行なう必要がある。 たとえば、相関関数Ｒ（τ）は Ｒ（τ）＝_N-1 〓ⁿ⁼⁰ ｘ（ｎ）ｘ（ｎ＋τ） とするならば、ウインド処理を行なつた相関関数
R′（τ）は R′（τ）＝Ｒ（τ）・ｗ（τ） となる。なお、τはピツチ抽出の場合には遅れ時
間であり、ｗ（τ）はウインド関数すなわち、τ
に対応した相関関数である。 このウインド関数を相関値に乗ずることによつ
て倍音抽出を防止することができる。 (3) 従来技術の問題点 前述の様に三値化データを用いて相関値を求め
た場合にはその倍音抽出を防止する為に相関関数
Ｒ（τ）にウインド関数ｗ（τ）を乗じている。 相関値を求める演算は三値化データであるの
で、その処理回路は簡単化されている。しかしな
がら、その結果すなわち相関値とウインド関数
（相関係数）を乗じる乗算は三値ではないため、
乗算するための回路は複雑となつてしまつてい
た。そのため相関値を求める回路の簡単化の効果
は半減してしまう問題を有していた。 (4) 発明の目的 本発明は前記問題点を解決するものであり、そ
の第１の目的は三値相関関数処理装置において三
値相関関数計算用の加減算回路を用いて相関演算
とウインド処理を同時に行なうことによつて、乗
算回路を縮小し、演算時間の縮小を行なつた三値
相関関数処理方式を提供することにある。 その第２の目的は三値相関関数計算用の加減算
回路を用いて三値相関値の最大値を求めることに
よつてさらに回路の縮小を可能とした三値相関関
数処理方式を提供することにある。 (5) 発明の要点 本発明の特徴とするところは相関関数処理装置
において、三値データを乗算する乗算回路と、ウ
インド値を発生するウインド値発生回路と、前記
乗算回路のデータビツトが制御端子に入力し、前
記ウインド値発生回路のウインド値が入力端子に
入力するゲート回路と、前記乗算回路の符号ビツ
トが加減算制御端子に入力し前記ゲート回路の出
力が第１の入力に加わる加減算回路と、前記加減
算回路の演算出力を格納し、前記加減算回路の第
２の入力に出力する記憶回路とを有することを特
徴とした三値相関関数処理方式にある。 (6) 発明の実施例 第１図は本発明の第１の実施例の回路構成図を
示す。音声信号はローパスフイルタ１を介してオ
ートマチツクゲインコントロール回路２に入力
し、その出力はアナログ／デジタル変換回路３に
加わる。アナログ／デジタル変換回路３の出力は
三値量子化部８の最大値算出部５、最小値算出部
６、比較部７の第１の入力に接続される。三値量
子化部８は最大値算出部５、最小値算出部６、比
較部７、乗算回路９，１０、記憶部１２より成
り、パワー計算部４の出力はパワー抽出端子１１
に接続される。三値量子化部８内の最大値算出部
５、最小値算出部６の出力はそれぞれ乗算回路
９，１０の第１の入力に加わる。乗算回路９，１
０の第２の入力には係数データが入力する。乗算
回路９，１０の出力は記憶部１２を介して比較部
７に入力する。比較部７の出力は三値量子化部８
の出力としてシフトレジスタ１３に接続される。
シフトレジスタ１３の第１の複数の出力はセレク
タ１４の複数の入力にそれぞれ対応して入力す
る。シフトレジスタ１３の出力とセレクタ１４の
出力は乗算回路１５の第１、第２の入力に接続さ
れる。乗算回路１５の出力はウインド処理回路１
６を介して加減算回路１７の第１の入力に接続さ
れる。加減算回路１７の出力は記憶部１８に接続
され、記憶部１８の出力は加減算回路１７の第２
の入力と最大値検出部１９の入力に接続される。
三値量子化部８とセレクタ１４とウインド処理回
路１６のそれぞれの制御入力には制御部２０の制
御出力がそれぞれ加わる。最大値検出部１９の出
力は音階コード端子２１に接続される。 たとえば楽器より発生する楽音や人の声等の音
はマイクロホン等によつて電気信号に変換され
る。その音声信号すなわち電気信号はローパスフ
イルタ１に入力し、高域部が除去される。ローパ
スフイルタ１は音声信号帯域外の雑音等を除去し
さらに前述の音声信号の帯域を制御するための例
えばカツトオフ（cut off）周波数900Hzのローパ
スフイルタである。なおこのフイルタはバンドパ
スフイルタでも可能である。帯域外の雑音等が除
去され帯域制限された音声信号はオートマチツク
ゲインコントロール回路２において特定の振幅値
になる様に増幅される。これは次段のアナログ／
デジタル変換回路３の出力ビツト数を有効になる
様に挿入されたものである。たとえばアナログ／
デジタル変換回路３の最大並びに最小変換電圧が
±5Vであつた時、オートマチツクゲインコント
ロール回路２の出力の最大値、最小値の絶対値が
5V以上であるとアナログ／デジタル変換回路３
の出力は無効となつてしまう。さらにオートマチ
ツクゲインコントロール回路２の出力の最大値、
最小値が±0.5V等の様に5Vよりその絶対値がは
るかに小さい場合にはアナログ／デジタル変換回
路３のデジタルデータ値も小さくなり、上位ビツ
トがローレベルとなり有効ビツト数が減少する。
これを防止するため、オートマチツクゲインコン
トロール回路２はその出力の最大値、最小値がア
ナログ／デジタル変換回路３の変換電圧範囲を越
えないようにさらに小さな絶対値にならないよう
に動作する。しかしながら、オートマチツクゲイ
ンコントロール回路２はたえず最大値、最小値が
一定となる様に動作するのではなく、音声信号の
最大値、最小値に依存した利得となり、ほぼ特定
の範囲の振幅値の信号を出力する様に動作する。
なお、入力がない場合には利得が最大になるも、
その出力は当然ながら零である。 特定の振幅値に変換された音声信号はオートマ
チツクゲインコントロール回路２より出力され、
アナログ／デジタル変換回路３においてデジタル
データ値に変換される。 パワー計算部４は前述のアナログ／デジタル変
換回路３のデジタル出力の絶対値をとり特定の範
囲１フレームにわたつて累算する回路である。換
言するならばアナログ／デジタル変換回路３のデ
ジタル出力の符号を取り除き累算する。その累算
結果は音声信号のパワーに関係した値であり、パ
ワー計算部４はその結果をパワー抽出端子１１に
出力する。 また、アナログ／デジタル変換回路３の出力は
三値量子化部８の最大値算出部５、最小値算出部
６に加わる。最大値算出部５、最小値算出部６で
は特定の期間にわたつて最大値、最小値を検出す
る。これは三値化を行なうためのスレツシホール
ドレベルを求めるためになされるものである。 最大値算出部５、最小値算出部６において最大
値、最小値を検出し、その値に特定の係数ε₁，ε₂
を乗算回路９，１０で乗算し、記憶部１２に格納
する。記憶部１２に格納された結果は比較部７に
おいて行なわれる比較データのスレツシホールド
レベルとなる。比較部７はアナログ／デジタル変
換回路３のデジタルデータ出力と前述のスレツシ
ホールドレベルとを比較する。前述の乗算回路
９，１０によつてε₁，ε₂たとえばε₁＝0.4，ε₂＝
0.4が乗算されるので入力した信号の振幅値に比
例したスレツシホールドレベルとなる。すなわち
比較部においてなされる三値化はその最大、最小
の振幅値で正規化されたスレツシホールドレベル
で行なわれる。 第２図ａ，ｂは音声データすなわちアナログ／
デジタル変換回路３の出力と、その値を三値化し
たそれぞれの波形図である。 最大値にε₁を乗じたスレツシホールドレベル
THより音声データが大きい場合には三値化した
値すなわち三値データは１（第２図イ〜ホの範囲）
となる。また、最小値にε₂を乗じたスレツシホー
ルドレベTLより小さい場合には三値データは−
１（第２図ヘ，トの範囲）となる。また、音声デ
ータがその間すなわちスレツシホールドレベル
THとスレツシホールドレベルTLの間であるな
らば三値データは０となる。ここで三値データは
下記の表に示す様に符号ビツトとデータビツトの
計２ビツトより成り、０または１の時符号ビツト
は０、−１の時符号ビツトは１となる。また、デ
ータビツトはその絶対値を示し、三値データが±
１の時１，０の時０となる。

【表】 比較部７は特定の期間すなわち１フレームにお
ける最大値、最小値より求まつたスレツシホール
ドレベルを用いて前述の特定期間内における三値
化を行なうために設けられている。これらの順次
なされる動作は制御部２０より発生する制御信号
によつて制御される。 比較部７の出力すなわち三値データはシフトレ
ジスタ１３に入力し、順次シフトされる。シフト
レジスタの最終シフトデータは乗算回路１５の第
１の入力に加わる。また最終シフトデータの後に
続くデータはシフトレジスタ内にあり、特定のス
テツプすなわちシフトクロツク数遅れた複数のデ
ータが制御部２０より発生する選択信号によつて
セレクタ１４で選択され乗算回路１５の第２の入
力に加わる。乗算回路１５では第１、第２の入力
に加わつたデータを乗算する。この乗算は最終シ
フトデータをxj、そのデータより特定クロツクτi
遅れたデータをｘ（ｊ＋τi）とすると、xj・ｘ（ｊ
＋τi）となる。なお、この乗算は１シフトクロツ
ク内で必要とする回数なされウインド処理回路１
６を介して加減算回路１７の第１の入力に加わ
る。ここで必要とする回数は制御部２０において
選択的になされるものであるが、それは音階に対
応したものであり、たとえば音階のE₂〜F₅に対
応した遅れ時間τ₀〜τ₃₇の合計38回なされる。ま
たシフトクロツク周波数sを32.768KHzとする
と、遅れ時間に対応する音階周波数iはi＝s／
τiであらわされる。ここでτiは２の12乗根に比例
し、たとえばF₅ E₅…F₂，E₂に対応したτiはそれ
ぞれτ₃₇＝46，τ₃₆＝49，τ₁＝373，τ₀＝395となる。 ウインド処理回路１６は後述するが、セレクタ
１４によつて選択された遅れに対応した係数を乗
算する回路であり、その係数すなわちウインド値
をｗ（τi）とするならば加減算回路１７に入力す
る値はxj・ｘ（ｊ，τi）・ｗ（τi）となる。この係
数は制御部２０よりセレクタ１４に入力する選択
信号に対応して選択される。加減算回路１７、記
憶部１８は累算する為の回路であり、τiに対応し
て記憶部１８の出力が加減算回路１７の第２の入
力に加わり、ウインド処理回路１６の出力と加減
算して記憶部１８に再度格納する。すなわち記憶
部１８に格納されるデータR′（τi）は R′(τi)＝_N 〓^j=1 xj・ｘ(j+τi)・ｗ(τi) …(1) となる。ここでＮは特定範囲内のそれぞれτiに対
するシフト回数すなわち計算回数である。(1)式に
おいてｗ（τi）はｊに対して一定であるので
R′（τi）は R′(τi)＝ｗ(τi)・_N 〓^j=1 xj・ｘ(j+τi) ＝ｗ(τi)・Ｒ(τi) …(2) となる。ここでＲ（τi）はxj・ｘ（ｊ＋τi）の累算
値を表わし、特定の遅れ時間に対応した相関値と
なる。前述したｗ（τi）は(2)式より明らかな様に
特定の遅れ時間に対応した相関値に乗算されるも
のであり、ウインド関数の遅れ時間に対応したウ
インド値となる。これによつて三値化した為に発
生する倍音抽出の誤りを防止（ウインド処理）す
ることができる。記憶部１８の出力は最大値検出
部１９に加わり、記憶部１８内の最大値が検出さ
れる。記憶部１８に格納されている値は特定の時
間遅れの値と現在の値とを乗算し、ウインド処理
した結果の累算値であるので、記憶部内に格納さ
れた累算値は特定の時間内における入力音声信号
の各ピツチすなわち周波数成分に対応した値とな
る。（なお、前述の特定時間とは１フレームを示
し、さらに１フレームを800システムクロツクと
した場合にはその値は400回の累算値となる。）す
なわち、最大値検出部で検出した値は前述と特定
時間内における入力音声信号の各周波数成分の信
号の最大値を求めたものとなる。 最大値検出部１９はその最大値を有するピツチ
すなわち周波数データをたとえばコード化して音
階コード端子２１に出力する。 以上の動作によつて音階信号の主音に関係した
音階コードデータが音階コード端子２１より出力
される。 第３図はさらに本発明の詳細を示す回路構成図
である。 シフトレジスタ１３とセレクタ１４の出力デー
タは乗算回路１５に入力する。乗算回路１５は排
他的論理オアゲート１５１とアンドゲート１５２
より成り、前記出力データの符号ビツトは排他的
論理オアゲート１５１に、データビツトはアンド
ゲート１５２にそれぞれ入力する。 排他的論理オアゲート１５１の出力はラツチ回
路１６１、オアゲート１６２を介して加減算器１
７１の加減算制御端子に加わる。アンドゲート１
５２の出力はラツチ回路１６３を介してゲート回
路群１６４の制御端子に加わる。制御部２０１の
ウインド値指定信号はリードオンメモリ
（ROM）６５に加わり、その出力はゲート回路
群１６４を介してセレクタ１６５の第１の入力に
入る。セレクタ１６５の出力は加減算回路１７１
の第１の入力Ａに加わる。加減算回路１７１の出
力Ｃはラツチ回路１６６を介してラツチ回路１６
７，１６８とランダムアクセスメモリ（RAM）
１８１に入力する。ラツチ回路１６７の出力はセ
レクタ１６５に加わり、ラツチ回路１６８の出力
は加減算回路１７１の第２の入力Ｂに加わる。ア
ドレスカウンタ１８２の出力はRAM１８１のア
ドレスに入力するとともにラツチ回路１８３を介
して音階コード端子２１に接続される。 加減算器１７１のキヤリー出力Ｄは制御部２０
１に接続される。制御部２０１からは大小比較信
号がセレクタ１６５ならびにオアゲート１６２に
入力する。またさらに制御部２０１からはラツチ
回路１６７，１６８，１８３へラツチ信号、なら
びにアドレスカウンタ１８２へカウントクロツ
ク、RAM１８１へはリード／ライト信号が出力
される。乗算回路１５はシフトレジスタ１３の最
終シフト出力とセレクタ１４で選択されたシフト
データが加わり、三値乗算がなされる。前述した
様にこの乗算回路１５は排他的論理オアゲート１
５１とアンドゲート１５２より成り、それぞれ符
号ビツト並びにデータビツトが入力している。排
他的論理オアゲートの論理は正負の符号ビツトを
有する乗算の符号の論理と一致しており、さらに
アンドゲート１５２の論理は符号なし１ビツトデ
ータの乗算の論理と一致しているので、三値デー
タの乗算は乗算回路１５の排他的論理オアゲート
１５１とアンドゲート１５２によつてなされる。
そしてその結果はラツチ回路１６１、１６３に格
納される。このラツチ回路は前記乗算結果が以後
のウインド処理中に変化しない様に記憶するもの
であり、次の乗算回路が入力するまで一定のデー
タを記憶する。 ROM６５にはウインド値が格納されており、
乗算回路１５によつて乗算された相関値に対応し
たウインド値が制御部２０１によつて選択されて
ROM６５より出力される。そのウインド値はゲ
ート回路群１６４に入り、アンドゲート１５２の
出力データによつてオン、オフされる。すなわ
ち、アンドゲート１５２の出力がハイレベルであ
るならば、ウインド値を加算あるいは減算する為
にその値をセレクタ１６５の第１の入力に加えロ
ーレベルならば零データを第１の入力に加える。
またセレクタ１６５の制御端子ならびにオアゲー
ト１６２にはこの時ローレベルが制御部２０１よ
り加わつており、セレクタ１６５はゲート回路群
１６４の出力すなわちウインド値を加減算器１７
１の第１の入力Ａに加える。またオアゲート１６
２は乗算回路１５の符号データを加減算制御端子
Ｓに加える。この状態すなわち、セレクタ１６５
がゲート回路群１６４の出力を選択し、加減算器
１７１の加減算制御端子Ｓに符号データが加わつ
た状態では、三値データが＋１の時には入力Ｂよ
り入力する値とウインド値が加減算回路によつて
加算され、−１の時には同様に入力Ｂより入力す
る値からウインド値が減算される。一方、データ
ビツトが零すなわち三値データが零のときはゲー
ト回路群１６４より零が出力されるので加減算器
１７１の出力は入力Ｂより入力した値となる。す
なわち、この動作によつて乗算結果の三値データ
とウインド値が乗算されて加減算器１７１で加算
される。また、このとき、加減算器１７１の入力
Ｂには、アドレスカウンタ１８２で指定された
RAM１８１のデータがラツチ回路１６８を介し
て入力する。そのデータは対応する今までの乗算
器１５の三値データとウインド値の乗算結果の累
算データであるので、加減算器１７１の出力はあ
らたに乗算された結果が加算された累算結果とな
る。その結果はラツチ回路１６６に格納されると
ともにRAM１８１のアドレスカウンタ１８２で
指定されるアドレスすなわち、乗算結果が加算さ
れない前のアドレスと同じ位置のメモリに格納さ
れる。 さらに前記動作を第４図に示す１フレーム内の
データチヤートを用いて説明する。本発明の実施
例における相関値は１フレーム単位で求められ
る。その１フレームは全部x₀〜x₇₉₉の800データ
より成り、相関値の計算はフレームの前部x₀〜
x₃₉₉（期間T₁）でなされる。期間T₁の前すなわち
１フレーム前の期間T₅でRAM１８１の内容が図
示しない回路によつてクリアされる。 そして、データx₀における特定の遅れ時のデー
タｘ（０＋τ₀）〜ｘ（０＋τ₃₇）が順次乗算回路１
５によつて乗算される。さらにそれらの乗算に対
応するすなわち遅れ時間に対応するそれぞれのウ
インド値がROM６５より順次出力される。また
この時その遅れ時間に対応したROM１８１の内
容がアドレスカウンタ１８２によつて順次選択さ
れる。これらの二つのデータが前述した様な動作
によつて加減算回路１７１で演算され、さらにそ
の結果が最終的にRAM１８１に格納される。ア
ドレスカウンタ１８２はτ₀〜τ₃₇に対応する値を
有するものであり、その内容は０〜37を有し、デ
ータx₀において一巡し、さらにそれぞれのデータ
x₁〜x₃₉₉に対して一巡する。すなわち１フレーム
内においてはアドレスカウンタ１８２は０〜37の
カウントを400回くりかえす。これによつてデー
タx₀〜x₃₉₉までの間にそれぞれのデータx₀〜x₃₉₉
の遅れデータｘ（ｊ＋τ₀）〜ｘ（ｊ＋τ₃₇）が乗算
されて、さらにその結果がウインド値と乗算され
て累算される。その結果、RAM１８１のそれぞ
れのアドレスの内容には特定の遅れ時間τ₀〜τに
対応した累算結果、換言するならば前述の(2)式に
示した相関値R′（τi）すなわちウインド処理され
た相関値がそれぞれ格納される。 前述の動作において、制御部２０１においてウ
インド値を格納しているROM６５のアドレスを
アクセスしているが、これはアドレスカウンタ１
８２の値に対応するものであり、その値をROM
１６５に入力することによつても同様の動作とな
る。さらに、それらの動作の制御たとえばラツチ
回路１６７，１６８、RAM１８１の格納動作は
第４図に示したクロツクφ₁，φ₂に同期してなさ
れる。 以上、ウインド処理について第３図を用いて説
明した。前述の説明から明らかな様に本発明には
ウインド処理用の特別な乗算器は必要でなく単に
アンドゲートで済むものである。 第３図の回路においては、さらにそれぞれ遅れ
時間に対応した相関値の最大値を求める機能を有
している。以下ではその動作について説明する。 まず、ラツチ回路１６７，１６８が時間T₂に
おいてクリアされる。そして第４図に示した時間
T₁においてそれぞれ求められた遅れ時間に対応
した相関値はRAM１８１に格納されているの
で、τ₀に対応した相関値がアドレスカウンタ１８
２によつてアドレスされてラツチ回路１６８に格
納される。 この時、セレクタ１６５の選択端子には選択信
号のハイレベルが入力しているので、セレクタ１
６５はラツチ回路１６７の出力を選択する。さら
にオアゲート１６２の一方の入力には選択信号の
ハイレベルが入力するので、その出力はハイレベ
ルとなる。すなわち加減算器１７１の加減算制御
端子Ｓにはハイレベルが入力するので、加減算回
路は減算動作となる。 前述した様にまずラツチ回路１６８にはτ₀に対
応したデータが格納されているので加減算回路１
７１はその値でラツチ回路１６７に格納されてい
るデータを減算する。この時ラツチ回路はリセツ
トされた直後であるので零が格納されており、キ
ヤリーがキヤリー端子Ｄより出力される。キヤリ
ー信号が制御部２０１に入力すると、制御部２０
１はアドレスカウンタ１８２で指定されたアドレ
スの内容すなわちこの時にはτ₀に対応した相関値
をラツチ回路１６７に格納する。第１番目の時に
はラツチ回路１６７には零が格納されているの
で、τ₀に対応した相関値が必ずラツチ回路１６７
に格納される。またこの時アドレスカウンタ１８
２の値もラツチ回路１８３に格納される。次に次
のクロツクたとえばクロツクφ₁によつてアドレ
スカウンタ１８２がインクリメントし、次のアド
レスすなわちτ₁の相関値が格納されているアドレ
スをアクセスする。これによつてRAM１６１は
τ₁の相関値を出力し、制御部２０１より発生され
るクロツクによつてラツチ回路１６８がそのデー
タを取り込む。そして、前述と同様に加減算回路
１７１によつてラツチ回路１６７の内容からラツ
チ回路１６８の内容を減算する。この時その結果
が負であるならば、すなわち、キヤリー端子Ｄが
キヤリーを出力した場合にはラツチ回路１６８の
内容がラツチ回路１６７の内容より大であるので
１６８の内容すなわちRAM１８１より出力され
ているデータをラツチ回路１６７に格納するとと
もにラツチ回路１８３にその時のアドレスカウン
タ１８２値を格納する。前述の格納動作は制御部
２０１より発生するラツチ信号によつてなされ
る。逆に小さい場合には、キヤリー端子Ｄからキ
ヤリーが出力されないので、制御部２０１からも
ラツチ信号が出力されずラツチ回路１６７の内容
に変化はない。なお、加減算回路１７１の結果は
出力されているがそのデータがラツチ回路１６６
に入力するだけで、ラツチ回路からは出力されな
い。この動作はτ₀〜τ₃₇まで順次なされるので、
遅れ時間に対応した相関値の最大値が最終的には
ラツチ回路１６７に格納される。この動作によつ
てRAM１８１の内容の最大値が検出されるが、
ラツチ回路１６７に入力するラツチ信号は前述の
τ₀〜τ₃₇までの順次動作においてラツチ回路１８
３にも加わる。すなわち、最終的にはラツチ回路
１８３に格納された最大値に対応するRAM１８
１のアドレスがラツチ回路１８３に格納される。
このアドレス値は最大値を有する相関値に対応す
るものであるので、最大相関値のコードデータと
して音階コード端子２１より出力される。なおこ
の出力は時間T₄の間になされる。 前述のウインド処理と累算並びに累算結果の最
大値検出は順次１フレーム単位でなされ、その結
果として、１フレーム時間すなわち、時間T₁〜
時間T₅の間の音声におけるピツチ抽出結果がコ
ード化されて出力される。 (7) 発明の効果 以上述べた様に本発明はウインド処理演算と相
関演算を同時に三値相関関数計算用の加減算回路
を用いて行なつている。その結果本発明によれば
従来必要としていた乗算回路が不要でさらに演算
の速い三値相関関数処理方式が可能となる。 さらに、本発明によれば三値相関関数計算用の
加減算回路を用いて三値相関値の最大値を求めて
いるので、さらに回路を縮小した三値相関関数処
理方式が可能となる。

【図面の簡単な説明】

第１図は本発明の一実施例の回路構成図、第２
図は三値化方式を説明する波形図、第３図は本発
明の詳細を示す回路図、第４図は１フレームのデ
ータチヤートを示すチヤート図である。 １５…乗算回路、１６…ウインド処理回路、１
７…加減算回路、１８…記憶部、１９…最大値検
出部、１５１…排他的論理オアゲート、１５２…
アンドゲート、１６１，１６３，１６６〜１６
８，１８３…ラツチ回路、６５…ROM、１８２
…アドレスカウンタ、１６２…セレクタ、１６２
…オアゲート、１７１…加減算器、１６４…ゲー
ト回路群、１８１…RAM、２０，２０１…制御
部。

Claims (1)

1. 【特許請求の範囲】 １ 相関関数処理装置において、三値データを乗
   算する乗算回路と、ウインド値を発生するウイン
   ド値発生回路と、前記乗算回路のデータビツトが
   制御端子に入力し前記ウインド値発生回路のウイ
   ンド値が入力端子に入力するゲート回路と、前記
   乗算回路の符号ビツトが加減算制御端子に入力し
   前記ゲート回路の出力が第１の入力に加わる加減
   算回路と、前記加減算回路の演算出力を格納し前
   記加減算回路の第２の入力に出力する記憶回路と
   を有することを特徴とした三値相関関数処理方
   式。 ２ 前記ウインド値発生回路はウインド値を記憶
   しているメモリであることを特徴とした特許請求
   の範囲第１項記載の三値相関関数処理方式。 ３ 前記乗算回路は排他的論理オアゲートと、ア
   ンドゲートより成り、前記排他的論理オアゲート
   の出力は符号ビツト出力であり、前記アンドゲー
   トの出力がデータビツトの出力であることを特徴
   とした特許請求の範囲第１項記載の三値相関関数
   処理方式。 ４ 前記相関関数処理装置はさらにセレクタと、
   第１、第２のラツチ回路と有し、前記セレクタは
   前記ゲート回路の出力と前記第１のラツチ回路の
   出力とを選択して前記加減算回路の第１の入力に
   出力し、前記第２のラツチ回路の出力は前記加減
   算回路の第２の入力に加わり、前記記憶回路の出
   力は選択的に前記第１、第２のラツチ回路に格納
   されることを特徴とした特許請求の範囲第１項記
   載の三値相関関数処理方式。 ５ 前記ゲート回路はウインド値を選択的に出力
   する以外は零データを出力することを特徴とした
   特許請求の範囲第１項記載の三値相関関数処理方
   式。 ６ 前記相関関数処理装置はさらにまたアドレス
   カウンタを有し、前記記憶回路のアドレス端子に
   前記アドレスカウンタの出力が加わることを特徴
   とした特許請求の範囲第１項記載の三値相関関数
   処理方式。