JPS60158493A - エラ−除去装置 - Google Patents

エラ−除去装置

Info

Publication number
JPS60158493A
JPS60158493A JP59013077A JP1307784A JPS60158493A JP S60158493 A JPS60158493 A JP S60158493A JP 59013077 A JP59013077 A JP 59013077A JP 1307784 A JP1307784 A JP 1307784A JP S60158493 A JPS60158493 A JP S60158493A
Authority
JP
Japan
Prior art keywords
output
data
input data
frame
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59013077A
Other languages
English (en)
Inventor
豊太郎 時本
進 高島
和幸 黒沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Priority to JP59013077A priority Critical patent/JPS60158493A/ja
Priority to US06/583,091 priority patent/US4633748A/en
Priority to GB08405013A priority patent/GB2138988B/en
Priority to DE19843407078 priority patent/DE3407078A1/de
Publication of JPS60158493A publication Critical patent/JPS60158493A/ja
Priority to US07/453,040 priority patent/USRE33739E/en
Pending legal-status Critical Current

Links

Landscapes

  • Electrophonic Musical Instruments (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は音声入力に対応して楽音を発生ずる電子楽器に
係り、特に音声入力のテジタル処理におりる抽出データ
のエラー除去装置に関する。
〔従来技術〕
電子技術の進歩により、電子的に楽音波形を発生し、ス
ピーカにより楽音を発生ずることが可?iヒとなった。
この前述した装置は一般的に電子楽器と呼ばれている。
この電子楽器は鍵によって発生ずべき楽音を選択する方
法が一般的であり、さらにレバースイソチ等によってピ
アノの音や他の楽器の音を指定して発生ずることができ
る。
〔従来技術の問題点〕
前記したようにこの電子楽器は鍵によって楽音を選択す
るので、演奏するためにはピアノの技術やその鍵の操作
の練習を必要としていた。換言−Jるならば簡単に例え
ば人の歌に対応して伴奏するようなことはできず、電子
楽器を操作する技術を有する者にのめそのようなことが
可能であった。
即ら従来の鍵によって操作する電子楽器は簡単に誰にで
も演奏することができないという問題を右し−ζ い 
ノこ 。
(発明の目的〕 本発明は前記問題点を解決す?〕ものであり、電子楽器
の操作技術を有さなくても節111に瞭作して演奏や伴
奏することができる電子楽器を供給するために、特に抽
出したテークを1ラ−削正するためのエラー除去装置を
提供する、ことを目的とする。
〔発明の構成〕
本発明は過去の入力データを記憶する記憶手段と、該記
憶手段に記憶された過去の入力データと現在の人力デー
タとを比較する比較1段と、前記過去の入力データ又は
現在の入力データを選択的に出力する選択手段とを有し
、前記現在の入力データが過去の入力データを基f1t
′−とじて一定範囲に入っているかとうかを前記比較手
段によって比較し、該比較結果に基すいて前記過去の入
力データまたは現在の入力データの一力を前記選択手段
によって選択的に出力することを特徴とする。
〔発明の実施例〕
本発明は従来のように鍵によ5って楽音の音階とタイミ
ングを選択するのではな(1人間か音声によって楽音の
音階とタイミングを与えるよ・)にしたものである。
第1図は本発明の実施例の回路構成図であり。
音声入力に対応して楽音を発生ずる電17−楽器の構成
を示している。音声を電気信司に変換するマイクlコボ
ン1の出力は前処理部2に加わる。rii+処理部2の
出力はピンチ抽出部3に接続される。ビ。
チ抽出部3の出力はラッチ4を介してプト11!7ザ(
CPU)5に加わる。プIコセノジ′5の出力はピンチ
抽出面3.記憶部6.エラ 除去部7.移動平均演算部
8.フラグ作成部9に接続されている。
記憶部6の出力はエラー除去部7とピッチデータ制御部
10に、エラー除去部7の出力4J移動平均演算部8と
ピッチデータ制御部10にそれぞれ加わる。移動平均j
i!i算部8の出力はピッチデータ制御部10とヨー1
−ジLネレータ】1に接続される。
又ピッチデータ制御部10の出力b−+ lジlネレー
タj1に接続される。コーlジエネし・−タ11の出力
し、J楽音全生部12に接続され、その楽音発生部12
の出力は電気信冒を音に変換り−るスピーカ13に接続
される。
マイク1:Iボンlで電気信号に変換された音声信附は
前処理部2に加わり、前処理がなされる。この前処理口
笛1には例えば11−パスフィルタ(1゜PF)等によ
って帯域外の信℃の除去を行なう。
この’NF域外の除去は次段によってなされるピンチ抽
出の誤動作を防止するためになされるのである。
さらに前処理は第2にはオー1−マチノクケ・インコン
トロール回路によって帯域外が除去された入力音声信号
を特定の振幅値になるように増幅する。
第3には前述の特定の振幅値となった入力音声信号をア
ナロ変換子ジタル変換回l?hによ−、てデジタルデー
タに変換′する。前述の1t(j定の振幅値になるよう
な増幅は、このアナ1コグ7/デジタル変換回路の出力
ヒノト数を有効にず・r〕ためになされるものである。
前処理部2で処理された音声信l;シ即らデジタル音声
信号はピンチ抽出部3に加わる。ピンチ抽出部3はプ1
コセ、す(CPU)5の制御によ、て入力音声信号の基
本周波数のピッチを抽出する。ピンチ抽出部3は例えば
特願昭58−31284 ℃、特特願昭58−3128
房 細か記載されているが,音声データ量子化回路。
音階抽出回路,3値相関処理回路を有し,これらの回路
によってピッチ抽出を行な・う。データ量子化回路は音
声デジタルデータの最大値と最小値を特定時間に亘って
順次求め,その最大値,最小値を用いて例えば3値化す
るためのそれぞれのスレッシボール1ルベルを決定する
。そしてそのスレッシボールドで入力借りを3値化する
。音階抽出回路は前述の音声デジタルデータを用いて3
値化した音声3埴化データを抽出する音階に対応させて
遅延させ、その遅延データと人力データとを乗算する回
路である。この回路に、)、って時間に関する相関が取
られる。ごのテークはず1λに遅延データと人力テーク
との単なる時間に関する相関を表わすものであり、この
テークを更に処理してピンチの抽出を行なう。この抽出
を行なうのが前述した3値相関処理回路である。3埴相
関処理回路はピッチ抽出を行なうためのウィン1−゛処
理等を行なう回路である。即ら、抽出する音階に対応し
て前述の音階抽出回路より複数のテークが出力されるの
で、この3値相関処理回路でその複数のデータをウィン
ド処理、換言するならば音階に関係して重み旬りを行な
い2さらにそれを特定時間(1フレーム)累算する。そ
して、その累算値(遅延時間に対応した累算値)の中か
ら最大値をめ、その最大値に対応し7だ遅延時間よりピ
ッチをめ出力する。この出力は入力した音声(高調波を
含む)の基本波のピッチに関係したデータである。
前述のピッチ抽出部3より出力されたピンチデーりはう
、チ4.プロセソジ・5を介して記19部6に格納され
る。その後このピッチデータはピッチデータ制御部10
に転送されると共に、エラー圀、央部7−・転送される
。コニラー除去q++ 7は記1.O部6に格納された
データを用いて特定なピッチデータの変化特に1フレー
j1においての、7.7例えばIオクターブ以−ヒの変
化を検出し、その変1ヒが検出された時はそのデータを
変化する前のデータにもどすための回路である。尚、急
激な音階の変化もありうるが、エラー除去部7tこおい
ては2フレーJ11夕上連続してピッチデータが急激に
変化した場合は。
上記動作は行なわないようにして才、′す、この時tこ
は1フレーム遅れでデータが変化Jる、l、うになされ
ている。エラー除去部7においてIフレームエラー除去
されたデータはピッチデータ制御部10へ転送されると
共に移動平均演算部8に4・几)で平均がなされる。そ
してその出力としては複数の平均化処理を行なったもの
が出力される。即ち第1の出力としてエラー除去部7か
ら人力した各ピッチデータに対して現在を含む過去4フ
レームにわノζる加算平均を1:i−なったものが出力
される。また第2の出力として各ピンチテークに対して
現在を含む過去6フし・−j・と、(つ前の加算平均出
力とに対して適当に重み伺げを行なって加算平均し7だ
ものが出力される。例えば過去6フレー11と、1つ1
111の加算平均出力値を2倍した(1ηとを累算し平
均したものであり、これは見かvt 、tヒステリシス
を持〕こ一已ノこ8フレーム移動平均出力となっている
そしてこれらの処理はフし一−j、イσに入力するビ。
チテークを順次格納するシフルジスタと甲算器なとによ
って行なわれる。
このよ・うにして平均化されたデータは移動平均演算部
8より出力され、ピッチデータ制i:fllt’fl!
 I Oに加わり楽音を発生ずるた崎の処理がなされる
換瓢するならば前述したエラー除去部7は外部’jlt
:音等によゲこピッチ抽出のIアレーン\の力の誤動作
を検出し、除去する回路であり、ピッチ抽出の誤動作の
結果によるステップ的な大きなデータの変化を除去する
ものもある。そして移動平均演算部8は入力音声等の微
妙なピッチ変化によるピッチの誤抽出のデータの微妙変
化にり1し、て複数の平均化処理によって適切にピッチ
データの変化を安定化させる回路である。特に−1−記
ヒスう−リシス伺8フレーム移動平均によ−、て定席的
に抽出されろ特定の音階付近で各アレーン、毎の抽出テ
ークが1音階程度の幅で細かく振れイ〕のを防いでいる
人間の声は歌に限らず子音、1す:召を有している。
母音の基本波のピッチは多く含まれ一ζいるが、子音に
おいては非常に少ないものがある。この為。
T−音のめを発生している間(例えは“S△゛′を発生
ずる場合には” s ”を発生してぃろ間)は基4−波
のピンチは誤って抽出されることがある。これらの誤抽
出による楽音の誤動作をなくU7.入力した音声の音階
になるようにするのがピッチデータ制御IOである。そ
しどこの制fil11部は音声パワーや音声人力検出等
のデータを用いて、記憶部6に格納されているデータや
コーラ 閘、央部7の出カテークあるいIJ、移動平均
演算部8の出力テークを選択して出力する。
ヨー1−ジェネレータ■1は前述のピッチ制御部10の
出力を楽音発生部12において発生すべき楽音のコーF
’即ぢ楽音データに変換する回路である。
前述したレノチ抽出部3.記憶部6.エラー除去部7.
移動平均演算部8はプロセッサ5の制御によってなされ
る。またピッチデータ制御部10゜コードジェネレータ
11はフラグ作成部9を介してプロセッサ5によって制
御される。換言するならば、プロセッサ5によってフラ
グ作成部9にフラグ等がセントされ、そのフラグによっ
て前述のピッチデータ制御部10.コートジェネレータ
11が動作する。
コードジェネレータ11の出力即ち変換データは楽音発
生部12に加わり、スピーカ13により出力されるべく
楽音の指定を行なう。換言するならば、楽音発生部12
ではコードジェネレータ11の変換データによって指定
される楽音電気信号(アナログ)を発生し、スピーカ1
3にそれを加える。その結果、スピーカ13より入力音
声に対応した楽音が発生するのである。
第1図に示した回路は音声入力に対応して楽音を発生す
る電子楽器の構成を表したものであり。
以下にさらに本発明のエラー除去装置を詳述する。
第2図は第1図のエラー除去部7の詳細な回路構成図で
ある。
記憶部6の出力はラッチ14を介してラッチ15、ゲー
ト16.比較器17のB入カフ比較器18の八人力に加
わる。ラッチ15の出力は加減算回路19.ケート20
に接続される。加減算回路19の出力はランチ21.2
2をそれぞれ介して比較器17の八人力、比較器18の
B入力にそれぞれ加わる。比較器17.18の比較出力
はオアゲート23に加わる。オアゲート23の出力はア
ンドゲート24の第1の入力に加わる。そして。
そのアンドゲート24の出力ばラッチ25に接続される
。ラッチ25の出力はラッチ26.ゲート20に接続さ
れると共にインバータ27を介してゲート16に接続さ
れる。ラッチ26の出力はインバータ28を介してアン
ドゲート24の第2の入力に加わる。プロセッサ5 (
第1図)の定数データCは加減算回路19の一方の入力
に加わる。
さらに制御信号SUBは加減算回路19.アンドゲート
29の第1のゲートとインバータ3oを介してアンドゲ
ート31の第1のゲートに加わる。
アンドゲート29,31の第2のゲートにはクロックφ
L2+ φL1がそれぞれ加わり、その出方はランチ2
2.21に接続される。ゲー1−20゜16の出力は共
通接続されてう・ノチ32を介して次段の回路即ち移動
平均演算部8 (第1図)に加わる。一方、う、チ14
,25.26にはクロックφ111.φL3+ φL4
が加わる。またラッチ15にはクロックφLJが加わる
以上のような構成のエラー除去部7cこおいて。
その具体的な動作を第3図のタイミングチャートに従っ
て説明する。
まず、今フレームがn−1フレーム目であるとする。始
めにクロックφ、Nの立ち上がりで記憶部6(第1図)
からのn−1フレーム目のピンチデータP1−1がラッ
チ14に格納され、同クロックφ、Nの立ち下がりでそ
のデータが出力され、比較器17のB人カと比較18の
八人力に入力する。
一方、比較器17及び18の八人力及びB入力には、1
つ前のフレームのピンチデータP%−2に対して定数C
を加減した値P6−2→−C及びPn−z −Cが既に
入力している。そして比較器17において、P −r、
−z + C< P%−1であるがどうがが比較され、
比較器18において、Px−2C>Py−1T:あるか
どうがが比較される。尚、比較器17゜I8は条件が満
足した時ローレベルを出力する。
そしてどちらが一方が成り立った時、即ちPzn−Iが
Pm−2+cの範囲外にある時、比較器17゜18の一
方がハイレベルとなる。その結果オア回路23の出力は
ハイレベルとなる。そしてアンド回路24を介してハイ
レベル信号が出力される。
(初期状態ではラッチ26ばリセットされているのでそ
の出力はローレベルであるから、インバータ28にはロ
ーレベルが加わり、インバータ28の出力はハイレベル
となる。即ちアンドゲートの第2の入力にはハイレベル
が加わるのでオンとなり、オアの出力がラッチ25に加
わる。)もし。
PL−1がP W−2±Cの範囲内であれば、ローレベ
ルとなる。次にクロックφL3の立ち上がりでその信号
がラッチ25に入力し、立ち下がりで出力が現われる。
ここでもし1 Ph−1がP酢−1:l!:Cの範囲内
であれば、ラッチ25の出力はローレベルとなりゲート
20が閉じる。またインバータ27にはローレベルが加
わるのでその出力はハイレベルとなり。
ゲート16が開く。そして次のクロックφ。、の立ち上
がりによって、n−1フレーム目の入力ピッチデータが
そのままゲート16を介してラッチ32に入力し、φ。
IJTの立ち下がりで次段の回路に出力される。この場
合はn−1フレーム目のピッチデータP1−1が1つ前
のピンチデータP%−Zに刻して特定の範囲内(±C)
にあり、P+−+ば正しいピッチデータと判断された場
合である。
次にもしP%−1がPz−z±Cの範囲外であれば。
ラッチ25の出力は、ハイレベルとなり、ゲート16は
閉じ1ゲート20が開く。そして、クロックφ。uTの
立ち上がりによって、予め、う、チ15から出力してい
る1つ前のフレームのピッチデータP’%−2がゲート
20を介してラッチ32に入力し、φ。LITの立ち下
がりで次段の回路に出力される。
この場合はn−1フレーム目のピッチデータPy−+が
1つ前のピッチデータP%−2と大きく異なり。
P%−1は異常なピッチデータとして、無視され。
1つ前のフレームのピッチデータP %−2が代わりに
出力される。
次にクロックφL、Iの立ち上がりでラッチ25からの
出力がラッチ26に入力され、立ち下がりでラッチ26
の出力がインバータ28を介してアンド回路24の入力
に加わる。このランチ26はn−1フレーム目のピッチ
データP )l−1が正富な値であったかどうかを記憶
するためのラッチで。
その内容がローレベルなら正當、ハイレベルなら異常で
あったことを示す。また、同じクロックφし4の立ち上
がりでラッチ14からの出力Ph−(がラッチ15に人
力し、立ち下がりでその出力が加減算回路19に入力さ
れる。加減算回路19の他方の1人力には定数値Cが人
力しているので。
まず加算が行なわれる(制御信号SOBはローレベルで
ある)。
次にクロックφL1の立ち上がりでその加算結果P e
x −1→−Cがラッチ21に入力し、立ち下がりでラ
ッチ21にその出力が現われる。
続いて加減算回路19の制御信号SUBがハイレベルと
なり、ラッチ15の出力P+z−+ から定数値Cが減
算される。そしてクロックφL2の立ち上がりでその減
算結果PW−I Cがラッチ22に入力し、立ち下がり
でラッチ22にその出力が現われる。
以上で1フレームに対する動作を終了し1次のnフレー
ム目に移る。nフレーム目ではクロ・ツクφ1Nでnフ
レーム目のピッチデータPnが入力され、n−1フレー
ム目で予め計算されている値PQ%−1:!:Cとその
大小がn−1フレーム目の場合と同様に比較され、それ
に基づいたピッチデータP1−1又はPnが選択的に出
力される。
以上のようにして前のフレームのピッチデータに対して
、大きく異なるピンチデータは異常なデータとして除去
され、前のフレームのピッチデータが代わりに出力され
る。
ところで音階が急激に連続して変化するような場合は、
エラー除去してしまってはかえって都合が悪い。その為
に前のフレームでエラー除去した場合は、現在のフレー
ムではエラー除去は行なわないようにする。今、前のフ
レームでエラー除去した場合には、ランチ26の出力が
ハイレベルとなっているために、インバータ28を介し
たアンド回路24への片方の入力はローレベルになる。
これによってラッチ25の出力ば必ずローレベルとなり
、ゲート16のみが選択されエラー除去は行なわれない
。即ちピッチデータが2フレ一ム以上急激に変化する場
合は、エラーではないとしてエラー除去は行なわない。
第4図はピッチデータの入力例と、それに対するエラー
除去部7の出力(ラッチ32の出力)例とラッチ26の
内容を示した図である。4フレーム目のピッチデータP
4は、3フレーム目の出力ピッチデータP3゛に対し、
P3’+C3±C値となっており、かつ3フレーム目で
エラー除去が行なわれていない(3フレーム目のう・7
チ26の値が“′0”である)ので、界雷と判断され4
フレーム目の出力P6’は3フレーム目の値P3’と同
じ値が出力される。
一方、8フレーム目のピッチデータPθも界雷と判断さ
れ、その出力P11′は7フレーム目の値P7′と同じ
値が出力されるが、9フレー18目のピッチデータP9
も8フレーム目の出力Pθ′+Cより大きい値となって
いる。しかし、この場合。
8アレーン・目でエラー除去が行なわれており、ランチ
26の値が“1パとなっているので、P9は異常とは判
断されず、そのままP9’として出力される。さらに1
0フレーム目の入力値P1oは。
その前の9フレーム目の値P9′に対してP9’−C以
下となるため、再び異寓と判断され。
Pro′はP9’と同じ値となる。そして11フレーム
目の入力値P++は、その前の10フレーム目の値Pr
o’に対してP1o′−C以下となっているが、ランチ
2Gの値が1”であるため。
エラー除去は行なわれず、そのままP11′として出力
される。このように本発明によるエラー除去回路によれ
ば、1フレームのみのエラーは適切に除去し、また2フ
レ一ム以上変化が続いた場合は、エラーではないとしそ
の応答が第4図に示すように1フレーム遅れるだけで追
従できる。
第5図はピッチデータが低い値から高い値に急激に変化
する場合の例である。その動作は第4図の例の場合と全
く同しに考えることができ、出力を見ると2フレーム毎
に階段状の部分を生じるがその応答は1フレーム遅れる
だけで十分追従している。
以上のように本発明によれば、ピッチ抽出時の誤りによ
る1フレームのエラーを適切に除去することができ、適
切な音階を与えることができる。
なお1本実施例においてはピッチデータは音階に対して
順次割当てた数値であるが、これに限らずピンチに対応
した直接のデータであっても良い。
さらに前のフレームのピッチデータと比較する範囲を定
数Cの範囲に固定したが2実際には人間の声による発音
時のピッチ変化や、ピ・ノチ抽出部3(第1図)による
エラーは、低音と高温でかなり異なる場合が多いので、
それに従って定数Cの値を適宜可変するように構成する
ことも可能である。
〔発明の効果〕
本発明によれば簡単なランチと加減算回路、及び比較器
により1フレームのピ・ノチ抽出のエラーを適切に除去
することができ、2フレ一ム以上のピッチデータの急激
な変化に対しても1フレーム遅れるだけで追従すること
ができる。
【図面の簡単な説明】
第1図は本発明による実施例の全体的な回路構成図、第
2図は第1図のエラー除去部の詳細な回路構成図、第3
図は本発明によるエラー除去部の動作タイミングチャー
ト、第4図及び第5図は本発明によるエラー除去部によ
る除去例を示した図である。 7・・・エラー除去部 14.15,2122.25,
26.32・・・ランチ 17.18・・・比較器 19・・・ 加減算回路 16.20・・・ゲー ト 特許出願人 カシオ計算機株式会社 代理人弁理士 大 菅 義 之 第3図 第4図

Claims (3)

    【特許請求の範囲】
  1. (1)過去の入力データを記憶する記憶手段と。 該記1.a手段に記憶された過去の入力データと現在の
    入力データとを比較する比較手段と、前記過去の入力デ
    ータ又は現在の入力データを選択的に出力する選択手段
    とを有し、前記現在の入力データが過去の入力データを
    基v%として一定範囲に入っているかどうかを前記比較
    手段によって比較し。 該比較結果に基づいて前記過去の入力データまたL;(
    現在の入力データの一方を前記選択手段によって選択的
    に出力することを特徴とするエラー除去装置。
  2. (2)前記比較手段は加減算回路と比較器を有し。 前記加減算回路によって前記過去の入力データにり・1
    して設定値を加算又は減算し、該加算結果又は減算結果
    と前記現在の入力データとを前記比較器によって比較す
    ることを特徴とする特許請求の範囲第1項記載のエラー
    除去装置。
  3. (3)前記選択手段は記憶回路を何し、該記1.1回路
    の内容に基づいて前記過去の入力データ又は現在の入力
    データの一方を前記選択−Jるごとを’IH救とする特
    許請求の範囲第1項記載のエラー除去装置。
JP59013077A 1983-02-27 1984-01-27 エラ−除去装置 Pending JPS60158493A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP59013077A JPS60158493A (ja) 1984-01-27 1984-01-27 エラ−除去装置
US06/583,091 US4633748A (en) 1983-02-27 1984-02-23 Electronic musical instrument
GB08405013A GB2138988B (en) 1983-02-27 1984-02-27 Electronic musical instrument
DE19843407078 DE3407078A1 (de) 1983-02-27 1984-02-27 Elektronisches musikinstrument
US07/453,040 USRE33739E (en) 1983-02-27 1989-12-12 Electronic musical instrument

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59013077A JPS60158493A (ja) 1984-01-27 1984-01-27 エラ−除去装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP63151944A Division JPH01112295A (ja) 1988-06-20 1988-06-20 エラー除去装置

Publications (1)

Publication Number Publication Date
JPS60158493A true JPS60158493A (ja) 1985-08-19

Family

ID=11823091

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59013077A Pending JPS60158493A (ja) 1983-02-27 1984-01-27 エラ−除去装置

Country Status (1)

Country Link
JP (1) JPS60158493A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01100596A (ja) * 1987-10-14 1989-04-18 Casio Comput Co Ltd 電子楽器の入力制御装置
JPH01100597A (ja) * 1987-10-14 1989-04-18 Casio Comput Co Ltd 発音制御装置
JPH01312597A (ja) * 1988-06-10 1989-12-18 Casio Comput Co Ltd 電子楽器

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01100596A (ja) * 1987-10-14 1989-04-18 Casio Comput Co Ltd 電子楽器の入力制御装置
JPH01100597A (ja) * 1987-10-14 1989-04-18 Casio Comput Co Ltd 発音制御装置
JPH01312597A (ja) * 1988-06-10 1989-12-18 Casio Comput Co Ltd 電子楽器

Similar Documents

Publication Publication Date Title
US4633748A (en) Electronic musical instrument
JP2002082668A (ja) 音符ベース・コードの生成
JPH04195196A (ja) Midiコード作成装置
JPS60158493A (ja) エラ−除去装置
JPS60192993A (ja) 音声入力による楽音発生装置
JPH0261760B2 (ja)
JP3001353B2 (ja) 自動採譜装置
JP2604404B2 (ja) 自動採譜方法及び装置
JPH0652480B2 (ja) 電子楽器の入力装置
JP3149459B2 (ja) ディストーション回路
JP2653456B2 (ja) 自動採譜方法及び装置
JPH01112295A (ja) エラー除去装置
JP2882028B2 (ja) Midiコード作成装置
JP2001265400A (ja) ピッチ変換装置及びピッチ変換方法
JPH01219635A (ja) 自動採譜方法及び装置
JPS63139399A (ja) 波形信号入力制御装置
JP3136735B2 (ja) 効果付加装置
JPS59157769A (ja) 三値相関関数処理方式
JP2604413B2 (ja) 自動採譜方法及び装置
JP2614631B2 (ja) 自動採譜方法及び装置
JPS5926790A (ja) 楽器用組合せ楽音発生器
JPS61146020A (ja) 電子楽器の楽音波形処理装置
JPH01219621A (ja) ピッチ抽出方法及び抽出装置
JPS6144330A (ja) 基本周波数抽出回路
JP2604409B2 (ja) 自動採譜方法及び装置