JP3136735B2

JP3136735B2 - 効果付加装置

Info

Publication number: JP3136735B2
Application number: JP04027180A
Authority: JP
Inventors: 士郎石黒
Original assignee: Casio Computer Co Ltd
Current assignee: Casio Computer Co Ltd
Priority date: 1992-01-17
Filing date: 1992-01-17
Publication date: 2001-02-19
Anticipated expiration: 2016-02-19
Also published as: JPH06161444A

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は効果付加装置に関し、詳
細には、音楽性豊かで、違和感のない効果を付加する効
果付加装置に関する。

【０００２】

【従来の技術】電子弦楽器（例えば、ギター等）や電子
オルガン及びシンセサイザー等の電子楽器においては、
いかに豊かな音色の楽音を出すかが重要な課題となる。
この豊かな音を出すための手段の１つとして、従来から
音源等で発生された音の電気信号を歪ませるディストー
ション処理（効果付加処理）を施すことが行なわれてい
る。このようなディストーション処理を施す従来の効果
付加装置は、一般に、ＬＳＩ等を利用したディジタル処
理により、入力信号の波形を所定の一定信号レベルでク
リップし、入力信号の波形を歪ませ、出力信号としてい
る。このような従来の効果付加装置においては、入力信
号をクリップする信号レベルを変化させることにより歪
ませる度合いを変化させているが、変化させる信号レベ
ルは、一連の入力信号に対して効果付加処理が完了する
までは、一定であり、一連の入力信号に対して効果付加
処理が完了した時点で、クリップする信号レベルを変化
させることにより入力信号を歪ませる度合いを変化させ
ている。

【０００３】

【発明が解決しようとする課題】しかしながら、このよ
うな従来の効果付加装置にあっては、ＬＳＩを利用した
ディジタル処理により入力信号を一定のレベルでクリッ
プして、入力信号を歪ませていたため、入力音響信号が
前記クリップするレベルで、出力信号に歪みが急に付加
されたり、歪みが急に付加されなくなったりする。その
結果、出力信号に、急にディストーションがかかった
り、かからなくなったりして、出力音響に違和感を与え
るという問題があった。そこで、本発明は、入力音響信
号のエンベロープ値やピークホールド値と入力音響信号
の波形との交差を検出し、この交差時点毎に振幅レベル
の異なる出力信号を出力して、入力音響信号のレベルが
小さくなっても、入力音響信号に効果を付加することが
できるようにし、出力信号に効果が急に付加されたり、
付加されなくなることを防止して、違和感のない音楽性
豊かな効果を付加することを目的としている。

【０００４】

【課題を解決するための手段】上記目的を達成するた
め、請求項１記載の発明は、効果付加装置が、デジタル
音響信号のピーク値が記憶されるピークホールド手段
と、前記ピークホールド手段により記憶されているピー
ク値を時間の経過と共に徐々に減衰させるピークホール
ド減衰手段と、前記デジタル音響信号が入力される毎
に、前記ピークホールド手段に記憶され前記ピークホー
ルド減衰手段により減衰されたピーク値と新たに入力さ
れたデジタル音響信号とを比較し、いずれか大きい方の
値を新たなピーク値として前記ピークホールド手段に記
憶する動作を繰り返すピーク比較手段と、前記ピークホ
ールド手段に記憶され、前記ピークホールド減衰手段に
より減衰されたピークホールド値と前記入力デジタル音
響信号との交差を検出して検出信号を出力する検出手段
と、少なくとも正負の符号の異なる２つの振幅レベルを
有し、前記検出手段からの検出信号が発生する毎に、現
在出力している振幅レベルから他の振幅レベルに変化す
る出力信号を形成して出力する信号生成手段と、を備え
ている。

【０００５】

【作用】請求項１記載の発明では、効果付加装置は、ピ
ークホールド手段により、入力される音響信号のピーク
を検出してその値を記憶し、ピークホールド減衰手段に
よりこの記憶されているピーク値を時間の経過と共に徐
々に減衰させる。そして、前記ピークホールド手段に記
憶され、前記ピークホールド減衰手段により減衰された
ピークホールド値と前記入力音響信号との交差を検出手
段により検出して検出信号を出力する。この検出手段が
検出信号を出力すると、少なくとも正負の符号の異なる
２つの振幅レベルを有した出力信号を生成する信号生成
手段が、前記検出手段からの検出信号が発生する毎に、
現在出力している振幅レベルから他の振幅レベルに変化
する出力信号を形成して出力する。したがって、入力音
響信号のピークホールド値と入力音響信号の波形との交
差を検出し、この交差時点毎に少なくとも正負の符号の
異なる２つの振幅レベルを有する出力信号を出力するこ
とができ、入力音響信号のレベルが小さくなっても、入
力音響信号に効果を付加することができる。その結果、
出力信号に効果が急に付加されたり、付加されなくなる
ことを防止し、違和感のない音楽性豊かな効果を付加す
ることができる。

【０００６】

【実施例】以下、実施例に基づいて具体的に説明する。
図１から図１８は、本発明の効果付加装置の一実施例を
示す図である。図１は、本発明の効果付加装置を適用し
た電子弦楽器１の概略構成図であり、電子弦楽器１は、
ピックアップ２、オペアンプ３、電子回路部４、コンソ
ール５、トーンコントロール部６、ボリュウム７及びア
ウトプット端子８等を備えている。このアウトプット端
子８には、プラグが差し込まれ、プラグを介して外部装
置に出力される。

【０００７】電子弦楽器１は、ピックアップ２で弦振動
を検出し、ピックアップ２の検出した弦振動は、オペア
ンプ３で増幅されてアナログの入力楽音信号（入力音響
信号）として電子回路部４に入力される。電子回路部４
は、入力される弦振動の楽音信号に、後述するように、
効果付加処理、特に、ディストーション処理を行なって
出力信号としてトーンコントロール部６に出力する。こ
の出力信号は、トーンコントロール部６でトーン制御さ
れ、ボリュウム７でレベル調整された後、アウトプット
端子８を介して出力される。

【０００８】コンソール５は、電子弦楽器１を演奏操作
する際に使用する各種スイッチやボリュウム等を備え、
特に、電子回路部４におけるディストーション処理での
歪レベル等を調整するボリュウム等を備えている。

【０００９】トーンコントロール部６は、コンデンサ１
０と可変抵抗１１により構成されており、可変抵抗１１
を調整することによりトーン制御を行なう。

【００１０】電子回路部４は、図２に示すように、Ａ／
Ｄ変換器２１、ＤＳＰ（ディジタル信号処理プロセッ
サ：Digital Signal Processor）２２、Ｄ／Ａ変換器２
３、ＣＰＵ（Central Processing Unit)２４、ＲＯＭ
（Read Only Memory)２５及びＲＡＭ（Random Access M
emory)２６等を備えており、ＣＰＵ２４に前記コンソー
ル５が接続されている。

【００１１】Ａ／Ｄ変換器２１には、上記ピックアップ
２で検出した弦振動信号（アナログ入力音響信号）がオ
ペアンプ３を介して入力され、Ａ／Ｄ変換器２１は、ア
ナログの入力楽音信号をディジタル変換してディジタル
の入力楽音信号Ｗ_INとしてＤＳＰ２２に出力する。

【００１２】ＤＳＰ２２は、その入力端子にＡ／Ｄ変換
器２１から入力楽音信号Ｗ_INが入力され、信号処理し
て、その出力端子からＤ／Ａ変換器２３にディジタルの
出力信号を出力する。

【００１３】Ｄ／Ａ変換器２３は、ＤＳＰ２２からのデ
ィジタル信号をアナログ変換し、アナログ信号として図
１のトーンコントロール部６に出力する。

【００１４】ＲＯＭ２５には、処理プログラム、特に、
ＤＳＰ２２に転送するディストーション回路としてのプ
ログラムやその他必要なデータや係数等が格納されてお
り、ＲＡＭ２６は、ワークエリアとして利用される。な
お、ＲＯＭ２５内に記憶しているディストーション処理
に必要な各種係数やデータは、ＲＡＭ２６に記憶するよ
うにしてもよい。

【００１５】ＣＰＵ２４は、ＲＯＭ２５内のプログラム
に従って電子回路部４の各部を制御して効果付加装置と
しての処理を実行する。特に、ＣＰＵ２４は、ＲＯＭ２
５内のプログラムをＤＳＰ２２に転送して、ＤＳＰ２２
に効果付加処理を行なわせる。

【００１６】上記ＤＳＰ２２は、図３に示すように回路
構成されている。すなわち、ＤＳＰ２２は、プログラム
メモリ３１、制御回路３２、入力レジスタ（ＰＩ）３
３、係数メモリ（Ｐ）３４、ワークメモリ（Ｗ）３５、
フラグレジスタ（ＳＦ０）３６、出力レジスタ（ＯＲ）
３７、乗算部１００及び加減算部２００等を有してい
る。上記ＤＳＰ２２の各部は、内部バス３８により接続
されている。

【００１７】プログラムメモリ３１には、効果付加装置
としてのプログラムが格納され、このプログラムは、図
２に示すＣＰＵ２４から書き込まれる。プログラムメモ
リ３１には、図示しないアドレスカウンタが接続されて
おり、プログラムメモリ３１は、このアドレスカウンタ
のアドレス指定により順次プログラムの内容を制御回路
３２に供給する。

【００１８】制御回路３２は、プログラムメモリ３１内
のプログラムに従ってＤＳＰ２２の各部を制御して、効
果付加処理を実行するが、その詳細な処理内容について
は後述する。

【００１９】入力レジスタ（ＰＩ）３３には、入力端子
を介して図２のＡ／Ｄ変換器２１からの入力楽音信号Ｗ
_INが入力され、入力レジスタ（ＰＩ）３３は、この入力
楽音信号Ｗ_INを一旦格納した後、内部バス３８を介して
ワークメモリ（Ｗ）３５に転送する。

【００２０】係数メモリ（Ｐ）３４は、ＤＳＰ２２にお
いて効果付加処理を行なうために必要な各種係数を格納
するためのレジスタである。これら各種係数は、図２の
ＲＯＭ２５に記憶されており、ＣＰＵ２４が、ＲＯＭ２
５から係数を読み出して係数メモリ（Ｐ）３４に書き込
む。係数メモリ（Ｐ）３４にセットされる係数として
は、図４に係数メモリ（Ｐ）３４のメモリマップとして
示すように、そのアドレス０に、データ名Ｐ_FL0として
フィルタ係数（例えば、４０００Ｈ）が、そのアドレス
１に、データ名Ｐ_FL1としてフィルタ係数（例えば、４
０００Ｈ）が、そのアドレス２に、データ名Ｐ_DEC0とし
て正減衰係数が、そのアドレス３に、データ名Ｐ_DEC1と
して負減衰係数が、設定される。

【００２１】ワークメモリ（Ｗ）３５は、入力レジスタ
（ＰＩ）３３を介して入力された入力楽音信号Ｗ_INや後
述する乗算部１００および加減算部２００での演算結果
のデータおよび出力楽音信号Ｗ_OUT等を一時的に格納す
るワーク用メモリである。このワークメモリ（Ｗ）３５
に格納されるデータとしては、例えば、図５にワークメ
モリ（Ｗ）３５のメモリマップとして示すように、その
アドレス０に、データ名Ｗ_INとして入力楽音信号が、そ
のアドレス１に、データ名Ｗ_EN0として正エンベロープ
出力信号が、そのアドレス２に、データ名Ｗ_EN1として
負エンベロープ出力信号が、そのアドレス３に、データ
名Ｗ_DSTとしてクリップ信号が、そのアドレス４に、デ
ータ名Ｗ_DELとしてフィルタ用の遅延レジスタ信号が、
そのアドレス５に、データ名Ｗ_OUTとして出力楽音信号
が、そのアドレス６に、データ名Ｗ_PHFとして定数（４
０００００Ｈ）が、そのアドレス７に、データ名Ｗ_NHF
として定数（Ｃ０００００Ｈ）が、格納される。

【００２２】フラグレジスタ（ＳＦ０）３６は、後述す
る加減算部２００からのフラグＦ（ＡＲ）がセットさ
れ、セットされるフラグＦ（ＡＲ）をワークメモリ
（Ｗ）３５に出力する。ワークメモリ（Ｗ）３５は、こ
のフラグレジスタ（ＳＦ０）３６に基づいて後述するよ
うに、ワークメモリ（Ｗ）３５へのデータの書込の禁止
及び解除が行なわれる。すなわち、「０」のフラグＦ
（ＡＲ）がフラグレジスタ（ＳＦ０）３６にセットされ
ると、フラグレジスタ（ＳＦ０）３６は、ワークメモリ
（Ｗ）３５へのデータの書き込みを禁止する。

【００２３】乗算部１００は、ゲート１０１、１０２、
レジスタ（Ｍ０）１０３、（Ｍ１）１０４、ゲート１０
５、乗算器１０６及びレジスタ（ＭＲ）１０７を有して
おり、ゲート１０１、１０２には、上記係数メモリ
（Ｐ）３４やワークメモリ（Ｗ）３５からの出力が入力
される。

【００２４】ゲート１０１、１０２は、上記制御回路３
２によりその動作が制御され、入力されるどのデータを
レジスタ（Ｍ０）１０３及びレジスタ（Ｍ１）１０４に
出力するかを制御している。レジスタ（Ｍ０）１０３
は、ゲート１０１を介して入力されるデータを一時格納
し、乗算器１０６に出力するとともに、ゲート１０１に
フィードバックする。レジスタ（Ｍ１）１０４は、ゲー
ト１０２を介して入力されるデータを一時格納し、ゲー
ト１０５を介して乗算器１０６に出力するとともに、ゲ
ート１０２にフィードバックする。ゲート１０５には、
後述する加減算部２００からのデータも入力されてお
り、ゲート１０５は、制御回路３２の制御下で作動し
て、レジスタ（Ｍ１）１０４及び加減算部２００からの
データを選択して乗算器１０６に出力する。乗算器１０
６は、レジスタ（Ｍ０）１０３及びレジスタ（Ｍ１）１
０４から入力されるデータを乗算処理し、その演算結果
をレジスタ（ＭＲ）１０７に出力する。レジスタ（Ｍ
Ｒ）１０７は、乗算器１０６の乗算結果を一時格納した
後、ゲート１０２及び加減算部２００に出力する。

【００２５】加減算部２００は、ゲート２０１、２０
２、レジスタ（Ａ０）２０３、レジスタ（Ａ１）２０
４、ゲート２０５、２０６、加減算器２０７、レジスタ
（ＡＲ）２０８、クリッパー２０９及びレジスタ（Ｓ
Ｒ）２１０等を有しており、ゲート２０１、２０２に
は、上記係数メモリ（Ｐ）３４やワークメモリ（Ｗ）３
５からの出力が入力される。

【００２６】ゲート２０１、２０２は、上記制御回路３
２によりその動作が制御され、入力されるどのデータを
レジスタ（Ａ０）２０３及びレジスタ（Ａ１）２０４に
出力するかを制御している。レジスタ（Ａ０）２０３
は、ゲート２０１を介して入力されるデータを一時格納
し、ゲート２０５に出力するとともに、ゲート２０１に
フィードバックする。レジスタ（Ａ１）２０４は、ゲー
ト２０２を介して入力されるデータを一時格納し、ゲー
ト２０６に出力するとともに、ゲート２０２にフィード
バックする。ゲート２０５には、上記乗算部１００のレ
ジスタ（ＭＲ）１０７からのデータも入力されており、
ゲート２０５は、制御回路３２の制御下で作動して、レ
ジスタ（Ａ０）２０３及び乗算部１００からのデータを
選択して加減算器２０７に出力する。ゲート２０６に
は、レジスタ（Ａ１）２０４からのデータの他に、加減
算器２０７の演算結果のデータがレジスタ（ＡＲ）２０
８を介して入力されており、ゲート２０６は、制御回路
３２の制御下で作動して、入力データを選択して加減算
器２０７に出力する。

【００２７】加減算器２０７は、入力データに加算処理
あるいは減算処理を行ない、演算結果を、レジスタ（Ａ
Ｒ）２０８に出力する。レジスタ（ＡＲ）２０８は、加
減算器２０７の演算結果をクリッパー２０９及びゲート
２０６に出力するとともに、演算結果の最大ビットを符
号情報を示す符号フラグＦ（ＡＲ）としてフラグレジス
タ（ＳＦ０）３６に出力する。クリッパー２０９は、デ
ータのオーバーフローを防止するためのものであり、ク
リッパー２０９を通過したデータは、レジスタ（ＳＲ）
２１０に供給される。レジスタ（ＳＲ）２１０の出力
は、乗算部１００のゲート１０５に出力されるととも
に、ある１音についての処理の演算結果として内部バス
３８を介してワークメモリ（Ｗ）３５に供給される。

【００２８】これら乗算部１００及び加減算部２００で
の演算結果は、加減算部２００からバス３８を介してワ
ークメモリ（Ｗ）３５に出力され、すべての演算処理の
終了したデータは、ワークメモリ（Ｗ）３５から出力レ
ジスタ（ＯＲ）３７に出力される。

【００２９】出力レジスタ（ＯＲ）３７は、入力された
データを出力端子を介して出力信号Ｗ_OUTとして図２に
示すＤ／Ａ変換器２３に出力する。

【００３０】このＤＳＰ２２は、ＣＰＵ２４からのプロ
グラムや係数に基づいて、図６に示す疑似ディストーシ
ョン処理回路を形成することにより、効果付加処理とし
てのディストーション処理を行なう。

【００３１】ＤＳＰ２２により効果付加処理としてのデ
ィストーション処理を行なうためには、まず、目的とす
るディストーション処理を行なうのに必要なプログラム
や係数及びデータをワークメモリ（Ｗ）３５に設定する
必要がある。

【００３２】そこで、ＣＰＵ２４は、必要なプログラム
や係数及びデータをＲＯＭ２５から読み出して、係数メ
モリ（Ｐ）３４及びワークメモリ（Ｗ）３５に設定す
る。係数メモリ（Ｐ）３４には、上記図４に示したデー
タ名の各データがセットされ、ワークメモリ（Ｗ）３５
には、上記図５に示したデータ名のデータがセットされ
る。

【００３３】ＤＳＰ２２は、ＣＰＵ２４から与えられた
プログラム及び係数により、図６に示す疑似ディストー
ション処理回路３００を形成し、ディストーション処理
を行なう。疑似ディストーション処理回路３００は、正
側波形処理回路３１０、負側波形処理回路３２０及び出
力波形処理回路３３０で構成されている。

【００３４】図６の疑似ディストーション処理回路３０
０の正側波形処理回路３１０は、ゲート３１１、３１
２、符号検出器３１３、遅延回路３１４、加算器３１５
及び乗算器３１６で構成され、入力楽音信号Ｗ_INがゲー
ト３１１及び加算器３１５に入力される。ゲート３１１
及びゲート３１２は、符号検出器３１３によりその開閉
動作が制御され、符号検出器３１３には、加算器３１５
の加算結果が入力されている。加算器３１５には、上記
入力楽音信号Ｗ_IN及び遅延回路３１４の出力が入力さ
れ、加算器３１５は、遅延回路３１４の出力から入力楽
音信号Ｗ_INを減算して、符号検出器３１３に出力する。
符号検出器３１３は、この加算器３１５の加算結果（減
算結果）の符号を検出し、加算結果が正のときには、ゲ
ート３１２にゲート３１２を開成する駆動信号を、加算
結果が負のときには、ゲート３１１にゲート３１１を開
成する駆動信号を、出力する。ゲート３１２には、遅延
回路３１４の出力が入力され、ゲート３１２は、符号検
出器３１３により開成されているときに、遅延回路３１
４から入力される信号を乗算器３１６に出力する。乗算
器３１６は、ゲート３１２からの入力信号に正減衰係数
Ｐ_DEC0を乗算し、遅延回路３１４に出力する。遅延回路
３１４は、上記ゲート３１１あるいは乗算器３１６を介
してゲート３１２から入力される信号を１サンプリング
サイクル分遅延させて加算器３１５に出力する。この加
算器３１５の加算結果が上記符号検出器３１３に出力さ
れる。したがって、符号検出器３１３は、ゲート３１１
を開成して、１サンプリングサイクル前の入力楽音信号
Ｗ_INから現在の入力楽音信号Ｗ_INを減算した符号が正と
なることを検出することにより入力楽音信号Ｗ_INのピー
ク値を検出し、ピーク値を検出すると、ゲート３１２を
開成して、検出したピーク値をホールドするとともに、
乗算器３１６で正減衰係数Ｐ_DEC0を乗算して減衰させた
ピーク値から入力楽音信号Ｗ_INを加算器３１５で減算し
た符号が負となることを検出することによりピーク値と
入力楽音信号Ｗ_INとの交差を検出している。そして、符
号検出器３１３は、ピーク値と入力楽音信号Ｗ_INとが交
差すると、この検出結果を出力波形処理回路３３０に出
力する。

【００３５】図６の疑似ディストーション処理回路３０
０の負側波形処理回路３２０は、正側波形処理回路３１
０と同様に、ゲート３２１、３２２、符号検出器３２
３、遅延回路３２４、加算器３２５及び乗算器３２６で
構成され、入力楽音信号Ｗ_INがゲート３２１及び加算器
３２５に入力されている。負側波形処理回路３２０は、
上記正側波形処理回路３１０と同様に、符号検出器３２
３が、ゲート３２１を開成して、現在の入力楽音信号Ｗ
_INから１サンプリングサイクル前の入力楽音信号Ｗ_INを
減算した符号が正となることを検出することにより入力
楽音信号Ｗ_INの負側のピーク値を検出し、負側のピーク
値を検出すると、ゲート３２２を開成して、検出したピ
ーク値をホールドするとともに、乗算器３２６で入力楽
音信号Ｗ_INから負減衰係数Ｐ_DEC1を乗算して減衰させた
ピーク値を加算器３２５で減算した符号が負となること
を検出することによりピーク値と入力楽音信号Ｗ_INとの
交差を検出している。そして、符号検出器３２３は、ピ
ーク値と入力楽音信号Ｗ_INとが交差すると、この検出結
果を出力波形処理回路３３０に出力する。

【００３６】図６の疑似ディストーション処理回路３０
０の出力波形処理回路３３０は、ラッチ３３１、乗算器
３３２、３３３、加算器３３４及び遅延回路３３５で構
成され、ラッチ３３１に上記正側波形処理回路３１０の
符号検出器３１３の負検出信号及び上記負側波形処理回
路３２０の符号検出器３２３の負検出信号が入力されて
いる。また、ラッチ３３１には、予め設定された２つの
定数、すなわち正の定数Ｗ_PHF（例えば、４０００００
Ｈ）および負の定数Ｗ_NHF（例えば、Ｃ０００００Ｈ）
が入力されており、ラッチ３３１は、正側波形処理回路
３１０から負検出信号が入力されると、定数Ｗ_PHFを、
また負側波形処理回路３２０から負検出信号が入力され
ると、定数Ｗ_NHFを、ラッチしてクリップ信号として乗
算器３３２に出力する。乗算器３３２は、ラッチ３３１
から入力されるクリップ信号にフィルタ係数Ｐ_FL0（例
えば、４０００Ｈ）を乗算して、加算器３３４に出力
し、加算器３３４には、乗算器３３３からの信号が入力
されている。加算器３３４は、乗算器３３２からの入力
信号と乗算器３３３からの入力信号とを加算して、出力
楽音信号Ｗ_OUTとして出力する。この出力楽音信号Ｗ_OUT
は、遅延回路３３５に入力され、遅延回路３３５は、入
力信号を１サンプリングサイクル分遅延させて乗算器３
３３に出力する。乗算器３３３は、遅延回路３３５から
入力される信号（出力楽音信号Ｗ_OUT）にフィルタ係数
Ｐ_FL1（例えば、４０００Ｈ）を乗算して、加算器３３
４に出力する。したがって、ラッチ３３１は、入力楽音
信号Ｗ_INがピーク値と交差する毎に、振幅レベルの異な
る信号として定数Ｗ_PHF及び定数Ｗ_PHFを出力楽音信号Ｗ
_OUTとして出力し、この出力楽音信号Ｗ_OUTにローパスフ
ィルタを構成する乗算器３３２、３３３、加算器３３４
及び遅延回路３３５によりフィルタ処理を施して、丸み
を持たせている。

【００３７】次に、作用を説明する。電子弦楽器１は、
電源が投入されると、図７に示すように、まず、イニシ
ャライズ処理を行ない、各種レジスタ等の初期化を行な
う（ステップＰ１）。イニシャライズ処理が完了する
と、ＣＰＵ２４がＲＯＭ２５からプログラム及び係数を
読み出して、ＤＳＰ２２に転送し、ＤＳＰ２２のプログ
ラムメモリ３１、係数メモリ（Ｐ）３４及びワークメモ
リ（Ｗ）３５にセットする。このときセットする係数
は、予め設定されている初期値である。そこで、次に、
コンソール５を走査して、各種スイッチが操作されたか
どうかチェックする（ステップＰ２）。スイッチが操作
されると、当該操作に対応する係数をＲＯＭ２５から読
み出して、ＤＳＰ２２に転送し、ＤＳＰ２２の係数メモ
リ（Ｐ）３４やワークメモリ（Ｗ）３５の内容を書き換
える（ステップＰ３）。コンソール５のスイッチが操作
されていないときには、ＤＳＰ２２への係数の再設定を
行なわずにそのまま処理を終了する。

【００３８】このようにしてＤＳＰ２２にプログラムと
係数がセットされると、ＤＳＰ２２による処理を開始す
る。

【００３９】ＤＳＰ２２は、図８に示すメイン処理に従
って、入力処理（ステップＳ１０）、正エンベロープ抽
出処理（ステップＳ２０）、正クリップ波作成処理（ス
テップＳ３０）、負エンベロープ抽出処理（ステップＳ
４０）、負クリップ波作成処理（ステップＳ５０）、フ
ィルタ処理（ステップＳ６０）、正ピークホールド減衰
処理（ステップＳ７０）及び負ピークホールド減衰処理
（ステップＳ８０）を順次行なって、最後に出力処理
（ステップＳ９０）を行なう。

【００４０】以下、これら各処理について詳細なフロー
チャートに基づいて説明する。まず、入力処理について
説明する。入力処理は、図９に示すように、ＤＳＰ２２
の入力レジスタ（ＰＩ）３３に入力されてきた入力楽音
信号Ｗ_INをワークメモリ（Ｗ）３５に転送し、ワークメ
モリ（Ｗ）３５に書き込む（ステップＰ１１）。この入
力楽音信号Ｗ_INは、上述のように、図１に示すピックア
ップ２で検出した弦振動をアンプ３で増幅した後、図２
に示すＡ／Ｄ変換器２１でディジタル変換し、所定のサ
ンプリングタイミング毎にサンプリングして、ＤＳＰ２
２に入力されたものである。

【００４１】次に、入力処理が完了すると、正エンベロ
ープ抽出処理を行なう。正エンベロープ抽出処理は、図
６の正側波形処理回路３１０による処理であり、図１０
に示すように処理が行なわれる。

【００４２】すなわち、正エンベロープ抽出処理は、図
１０に示すように、まず、ワークメモリ（Ｗ）３５から
正エンベロープ出力信号Ｗ_EN0を読み出して、レジスタ
（Ａ１）２０４に転送し（ステップＳ２１）、ワークメ
モリ（Ｗ）３５から入力楽音信号Ｗ_INを読み出してレジ
スタ（Ａ０）２０３に転送する（ステップＳ２２）。な
お、最初の処理サイクルにおいてレジスタ（Ａ１）２０
４にセットされる正エンベロープ出力信号Ｗ_EN0は、最
初に入力される入力楽音信号Ｗ_INである。このレジスタ
（Ａ１）２０４の正エンベロープ出力信号Ｗ_EN0及びレ
ジスタ（Ａ０）２０３の入力楽音信号Ｗ_INを加減算器２
０７に転送して、加減算器２０７で正エンベロープ出力
信号Ｗ_EN0から入力楽音信号Ｗ_INを減算し、この減算結
果（Ｗ_EN0−Ｗ_IN）をレジスタ（ＡＲ）２０８に転送す
る（ステップＳ２３）。次に、レジスタ（ＡＲ）２０８
の最上位ビットを符号フラグＦ（ＡＲ）としてフラグレ
ジスタ（ＳＦ０）３６に出力し（ステップＳ２４）、ワ
ークメモリ（Ｗ）３５から入力楽音信号Ｗ_INを読み出し
て、レジスタ（Ａ０）２０３に転送する（ステップＳ２
５）。この入力楽音信号Ｗ_INを、さらに、レジスタ（Ａ
Ｒ）２０８を介してレジスタ（ＳＲ）２１０に転送する
（ステップＳ２７）。

【００４３】ここで、上記フラグレジスタ（ＳＦ０）３
６の内容が「１」かどうかチェックし（ステップＳ２
８）、フラグレジスタ（ＳＦ０）３６の内容が「０」の
とき、すなわちフラグレジスタ（ＳＦ０）３６の内容が
正を示しているときには、正エンベロープ出力信号Ｗ
_EN0としての入力楽音信号Ｗ_INがピーク値に達していな
いか、後述する正エンベロープ出力信号Ｗ_EN0としての
入力楽音信号Ｗ_INの減衰信号が入力楽音信号Ｗ_INよりも
大きいと判断し、正エンベロープ出力信号Ｗ_EN0の書き
換えを行なわずにそのまま処理を終了する。また、ステ
ップＳ２８で、フラグレジスタ（ＳＦ０）３６の内容が
「１」のときには、正エンベロープ出力信号Ｗ_EN0とし
ての入力楽音信号Ｗ_INがピーク値に達したか、後述する
正エンベロープ出力信号Ｗ_EN0としての入力楽音信号Ｗ
_INの減衰信号が入力楽音信号Ｗ_INと交差したと判断し、
レジスタ（ＳＲ）２１０の入力楽音信号Ｗ_INをワークメ
モリ（Ｗ）３５に転送して、正エンベロープ出力信号Ｗ
_EN0として書き込む（ステップＳ２９）。

【００４４】いま、最初の処理サイクルであるので、入
力楽音信号Ｗ_INの波形は徐々に上昇していると考えるこ
とができ、ステップＳ２３での減算結果（Ｗ_EN0−
Ｗ_IN）は、負となり、このとき、フラグレジスタ（ＳＦ
０）３６の内容は、「１」となる。したがって、ステッ
プＳ２９に移行して、入力楽音信号Ｗ_INを正エンベロー
プ出力信号Ｗ_EN0としてワークメモリ（Ｗ）３５にセッ
トする。この状態は、入力楽音信号Ｗ_INのピーク値を検
出するまで行なわれ、ピーク値を検出すると、フラグレ
ジスタ（ＳＦ０）３６の内容が「０」となり、正エンベ
ロープ出力信号Ｗ_EN0の書き換えは行なわれず、後述す
る正ピークホールド減衰処理により正エンベロープ出力
信号Ｗ_EN0の減衰処理が行なわれる。

【００４５】正エンベロープ抽出処理が完了すると、次
に正クリップ波作成処理を行なう。この正クリップ波作
成処理は、図６の出力波形処理回路３３０による処理で
あり、図１１に示すように、処理される。

【００４６】すなわち、正クリップ波作成処理では、ま
ず、定数Ｗ_PHFをワークメモリ（Ｗ）３５から読み出し
て、レジスタ（Ａ０）２０３にセットし（ステップＳ３
１）、この定数Ｗ_PHFをレジスタ（ＡＲ）２０８を介し
てレジスタ（ＳＲ）２１０に転送する（ステップＳ３
２、Ｓ３３）。次に、上記正エンベロープ抽出処理でセ
ットしたフラグレジスタ（ＳＦ０）３６の内容が「１」
かどうかチェックし（ステップＳ３４）、「１」でない
ときには、入力楽音信号Ｗ_INと入力楽音信号Ｗ_INのピー
ク値とが交差しておらず、クリップ波の切換タイミング
ではないと判断して、そのまま処理を終了する。ステッ
プＳ３４で、フラグレジスタ（ＳＦ０）３６の内容が
「１」のときには、入力楽音信号Ｗ_INと入力楽音信号Ｗ
_INのピーク値とが交差して、クリップ波の切換タイミン
グであると判断し、レジスタ（ＳＲ）２１０にセットし
た定数Ｗ_PHFをワークメモリ（Ｗ）３５に転送して、ク
リップ信号Ｗ_DSTとして書き込み、正クリップ波作成処
理を終了する（ステップＳ３５）。

【００４７】正クリップ波作成処理を終了すると、次に
負エンベロープ抽出処理を行なう。負エンベロープ抽出
処理は、図６の負側波形処理回路３２０による処理であ
り、図１２に示すように処理される。

【００４８】すなわち、負エンベロープ抽出処理は、ま
ずワークメモリ（Ｗ）３５から入力楽音信号Ｗ_IN及び負
エンベロープ出力信号Ｗ_EN1を読み出し、それぞれレジ
スタ（Ａ１）２０４及びレジスタ（Ａ０）２０３にセッ
トする（ステップＳ４１、Ｓ４２）。次に、レジスタ
（Ａ１）２０４の入力楽音信号Ｗ_IN及びレジスタ（Ａ
０）２０３の負エンベロープ出力信号Ｗ_EN1を加減算器
２０７に転送し、入力楽音信号Ｗ_INから負エンベロープ
出力信号Ｗ_EN1を減算して、その減算結果（Ｗ_IN−
Ｗ_EN1）をレジスタ（ＡＲ）２０８に転送する（ステッ
プＳ４３）。次に、レジスタ（ＡＲ）２０８の最上位ビ
ットを符号フラグＦ（ＡＲ）としてフラグレジスタ（Ｓ
Ｆ０）３６に出力し（ステップＳ４４）、ワークメモリ
（Ｗ）３５から入力楽音信号Ｗ_INを読み出して、レジス
タ（Ａ０）２０３に転送する（ステップＳ４５）。この
入力楽音信号Ｗ_INを、さらに、レジスタ（ＡＲ）２０８
を介してレジスタ（ＳＲ）２１０に転送する（ステップ
Ｓ４７）。

【００４９】ここで、上記フラグレジスタ（ＳＦ０）３
６の内容が「１」かどうかチェックし（ステップＳ４
８）、フラグレジスタ（ＳＦ０）３６の内容が「０」の
とき、すなわちフラグレジスタ（ＳＦ０）３６の内容が
正を示しているときには、負エンベロープ出力信号Ｗ
_EN1としての入力楽音信号Ｗ_INがピーク値に達していな
いか、後述する負エンベロープ出力信号Ｗ_EN1としての
入力楽音信号Ｗ_INの減衰信号が入力楽音信号Ｗ_INよりも
小さいと判断し、負エンベロープ出力信号Ｗ_EN1の書き
換えを行なわずにそのまま負エンベロープ抽出処理を終
了する。また、ステップＳ４８で、フラグレジスタ（Ｓ
Ｆ０）３６の内容が「１」のときには、負エンベロープ
出力信号Ｗ_EN1としての入力楽音信号Ｗ_INがピーク値に
達したか、後述する負エンベロープ出力信号Ｗ_EN1とし
ての入力楽音信号Ｗ_INの減衰信号が入力楽音信号Ｗ_INと
交差したと判断し、レジスタ（ＳＲ）２１０の入力楽音
信号Ｗ_INをワークメモリ（Ｗ）３５に転送して、負エン
ベロープ出力信号Ｗ_EN1として書き込む（ステップＳ４
９）。

【００５０】いま、最初の処理サイクルであるので、入
力楽音信号Ｗ_INの波形は徐々に下降していると考えるこ
とができ、ステップＳ４３での減算結果（Ｗ_EN1−
Ｗ_IN）は、負となり、このとき、フラグレジスタ（ＳＦ
０）３６の内容は、「１」となる。したがって、ステッ
プＳ４９に移行して、入力楽音信号Ｗ_INを負エンベロー
プ出力信号Ｗ_EN1としてワークメモリ（Ｗ）３５にセッ
トする。この状態は、入力楽音信号Ｗ_INの負側のピーク
値を検出するまで行なわれ、ピーク値を検出すると、フ
ラグレジスタ（ＳＦ０）３６の内容が「０」となり、負
エンベロープ出力信号Ｗ_EN1の書き換えは行なわれず、
後述する負ピークホールド減衰処理により負エンベロー
プ出力信号Ｗ_EN1の減衰処理が行なわれる。

【００５１】負エンベロープ抽出処理が完了すると、次
に負クリップ波作成処理を行なう。この負クリップ波作
成処理は、図６の出力波形処理回路３３０による処理で
あり、図１３に示すように、処理される。

【００５２】すなわち、負クリップ波作成処理では、ま
ず、定数Ｗ_NHFをワークメモリ（Ｗ）３５から読み出し
て、レジスタ（Ａ０）２０３にセットし（ステップＳ５
１）、この定数Ｗ_NHFをレジスタ（ＡＲ）２０８を介し
てレジスタ（ＳＲ）２１０に転送する（ステップＳ５
２、Ｓ５３）。次に、上記負エンベロープ抽出処理でセ
ットしたフラグレジスタ（ＳＦ０）３６の内容が「１」
かどうかチェックし（ステップＳ５４）、「１」でない
ときには、入力楽音信号Ｗ_INと入力楽音信号Ｗ_INのピー
ク値とが交差しておらず、クリップ波の切換タイミング
ではないと判断して、そのまま処理を終了する。ステッ
プＳ５４で、フラグレジスタ（ＳＦ０）３６の内容が
「１」のときには、入力楽音信号Ｗ_INと入力楽音信号Ｗ
_INのピーク値とが交差して、クリップ波の切換タイミン
グであると判断し、レジスタ（ＳＲ）２１０にセットし
た定数Ｗ_NHFをワークメモリ（Ｗ）３５に転送して、ク
リップ信号Ｗ_DSTとして書き込み、負クリップ波作成処
理を終了する（ステップＳ５５）。

【００５３】負クリップ処理を終了すると、次に、フィ
ルタ処理を行なう。フィルタ処理は、図６の出力波形処
理回路３３０により上記正クリップ波作成処理及び負ク
リップ波作成処理で作成した矩形波に丸みを施す処理で
あり、図１４に示すように処理される。

【００５４】すなわち、フィルタ処理では、まず、ワー
クメモリ（Ｗ）３５からクリップ信号を読み出してレジ
スタ（Ｍ１）１０４に転送し、係数メモリ（Ｐ）３４か
らフィルタ係数Ｐ_FL0を読み出してレジスタ（Ｍ０）１
０３に転送する（ステップＳ６１）。これらレジスタ
（Ｍ１）１０４のクリップ信号Ｗ_DST及びレジスタ（Ｍ
１）１０４のフィルタ係数Ｐ_FL0を乗算器１０６に転送
し、クリップ信号Ｗ_DSTとフィルタ係数Ｐ_FL0とを乗算し
て、その乗算結果（Ｗ_DST×Ｐ_FL0）をレジスタ（ＭＲ）
１０７に転送する（ステップＳ６２）。また、ワークメ
モリ（Ｗ）３５から遅延レジスタ信号Ｗ_DELを読み出し
て、レジスタ（Ｍ１）１０４にセットし、係数メモリ
（Ｐ）３４からフィルタ係数Ｐ_FL1を読み出して、レジ
スタ（Ｍ０）１０３にセットする（ステップＳ６２）。
レジスタ（ＭＲ）１０７の乗算結果（Ｗ_DST×Ｐ_F _L0）を
レジスタ（ＭＲ）１０７からレジスタ（ＡＲ）２０８に
転送し（ステップＳ６３）、上記レジスタ（Ｍ１）１０
４の遅延レジスタ信号Ｗ_DEL及びレジスタ（Ｍ０）１０
３のフィルタ係数Ｐ_FL1を乗算器１０６に転送して、乗
算する。この乗算結果（Ｗ_DEL×Ｐ_FL1）をレジスタ（Ｍ
Ｒ）１０７に転送する（ステップＳ６３）。レジスタ
（ＡＲ）２０８に転送した乗算結果（Ｗ_DST×Ｐ_FL0）を
レジスタ（ＳＲ）２１０に転送し、レジスタ（ＭＲ）１
０７の乗算結果（Ｗ_DEL×Ｐ_FL1）及びレジスタ（ＡＲ）
２０８の乗算結果（Ｗ_DST×Ｐ_FL0）を加減算器２０７に
転送して、加算する。この加算結果｛（Ｗ_DEL×Ｐ_FL1）
＋（Ｗ_DST×Ｐ_FL0）｝をレジスタ（ＡＲ）２０８に転送
する（ステップＳ６４）。上記レジスタ（ＳＲ）２１０
の乗算結果（Ｗ_DST×Ｐ_FL0）をワークメモリ（Ｗ）３５
に転送して、遅延レジスタ信号Ｗ_DELとして書き込み、
レジスタ（ＡＲ）２０８の加算結果｛（Ｗ_DEL×Ｐ_FL1）
＋（Ｗ_DST×Ｐ_FL0）｝をレジスタ（ＳＲ）２１０に転送
する（ステップＳ６５）。このレジスタ（ＳＲ）２１０
の加算結果｛（Ｗ_DEL×Ｐ_FL1）＋（Ｗ_DST×Ｐ_FL0）｝を
ワークメモリ（Ｗ）３５に転送して、出力楽音信号Ｗ
_OUTとして書き込み、フィルタ処理を終了する（ステッ
プＳ６６）。

【００５５】したがって、正クリップ波作成処理及び負
クリップ波作成処理で作成した矩形波に丸みを施した波
形の信号を出力楽音信号Ｗ_OUTとしてワークメモリ
（Ｗ）３５にセットすることができる。

【００５６】フィルタ処理が終了すると、次に、正ピー
クホールド減衰処理を行なう。この正ピークホールド減
衰処理は、図６の正側波形処理回路３１０による処理で
あり、上記正エンベロープ抽出処理で検出した正側入力
楽音信号Ｗ_INのピーク値を徐々に減衰させる処理であ
る。

【００５７】正ピークホールド減衰処理は、図１５に示
すように、まず、ワークメモリ（Ｗ）３５から正エンベ
ロープ出力信号Ｗ_EN0を読み出して、レジスタ（Ｍ１）
１０４に転送し、係数メモリ（Ｐ）３４から正減衰係数
Ｐ_DEC0を読み出して、レジスタ（Ｍ０）１０３に転送す
る（ステップＳ７１）。これらレジスタ（Ｍ１）１０４
の正エンベロープ出力信号Ｗ_EN0及びレジスタ（Ｍ０）
１０３の正減衰係数Ｐ_DEC0を乗算器１０６に転送して、
乗算し、その乗算結果（Ｗ_EN0×Ｐ_DEC0）をレジスタ
（ＭＲ）１０７に転送する（ステップＳ７２）。このレ
ジスタ（ＭＲ）１０７の乗算結果（Ｗ_EN0×Ｐ_DEC0）を
レジスタ（ＡＲ）２０８を介してレジスタ（ＳＲ）２１
０に転送し（ステップＳ７３、Ｓ７４）、さらにレジス
タ（ＳＲ）２１０からワークメモリ（Ｗ）３５に転送し
て、正エンベロープ出力信号Ｗ_EN0として書き込んで、
正ピークホールド減衰処理を終了する（ステップＳ７
５）。

【００５８】したがって、上記図１０の正エンベロープ
抽出処理で、フラグレジスタ（ＳＦ０）３６の内容が
「１」となって、正エンベロープ出力信号Ｗ_EN0として
入力楽音信号Ｗ_INのピーク値がセットされると、このピ
ーク値を上記図１５の正ピークホールド減衰処理により
徐々に減衰させることができる。このようにして減衰処
理された正エンベロープ出力信号Ｗ_EN0を上記図１０の
正エンベロープ抽出処理のステップＳ２１でワークメモ
リ（Ｗ）３５から読み出し、入力楽音信号Ｗ_INと正エン
ベロープ出力信号Ｗ_EN0（正のピーク値）との交差を検
出する。

【００５９】正ピークホールド減衰処理が終了すると、
次に、負ピークホールド減衰処理を同様に行なう。この
負ピークホールド減衰処理は、図６の負側波形処理回路
３２０による処理であり、上記正エンベロープ抽出処理
で検出した正側入力楽音信号Ｗ_INのピーク値を徐々に減
衰させる処理である。

【００６０】負ピークホールド減衰処理は、図１６に示
すように、まず、ワークメモリ（Ｗ）３５から負エンベ
ロープ出力信号Ｗ_EN1を読み出して、レジスタ（Ｍ１）
１０４に転送し、係数メモリ（Ｐ）３４から負減衰係数
Ｐ_DEC1を読み出して、レジスタ（Ｍ０）１０３に転送す
る（ステップＳ８１）。これらレジスタ（Ｍ１）１０４
の負エンベロープ出力信号Ｗ_EN1及びレジスタ（Ｍ０）
１０３の負減衰係数Ｐ_DEC1を乗算器１０６に転送して、
乗算し、その乗算結果（Ｗ_EN1×Ｐ_DEC1）をレジスタ
（ＭＲ）１０７に転送する（ステップＳ８２）。このレ
ジスタ（ＭＲ）１０７の乗算結果（Ｗ_EN1×Ｐ_DEC1）を
レジスタ（ＡＲ）２０８を介してレジスタ（ＳＲ）２１
０に転送し（ステップＳ８３、Ｓ８４）、さらにレジス
タ（ＳＲ）２１０からワークメモリ（Ｗ）３５に転送し
て、負エンベロープ出力信号Ｗ_EN1として書き込んで、
負ピークホールド減衰処理を終了する（ステップＳ８
５）。

【００６１】したがって、上記図１２の負エンベロープ
抽出処理で、フラグレジスタ（ＳＦ０）３６の内容が
「１」となって、負エンベロープ出力信号Ｗ_EN1として
入力楽音信号Ｗ_INの負側のピーク値がセットされると、
このピーク値を上記図１６の負ピークホールド減衰処理
により徐々に減衰させることができる。このようにして
減衰処理された負エンベロープ出力信号Ｗ_EN1を上記図
１２の負エンベロープ抽出処理のステップＳ４２でワー
クメモリ（Ｗ）３５から読み出し、入力楽音信号Ｗ_INと
負エンベロープ出力信号Ｗ_EN1（負のピーク値）との交
差を検出する。

【００６２】負ピークホールド減衰処理が完了すると、
次に、出力処理を行なう。この出力処理は、図１７に示
すように、ワークメモリ（Ｗ）３５に書き込まれた出力
楽音信号Ｗ_OUTを出力レジスタ（ＯＲ）３７に転送する
（ステップＳ９１）。この出力レジスタ（ＯＲ）３７に
転送された出力楽音信号Ｗ_OUTは、ＤＳＰ２２から図２
に示すＤ／Ａ変換器２３に出力され、Ｄ／Ａ変換器２３
でアナログの出力信号に変換されて、図１に示すトーン
コントロール部６に出力される。

【００６３】したがって、図１８に示すような入力波形
の入力楽音信号Ｗ_INが入力されたとき、入力波形のピー
ク値を検出すると、そのピーク値を徐々に減少させ、徐
々に減少するピーク値と入力波形との交差を検出する。
このピーク値と入力波形との交差を検出すると、交差す
る毎に、レベルの異なる２つの信号を交互に出力して出
力信号とすることができ、入力音響信号のレベル、すな
わち入力波形の振幅が小さくなっても、効果を付加する
ことができる。その結果、出力信号に効果が急に付加さ
れたり、付加されなくなることを防止することができ、
違和感のない音楽性豊かな効果を付加することができ
る。

【００６４】なお、上記実施例においては、入力楽音信
号Ｗ_INとピーク値とが交差する毎に、２つの異なるレベ
ルの信号を出力信号として出力しているが、レベルの異
なる信号としては、２つに限るものではない。また、入
力楽音信号Ｗ_INのピーク値をエンベロープ抽出処理によ
り減少させているが、これに限るものではない。さら
に、上記実施例では、電子弦楽器に適用した場合につい
て説明しているが、これに限るものではなく、入力され
る音響信号に、効果を付加する効果付加装置一般に適用
することができる。

【００６５】

【発明の効果】本発明によれば、入力音響信号のエンベ
ロープ値やピーク値を取って、このエンベロープ値ある
いはピーク値と入力音響信号の波形との交差を検出し、
この交差時点毎にレベルの異なる出力信号を出力してい
るので、入力音響信号のレベルが小さくなっても、効果
を付加することができる。その結果、出力信号に効果が
急に付加されたり、付加されなくなることを防止しつ
つ、違和感のない音楽性豊かな効果を付加することがで
きる。

【図面の簡単な説明】

【図１】本発明による効果付加装置の一実施例を適用し
た電子弦楽器の概略構成図。

【図２】図１の電子回路部の詳細な回路ブロック図。

【図３】ＤＳＰの詳細な回路構成図。

【図４】係数メモリ（Ｐ）に格納される各種データを示
す図。

【図５】ワークメモリ（Ｗ）に格納される各種データを
示す図。

【図６】ＤＳＰのディストーション処理を疑似的に示す
疑似回路図。

【図７】電子弦楽器によるＤＳＰへの初期設定処理を示
すフローチャート。

【図８】ＤＳＰでの各処理の基本手順を示すメインフロ
ーチャート。

【図９】図８の入力処理の詳細な処理手順を示すフロー
チャート。

【図１０】図８の正エンベロープ抽出処理の詳細な処理
手順を示すフローチャート。

【図１１】図８の正クリップ波作成処理の詳細な処理手
順を示すフローチャート。

【図１２】図８の負エンベロープ抽出処理の詳細な処理
手順を示すフローチャート。

【図１３】図８の負クリップ波作成処理の詳細な処理手
順を示すフローチャート。

【図１４】図８のフィルタ処理の詳細な処理手順を示す
フローチャート。

【図１５】図８の正ピークホールド減衰処理の詳細な処
理手順を示すフローチャート。

【図１６】図８の負ピークホールド減衰処理の詳細な処
理手順を示すフローチャート。

【図１７】図８の出力処理の詳細な処理手順を示すフロ
ーチャート。

【図１８】ＤＳＰによるディストーション処理の作用を
説明するための入力波形と出力波形を示す図。

【符号の説明】

１電子弦楽器２ピックアップ３オペアンプ４電子回路部５コンソール６トーンコントロール部７ボリュウム８アウトプット端子２１Ａ／Ｄ変換器２２ＤＳＰ２３Ｄ／Ａ変換器２４ＣＰＵ２５ＲＯＭ２６ＲＡＭ３１プログラムメモリ３２制御回路３３入力レジスタ（ＰＩ）３４係数メモリ（Ｐ）３５ワークメモリ（Ｗ）３６フラグレジスタ３７出力レジスタ（ＯＲ）１００乗算部２００加減算部３００疑似ディストーション処理回路３１０正側波形処理回路３２０負側波形処理回路３３０出力波形処理回路

Claims

(57)【特許請求の範囲】

【請求項１】デジタル音響信号のピーク値が記憶され
るピークホールド手段と、前記ピークホールド手段により記憶されているピーク値
を時間の経過と共に徐々に減衰させるピークホールド減
衰手段と、前記デジタル音響信号が入力される毎に、前記ピークホ
ールド手段に記憶され前記ピークホールド減衰手段によ
り減衰されたピーク値と新たに入力されたデジタル音響
信号とを比較し、いずれか大きい方の値を新たなピーク
値として前記ピークホールド手段に記憶する動作を繰り
返すピーク比較手段と、前記ピークホールド手段に記憶され、前記ピークホール
ド減衰手段により減衰されたピークホールド値と前記入
力デジタル音響信号との交差を検出して検出信号を出力
する検出手段と、少なくとも正負の符号の異なる２つの振幅レベルを有
し、前記検出手段からの検出信号が発生する毎に、現在
出力している振幅レベルから他の振幅レベルに変化する
出力信号を形成して出力する信号生成手段と、を備えたことを特徴とする効果付加装置。