JP3149459B2 - ディストーション回路 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本願各発明はディストーション回
路に関し、詳細には、入力楽音波形を歪ませて多くの倍
音成分を含ませることにより豊かな音質の出力楽音信号
を得るディストーション回路に関する。

【０００２】

【従来の技術】電子弦楽器（例えば、ギター等）や電子
オルガン及びシンセサイザー等の電子楽器、さらには他
の音源で発生された音を加工して出力する楽音出力装置
等の音を取り扱う装置においては、いかに豊かな音色の
楽音を出すかが重要な課題となる。この豊かな音を出す
ための手段として、従来から音源等で発生された音の電
気信号に多くの倍音成分を含ませるディストーション処
理を施すことが行なわれている。

【０００３】このような従来のディストーション回路と
しては、例えば、図16に示すように、ディストーション
回路１を、フィルタ回路２、歪発生回路３及びローパス
フィルタ回路４を備えている。この従来のディストーシ
ョン回路１は、入力楽音信号に含まれるノイズを歪発生
回路３の前段に設けられたフィルタ回路２により除去
し、該入力楽音信号の波形を歪発生回路３で所定信号レ
ベルでクリップして歪ませる。この歪発生回路３で歪ま
せた楽音信号を、歪発生回路３の後段に設けられたロー
パスフィルタ回路４に出力し、ローパスフィルタ回路４
は、歪回路３から入力される歪の加わった楽音波形の不
要な高調波成分をある程度除去して、音に丸みを付けて
出力楽音信号として出力する。したがって、出力楽音信
号は、ローパスフィルタ回路４により不要な高調波成分
を除去することにより、柔らかい温かみのある音として
楽音発生装置等から出力することができる。

【０００４】

【発明が解決しようとする課題】しかしながら、このよ
うな従来のディストーション回路にあっては、歪発生回
路の後段にローパスフィルタ回路を設けていたため、電
子弦楽器等の楽音の音量を絞って生音に近い状態で演奏
させたい場合、歪発生回路は、信号レベルが低いことか
ら入力楽音信号に歪を加えることなく出力するが、歪発
生回路の後段に設けられたローパスフィルタ回路による
フィルタリング処理は施されるため、生音とは異なる
音、例えば、生音よりもこもった音が演奏されることに
なる。その結果、生音に近い状態で演奏することができ
ないという問題があった。

【０００５】そこで、本願各発明は、入力楽音信号に歪
を加えるとともにフィルタリング処理を施した楽音信号
による音楽正豊かな演奏を可能とするとともに、入力楽
音信号の音量が絞られたときには、生音に近い音の演奏
を可能とすることを目的としている。

【０００６】

【課題を解決するための手段】請求項１記載の発明は、
入力する楽音信号の信号レベルを検出するレベル検出手
段と、入力する楽音信号の波形を歪ませる歪発生手段
と、前記歪発生手段の出力する楽音信号に所定のフィル
タリング処理を施すフィルタリング手段と、前記レベル
検出手段により検出された信号レベルが減少するに伴っ
て値が減少する第１の混合比率係数と、前記レベル検出
手段により検出された信号レベルが減少するに伴って値
が増加する第２の混合比率係数とを設定する混合比率設
定手段と、 前記入力楽音信号に前記第２の混合比率係数
を乗算するとともに前記フィルタリング手段の出力する
楽音信号に前記第２の混合比率係数を乗算し、当該乗算
された２つの楽音信号を混合して出力する混合手段と、
を備えたことを特徴としている。

【０００７】

【作用】請求項１記載の発明においては、 入力楽音信号
は、レベル検出手段に入力され、レベル検出手段は、入
力楽音信号の信号レベルを検出する。また入力楽音信号
は、歪発生手段に入力され、歪発生手段は、入力楽音信
号の波形を歪ませてフィルタリング手段に出力する。フ
ィルタリング手段は、歪発生手段の出力する楽音信号に
所定のフィルタリング処理を施し、混合手段に出力す
る。ここにおいて混合比率設定手段が、レベル検出手段
により検出された信号レベルが減少するに伴って値が減
少する第１の混合比率係数と、レベル検出手段により検
出された信号レベルが減少するに伴って値が増加する第
２の混合比率係数とを設定する。そして、混合手段は入
力楽音信号に第２の混合比率係数を乗算するとともにフ
ィルタリング手段の出力する楽音信号に第２の混合比率
係数を乗算し、当該乗算された２つの楽音信号を混合し
て出力する。 したがって、入力音響信号に歪を含ませる
とともにフィルタリング処理を施して、音楽性豊かな楽
音の演奏を可能とすることができ、かつ入力楽音信号の
レベルが絞られたときには、入力楽音信号のレベルに基
づいて入力信号の混合比率を多くすることにより、生音
に近い音の演奏を可能とすることができる。

【０００８】

【実施例】以下、実施例に基づいて具体的に説明する。
図１から図15は、請求項１記載の発明のディストーショ
ン回路の一実施例を示す図である。

【０００９】図１は、請求項１記載の発明のディストー
ション回路10の回路構成図であり、ディストーション回
路10は、Ａ／Ｄ変換器11、ＤＳＰ（ディジタル信号処理
プロセッサ：Digital Signal Processor）12、Ｄ／Ａ変
換器13、ＣＰＵ（Central Processing Unit)14、ＲＯＭ
（Read OnlyMemory)15及びＲＡＭ（Random Access Memo
ry) 16等を備えている。

【００１０】Ａ／Ｄ変換器11には、ギター等の電子弦楽
器等から出力される楽音波形を所定のサンプリング間隔
でサンプリングしたアナログの入力楽音信号が入力さ
れ、Ａ／Ｄ変換器11は、アナログの入力楽音信号をディ
ジタル変換してディジタルの入力楽音信号をＤＳＰ12に
出力する。したがって、ＤＳＰ12には、所定サンプリン
グ間隔でサンプリングされディジタル変換された入力楽
音信号が入力される。ＤＳＰ12は、Ａ／Ｄ変換器11から
入力される入力楽音信号に本発明のディストーション処
理を施してＤ／Ａ変換器13に出力する。

【００１１】Ｄ／Ａ変換器13は、ＤＳＰ12からの楽音信
号をアナログに変換し、出力楽音信号として図外の楽音
発生装置等に出力する。ＲＯＭ15には、プログラム、特
に本発明のディストーション回路としてのプログラムや
その他必要なデータや係数等が格納されており、ＲＡＭ
16は、ワークエリアとして利用される。

【００１２】ＣＰＵ14は、ＲＯＭ15のプログラムをＤＳ
Ｐ12に転送して、ＤＳＰ12にディストーション処理を行
なわせたり、ディストーション回路10の各部を制御し
て、ディストーション回路10としての処理を実行する。
ＤＳＰ12は、レベル検出処理（エンベロープ抽出処
理）、歪発生処理（クリップ処理）、フィルタリング処
理及び混合処理を行ない、ＤＳＰ12の疑似的な処理ブロ
ックの構成は、図２のように示すことができる。すなわ
ち、ＤＳＰ12は、その疑似的な処理ブロックとして、レ
ベル検出処理部（エンベロープ抽出処理部）20、歪発生
処理部（クリップ処理部）21、フィルタリング処理部22
及び混合処理部23を備えている。

【００１３】レベル検出処理部（レベル検出手段）20に
は、入力楽音信号Ｗ_INが入力され、レベル検出処理部20
は、ゲート31、32、乗算器33、加算器34、遅延素子35、
符号検出器36を備えている。ゲート31には、入力楽音信
号Ｗ_INが入力されており、ゲート31は、符号検出器36の
制御下で作動して、ゲートの開閉を行なう。乗算器33
は、ゲート31あるいはゲート32の出力に所定の減衰係数
Ｐ_DEC を乗算してエンベロープ出力信号Ｗ_ENVとして混
合処理部23に出力するとともに、遅延素子35に出力す
る。遅延素子35は、１入力楽音信号Ｗ_IN分だけ乗算器33
の出力を遅延させて加算器34に出力し、加算器34には、
この遅延素子35からの信号データと入力楽音信号Ｗ_INが
入力されている。加算器34は、遅延素子35からのデータ
と入力楽音信号Ｗ_INとを加算処理して符号検出器36に出
力するが、いま、入力楽音信号Ｗ_INがマイナス入力であ
るので、加算器34は、入力楽音信号Ｗ_INと遅延素子35か
らのデータの減算処理を行ない、符号検出器36に出力す
る。符号検出器36は、加算器34の演算結果が、正である
か、負であるかを検出し、その検出結果によりゲート31
及びゲート32の開閉制御を行なう。すなわち、符号検出
器36は、加算器34の演算結果が正のとき（すなわち、遅
延素子35からの入力の方が入力楽音信号Ｗ_INよりも大き
いとき）には、ゲート32を開き、加算器34の演算結果が
負のとき（すなわち、入力楽音信号Ｗ_INの方が遅延素子
35からの入力よりも大きいとき）には、ゲート31を開
く。

【００１４】歪発生処理部（歪発生手段）21は、入力楽
音信号Ｗ_INに加算処理及びシフト処理を施すことにより
ＤＳＰ12のレジスタの最大ビットをオーバーフローさせ
て、レジスタの最大ビットで入力楽音信号Ｗ_INをクリッ
プし、入力楽音信号Ｗ_INに歪を付加させている。すなわ
ち、歪発生処理部21は、加算器41、42、43、44、45、4
6、乗算器47、48、49、51を備えている。加算器41、4
2、43、44、45、46は、それぞれ入力信号を加算し、乗
算器47、48、49、51は、入力信号に乗算係数として入力
される「２」を乗算する。したがって、歪発生処理部21
は、加算器41、42、43、44、45及び乗算器47、48、49、
51で加算処理と乗算処理を繰り返した後、最後に加算器
46で加算処理を行なって、入力楽音信号Ｗ_INを２０４８
倍している。通常、入力楽音信号Ｗ_INを２０４８倍する
と、ＤＳＰ12内のレジスタがオーバーフローし、入力楽
音信号Ｗ_INをクリップ処理することができる。このよう
に、入力楽音信号Ｗ_INを大きくしてＤＳＰ12のレジスタ
をオーバーフローさせることにより入力楽音信号Ｗ_INに
クリップ処理を行なうのは、入力楽音信号Ｗ_INがギター
等から発生されたものであると、最初の入力楽音信号Ｗ
_INの波形が非常に大きく、以降の波形が非常に小さくな
るため、入力楽音信号Ｗ_INを１０００〜２０００倍近く
に大きくしないと、最初の波形だけにしかディストーシ
ョン処理、すなわち、歪が付加されないためである。こ
のように入力楽音信号Ｗ_INを２０４８倍してＤＳＰ12の
レジスタをオーバーフローさせることによりディストー
ション処理を行なうと、ギター等のように、最初に入力
される入力楽音信号Ｗ_INとそれ以降に入力される入力楽
音信号Ｗ_INとの差が大きい入力楽音信号Ｗ_INに対しても
適切にディストーション処理、すなわち歪を付加させる
ことができる。歪発生処理部21は、入力楽音信号Ｗ_INに
歪を付加し、クリップ信号Ｗ_DST としてフィルタリング
処理部22に出力する。

【００１５】フィルタリング処理部（フィルタリング手
段）22は、通常の一次ローパスフィルタであり、乗算器
61、62、加算器63及び遅延素子64を備えている。乗算器
61は、歪発生処理部21からのクリップ信号Ｗ_DST にフィ
ルタ係数Ｐ_FI0 を乗算して加算器63に出力し、加算器63
は、乗算器61からの信号に乗算器62からのデータを乗算
して、フィルタ信号Ｗ_FIL として混合処理部23に出力す
るとともに、遅延素子64に出力する。遅延素子64は、入
力されるフィルタ信号Ｗ_FIL を１入力楽音信号Ｗ _IN分だ
け遅延させて乗算器62に出力する。乗算器62には、さら
にフィルタ係数Ｐ_FI1 が入力されており、乗算器62は、
遅延素子64により１入力楽音信号Ｗ_IN分遅延されたフィ
ルタ信号Ｗ_FIL にフィルタ係数Ｐ_FI1 を乗算して、加
算器63に出力する。加算器63は、この乗算器62の出力と
乗算器61の出力とを加算してフィルタ信号Ｗ_FIL として
出力する。

【００１６】混合処理部（混合手段）23は、次式（１）
に示す演算処理を行なって混合処理を行ない、混合結果
を出力信号出力楽音信号Ｗ_OUT として出力する。 Ｗ_OUT ＝Ｗ_ENV ×Ｗ_FIL ×Ｐ_a ＋（１−Ｗ_ENV ）×Ｗ_IN×Ｐ_b ……（１） すなわち、混合処理部23は、乗算器71、72、73、74及び
加算器75、76を備えている。加算器75には、レベル検出
処理部20からのエンベロープ出力信号Ｗ_ENV が入力され
ているとともに、加算定数として「１」が入力されてお
り、加算器75は、エンベロープ出力信号Ｗ_ENV に加算定
数１を加算して乗算器73に出力する。いまエンベロープ
出力信号Ｗ_ENV は、加算器75にマイナス入力として入力
されているため、加算器75は、結果として１からエンベ
ロープ出力信号Ｗ_ENV を減算して乗算器73に出力する。
乗算器73には、フィルタ定数Ｐ_b が入力されており、乗
算器73は、加算器75の出力にフィルタ定数Ｐ_b を乗算し
て乗算器74に出力する。このフィルタ定数Ｐ_b として
は、いま「１」が採用されている。乗算器74には、入力
楽音信号Ｗ_INが入力されており、乗算器74は、乗算器73
の出力に入力楽音信号Ｗ _INを乗算して加算器76に出力す
る。

【００１７】一方、乗算器71には、レベル検出処理部20
からのエンベロープ出力信号Ｗ_ENVが入力されるととも
に、フィルタ定数Ｐ_a が入力されており、乗算器71は、
エンベロープ出力信号Ｗ_ENV にフィルタ定数Ｐ_a を乗算
して、乗算結果を乗算器72に出力する。乗算器72には、
さらにフィルタリング処理部22からのフィルタ信号Ｗ
_FIL が入力されており、乗算器72は、乗算器71の乗算結
果にフィルタ信号Ｗ_FILを乗算して加算器76に出力す
る。

【００１８】加算器76は、この乗算器72の乗算結果と乗
算器74の乗算結果を加算し、その加算結果を出力楽音信
号Ｗ_OUT として出力する。したがって、混合処理部23
は、上記（１）式による混合処理を行なって、入力楽音
信号Ｗ_INとフィルタ信号Ｗ_FIL とをエンベロープ値に応
じて混合して、出力楽音信号Ｗ_OUT として出力する。

【００１９】図３は、ＤＳＰ12の具体的な回路構成図で
あり、ＤＳＰ12は、プログラムメモリ81、制御回路82、
入力レジスタ（ＰＩ）83、係数メモリ（Ｐ）84、ワーク
メモリ（Ｗ）85、フラグレジスタ（ＳＦ０）86、乗算部
87、加減算部88及び出力レジスタ（ＯＲ）89等を有して
いる。

【００２０】プログラムメモリ81には、本願各発明のデ
ィストーション回路としてのプログラムが格納され、こ
のプログラムは、図１に示すＣＰＵ14から書き込まれ
る。プログラムメモリ81には、図示しないアドレスカウ
ンタが接続されており、プログラムメモリ81は、このア
ドレスカウンタのアドレス指定により順次プログラム内
容を制御回路82に供給する。

【００２１】制御回路82は、プログラムメモリ81内のプ
ログラムに従ってＤＳＰ12の各部を制御して、本願各発
明のディストーション処理を実行し、その詳細な処理内
容については後述する。

【００２２】入力レジスタ（ＰＩ）83には、入力楽音信
号Ｗ_INが入力され、入力レジスタ（ＰＩ）83は、この入
力楽音信号Ｗ_INを一旦格納した後、内部バス90を介して
ＤＳＰ12の各部に転送する。この入力楽音信号Ｗ_INは、
図１のＡ／Ｄ変換器11から入力される信号であり、所定
サンプリング間隔でサンプリングされたものである。

【００２３】係数メモリ（Ｐ）84は、ＤＳＰ12によりデ
ィストーション処理を行なうために必要な各種係数を格
納するためのレジスタである。これら各種係数は、図１
のＲＯＭ15に記憶されており、ＣＰＵ14が、ＲＯＭ15か
ら係数を読み出して係数メモリ（Ｐ）84に書き込む。係
数メモリ（Ｐ）84にセットされる係数としては、図４に
係数メモリ（Ｐ）84のメモリマップとして示すように、
そのアドレス０に、データ名Ｐ_DEC としてエンベロープ
の減衰係数（０．５）が、そのアドレス１に、データ名
Ｐ_FI0 としてフィルタ係数（４０００Ｈ）が、そのアド
レス２に、データ名Ｐ_FI1 としてフィルタ係数（４００
０Ｈ）が、そのアドレス３に、またデータ名Ｐ_a として
フィルタ定数（ａ＝１）が、さらにそのアドレス４に、
データ名Ｐ_b としてフィルタ定数（ｂ＝１）が、設定さ
れる。

【００２４】ワークメモリ（Ｗ）85は、入力レジスタ
（ＰＩ）83を介して入力された入力楽音信号Ｗ_INや後述
する乗算部87および加減算部88での演算結果のデータお
よび出力楽音信号Ｗ_OUT 等を一時的に格納するワーク用
メモリである。このワークメモリ（Ｗ）85に格納される
データとしては、例えば、図５にワークメモリ（Ｗ）85
のメモリマップとして示すように、そのアドレス０に、
データ名Ｗ_INとして入力楽音信号が、そのアドレス１
に、データ名Ｗ_ENV としてエンベロープ出力信号が、そ
のアドレス２に、データ名Ｗ_DST としてクリップ信号
が、そのアドレス３に、データ名Ｗ_FIL としてフィルタ
信号が、そのアドレス４に、データ名Ｗ_OUT として出力
楽音信号が、そのアドレス５に、データ名Ｗ_ONE として
定数（７ＦＦＦＨ＝１）が、格納される。

【００２５】フラグレジスタ（ＳＦ０）86は、後述する
加減算部88からのフラグＦ（ＡＲ）がセットされ、セッ
トされるフラグＦ（ＡＲ）をワークメモリ（Ｗ）85に出
力する。ワークメモリ（Ｗ）85は、このフラグレジスタ
（ＳＦ０）86に基づいて後述するように、ワークメモリ
（Ｗ）85へのデータの書込の禁止及び解除が行なわれ
る。すなわち、「０」のフラグＦ（ＡＲ）がフラグレジ
スタ（ＳＦ０）86にセットされると、フラグレジスタ
（ＳＦ０）86は、ワークメモリ（Ｗ）85へのデータの書
込を禁止する。

【００２６】乗算部87は、ゲート91、92、レジスタ（Ｍ
０）93、（Ｍ１）94、ゲート95、乗算器96およびレジス
タ（ＭＲ）97を有しており、ゲート91、92には、上記係
数メモリ（Ｐ）84やワークメモリ（Ｗ）85および入力レ
ジスタ（ＰＩ）83からの出力が入力される。ゲート91、
92は、上記制御回路82によりその動作が制御され、入力
されるどのデータをレジスタ（Ｍ０）93及びレジスタ
（Ｍ１）94に出力するかを制御している。レジスタ（Ｍ
０）93は、ゲート91を介して入力されるデータを一時格
納し、乗算器96に出力するとともに、ゲート91にフィー
ドバックする。レジスタ（Ｍ１）94は、ゲート92を介し
て入力されるデータを一時格納し、ゲート95を介して乗
算器96に出力するとともに、ゲート92にフィードバック
する。ゲート95には、後述する加減算部88からのデータ
も入力されており、ゲート95は、制御回路82の制御下で
作動して、レジスタ（Ｍ１）94および加減算部88からの
データを選択して乗算器96に出力する。

【００２７】乗算器96は、レジスタ（Ｍ０）93およびレ
ジスタ（Ｍ１）94から入力されるデータを乗算処理し、
その演算結果をレジスタ（ＭＲ）97に出力する。レジス
タ（ＭＲ）97は、乗算器96の乗算結果を一時格納した
後、ゲート92および加減算部88に出力する。加減算部88
は、ゲート101 、102 、レジスタ（Ａ０）103 、レジス
タ（Ａ１）104 、ゲート105 、106 、加減算器107 、レ
ジスタ（ＡＲ）108 、クリッパー109 およびレジスタ
（ＳＲ）110 等を有しており、ゲート101 、102 には、
上記係数メモリ（Ｐ）84やワークメモリ（Ｗ）85および
入力レジスタ（ＰＩ）83からの出力が入力される。ゲー
ト101 、102 は、上記制御回路82によりその動作が制御
され、入力されるどのデータをレジスタ（Ａ０）103 及
びレジスタ（Ａ１）104に出力するかを制御している。
レジスタ（Ａ０）103 は、ゲート101 を介して入力され
るデータを一時格納し、ゲート105 に出力するととも
に、ゲート101 にフィードバックする。レジスタ（Ａ
１）104 は、ゲート102 を介して入力されるデータを一
時格納し、ゲート106 に出力するとともに、ゲート102
にフィードバックする。ゲート105 には、上記乗算部87
のレジスタ（ＭＲ）97からのデータも入力されており、
ゲート105 は、制御回路82の制御下で作動して、レジス
タ（Ａ０）103 および乗算部87からのデータを選択して
加減算器107 に出力する。ゲート106 には、レジスタ
（Ａ１）104 からのデータの他に、加減算器107 の演算
結果のデータがレジスタ（ＡＲ）108 を介して入力され
ており、ゲート106 は、制御回路82の制御下で作動し
て、入力データを選択して加減算器107 に出力する。

【００２８】加減算器107 は、入力データに加算処理あ
るいは減算処理を行ない、演算結果を、クリッパー109
およびゲート106 に出力するとともに、演算結果の最大
ビットを符号情報を示すフラグデータＦ（ＡＲ）として
フラグレジスタ（ＳＦ０）86に出力する。クリッパー10
9 は、データのオーバーフローを防止するためのもので
あり、クリッパー109 を通過したデータは、レジスタ
（ＳＲ）110 に供給される。また、このクリッパー109
は、ビットシフタを内蔵しており、入力されるデータを
１ビットシフトしてデータを２倍処理した値とすること
ができる。レジスタ（ＳＲ）110 の出力は、乗算部87の
ゲート95に出力されるとともに、ある１音についての処
理の演算結果として内部バス90を介してワークメモリ
（Ｗ）85に供給される。

【００２９】これら乗算部87および加減算部88での演算
結果は、加減算部88からバス90を介してワークメモリ
（Ｗ）85に出力され、すべての演算処理の終了したデー
タは、ワークメモリ（Ｗ）85から出力レジスタ（ＯＲ）
89に出力され、出力レジスタ（ＯＲ）89は、入力された
データを楽音出力装置等に出力する。

【００３０】次に作用について説明する。請求項１記載
の発明は、入力楽音信号Ｗ_INの信号レベルに応じて入力
楽音信号Ｗ_INにディストーション処理を施した信号と入
力楽音信号Ｗ_INとの混合割合を変化させて出力し、信号
レベルの低い入力楽音信号Ｗ_INを生音に近い音として出
力するところにその特徴がある。

【００３１】ディストーション回路10は、そのＤＳＰ12
により各処理を行ない、図６に示すように、入力楽音信
号Ｗ_INの入力処理（ステップＳ１）、エンベロープの抽
出処理（ステップＳ２）、入力楽音信号Ｗ_INのクリップ
（歪付加）処理（ステップＳ３）、フィルタリング処理
（ステップＳ４）、混合処理（ステップＳ５）及び出力
処理（ステップＳ６）の手順に従って処理を実行する。

【００３２】ディストーション回路10は、ＤＳＰ12にこ
れら各処理を行なわせるため、まず、ＣＰＵ14がＤＳＰ1
2へプログラムの設定処理及び各種データの設定処理を
行なう。すなわち、ＤＳＰ12により請求項１記載のディ
ストーション処理を行なうためには、まず、目的とする
ディストーション処理を行なうのに必要なプログラムと
そのプログラムの実行に使用するデータをプログラムメ
モリ81、係数メモリ（Ｐ）84およびワークメモリ（Ｗ）
85に設定する必要がある。

【００３３】そこで、ＣＰＵ14は、必要なプログラムと
データをＲＯＭ15から読み出して、プログラムメモリ8
1、係数メモリ（Ｐ）84及びワークメモリ（Ｗ）85に設
定する。係数メモリ（Ｐ）84には、図４に示したよう
に、減衰係数Ｐ_DEC 、フィルタ係数Ｐ_FI0 、フィルタ係
数Ｐ_FI1 、フィルタ定数Ｐ_a 及びフィルタ定数Ｐ_b が
セットされ、ワークメモリ（Ｗ）85には、図５に示すよ
うに、定数Ｗ_ONE がセットされる。

【００３４】以下、ＤＳＰ12での各処理について順次説
明する。入力処理 入力処理は、入力楽音信号Ｗ_INをＤＳＰ12のワークメモ
リ（Ｗ）85内に取り込む処理であり、入力楽音信号Ｗ_IN
は、入力レジスタ（ＰＩ）83を介してワークメモリ
（Ｗ）85に取り込まれる。すなわち、図７に示すよう
に、入力レジスタ（ＰＩ）83に入力された入力楽音信号
Ｗ_INをワークメモリ（Ｗ）85のアドレス０に入力楽音信
号Ｗ_INとして取り込む（ステップＳ１０１）。この入力
楽音信号Ｗ_INは、上述のように、アナログの音の信号を
所定サンプリングタイミングでサンプリングし、図1の
Ａ／Ｄ変換器11でディジタル変換したものである。

【００３５】エンベロープ抽出処理 ワークメモリ（Ｗ）85に入力楽音信号Ｗ_INが格納される
と、入力楽音信号Ｗ_INに対するエンベロープ抽出処理を
行なう。すなわち、入力楽音信号Ｗ_INをワークメモリ
（Ｗ）85から読み出し、ゲート101 を介してレジスタ
（Ａ０）103 に転送してセットする（ステップＳ２０
１）。次いで、エンベロープ出力信号Ｗ_ENV をワークメ
モリ（Ｗ）85から読み出し、ゲート102 を介してレジス
タ（Ａ１）104 にセットする（ステップＳ２０１）。レ
ジスタ（Ａ０）103 及びレジスタ（Ａ１）104 にデータ
がセットされると、ゲート105 、106 を介してレジスタ
（Ａ０）103 及びレジスタ（Ａ１）104 の入力楽音信号
Ｗ_IN及びエンベロープ出力信号Ｗ_ENV を加減算器107 に
転送し、エンベロープ出力信号Ｗ_ENV から入力楽音信号
Ｗ_INを減算する減算処理（Ｗ_ENV −Ｗ_IN）を実行して、
その減算結果をレジスタ（ＡＲ）108 にセットする（ス
テップＳ２０２）。次に、このレジスタ（ＡＲ）108 の
最上位ビット、すなわち符号を示すデータを符号フラグ
Ｆ（ＡＲ）としてフラグレジスタ（ＳＦ０）86に転送し
てセットし、ステップＳ２０１でレジスタ（Ａ０）103
にセットされた入力楽音信号Ｗ_INを加減算器107 を通過
させてレジスタ（ＡＲ）108 に転送する（ステップＳ２
０３）。さらに、このレジスタ（ＡＲ）108 の入力楽音
信号Ｗ_INを、レジスタ（ＳＲ）110 にセットする（ステ
ップＳ２０４）。

【００３６】次に、ステップＳ２０３でフラグレジスタ
（ＳＦ０）86にセットした符号フラグＦ（ＡＲ）が１か
どうか、すなわち負であるか正であるか（符号フラグＦ
（ＡＲ）が１のとき負、符号フラグＦ（ＡＲ）が０のと
き正）をチェックし（ステップＳ２０５）、符号フラグ
Ｆ（ＡＲ）が１のとき、すなわちステップＳ２０２での
減算結果が正のときには、ステップＳ２０４でレジスタ
（ＳＲ）110 にセットした入力楽音信号Ｗ_INをワークメ
モリ（Ｗ）85のアドレス１にエンベロープ出力信号Ｗ
_ENV としてセットする（ステップＳ２０６）。一方、ス
テップＳ２０５で、フラグレジスタ（ＳＦ０）86にセッ
トした符号フラグＦ（ＡＲ）が１でないとき、すなわち
ステップＳ２０２での減算結果（Ｗ_{EN V} −Ｗ_IN）が負の
とき、すなわち、エンベロープ波形よりも入力波形の方
が小さいときには、レジスタ（ＳＲ）110 からワークメ
モリ（Ｗ）への書き込みを行なわず、そのままステップ
Ｓ２０７に移行する。

【００３７】ステップＳ２０７において、係数メモリ
（Ｐ）84の減衰係数Ｐ_DEC をレジスタ（Ｍ０）93に転送
してセットし、ワークメモリ（Ｗ）85のエンベロープ出
力信号Ｗ_ENV をレジスタ（Ｍ１）94に転送してセットす
る。次に、このレジスタ（Ｍ０）93の減衰係数Ｐ_DEC と
レジスタ（Ｍ１）のエンベロープ出力信号Ｗ_ENV とを乗
算部96に転送して、乗算処理（Ｐ_DEC ×Ｗ_ENV ）し、そ
の乗算結果をレジスタ（ＭＲ）97を介して加減算部88の
レジスタ（Ａ０）103 にセットする（ステップＳ２０
８）。

【００３８】次に、このレジスタ（Ａ０）103 のデータ
を、レジスタ（ＡＲ）108 及びレジスタ（ＳＲ）110 を
介してワークメモリ（Ｗ）のアドレス１にエンベロープ
出力信号Ｗ_ENV としてセットする（ステップＳ２０９、
Ｓ２１０、Ｓ２１１）。以上の処理により１サンプリン
グ入力楽音信号Ｗ_INに対するＤＳＰ12でのエンベロープ
抽出処理、すなわちレベル検出処理が完了したことにな
り、この処理を順次繰り返し行なうことにより、順次サ
ンプリングタイミングで入力される入力楽音信号Ｗ_INに
対するエンベロープ抽出処理を行なうことができる。す
なわち、エンベロープ波形よりも入力波形の方が小さい
とき、すなわち（Ｗ_ENV −Ｗ_IN）＜０のときには、エン
ベロープ出力信号Ｗ_ENV に減衰係数Ｐ_DEC を乗算して、
エンベロープ出力信号Ｗ_ENVを減衰させている。したが
って、図９に示すように、入力楽音信号Ｗ_INが徐々に減
衰していくような場合でも、エンベロープ出力を適切に
確保することができる。

【００３９】クリップ処理 このクリップ処理は、図２の歪発生処理部21における歪
発生処理であり、歪発生処理部21での説明で述べたよう
に、入力楽音信号Ｗ_INに加算処理と乗算処理を繰り返し
行なうことによりＤＳＰ12のレジスタの最大ビットをオ
ーバーフローさせて入力楽音信号Ｗ_INをレジスタの最大
ビットでクリップしている。すなわち、具体的には、Ｄ
ＳＰ12は、図10に示すように、ワークメモリ（Ｗ）85の
アドレス０の入力楽音信号Ｗ_INをレジスタ（Ａ０）103
及びレジスタ（Ａ１）104 にセットし（ステップＳ３０
１）、レジスタ（Ａ０）103 及びレジスタ（Ａ１）104
にセットした入力楽音信号Ｗ_INを次に説明する加減算部
88での乗算処理を５回繰り返し実行する（ステップＳ３
０２、Ｓ３０３、Ｓ３０４、Ｓ３０５、Ｓ３０６）。

【００４０】この乗算処理は、図11に示すように、レジ
スタ（Ａ０）103 及びレジスタ（Ａ１）104 にセットし
た入力楽音信号Ｗ_INを、まず加減算器107 に転送し、加
減算器107 で入力楽音信号Ｗ_IN同士を加算処理して、加
算結果をレジスタ（ＡＲ）108 に転送する（ステップＳ
３１０）。このレジスタ（ＡＲ）108 の加算データをク
リッパー109 に転送し、クリッパー109 で、加算データ
をビットシフトすることにより２倍処理して、この２倍
処理したデータをレジスタ（ＳＲ）110 に転送する（ス
テップＳ３１１）。このようにして加算処理及び乗算処
理を行なったデータを、再度レジスタ（Ａ０）103及び
レジスタ（Ａ１）104 に転送し、同様の処理を５回繰り
返して行なうことにより、上記図10の乗算処理を５回行
なう。このようにして乗算処理を完了すると、再び図10
において、レジスタ（Ａ０）103 及びレジスタ（Ａ１）
104 にセットしたデータを加減算器107 に転送して、加
減算器107 で加算し、上述のように、入力楽音信号Ｗ_IN
を２０４８倍して、その加算結果をレジスタ（ＡＲ）10
8 に転送する（ステップＳ３０７）。この２０４８倍し
た入力楽音信号Ｗ_INをレジスタ（ＡＲ）108 からレジス
タ（ＳＲ）110を介してワークメモリ（Ｗ）85に転送
し、ワークメモリ（Ｗ）85のアドレス２にクリップ信号
Ｗ_DST としてセットする（ステップＳ３０８、Ｓ３０
９）。

【００４１】このワークメモリ（Ｗ）85にセットされた
クリップ信号Ｗ_DST は、ＤＳＰ12のレジスタによりオー
バーフローし、レジスタの最大ビットでクリップされた
信号となっている。したがって、入力楽音信号Ｗ_INを所
定値（レジスタの最大ビット）でクリップすることによ
り、入力楽音信号Ｗ_INに歪を付加することができる。以
上の処理を順次繰り返して実行することにより、サンプ
リングタイミング毎に入力される入力楽音信号Ｗ_INに対
してクリップ処理（歪発生処理）を行なうことができ
る。

【００４２】フィルタリング処理 このフィルタリング処理は、図２のフィルタリング処理
部22での処理であり、具体的には、ＤＳＰ12により実行
される。すなわち、ＤＳＰ12は、図12に示すように、ま
ず、ワークメモリ（Ｗ）85内のクリップ信号Ｗ_DST を乗
算部87のレジスタ（Ｍ１）に転送し、係数メモリ（Ｐ）
84内のフィルタ係数Ｐ_FI0 をレジスタ（Ｍ０）93に転送
する（ステップＳ４０１）。このレジスタ（Ｍ０）93及
びレジスタ（Ｍ１）94のデータを乗算器96に転送し、乗
算器96で乗算処理（Ｗ_DST ×Ｐ_FI0 ）して、その乗算結
果を加減算部88のレジスタ（Ａ０）103 に転送する（ス
テップＳ４０２）。この乗算結果のレジスタ（Ａ０）10
3 への転送は、乗算部87のレジスタ（ＭＲ）97から加減
算部88のゲート105 に転送し、ゲート105 から加減算器
107 、レジスタ（ＡＲ）108、クリッパー109 、レジス
タ（ＳＲ）110 及びゲート101 を介してレジスタ（Ａ
０）に転送される。この乗算結果のレジスタ（Ａ０）10
3 への転送が完了すると、ワークメモリ（Ｗ）85のフィ
ルタ信号Ｗ_FIL を読み出して、レジスタ（Ｍ１）に転送
し、また係数メモリ（Ｐ）84のフィルタ係数Ｐ_FI1 を読
み出して、レジスタ（Ｍ０）93に転送する（ステップＳ
４０２）。

【００４３】次に、レジスタ（Ａ０）103 のデータをゲ
ート105 及び加減算器107 を介してレジスタ（ＡＲ）10
8 に転送し、レジスタ（Ｍ０）93のフィルタ係数Ｐ_FI1
及びレジスタ（Ｍ１）94のフィルタ信号Ｗ_FIL を乗算
器96に転送して、乗算処理（Ｐ_FI1 ×Ｗ_FIL ）する。
この乗算処理した結果を加減算部88のレジスタ（Ａ０）
103 に転送する（ステップＳ４０３）。このレジスタ
（Ａ０）103 の乗算結果とレジスタ（ＡＲ）108 のデー
タ（Ｗ_DST ×Ｐ_FI0 ）を加減算器107 に転送し、加減算
器107 で加算処理（Ｐ_FI1 ×Ｗ_FIL ＋Ｗ_DST ×Ｐ
_FI0 ）して、その加算結果をレジスタ（ＡＲ）108 に転
送する（ステップＳ４０４）。レジスタ（ＡＲ）108 に
転送された加算結果のデータをレジスタ（ＳＲ）110 を
介してワークメモリ（Ｗ）85のアドレス３にフィルタ信
号Ｗ_FIL としてセットする（ステップＳ４０５、Ｓ４０
６）。上記処理を順次繰り返し行なうことにより、クリ
ップ処理されたクリップ信号Ｗ_DST に対して、フィルタ
リング処理を行なうことができる。

【００４４】混合処理 この混合処理は、上記図２の混合処理部23の処理であ
り、上記式（１）の処理を行なう。具体的には、ＤＳＰ
12で処理される。すなわち、ＤＳＰ12は、図13に示すよ
うに、ワークメモリ（Ｗ）85内のエンベロープ出力信号
Ｗ_ENV を乗算部87のレジスタ（Ｍ１）94に転送し、係数
メモリ（Ｐ）84内のフィルタ定数Ｐ_a を乗算部87のレジ
スタ（Ｍ０）93に転送する（ステップＳ５０１）。レジ
スタ（Ｍ０）93のフィルタ定数Ｐ_a 及びレジスタ（Ｍ
１）94のエンベロープ出力信号Ｗ_ENV を乗算器96に転送
し、乗算器96で乗算処理（Ｗ_ENV ×Ｐ_a ）して、その乗
算結果を加減算部88のレジスタ（Ａ０）103 に転送する
（ステップＳ５０２）。このレジスタ（Ａ０）103 の乗
算結果（Ｗ_ENV ×Ｐ_a）をレジスタ（ＡＲ）108 、レジ
スタ（ＡＲ）110 を介してレジスタ（Ｍ１）94に転送し
（ステップＳ５０３、Ｓ５０４、Ｓ５０５）、ワークメ
モリ（Ｗ）85のフィルタ信号Ｗ_FIL を読み出してレジス
タ（Ｍ０）93に転送する（ステップＳ５０５）。

【００４５】このレジスタ（Ｍ０）93のフィルタ信号Ｗ
_FIL 及びレジスタ（Ｍ０）94の乗算結果（Ｗ_ENV ×Ｐ
_a ）を乗算器96に転送し、乗算処理して、その乗算結果
（Ｗ_{EN V} ×Ｐ_a ×Ｗ_FIL ）をレジスタ（Ａ０）103に転
送する（ステップＳ５０６）。この乗算結果（Ｗ_ENV ×
Ｐ_a ×Ｗ_FIL ）をレジスタ（Ａ０）103 からレジスタ
（ＡＲ）108 を介してレジスタ（Ａ０）110 へ転送し、
さらにレジスタ（ＳＲ）からワークメモリ（Ｗ）85に転
送してそのアドレス４に出力楽音信号Ｗ_OUT として書き
込む（ステップＳ５０９）。

【００４６】次に、ワークメモリ（Ｗ）85から定数Ｗ
_ONE を読み出して加減算部88のレジスタ（Ａ１）104 に
転送し、ワークメモリ（Ｗ）85からエンベロープ出力信
号Ｗ_{EN V} を読み出して加減算部88のレジスタ（Ａ０）10
3 に転送する（ステップＳ５１０）。このレジスタ（Ａ
０）103 のエンベロープ出力信号Ｗ_ENV とレジスタ（Ａ
１）104 の定数Ｗ_ONE とを加減算器107 に転送し、定数
Ｗ_ONE からエンベロープ出力信号Ｗ_ENV を減算（Ｗ_ONE
−Ｗ_ENV ）して、その減算結果をレジスタ（ＡＲ）108
に転送する（ステップＳ５１１）。レジスタ（ＡＲ）10
8 の減算結果（Ｗ_ONE −Ｗ_ENV ）をレジスタ（ＳＲ）11
0 を介して乗算部87のレジスタ（Ｍ１）94に転送し（ス
テップＳ５１２、Ｓ５１３）、係数メモリ（Ｐ）84のフ
ィルタ定数Ｐ _b を乗算部87のレジスタ（Ｍ０）93に転送
する（ステップＳ５１３）。レジスタ（Ｍ０）93のフィ
ルタ定数Ｐ_b とレジスタ（Ｍ１）94の減算結果（Ｗ_ONE
−Ｗ_{EN V} ）を乗算器96に転送し、乗算処理（Ｐ_b ×［Ｗ
_ONE −Ｗ_ENV ］）して、その乗算結果を加減算部88のレ
ジスタ（Ａ０）103 に転送する。

【００４７】いま、定数Ｗ_ONE としては、７ＦＦＦＨ＝
１が設定されているので、上記ステップＳ５１１の減算
結果は、（１−Ｗ_ENV ）となり、この減算結果にステッ
プＳ５１４で、フィルタ定数Ｐ_b を乗算している。した
がって、ステップＳ５１４での乗算処理は、（１−Ｗ
_ENV ）×Ｐ_b を乗算することになる。この乗算結果
（［１−Ｗ_ENV ］×Ｐ_b ）をレジスタ（Ａ０）103 から
レジスタ（ＡＲ）108 及びレジスタ（ＳＲ）110 を介し
て乗算部87のレジスタ（Ｍ１）94に転送し（ステップＳ
５１５、Ｓ５１６、Ｓ５１７）、係数メモリ（Ｐ）84か
ら入力楽音信号Ｗ_INを読み出して乗算部87のレジスタ
（Ｍ０）93に転送する。このレジスタ（Ｍ０）93の入力
楽音信号Ｗ_INとレジスタ（Ｍ１）94の乗算結果を乗算器
96に転送し、乗算処理して、その乗算結果（［１−Ｗ
_ENV ］×Ｐ_b ×Ｗ_IN）を加減算部88のレジスタ（Ａ０）
103 に転送する（ステップＳ５１８）。乗算結果のレジ
スタ（Ａ０）103 への転送が完了すると、ワークメモリ
（Ｗ）85から出力信号Ｗ_OUT を読み出し、レジスタ（Ａ
１）104 に転送する（ステップＳ５１８）。これらレジ
スタ（Ａ０）103 の乗算結果（［１−Ｗ_ENV ］×Ｐ_b ×
Ｗ_IN）とレジスタ（Ａ１）104 の出力信号Ｗ_OUT とを加
減算器107 に転送し、加算処理（Ｗ_{OU T} ＋（［１−Ｗ
_ENV ］×Ｐ_b ×Ｗ_IN）を行なって、その加算結果をレジ
スタ（ＡＲ）108 に転送する（ステップＳ５１９）。

【００４８】いま、ワークメモリ（Ｗ）85に格納されて
いる出力信号Ｗ_OUT は、上記ステップＳ５０９で格納し
たもの、すなわち、ステップＳ５０６の乗算結果（Ｗ
_ENV ×Ｐ_a ×Ｗ_FIL ）であるので、ステップＳ５１９で
の加算結果は、上記（１）乗算器の演算結果、すなわ
ち、Ｗ_ENV ×Ｐ_a ×Ｗ_FIL ＋（１−Ｗ_ENV ）×Ｐ_b ×Ｗ
_INとなる。

【００４９】この乗算結果をレジスタ（ＡＲ）108 から
レジスタ（ＳＲ）110 を介してワークメモリ（Ｗ）85に
転送し（ステップＳ５２０、Ｓ５２１）、そのアドレス
４に出力信号Ｗ_OUT として書き込む（ステップＳ５２
１）。以上の処理により、上記（１）式の演算処理を行
なうことができ、この演算処理により、ディストーショ
ン処理を施された入力楽音信号Ｗ_IN、すなわちクリップ
処理を施された後フィルタ処理を施された入力楽音信号
Ｗ_INと、生の入力楽音信号Ｗ_INと、をエンベロープ値に
対応してその混合割合を設定して、混合することができ
る。この混合処理を順次繰り返して実行することによ
り、所定のサンプリングタイミングでサンプリングされ
た入力楽音信号Ｗ_INの混合処理を行なうことができる。

【００５０】したがって、入力楽音信号Ｗ_INのレベルが
大きいときには、上記（１）式においてエンベロープ出
力信号Ｗ_ENV が大きくなり、ディストーション処理を施
した入力楽音信号Ｗ_INを出力楽音信号Ｗ_OUT として選定
することができ、入力楽音信号Ｗ_INのレベルが小さくな
るにしたがって、上記（１）式においてエンベロープ出
力信号Ｗ_ENV が小さくなり、生音に近い音を出力楽音信
号Ｗ_OUTとして設定することができる。

【００５１】出力処理 出力処理は、上記混合処理により生成されワークメモリ
（Ｗ）85にセットされた出力信号Ｗ_OUT をＤＳＰ12から
図１のＤ／Ａ変換器13を介して出力楽音信号として出力
する処理である。すなわち、ＤＳＰ12は、図14に示すよ
うに、ワークメモリ（Ｗ）85から出力信号Ｗ_OUT を読み
出し、レジスタ（ＯＲ）89に転送し（ステップＳ６０
１）、レジスタ（ＯＲ）89から所定のタイミングでＤ／
Ａ変換器13に出力する。

【００５２】上記エンベロープ抽出処理、クリップ処
理、フィルタリング処理及び混合処理を所定のサンプリ
ングタイミングで入力される入力楽音信号Ｗ_IN毎に繰り
返し実行することにより、ギター等で発生された楽音信
号に対してディストーション処理を行なうことができる
とともに、入力楽音信号Ｗ_INのエンベロープ値の大きさ
に対応して、クリップ処理及びフィルタリング処理を施
した入力楽音信号Ｗ_INと、生の入力楽音信号Ｗ_INとの混
合割合を変化させて出力信号Ｗ_OUT として出力すること
ができる。したがって、入力楽音信号Ｗ_INのエンベロー
プ値が小さいとき、すなわち入力楽音信号Ｗ_INのレベル
が小さいときには、生の入力楽音信号Ｗ_INの混合割合を
多くした出力信号Ｗ_OUT を出力することができ、生音に
近い音を出力信号Ｗ_OUT として出力することができる。

【００５３】図15、16は、請求項２記載の発明のディス
トーション回路の一実施例を示す図である。本実施例の
ディストーション回路は、上記実施例のディストーショ
ン回路10と同様のディストーション回路に適用したもの
であり、同一構成部分には、同一符号を付してその説明
を省略する。特に、図６のディストーション回路の基本
処理フローと同一の処理ステップには、同一のステップ
ナンバーを付してその説明を省略する。

【００５４】本実施例は、入力楽音信号を所定の基準値
（スレッショルドレベル）と比較して、入力楽音信号が
所定の基準値よりも大きいときには、入力楽音信号にデ
ィストーション処理を施して出力信号とし、入力楽音信
号が該基準値以下のときには、入力楽音信号をそのまま
出力信号として出力するものである。したがって、本実
施例では、この基準値としてのスレッショルドレベルＷ
_THがＲＯＭ15に格納されており、ＤＳＰ12の処理にあた
ってＣＰＵ14は、ＲＯＭ15からスレッショルドレベルＷ
_THを読み出してＤＳＰ12のワークメモリ（Ｗ）85に書き
込む。

【００５５】図15は、本実施例のディストーション回路
10の基本処理フローを示すフローチャートであり、本フ
ローチャートのステップＳ１からステップＳ４及びステ
ップＳ６は、上記実施例の図６のステップＳ１からステ
ップＳ４及びステップＳ６と同じ処理である。すなわ
ち、ステップＳ１からステップＳ４において、入力楽音
信号Ｗ_INの取込処理を行ない、まず、取り込んだ入力楽
音信号Ｗ_INのエンベロープ値の抽出処理を行なって、抽
出したエンベロープ出力信号Ｗ_ENV をワークメモリ
（Ｗ）85に書き込む。次に入力楽音信号Ｗ_INにクリップ
処理を行ない、クリップ処理を行なったクリップ信号Ｗ
_DST にフィルタリング処理を行なって、フィルタ信号Ｗ
_FIL として、上記ワークメモリ（Ｗ）85に格納する。し
たがって、ワークメモリ（Ｗ）85には、入力楽音信号Ｗ
_IN、エンベロープ出力信号Ｗ_ENV 及びフィルタ信号Ｗ
_FIL が書き込まれている。

【００５６】次に本実施例の特徴である切換処理を行な
って、出力信号Ｗ_OUT を決定する。この切換処理は、Ｄ
ＳＰ12で行なわれ、図16に示すように、まず、入力楽音
信号Ｗ_INをワークメモリ（Ｗ）85から読み出して加減算
部88のレジスタ（Ａ０）103 に転送する（ステップＴ１
０１）。レジスタ（Ａ０）103 に転送された入力楽音信
号Ｗ_INは、さらにレジスタ（ＡＲ）108 及びレジスタ
（ＳＲ）110 を介してワークメモリ（Ｗ）85に転送さ
れ、そのアドレス４に出力信号Ｗ_OUT として書き込まれ
る（ステップＴ１０２、Ｔ１０３、Ｔ１０４）。

【００５７】入力楽音信号Ｗ_INを出力信号Ｗ_OUT として
ワークメモリ（Ｗ）85に書き込むと、次に、ワークメモ
リ（Ｗ）85からエンベロープ出力信号Ｗ_ENV を読み出し
てレジスタ（Ａ０）103 に転送し、同様にワークメモリ
（Ｗ）85からスレッショルドレベルＷ_THを読み出してレ
ジスタ（Ａ１）104 に転送する（ステップＴ１０５）。
このレジスタ（Ａ０）103 のエンベロープ出力信号Ｗ
_ENV とレジスタ（Ａ１）104 のスレッショルドレベルＷ
_THとを加減算器107 に転送し、加減算器107 で減算処理
（Ｗ_TH−Ｗ_ENV ）を行なって、減算結果をレジスタ（Ａ
１）108 に転送する（ステップＴ１０６）。

【００５８】次に、ワークメモリ（Ｗ）85からフィルタ
信号Ｗ_FIL を読み出し、レジスタ（Ａ０）103 に転送す
る（ステップＴ１０７）。ステップＴ１０６で、減算結
果がレジスタ（ＡＲ）108 に転送されており、この減算
結果の最上位ビットを符号フラグＦ（ＡＲ）としてフラ
グレジスタ（ＳＦ０）86に転送する（ステップＴ１０
８）。またステップＴ107でレジスタ（Ａ０）103 に転
送したフィルタ信号Ｗ_{F IL}をレジスタ（ＡＲ）108 に転
送し（ステップＴ１０８）、さらにレジスタ（ＡＲ）11
0 に転送する（ステップＴ１０９）。

【００５９】この状態で符号フラグＦ（ＡＲ）が１で、
この符号フラグＦ（ＡＲ）によりフラグレジスタ（ＳＦ
０）86に１がセットされているかどうか、すなわち、減
算結果（Ｗ_TH−Ｗ_ENV ）が負かどうかチェックし（ステ
ップＴ１１０）、負のときには、エンベロープ出力信号
Ｗ_ENV 、すなわち入力楽音信号Ｗ_INのレベルがスレッシ
ョルドレベルＷ_THよりも大きいと判断し、ステップＴ10
9でレジスタ（ＳＲ）110 にセットされたフィルタ信号
Ｗ_FIL 、すなわちクリップ処理及びフィルタリング処理
の施された信号をワークメモリ（Ｗ）85に転送して、そ
のアドレス４に出力楽音信号Ｗ_OUT として書き込む（ス
テップＴ１１１）。一方、ステップＴ１１０で、フラグ
レジスタ（ＳＦ０）86に１がセットされていないときに
は、入力楽音信号Ｗ_INのレベルがスレッショルドレベル
Ｗ_THよりも小さいと判断して、そのまま、すなわちステ
ップＴ104 でワークメモリ（Ｗ）85のアドレス４にセッ
トした出力楽音信号Ｗ_OUT をそのまま出力楽音信号Ｗ
_OUT としてセットしておく。

【００６０】したがって、入力楽音信号Ｗ_INのエンベロ
ープ値を所定のスレッショルドレベルＷ_THと比較し、エ
ンベロープ値がスレッショルドレベルＷ_THよりも大きい
ときには、出力楽音信号Ｗ_OUTとしてフィルタ信号Ｗ_FIL
、すなわちクリップ処理及びフィルタリング処理を施
した入力楽音信号Ｗ_INを設定することができる。また、
入力楽音信号Ｗ_INのエンベロープ値がスレッショルドレ
ベルＷ_THよりも小さいときには、出力楽音信号Ｗ_OUT と
して入力楽音信号Ｗ_INを設定することができる。その結
果、入力楽音信号Ｗ_INが所定レベルを超えるときには、
入力楽音信号Ｗ_INにディストーション処理を施して出力
楽音信号Ｗ_OUT として設定することができ、入力楽音信
号Ｗ_INが所定レベル以下のときには、入力楽音信号Ｗ_IN
を出力楽音信号Ｗ_OUT として設定することができる。

【００６１】このようにして設定した出力楽音信号Ｗ
_OUT を、上記実施例と同様に、出力することができる。
その結果、所定レベルを超える入力楽音信号Ｗ_INに対し
ては、適切なディストーション処理を施して音楽正豊か
な楽音を出力させることができ、所定レベル以下の入力
楽音信号Ｗ_INに対しては、生音を出力させることができ
る。 なお、上記各実施例においては、入力楽音信号Ｗ
_INとディストーション処理を施した入力楽音信号Ｗ_INと
を混合するか、所定レベルで入力楽音信号Ｗ_INとディス
トーション処理を施した入力楽音信号Ｗ_INとを切り換え
て出力するか、の場合について説明したが、これに限る
ものではなく、例えば、入力楽音信号Ｗ_INの所定レベル
までは、入力楽音信号Ｗ_INとディストーション処理を施
した入力楽音信号Ｗ_INとの混合処理を行ない、所定レベ
ル以下になると、入力楽音信号Ｗ_INをそのまま出力する
ようにしてもよい。

【００６２】

【発明の効果】請求項１記載の発明によれば、入力する
楽音信号とこの楽音信号を歪ませフィルタリング処理
（ディストーション処理）を施した信号とを前記楽音信
号のレベルに応じて混合して出力楽音信号とすることが
でき、入力楽音信号のレベルが大きいときには、音楽性
豊かな楽音の演奏を可能とすることができるとともに、
入力楽音信号のレベルが絞られたときには、ディストー
ション処理を施した信号に対する入力楽音信号の混合比
率を多くすることができ、生音に近い出力楽音信号を出
力することができる。その結果、入力楽音信号のレベル
が小さいときには、生音に近い音の演奏を行なうことが
できる。

【００６３】

【図面の簡単な説明】

【図１】請求項１記載の発明によるディストーション回
路の一実施例を示す回路ブロック図。

【図２】図１のＤＳＰにでのエンベロープ値抽出処理、
クリップ処理、フィルタリング処理及び混合処理を疑似
的に示す構成図。

【図３】図１のＤＳＰの詳細な回路図。

【図４】図３のＤＳＰの係数メモリの記憶内容を示す
図。

【図５】図３のＤＳＰのワークメモリの記憶内容を示す
図。

【図６】図３のＤＳＰでの基本的な処理を示すフローチ
ャート。

【図７】図６の入力処理の詳細なフローチャート。

【図８】図６のエンベロープ値抽出処理の詳細なフロー
チャート。

【図９】入力楽音信号波形と減衰係数を乗算したときの
エンベロープ波形との関係を示す図。

【図10】図６のクリップ処理の詳細なフローチャート。

【図11】図10の乗算処理の詳細なフローチャート。

【図12】図６のフィルタリング処理の詳細なフローチャ
ート。

【図13】図６の混合処理の詳細なフローチャート。

【図14】図６の出力処理の詳細なフローチャート。

【図15】請求項２記載の発明のＤＳＰによる基本的な処
理を示すフローチャート。

【図16】図15の切換処理の詳細なフローチャート。

【図17】従来のディストーション回路のブロック図。

【符号の説明】

10 ディストーション回路 11 Ａ／Ｄ変換器 12 ＤＳＰ 13 Ｄ／Ａ変換器 14 ＣＰＵ 15 ＲＯＭ 16 ＲＡＭ 20 エンベロープ抽出処理部 21 クリップ処理部 22 フィルタリング処理部 23 混合処理部 81 プログラムメモリ 82 制御回路 83 入力レジスタ（ＰＩ） 84 係数メモリ（Ｐ） 85 ワークメモリ（Ｗ） 86 フラグレジスタ（ＳＦ０） 87 乗算部 88 加減算部 89 出力レジスタ（ＯＲ）

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.⁷，ＤＢ名) G10H 1/16

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】 入力する楽音信号の信号レベルを検出す
   るレベル検出手段と、 入力する楽音信号の波形を歪ませる歪発生手段と、 前記歪発生手段の出力する楽音信号に所定のフィルタリ
   ング処理を施すフィルタリング手段と、前記レベル検出手段により検出された信号レベルが減少
   するに伴って値が減少する第１の混合比率係数と、前記
   レベル検出手段により検出された信号レベルが減少する
   に伴って値が増加する第２の混合比率係数とを設定する
   混合比率設定手段と、 前記入力楽音信号に前記第２の混合比率係数を乗算する
   とともに前記フィルタリング手段の出力する楽音信号に
   前記に第２の混合比率係数を乗算し、当該乗算された２
   つの楽音信号を混合して出力する混合手段と、 を備えたことを特徴とするディストーション回路。