JPS60134378A - 相関値演算装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は音声信号のピッチ抽出のだめの相関値演算方式
に関する。

〔従来技術とその問題点〕

最近、例えばマイクロホンから入力した音声に応じて所
定の楽器音を合成し、スピーカよシ出力するようにした
音声入力による楽音合成装置が考えられている。この音
声入力による楽音合成装置は、マイクロホンから入力さ
れた音声信号をロー・ぐスフィルタ、ＡＧＣ回路等の前
処理回路を介してＡ−Ｄ変換回路へ入力し、このＡ−Ｄ
変換回路から出力されるデノタル信号から音声ピッチを
抽出して音階コードを作成すると共に、有音無音の状態
を判別し、上記両者の信号から所定の楽音を発生するよ
うにしている。

しかして、上記音声ピッチの抽出は、Ａ−Ｄ変換回路の
出力を２値又は３値に量子化し、次いでこの量子化デー
タの自己相関計算を行なってその最大値から音声ピッチ
を決定するようにしている。上記自己相関計算を行なう
場合、従来では入力されるシリアルデータをそのままの
形で処理しておシ、このため１分析フレーム内のデータ
数が多いと演算量はかなシ多く、実時間処理する場合、
ハードウェアの構成が犬きぐなってしまうという問題が
あった。

〔発明の目的〕

本発明は上記の点に鑑みてなされたもので、ハードウェ
アの構成を簡易化し得ると共に、演算時間を短縮し得る
相関値演算方式を提供することを目的とする。

〔発明の要点〕

本発明は入力されるシリアルデータをパラレルデータに
変換して処理することによシ、ハードウェア構成の簡易
化及び演算時間の短縮を計ったものである。

〔発明の実施例〕

以下図面を参照して木兄り］の一実施例を説明する。第
１図において、マイクロホン（図示せず）から入力され
る音声信号は、前処理部１１へ送られる。この前処理部
１ノは、ローパスフィルタ、ＡＧＣ回路等からなシ、入
力される音声信号を所定レベルの信号に増幅してＡ／］
）変換部１２へ出力する。この人／Ｄ変換部１２は、入
力信号を例えば８ビツトのデジタル信号に変換し、量子
化部ノ３へ出力する。この量子化部１３は、入力データ
を［＋１Ｊ、ｒ−１Ｊの２値に量子化し、その符号ビッ
トを区分列ダータ作成部１４へ出力する。この区分列デ
ータ作成部１４は、詳細を後述するように入力される符
号ビットの時間幅に応じて［＋Ｊ　「−Ｊの区分列デー
タを作成し、データバス１５を介して相関値計算部１６
及び逆変換部１７へ出力する。この相関値計算部１６は
、上記区分列データの相関値を計算し、その最大値τ。

を逆変換部１７へ出力する。この逆変換部１７は、相関
値計算部１６で計算したτ。Ｋ基づきもとの量子化デー
タの基本周期Ｔを算出する回路である。

第２図は上記区分列データ１４の詳細を示すもので、量
子化部１３からの符号ビットはデイレードフリッグフロ
ツ７’２１及びイクスクルーシグオア回路（以下ＥＸオ
ア回路と略称する）２２へ入力される。上記フリップフ
ロツノ２１は、クロックφ、に同期して上記符号ビット
を読込み、バッファ２３の最上位ビット及びＥＸオア回
路２２へ出力する。そして、このＥＸオア回路２２の出
力は、クロックφ、の反転信号φ、と共にアンド回路２
４へ入力され、このアンド回路２４の出力がアンド回路
２５．２６へ入力される。また、上記アンド回路２５に
はクロックφ２が入力され、アンド回路２６にはクロッ
クφ。

が入力される。そして、上記アンド回路２５の出力はカ
ウンタ２７のリセット端子Ｒに入力され、アンド回路２
６の出力はバッファ２３へリードクロックφＲとして送
られる。上記カウンタ２７は、クロックφ、によってカ
ウントアツプ動作し、そのカウント内容をバッファ２３
へ出力する。このバッファ２３はアンド回路２６からの
り−ｒクロックφ８によってカウンタ２７の出力を読込
み、最上位ビットに保持している符号ビットと共に上記
したデータ・々スフ５へ出力する。

第３図は第１図における逆変換部１７の詳細を示すもの
で、上記区分列データ作成部１４からデータバス１５を
介して送られてくる区分列データは、クロックφ８′に
同期してラッチ回路３１にラッチされる。そして、この
ラッチ回路３１にラッチされたデータは、加算回路３２
を介してラッチ回路３３へ送られる。このラッチ回路３
３は、アンド回路３４を介して送られてくるクロックφ
４．φ８′の論理積出力により入力データをラッチし、
加算回路３２及びラッチ回路３５へ出力する。また、３
６は減算カウンタで、第１図の相関値計算部１６からの
データτ。

がロードされる。この減算カウンタ３６は、クロックφ
８′によシカラントダウンされるもので、各ビット出力
がノア回路３７に人力される。このナンド回路３７の出
力は、クロックφ１′、φ、と共にアンド回路３８に入
力され、このアンド回路３８の出力がラッチ回路３３の
リセット端子へ入力される。また、ノア回路３７の出力
は、クロックφ８．φ、と共に７７１回路３９へ入力さ
れ、このアンド回路３９の出力がラッチ回路３５へリー
ドクロックとして送られる。そして、このラッチ回路３
５にラッチされたデータが°量子化データの基本周期Ｔ
として出力される。

第４図は、上記第２図及び第４図の回路において使用さ
れる各種クロックの発生タイミングを示したタイミング
チャートである。なお、クロックφ８′は、クロックφ
８の発生後、微小時間遅延して立上シ、次のクロックφ
、が出力されるまで”１″信号状態に保持されている。

次に上記実施例の動作を説明する。マイクロホンから入
力される音声信号は、前処理部１１へ送られ、ロー・ぐ
スフイルタ、ＡＧＣ回路等を介して第５図（、）に示す
波形データとして出力される。この波形データは、Ａ／
’Ｄ変換部１２にニジデジタル信号に変換された後、量
子化部１３へ送られ、予め設定されているスレシホール
ドレペルＴＨとの比較によシ、第５図（ｂ）に示すよう
に「＋１」、「−１」の２値に量子化される。

そして、この２値量子化データの符号ビットは、第３図
に詳細を示す区分列データ作成部１４へ送られ、クロッ
クφ、に同期して７リツプフロツノ２１に読込まれる。

このフリツノフロツノ２１の出力は、量子化部１３から
の符号ビットと共にＥＸオア回路２２へ入力される。従
って、符号ビットが「＝」から［＋］、あるいは［＋」
から「−」に変化した時にＥＸオア回路２２の出力が１
″となシ、その後、上記符号ビットがフリツノフロツノ
２）に読込まれるとＥＸオア回路２２の出力が０　ｓｒ
に戻る。上記ＥＸオア回路２２から１”信号が出力され
た場合、クロックｉのタイミングで、アンド回路２４の
出力が１”となシ、アンド回路２５．２６へ入力される
。この状態で、まずクロックφ１がアンド回路２６に与
えられ、その出力φ８によりカウンタ２７の内容及びフ
リツノフロツノ２１の保持されている符号ビットが／Ｓ
ツファ２３に読込まれる。

次いでクロックφ２がアンド回路２５を介してカウンタ
２７のリセット端子Ｒに入力され、カウンタ２７の内容
がリセットされる。その後、カウンタ２７は、クロック
φ３によってカウントアッノし、量子化データの連続す
る「＋１」又は「−１」の個数を計数する。以下同様に
して量子化データの符号ビットが変化する毎にカウンタ
２７のカウント値及びフリツノフロツノ２１に保持され
ている符号ビットがバッファ２３に書込まれる。そして
、このバッファ２３に保持されたデータが量子化データ
に対する区分列データＫｌとしてデータ・ぐス１５に出
力され、相関値計算部１６へ送られる。この相関値計算
部１６は、上記区分列データＫｉに対して相関値Ｒ（τ
）をの式によシ計算し、これにあるウィンドウ値を乗じ
たＲ／　（τ）に対して ｒ０＝　（ｒ　Δｔ　ｍａｘ　Ｒ’（τ））但しＮ。く
τ＜ＮＩ をめる。そして、上記の計算によりめた相関最大値τ。

が第３図に詳細を示す逆変換部１７へ送られ、減算カウ
ンタ３６にロードされる。

上記減算カウンタ３６は、相関最大値τ。がロードされ
ると、その後クロックφＩによシ順次カウントダウンす
る。そして、減算カウンタ３６の内容が「０」になると
、ノア回路３７の出力が“１”となってアンド回路３８
．３９に入力される。また、逆変換部１７は、区分列デ
ータ作成部１４からデータバス１５を介して送られてく
る区分列データＫｊをクロックφｉ　に同期してラッチ
回路３ノに読込み、加算回路３２に入−力する。この加
算回路３２は、ラッチ回路３３に保持されているそれま
でのデータと、ラッチ回路３２に保持された区分列デー
タＫｊを加算する。

この加算結果は、アンド回路３４から出力されるタイミ
ング信号φ４・φ２に同期してラッチ回路３３にラッチ
される。上記加算回路３２の加算動作は、減算カウンタ
３６の内容が「０」になるまで繰返される。そして、減
算カウンタ３６の内容が「０」になると、上記したよう
にノア回路３７の出力が”°１”となって７７１回路３
８゜３９に入力される。この状態で、まず、アンド回路
３９にクロックφ（、φ３が与えられてその出力が１１
″になり、ラッチ回路３３に保持されている加算結果が
ラッチ回路３５に転送される。

次いでアンド回路３８にクロックφ３．φ′８が与えら
れてその出力が１”となシ、ラッチ回路３５がリセット
される。以下同様の動作が繰返される。上記のようにし
て逆変換部１７では、区分列データをτ。個ずつブロッ
ク分けし、各ブロックに対して周期Ｔを によりめ、ラッチ回路３５にラッチして次段の処理回路
に出力する。

〔発明の効果〕

以上述べたように本発明によれば、シリアル入力される
音声信号から区分列データを作成して・ぐラレル出力し
、上記区分列データに対して相関値計算を行なうと共に
逆変換を行なって基のデータの基本周期を算出するよう
にしたので、ハードウェア構成を簡易化し得ると共に、
演算時間を短縮し得る相関値演算方式を提供することが
できる。

【図面の簡単な説明】

図面は本発明の一実施例を示すもので、第１図は回路構
成を示すブロック図、第２図は区分列データ作成部の詳
細を示す回路構成図、第３図は逆変換部の詳細を示す回
路構成図、第４図は各種クロックの発生タイミングを示
す図、第５図は動作を説明するだめのタイミングチャー
トである。 １ノ・・・前処理部、１２・・・Ａ／Ｄ変換部、１３・
・・量子化部、１４・・・区分列データ作成部、１５・
・・データバス、１６・・・相関値計算部、ノア・・・
逆変換部、２１・・・フリツプフロツプ、２３・・・／
−？ツファ、２２・・・カウンタ、３１，３３．３５・
・・ラッチ回路、３２・・・加算回路、３６・・・減算
カウンタ。

Claims (1)

【特許請求の範囲】
1. シリアル信号入力に対する区分列データを作成して・ぐ
   ラレル出力する区分列データ作成部と、この区分列デー
   タ作成部から出力される区分列データの相関値を計算値
   を計算して最大相関値を出力する手段と、この手段から
   出力される相関値データに従って、上記区分列データ作
   成部で作成された区分列データをブロック分けし、各ブ
   ロック毎に加算を行なって上記シリアル入力に対する基
   本周期を算出する手段とを具備したことを特徴とする相
   関値演算方式。