CN116865715A - 一种射频衰减电路和射频芯片 - Google Patents

Abstract

本公开涉及集成电路领域，针对压控衰减器的衰减量不够稳定的问题，提供了一种射频衰减电路和射频芯片，该射频衰减电路包括控制电路和压控衰减器；控制电路基于接收的第一控制信号反馈生成第二控制信号，第一控制信号和第二控制信号的电压值呈现负相关；压控衰减器包括传输干路和2个衰减支路，每一衰减支路均包括串联连接的晶体管和固定电阻；其中，第一控制信号用于调整每一衰减支路的等效阻抗，第二控制信号用于调整传输干路的等效阻抗，该射频衰减电路的衰减量具有低电压敏感性且驻波稳定。

Description

一种射频衰减电路和射频芯片

技术领域

本公开涉及集成电路领域，尤其涉及一种射频衰减电路和射频芯片。

背景技术

射频衰减器是一种无源器件，主要用于降低电路中的射频信号和改善阻抗匹配，广泛应用于通信系统、仪器设备及各种测试系统中。射频衰减器的基本工作原理为利用衰减片或电阻将射频能量转换为热能，以达到衰减信号的目的。

射频衰减器又可以具体分为数字衰减器和压控衰减器（VVA）。其中，压控衰减器一般是指衰减量受到控制电压调节的衰减器，可以应用在射频链路中用于链路高低温增益特性的补偿。但一般来说，由于工艺的失配离散等因素可能导致控制电压会有浮动，相应的导致压控衰减器的衰减量存在一定的波动，影响射频电路的整体性能。

发明内容

本公开提供了一种射频衰减电路和射频芯片。

本公开的技术方案是这样实现的：

第一方面，本公开实施例提供了一种射频衰减电路，所述射频衰减电路包括控制电路和压控衰减器；所述控制电路，配置为接收第一控制信号，基于所述第一控制信号反馈生成第二控制信号；其中，所述第一控制信号的电压值和所述第二控制信号的电压值呈现负相关；所述压控衰减器包括传输干路，所述传输干路的第一端与标准地之间形成第1个衰减支路，所述传输干路的第二端与标准地之间形成第2个所述衰减支路，每一所述衰减支路均包括串联连接的晶体管和固定电阻；其中，所述第一控制信号用于调整每一所述衰减支路的等效阻抗，所述第二控制信号用于调整所述传输干路的等效阻抗。

这样，一方面，对于压控衰减器，其衰减支路上包括晶体管和固定电阻，在晶体管的阻抗发生变化时，该衰减支路的等效阻抗的变化幅度较小一些，因此压控衰减器的衰减量具有低电压敏感性；另一方面，控制电路能够自适应的调节第一控制信号和第二控制信号之间的电压关系，使得第一控制信号和第二控制信号具有一种负相关的电压平衡关系，使压控衰减器具有稳定的端口驻波。

在一些实施例中，所述传输干路包括第一晶体管；第1个所述衰减支路包括串联连接的第二晶体管和第一固定电阻；第2个所述衰减支路包括串联连接的第三晶体管与第二固定电阻；其中，所述第二控制信号具体用于调整所述第一晶体管的阻抗，所述第一控制信号具体用于调整所述第二晶体管和所述第三晶体管的阻抗。

这样，通过调整第一控制信号和第二控制信号，可以调整第一晶体管~第三晶体管的阻抗，进而实现压控衰减器的衰减量调整。

在一些实施例中，所述第一固定电阻的阻抗和所述第二固定电阻的阻抗相同。

在一些实施例中，所述第二晶体管和所述第三晶体管的器件参数相同。

这样，第1个衰减支路和第2个衰减支路的结构和电路参数均是相同的，以便在射频电路中实现阻抗匹配。

在一些实施例中，所述控制电路至少包括镜像衰减器，所述镜像衰减器的电路结构与所述压控衰减器的电路结构相同；所述镜像衰减器和所述压控衰减器基于相同的所述第一控制信号进行工作，且所述镜像衰减器和所述压控衰减器基于相同的所述第二控制信号进行工作；所述控制电路，具体配置为在所述第一控制信号的电压值向第一方向变化时，控制所述第二控制信号的电压值向第二方向变化，直至所述镜像衰减器的端口驻波为预设范围；其中，所述第一方向和所述第二方向相反。

这样，镜像衰减器能够模拟压控衰减器的工作状态，从而控制电路可以据此调节第二控制信号的电压值，保持镜像衰减器的端口驻波稳定，从而压控衰减器的端口驻波也是稳定的。

在一些实施例中，所述控制电路还包括：运算放大器、第三固定电阻、第四固定电阻、第一负载器件和第二负载器件；所述第三固定电阻的第一端与所述镜像衰减器中传输干路的第一端连接，所述第三固定电阻的第二端与标准地连接；所述第一负载器件的第一端、所述第二负载器件的第一端均与电源端连接，所述第一负载器件的第二端、所述镜像衰减器中传输干路的第二端均与所述运算放大器的正相输入端连接；所述第二负载器件的第二端、所述第四固定电阻的第一端均与所述运算放大器的反相输入端连接，所述第四固定电阻的第二端接地，所述运算放大器的输出端输出所述第二控制信号；所述镜像衰减器从外部接收所述第一控制信号，且所述镜像衰减器从所述运算放大器的输出端接收所述第二控制信号。

这样，在第一控制信号产生波动时，镜像衰减器的工作特性随之变动，导致运算放大器的正相输入端的电压波动，进而运算放大器输出的第二控制信号的电压值会适应性进行改变以减小运算放大器的两输入端之间的电压差，直至运算放大器的两输入端所的电压相同，满足其虚短虚断特性，即运算放大器能够使得第一控制信号和第二控制信号处于一种负相关的平衡关系，从而镜像衰减器的端口驻波是稳定的，相应的压控衰减器的端口驻波也是稳定的。

在一些实施例中，所述第三固定电阻的阻抗与所述第四固定电阻的阻抗相同；所述第一负载器件的阻抗与所述第二负载器件的阻抗相同。

这样，运算放大器的两输入端各自连接的电路具有相同的主体结构，从而在满足虚短虚断特性时，压控衰减器的端口驻波必然是稳定。

在一些实施例中，所述第三固定电阻和所述第四固定电阻的阻抗均为50欧姆；所述第二负载器件的阻抗大于所述第四固定电阻的阻抗，以使所述第二负载器件的电流稳定于毫安级。

这样，由于流经第一负载器件和第二负载器件的电流较小，从而控制电路的功耗较低。

在一些实施例中，所述第一晶体管为以下的一种器件或由以下的多种器件构成：金属-氧化物-半导体场效应晶体管、双极性结型晶体管、异质结双极性晶体管；所述第二晶体管为以下的一种器件或由以下的多种器件构成：金属-氧化物-半导体场效应晶体管、双极性结型晶体管、异质结双极性晶体管；所述第三晶体管为以下的一种器件或由以下的多种器件构成：金属-氧化物-半导体场效应晶体管、双极性结型晶体管、异质结双极性晶体管；所述第一负载器件为以下的一种器件或由以下的多种器件构成：固定电阻、金属-氧化物-半导体场效应晶体管、双极性结型晶体管、异质结双极性晶体管；所述第二负载器件为以下的一种器件或由以下的多种器件构成：固定电阻、金属-氧化物-半导体场效应晶体管、双极性结型晶体管、异质结双极性晶体管。

第二方面，本公开实施例提供了一种射频芯片，该射频芯片包括如第一方面所述的射频衰减电路。

对于该射频芯片，其中的射频衰减电路的衰减量不仅具有低电压敏感性，而且具有稳定的端口驻波。

附图说明

图1为一种压控衰减器的电路结构示意图；

图2为一种晶体管的等效电阻随栅极电压的变化示意图一；

图3为一种晶体管的等效电阻随栅极电压的变化示意图二；

图4为本公开实施例提供的一种射频衰减电路的结构示意图；

图5为本公开实施例提供的一种压控衰减器的结构示意图；

图6为本公开实施例提供的一种控制电路的结构示意图；

图7为本公开实施例提供的一种射频衰减电路的应用场景示意图；

图8为一种压控衰减器的仿真结果示意图；

图9为本公开实施例提供的一种压控衰减器的仿真结果示意图一；

图10为本公开实施例提供的一种压控衰减器的仿真结果示意图二；

图11为本公开实施例提供的一种射频芯片的组成结构示意图。

具体实施方式

下面将结合本公开实施例中的附图，对本公开实施例中的技术方案进行清楚、完整地描述。可以理解的是，此处所描述的具体实施例仅仅用于解释相关申请，而非对该申请的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与有关申请相关的部分。除非另有定义，本文所使用的所有的技术和科学术语与属于本公开的技术领域的技术人员通常理解的含义相同。本文中所使用的术语只是为了描述本公开实施例的目的，不是旨在限制本公开。在以下的描述中，涉及到“一些实施例”，其描述了所有可能实施例的子集，但是可以理解，“一些实施例”可以是所有可能实施例的相同子集或不同子集，并且可以在不冲突的情况下相互结合。需要指出，本公开实施例所涉及的术语“第一\第二\第三”仅是用于区别类似的对象，不代表针对对象的特定排序，可以理解地，“第一\第二\第三”在允许的情况下可以互换特定的顺序或先后次序，以使这里描述的本公开实施例能够以除了图示或描述的以外的顺序实施。

MOS（Metal-Oxide-Semiconductor Field-Effect Transistor）：金属-氧化物半导体场效应晶体管；

NMOS：N型MOS；

PMOS：P型MOS；

BJT（Bipolar Junction Transistor）：双极性结型晶体管；

HBT（Hetero Junction Bipolar Transistor）：异质结双极性晶体管；

dB（decibel）：分贝。

请参见图1，其提供了一种压控衰减器10的电路结构示意图。如图1所示，该压控衰减器10具体是π型衰减器，其包括晶体管101、晶体管102和晶体管103，晶体管101的第一端与第一射频端口连接，晶体管101的第二端与第二射频端口连接；晶体管102的第一端与第一射频端口连接，晶体管102的第二端与标准地连接；晶体管103的第一端与第二射频端口连接，晶体管103的第二端与标准地连接；另外，晶体管101的栅极接收第二控制信号Vtune，晶体管102的栅极和晶体管103的栅极均接收第一控制信号Vctrl。第二控制信号Vtune和第一控制信号Vctrl能够控制压控衰减器10的衰减量。

以晶体管101、晶体管102和晶体管103均为NMOS为例，在压控衰减器10的工作过程中，如果第二控制信号Vtune为低电平，第一控制信号Vctrl为高电平，则晶体管102和晶体管103的等效电阻较小，同时晶体管101的等效电阻较大，因此压控衰减器工作在衰减态，对第一射频端口和第二射频端口之间的射频信号有一个较大幅度的衰减。

容易理解的，由于晶体管的等效电阻受到其栅极电压的影响，请参见图2，其示出了一种晶体管的等效电阻随栅极电压的变化示意图。在图2中，其水平轴（X轴）为栅极电压Vg，其垂直轴（Y轴）为等效电阻，图2中的虚线框的部分放大后如图3所示。如图2和图3所示，在栅极电压Vg升高时，晶体管的等效电阻将会逐渐降低。

请参考图1，压控衰减器10的衰减量与晶体管102（或视为晶体管103）的等效电阻呈现负相关关系，因此在第一控制信号Vctrl电压变化时，压控衰减器10的衰减量也会跟随变化。然而，由于工艺适配和环境参数变动的因素，第一控制信号Vctrl可能会出现一些浮动，此时压控衰减器10的衰减量同样会产生变化，这是不希望的。另外，在射频链路中，压控衰减器除了起到调节高低温增益的作用外，还用来调节链路各模块之间的驻波，所以压控衰减器本身的驻波性能也需要满足一定的需求。

简单来说，第一控制信号Vctrl的电压浮动很大程度上会影响压控衰减器10的衰减量，而且这样的浮动也会影响到压控衰减器10本身的驻波特性，导致射频电路的衰减量不稳定。

下面将结合附图对本公开各实施例进行详细说明。

在本公开的一实施例中，参见图4，其示出了本公开实施例提供的一种射频衰减电路20的结构示意图。如图4所示，该射频衰减电路20包括控制电路21和压控衰减器22。

其中，控制电路21，配置为接收第一控制信号Vctrl，基于第一控制信号Vctrl反馈生成第二控制信号Vtune；其中，第一控制信号Vctrl的电压值和第二控制信号Vtune的电压值呈现负相关。

压控衰减器22包括传输干路221，传输干路221的第一端（即图4中传输干路221与第一射频端口连接的一端）与标准地之间形成第1个衰减支路222，传输干路221的第二端（即图4中传输干路221与第二射频端口连接的一端）与标准地之间形成第2个衰减支路223，每一衰减支路均包括串联连接的晶体管和固定电阻；其中，第一控制信号Vctrl用于调整每一衰减支路的等效阻抗，第二控制信号Vtune用于调整传输干路221的等效阻抗。

在这里，压控衰减器22具体为π型衰减器（或称为pi型衰减器），具有1条传输干路221和2条衰减支路（222、223），能够对传输干路221上的信号进行衰减。也就是说，传输干路221能够对经第一射频端口——传输干路221——第二射频端口依次进行传输的射频信号进行衰减，或者对经第二射频端口——传输干路221——第一射频端口依次进行传输的射频信号进行衰减。同时，对于压控衰减器22而言，其衰减量与衰减支路的等效阻抗大致呈反比例关系。

在本公开实施例中，一方面，控制电路21可以自适应地根据第一控制信号Vctrl的电压值调整第二控制信号Vtune的电压值，使得第一控制信号Vctrl的电压值和第二控制信号Vtune的电压值具有负相关关系，从而使得压控衰减器22的驻波稳定；另一方面，衰减支路包括串联的晶体管和固定电阻，因此在第一控制信号Vctrl的电压发生变化时，由于衰减支路上串联有固定电阻，其等效阻抗的波动幅度小，从而使得压控衰减器22的衰减量变化较小，即压控衰减器22具有低电压敏感性。

特别地，虽然在第一控制信号Vctrl的电压存在小幅度变化时，压控衰减器22的衰减量变化较小，但并非不变。

在一些实施例中，请参见图5，前述的传输干路221包括第一晶体管301；第1个衰减支路222包括串联连接的第二晶体管302与第一固定电阻304；第2个衰减支路223包括串联连接的第三晶体管303与第二固定电阻305；其中，第二控制信号Vtune用于调整第一晶体管301的阻抗，第一控制信号Vctrl用于调整第二晶体管302和第三晶体管303的阻抗。

在一种情况中，第一晶体管301的阻抗与第二控制信号Vtune的电压值呈现负相关；第二晶体管302的阻抗与第一控制信号Vctrl的电压值呈现负相关且第三晶体管303的阻抗同样与第一控制信号Vctrl的电压值呈现负相关。

需要说明的是，压控衰减器22的工作原理如下：（1）若第一晶体管301的阻抗较大且第二晶体管302和第三晶体管303的阻抗较小，则压控衰减器22的衰减量较大；（2）若第一晶体管301的阻抗较小且第二晶体管302和第三晶体管303的阻抗较大，则压控衰减器22的衰减量较小。

还需要说明的是，第二晶体管302的阻抗、第三晶体管303的阻抗均与第一控制信号Vctrl的电压值相关。此时，以第1个衰减支路222为例，在第一控制信号Vctrl的电压值波动时，虽然同样会导致第二晶体管302的等效阻抗变化，但是由于第1个衰减支路222的整体阻抗=第一固定电阻304的阻抗+第二晶体管302的阻抗，因此该衰减支路的整体阻抗的变化幅度较小；第2个衰减支路223同样如此。因此，对于压控衰减器22来说，在第一控制信号Vctrl的电压值波动时，衰减支路的整体阻抗波动较小，从而压控衰减器22的衰减量变化较小。

需要说明的是，第一固定电阻304的阻抗和第二固定电阻305的阻抗相同。

还需要说明的是，第二晶体管302和第三晶体管303的器件参数相同。这样，第1个衰减支路222和第2个衰减支路223的器件组成类型和具体器件参数均是相同的，使得2个衰减支路的电路特性相同，使得从传输干路221的两端看过去的电路阻抗相同，满足射频电路的阻抗要求。

在一种具体的实施例中，第一晶体管301为以下的一种类型或由以下多种类型构成：MOS、BJT、HBT；第二晶体管302为以下的一种类型或由以下多种类型构成：MOS、BJT、HBT；第三晶体管303为以下的一种类型或由以下多种类型构成：MOS、BJT、HBT。

也就是说，晶体管可以由单个器件构成；或者，晶体管也可以由多个器件堆叠而成，图5仅为一种示例而不构成限制。另外，由于第二晶体管302和第三晶体管303的器件参数相同，所以两者必须具有相同数量、类型的晶体管构成，且连接结构也是相同的。

以第一晶体管301、第二晶体管302和第三晶体管303均为单个MOS为例，第一晶体管301的栅极接收第二控制信号Vtune，其源级、漏级均连接在传输干路221上；第二晶体管302的栅极接收第一控制信号Vctrl，其源级、漏级均连接在第1个衰减支路222上；第三晶体管303的栅极接收第一控制信号Vctrl，其源级、漏级均连接在第2个衰减支路223上。

需要说明的是，请参考公式（1），对于每一衰减支路来说，若固定电阻占比RPER越高，则在第一控制信号Vctrl发生同等程度的电压波动时，压控衰减器22的衰减量波动（或称为插损波动）越小。

RPER=R_s/R_min…………………………………（1）

其中，R_s是指第一固定电阻304的阻抗（或第二固定电阻305的阻抗），R_min是指第二晶体管302的最小阻抗（或第三晶体管303的最小阻抗）。

示例性的，第一固定电阻的阻抗：第二晶体管的最小阻抗=1:2，即RPER=1:2，但这并不构成具体限制；例如，RPER也可以取1:3、2:5等。值得注意的是，一般RPER不会高于1:2，因为RPER过大会导致压控衰减器的衰减效果不好。

从以上可以看出，本实施例通过向衰减支路引入固定电阻，从而降低了晶体管的阻抗在整体衰减支路中的阻抗占比，在第一控制信号Vctrl的电压波动时，能够降低晶体管的阻抗波动对整体衰减支路影响的比例，使得本实施例中的压控衰减器22的衰减量对第一控制信号Vctrl的波动不敏感，提高压控衰减器22的稳定性。

在一些实施例中，请参见图6，控制电路21至少包括镜像衰减器31，镜像衰减器31的电路结构与压控衰减器22的电路结构相同。也就是说，镜像衰减器31包括第四晶体管311、第五晶体管312、第六晶体管313、第七固定电阻314、第八固定电阻315；镜像衰减器31同样具有1条传输干路和2条衰减支路，传输干路的第一端与标准地之间形成第1个衰减支路，传输干路的第二端与标准地之间形成第2个衰减支路；第四晶体管311串联于镜像衰减器31中的传输干路上，第五晶体管312和第七固定电阻314串联形成第1个衰减支路，第六晶体管313和第八固定电阻315串联形成第2个衰减支路。

需要说明的是，镜像衰减器31和压控衰减器22基于相同的第一控制信号Vctrl进行工作，且镜像衰减器31和压控衰减器22基于相同的第二控制信号Vtune进行工作。即，第四晶体管311和第一晶体管301的阻抗受到同一第二控制信号Vtune的调整，第五晶体管312、第六晶体管313、第二晶体管302和第三晶体管303的阻抗受到同一第一控制信号Vctrl的控制。

从以上可以看出，镜像衰减器31和压控衰减器22的器件结构相同，且镜像衰减器31和压控衰减器22是基于相同的控制信号进行工作的，即镜像衰减器31和压控衰减器处于相同的工作状态。

还需要说明的是，控制电路21，具体配置为在第一控制信号Vctrl的电压值向第一方向变化时，控制第二控制信号Vtune的电压值向第二方向变化，直至镜像衰减器31的端口驻波为预设范围；其中，第一方向和第二方向相反。

需要说明的是，若第一方向为减小，则第二方向为增大；若第一方向为增大，则第二方向为减小。

在这里，预设范围=（目标驻波频率±可允许误差），目标驻波频率需要根据实际应用场景的驻波需求确定。

这样，对于控制电路21来说，其中的镜像衰减器31可以复制压控衰减器22的工作状态，从而控制电路21根据镜像衰减器31的工作状态自适应地调节第二控制信号Vtune的电压值，使得第二控制信号Vtune的电压值和第一控制信号Vctrl的电压值保持一种平衡关系，从而压控衰减器22的整体阻抗保持稳定，最终实现端口驻波稳定。

在一些实施例中，如图6所示，控制电路21还包括：运算放大器32、第三固定电阻33、第四固定电阻34、第一负载器件35（图6以固定电阻的符号进行示出，但并不构成相关限制）和第二负载器件36（图6以固定电阻的符号进行示出，但并不构成相关限制）；第三固定电阻33的第一端与镜像衰减器31中传输干路的第一端（即第四晶体管311的一端）连接，第三固定电阻33的第二端与标准地连接；第一负载器件35的第一端、第二负载器件36的第一端均与电源端VDD连接，第一负载器件35的第二端、镜像衰减器31中传输干路的第二端（即第四晶体管311的另一端）均与运算放大器32的正相输入端（V+）连接；第二负载器件36的第二端、第四固定电阻34的第一端均与运算放大器32的反相输入端（V-）连接，第四固定电阻34的第二端与标准地连接，运算放大器32的输出端输出第二控制信号Vtune；镜像衰减器31从外部接收第一控制信号Vctrl，且镜像衰减器31从运算放大器32的输出端接收第二控制信号Vtune。

应理解，运算放大器（Operational Amplifier，OPA）有虚短虚断特性：虚短是指运算放大器的正相输入端（V+）和反相输入端（V-）的电压差很小，可认为V+=V-，由于并没有实际的物理连接，故称其为虚短（以区别物理连接的短路）；由于运算放大器是高阻抗器件，可以认为两个输入端向运算放大器的内部流动的电流数值为0，即正相输入端的电流（I+）=0，反相输入端的电流（I-）=0，直观感觉是两个端口之间像断开的，故称为虚断。

对于控制电路21来说，镜像衰减器31能够模拟压控衰减器22的工作状态，从而作为依据调节第二控制信号Vtune的关系。控制电路21的工作原理如下：第一控制信号Vctrl为外部输入控制信号，对于平衡状态的镜像衰减器31来说，当第一控制信号Vctrl的电压值发生变化时，第五晶体管312和第六晶体管313的阻抗发生变化，进而镜像衰减器31失配导致X点（向左）到标准地之间的等效阻抗不再为固定值（例如50欧姆），进而导致X点和Y点存在电压差，该电压差在运算放大器32的作用下会调整第二控制信号Vtune的电压值，同时第二控制信号Vtune会同步调整镜像衰减器31的工作参数，使得镜像衰减器31的端口驻波向朝向减小X点和Y点之间的电压差的方向发展，直到达到良好匹配后，X点和Y点之间不存在电压差，满足运算放大器的虚短虚断特性。此时第一控制信号Vctrl和第二控制信号Vtune建立了动态的对应关系。

在一些实施例中，第三固定电阻33的阻抗与第四固定电阻34的阻抗相同。

在一些实施例中，第一负载器件35为以下的一种类型或由以下多种类型构成：固定电阻、MOS、BJT、HBT。第二负载器件36为以下的一种类型或由以下多种类型构成：固定电阻、MOS、BJT、HBT。特别地，第一负载器件35的阻抗与第二负载器件36的阻抗相同。

这样，在控制电路21达到稳态时，从X点（向左）到标准地之间的等效阻抗与第四固定电阻34的阻抗相同。

需要说明的是，对于射频电路而言，压控衰减器22需要与前置的射频模块、后置的射频模块的阻抗匹配，避免信号反射问题。示例性的，射频电路中常见的阻抗为50欧姆，即压控衰减器22的等效阻抗可以为50欧姆；此时，第三固定电阻33、第四固定电阻34的阻抗均为50欧姆。以上仅为示例而不构成相关限制。

需要说明的是，为了降低控制电路21的功耗，可以将第二负载器件36的阻抗设计的大一些，从而降低流经第二负载器件36的电流。因此，在一些实施例中，第二负载器件36的阻抗明显大于第四固定电阻34的阻抗，以使得第二负载器件36的电流稳定于毫安级，降低电路功耗。

在此前提下，由于第二负载器件36与第四固定电阻34串联分压，故Y点的电压较小，类似的X点的电压也比较小，因此对运算放大器32的输入灵敏存在一定要求。示例性的，运算放大器32可以采用输入PMOS差分对、折叠式共源共栅(Folded-Cascode)的原理实现。

请参见图7，其提供了一种射频衰减电路20的应用场景示意图。如图7所示，该应用场景中包括一前置射频模块、射频衰减电路20和一后置射频模块；射频衰减电路20包括前述的控制电路21和压控衰减器22，射频衰减电路20具有如下的外部端口：电源端VDD、标准地、射频输入端口（接收RFin信号），射频输出端口（输出RFout信号）。在这里，根据信号流向，射频输入端口和射频输出端口可以调换，即前述的第一射频端口可以作为射频输入端口，前述的第二射频端口可以作为射频输出端口，或者，前述的第一射频端口可以作为射频输出端口，前述的第二射频端口可以作为射频输入端口。

射频衰减电路20还从外部接收第一控制信号Vctrl（通常是系统给出），控制电路21根据第一控制信号Vctrl自适应地产生第二控制信号Vtune，第一控制信号Vctrl和第二控制信号Vtune一并输入给压控衰减器22，压控衰减器22接入射频链路中（即前置射频模块和后置射频模块之间），从而对该射频链路上的射频信号进行衰减。在此过程中，控制电路21能够保持第一控制信号Vctrl和第二控制信号Vtune呈现负相关的动态平衡关系，从而保证压控衰减器22的良好端口驻波。

假设前述的第一晶体管301为1个NMOS、第二晶体管302为1个NMOS、第三晶体管303为1个NMOS，请参见图5。应理解，NMOS管的开关特性如下：在NMOS的栅极输入高电平时，MOS管源漏极导通，等效为电阻记为Ron；在NMOS的栅极输入低电平时，MOS管源漏极关断，等效为电容记为Coff；同时NMOS的等效电阻大小与栅极电压具有负相关关系。

请参考图5，将NMOS管组成pi型网络，串联支路（第一射频端口和第二射频端口之间）在本实施例中称为传输干路，并联到地的支路（第一射频端口到标准地之间、第二射频端口到标准地之间）在本实施例中称为衰减支路，传输干路上的NMOS的栅极接收第二控制信号Vtune，衰减支路上的NMOS的栅极接收第一控制信号Vctrl。当第一控制信号Vctrl为低电平时，第二控制信号Vtune则对应为高电平，此时衰减网络（即压控衰减器22）处于最小插损状态；当第一控制信号Vctrl为高电平时，第二控制信号Vtune则对应为低电平，此时压控衰减器22处于最大插损状态。同时，本实施例在衰减支路中引入固定电阻，以调整衰减支路在衰减时其中的NMOS管的等效电阻在该衰减支路的整体电阻的占比，从而减小压控衰减器22的插损波动。

针对图1所示的压控衰减器10，图8示出了压控衰减器10的衰减量随第一控制信号Vctrl的变化示意图。针对图5所示的压控衰减器22，且设定衰减支路中固定电阻的阻抗与NMOS的最小导通状态的阻抗的比例为1:2，图9示出了压控衰减器22的衰减量随第一控制信号Vctrl的变化示意图。

假设第一控制信号Vctrl的电压值在2V±0.1V的范围进行波动，如图8所示，若Vctrl=1.9V，则衰减量为-6.48196dB，若Vctrl=2.1V，则衰减量为-7.01963dB，即衰减参数的波动（或称为插损波动）为0.55dB；如图9所示，若Vctrl=1.9V，则衰减量为-6.46021dB，若Vctrl=2.1V，则衰减量为-6.81659dB，即衰减参数的波动（或称为插损波动）为0.35dB，相对于图8总共优化了37%。该优化比例会进一步随衰减支路中固定电阻与NMOS的最小导通电阻的比例的增加而增加。

请参见图6，控制电路21包含镜像衰减器31（即压控衰减器22的复制版本）、运算放大器32和若干个固定电阻。镜像衰减器31可以模拟压控衰减器的当前状态用以自适应地调节第二控制信号Vtune的电压值，进而稳定压控衰减器22的端口驻波。

从以上可以看出，本实施例中的压控衰减器22并没有设置任何电阻-电感-电容（RLC）匹配网络，仅通过前述控制电路21调节第一控制信号Vctrl和第二控制信号Vtune的平衡关系，利用镜像衰减器31的自身特性匹配，达到较好的阻抗匹配关系，从而压控衰减器22的回波损耗较小，驻波稳定。如图10所示，其示出了压控衰减器22的输入输出回波损耗参数的变化示意图。在图10中，其X轴（水平轴）为射频信号的频率，其Y轴（垂直轴）为输入输出回波损耗参数，且图10中的每一条曲线对应第一控制信号Vctrl的一个取值，通过控制第一控制信号Vctrl遍历0~2.5V、步长（step）=0.05V得到图10中的各个曲线。从图10可以看出，在0~30GHz的宽频段下，第一控制信号Vctrl遍历0~2.5V的情况下，压控衰减器22的输入输出回波损耗均小于-20dB，说明压控衰减器22的匹配良好。

从以上可以看出，本公开实施例提供了一种射频衰减电路，其衰减量受控制电压异常浮动的影响较小，即射频衰减电路具有低电压敏感性；同时，本实施例还提供了一种控制电路，能够自适应的调节传输干路和衰减支路的阻抗（即自适应调节第一控制信号Vctrl和第二控制信号Vtune的平衡关系），以使得射频衰减电路具有良好的驻波特性。

在本公开的又一实施例中，参见图11，其示出了本公开实施例提供的一种射频芯片40的组成结构示意图。如图11所示，射频芯片40至少包括前述的射频衰减电路20。

以上，仅为本公开的较佳实施例而已，并非用于限定本公开的保护范围。需要说明的是，在本公开中，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者装置不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者装置所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括该要素的过程、方法、物品或者装置中还存在另外的相同要素。上述本公开实施例序号仅仅为了描述，不代表实施例的优劣。本公开所提供的几个方法实施例中所揭露的方法，在不冲突的情况下可以任意组合，得到新的方法实施例。本公开所提供的几个产品实施例中所揭露的特征，在不冲突的情况下可以任意组合，得到新的产品实施例。本公开所提供的几个方法或设备实施例中所揭露的特征，在不冲突的情况下可以任意组合，得到新的方法实施例或设备实施例。以上，仅为本公开的具体实施方式，但本公开的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本公开揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本公开的保护范围之内。

Claims (10)

1.一种射频衰减电路，其特征在于，所述射频衰减电路包括控制电路和压控衰减器；

所述控制电路，配置为接收第一控制信号，基于所述第一控制信号反馈生成第二控制信号；其中，所述第一控制信号的电压值和所述第二控制信号的电压值呈现负相关；

所述压控衰减器包括传输干路，所述传输干路的第一端与标准地之间形成第1个衰减支路，所述传输干路的第二端与标准地之间形成第2个所述衰减支路，每一所述衰减支路均包括串联连接的晶体管和固定电阻；其中，所述第一控制信号用于调整每一所述衰减支路的等效阻抗，所述第二控制信号用于调整所述传输干路的等效阻抗。

2.根据权利要求1所述的电路，其特征在于，所述传输干路包括第一晶体管；

第1个所述衰减支路包括串联连接的第二晶体管和第一固定电阻；

第2个所述衰减支路包括串联连接的第三晶体管与第二固定电阻；

其中，所述第二控制信号具体用于调整所述第一晶体管的阻抗，所述第一控制信号具体用于调整所述第二晶体管和所述第三晶体管的阻抗。

3.根据权利要求2所述的电路，其特征在于，所述第一固定电阻的阻抗和所述第二固定电阻的阻抗相同。

4.根据权利要求2所述的电路，其特征在于，所述第二晶体管和所述第三晶体管的器件参数相同。

5.根据权利要求2-4任一项所述的电路，其特征在于，所述控制电路至少包括镜像衰减器，所述镜像衰减器的电路结构与所述压控衰减器的电路结构相同；

所述镜像衰减器和所述压控衰减器基于相同的所述第一控制信号进行工作，且所述镜像衰减器和所述压控衰减器基于相同的所述第二控制信号进行工作；

所述控制电路，具体配置为在所述第一控制信号的电压值向第一方向变化时，控制所述第二控制信号的电压值向第二方向变化，直至所述镜像衰减器的端口驻波为预设范围；其中，所述第一方向和所述第二方向相反。

6.根据权利要求5所述的电路，其特征在于，所述控制电路还包括：运算放大器、第三固定电阻、第四固定电阻、第一负载器件和第二负载器件；所述第三固定电阻的第一端与所述镜像衰减器中传输干路的第一端连接，所述第三固定电阻的第二端与标准地连接；

所述第一负载器件的第一端、所述第二负载器件的第一端均与电源端连接，所述第一负载器件的第二端、所述镜像衰减器中传输干路的第二端均与所述运算放大器的正相输入端连接；

所述第二负载器件的第二端、所述第四固定电阻的第一端均与所述运算放大器的反相输入端连接，所述第四固定电阻的第二端接地，所述运算放大器的输出端输出所述第二控制信号；

所述镜像衰减器从外部接收所述第一控制信号，且所述镜像衰减器从所述运算放大器的输出端接收所述第二控制信号。

7.根据权利要求6所述的电路，其特征在于，所述第三固定电阻的阻抗与所述第四固定电阻的阻抗相同；所述第一负载器件的阻抗与所述第二负载器件的阻抗相同。

8.根据权利要求6所述的电路，其特征在于，

所述第三固定电阻和所述第四固定电阻的阻抗均为50欧姆；

所述第二负载器件的阻抗大于所述第四固定电阻的阻抗，以使所述第二负载器件的电流稳定于毫安级。

9.根据权利要求6所述的电路，其特征在于，

所述第一晶体管为以下的一种器件或由以下的多种器件构成：金属-氧化物-半导体场效应晶体管、双极性结型晶体管、异质结双极性晶体管；

所述第二晶体管为以下的一种器件或由以下的多种器件构成：金属-氧化物-半导体场效应晶体管、双极性结型晶体管、异质结双极性晶体管；

所述第三晶体管为以下的一种器件或由以下的多种器件构成：金属-氧化物-半导体场效应晶体管、双极性结型晶体管、异质结双极性晶体管；

所述第一负载器件为以下的一种器件或由以下的多种器件构成：固定电阻、金属-氧化物-半导体场效应晶体管、双极性结型晶体管、异质结双极性晶体管；

所述第二负载器件为以下的一种器件或由以下的多种器件构成：固定电阻、金属-氧化物-半导体场效应晶体管、双极性结型晶体管、异质结双极性晶体管。

10.一种射频芯片，其特征在于，所述射频芯片包括权利要求1-9任一项所述的射频衰减电路。