JP3958042B2 - ディジタル・アナログ・コンバータ、電流源及び差動アンプ - Google Patents
ディジタル・アナログ・コンバータ、電流源及び差動アンプ Download PDFInfo
- Publication number
- JP3958042B2 JP3958042B2 JP2001387318A JP2001387318A JP3958042B2 JP 3958042 B2 JP3958042 B2 JP 3958042B2 JP 2001387318 A JP2001387318 A JP 2001387318A JP 2001387318 A JP2001387318 A JP 2001387318A JP 3958042 B2 JP3958042 B2 JP 3958042B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- voltage
- field effect
- effect transistor
- digital
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
- H03M1/74—Simultaneous conversion
- H03M1/742—Simultaneous conversion using current sources as quantisation value generators
- H03M1/745—Simultaneous conversion using current sources as quantisation value generators with weighted currents
Description
【０００１】
【発明の属する技術分野】
本発明は、ディジタル・アナログ・コンバータ、電流源及び差動アンプに係り、より詳しくは、電流駆動型のディジタル・アナログ・コンバータ及び当該ディジタル・アナログ・コンバータに好適に用いることができる電流源及び差動アンプに関する。
【０００２】
【従来の技術】
従来より、代表的な電流駆動型のディジタル・アナログ・コンバータ（以下、「ＤＡコンバータ」ともいう。）として、電流セルマトリクス型ＤＡコンバータがある。なお、電流セルマトリクス型ＤＡコンバータについては、David Johns著書“ANALOG INTEGRATED CIRCUIT DESIGN”p477〜p478に詳述されているので、ここでの詳細な説明は省略する。
【０００３】
図９には、電流セルマトリクス型ＤＡコンバータの回路構成例が示されている。このＤＡコンバータは、同図左側に示される回路構成の電流セル（ディジタルコード１ビット（bit）に対応する部分。）が同図右側に示されるようにマトリクス状に配置されて構成されている。
【０００４】
電流セルマトリクス型ＤＡコンバータは、ディジタルコードと電流量を対応させたＤＡコンバータであって、ＤＡコンバータを構成するＭＯＳＦＥＴ（Metal Oxide Semiconductor Field-Effect Transistor）の素子間のバラツキに対して、出力電流のバラツキが小さいことが特長とされている。よって、このＤＡコンバータは、高い変換精度を有するＤＡコンバータとして広く認知されている。
【０００５】
【発明が解決しようとする課題】
しかしながら、上記のような電流セルマトリクス型ＤＡコンバータでは、対応するディジタルコードのビット数が増加するに従って当該ＤＡコンバータを構成する電流セルの数が指数関数的に増大するので、当該ＤＡコンバータを多ビット構成のディジタルコードに対応するものとして構成する場合にはモジュールサイズが大きくなってしまう、という問題点があった。ＤＡコンバータを半導体集積回路として１チップ構成する場合、当該チップ内におけるＤＡコンバータの占有面積には制限があることから、この問題点は深刻である。
【０００６】
本発明は上記問題点を解消するためになされたものであり、多ビットのディジタルコードに対応するものとして構成する場合であってもモジュールサイズの大型化を防止することができるディジタル・アナログ・コンバータと、これに好適に用いることができる電流源及び差動アンプとを提供することを目的とする。
【０００７】
【課題を解決するための手段】
上記目的を達成するために、請求項１記載のディジタル・アナログ・コンバータは、電流駆動型のディジタル・アナログ・コンバータであって、アナログ信号への変換対象とするディジタルコードの最下位ビットに対応する電流を流す定電流源と、前記ディジタルコードの最下位ビットを除くビットに対応する電圧を発生するための抵抗と、前記抵抗により発生された電圧が制御端子に印加されると共に、前記ディジタルコードの最下位ビットを除くビットに対応する電流を流す電界効果トランジスタと、前記抵抗との組み合わせにより前記電界効果トランジスタの制御端子に印加される電圧を、当該電界効果トランジスタをサブスレッショルド領域で動作させることができる電圧で、かつ当該電界効果トランジスタが対応するビットに対応する電流を流す電圧とするための電流源と、前記電界効果トランジスタにより流される電流及び前記定電流源により流される電流に基づいて前記アナログ信号を生成する生成手段と、を備えている。
【０００８】
請求項１に記載のディジタル・アナログ・コンバータによれば、アナログ信号への変換対象とするディジタルコードの最下位ビット（ＬＳＢ（Least Significant Bit））に対応する電流が定電流源によって流され、上記ディジタルコードの最下位ビットを除くビットに対応する電圧が抵抗によって発生され、上記抵抗により発生された電圧が制御端子に印加される電界効果トランジスタによって上記ディジタルコードの最下位ビットを除くビットに対応する電流が流される。
【０００９】
ここで、上記最下位ビットを除くビットのビット数は１ビットに限らず、複数ビットとすることができる。この場合、本発明の抵抗は、当該複数ビットに各々対応する異なる大きさの電圧を発生する必要があり、本発明の電界効果トランジスタも当該複数ビットに各々対応する異なる大きさの電流を流す必要がある。従って、本発明の抵抗及び電界効果トランジスタは当該複数ビットのビット数だけ必要とされ、各電界効果トランジスタの制御端子には、各々異なる抵抗によって発生された異なる大きさの電圧の何れかが印加されることになる。
【００１０】
なお、上記電界効果トランジスタには、ＭＯＳＦＥＴ、ＨＥＭＴ（High Electron Mobility Transistor、高電子移動度トランジスタ）等が含まれる。また、上記制御端子は電界効果トランジスタのゲート端子に相当する。
【００１１】
ここで、請求項１記載の発明では、電流源により、上記抵抗との組み合わせによって上記電界効果トランジスタの制御端子に印加される電圧が、当該電界効果トランジスタをサブスレッショルド領域（Sub-threshold region）で動作させることができる電圧で、かつ当該電界効果トランジスタが対応するビットに対応する電流を流す電圧とされ、生成手段により、上記電界効果トランジスタにより流される電流及び上記定電流源により流される電流に基づいて上記アナログ信号が生成される。
【００１２】
なお、本発明の生成手段としては、例えば、上記ディジタルコードのＬＳＢ以外のビットについてはハイレベルとなっているビットに対応する電界効果トランジスタによって流される電流のみを有効とし、ＬＳＢについてはハイレベルとなっている場合のみに定電流源によって流される電流を有効として、有効とした電流の合計電流値となるようにアナログ信号を生成する形態を適用することができる。このとき、電流を有効とするか否かの制御は、本発明の電界効果トランジスタによって流される電流を流すか否かを切り替えるスイッチング素子（電界効果トランジスタ等）を用いて、電流を有効とする場合のみ当該電流を流すようにスイッチング素子を制御する形態や、ＣＰＵ（中央演算処理装置）によりディジタルコードの状態に応じて有効とする電流を判断する形態等が適用できる。
【００１３】
すなわち、本発明では、ディジタルコードは１ビット桁がずれる毎に２のべき乗（累乗）だけ重み値が変化する点と、電界効果トランジスタのサブスレッショルド領域は、図２に示されるように、ゲート・ソース間電圧の線形変化に対してドレイン電流の対数が線形変化する領域である点と、に着目し、本発明の電界効果トランジスタの制御端子（ゲート端子）に印加する電圧の電圧値を、当該電界効果トランジスタをサブスレッショルド領域で動作させることができる値で、かつ当該電界効果トランジスタが対応するビットに対応する電流を流すことができる値とすることにより、ディジタルコードのＬＳＢ以外の各ビットに対応する電流値の電流を、各々１つの電界効果トランジスタ及び１つの抵抗により得ることができるようにしている。なお、本発明では、ディジタルコードのＬＳＢに対応する電流は定電流源によって流されるので、当該電流は常時安定したものとされる。
【００１４】
従って、ディジタル・アナログ・コンバータを多ビットのディジタルコードに対応するものとして構成する場合であっても、ディジタル−アナログ変換に寄与する部分の電界効果トランジスタの数をディジタルコードのビット数に対応する数とすることができ、前述の電流セルマトリクス型ＤＡコンバータに比較して、モジュールサイズの大型化を防止することができる。
【００１５】
このように請求項１に記載のディジタル・アナログ・コンバータによれば、アナログ信号への変換対象とするディジタルコードの最下位ビットに対応する電流を定電流源によって流し、上記ディジタルコードの最下位ビットを除くビットに対応する電圧を抵抗によって発生し、発生した電圧が制御端子に印加される電界効果トランジスタによって上記ディジタルコードの最下位ビットを除くビットに対応する電流を流すと共に、電流源によって上記抵抗との組み合わせにより上記電界効果トランジスタの制御端子に印加される電圧を、当該電界効果トランジスタをサブスレッショルド領域で動作させることができる電圧で、かつ当該電界効果トランジスタが対応するビットに対応する電流を流す電圧とし、更に、上記電界効果トランジスタにより流される電流及び上記定電流源により流される電流に基づいて上記アナログ信号を生成しているので、多ビットのディジタルコードに対応するものとして構成する場合であってもモジュールサイズの大型化を防止することができる。
【００１６】
本発明に係るディジタル・アナログ・コンバータによるモジュールサイズの大型化の防止効果は、変換されるべきディジタルコードの桁数が大きいほど顕著である。
【００１７】
例えば、ｎ桁のディジタルコードを前述の電流セルマトリクス型ＤＡコンバータで変換する場合、２n個の電流セルが必要であるのに対して、本発明のディジタル・アナログ・コンバータでは、ｎ個の電流セルでまかなうことができる。よって、１０ビットのディジタルコードをディジタル・アナログ変換する場合、本発明のディジタル・アナログ・コンバータは、電流セルマトリクス型ＤＡコンバータに比べて、概算で１／１００の面積に抑えることができる。
【００１８】
一方、請求項２記載のディジタル・アナログ・コンバータは、請求項１記載の発明において、出力段に電界効果トランジスタを備え、かつ当該電界効果トランジスタが飽和領域で動作されると共に、前記定電流源により流される電流に基づいて前記抵抗に前記ディジタルコードの最下位ビットを除くビットに対応する電圧を発生させるための電流を供給する差動アンプを更に備えたものである。
【００１９】
請求項２に記載のディジタル・アナログ・コンバータによれば、請求項１に記載の発明において、出力段に電界効果トランジスタを備えた差動アンプにより、上記定電流源により流される電流に基づいて上記抵抗に上記ディジタルコードの最下位ビットを除くビットに対応する電圧を発生させるための電流が供給される。
【００２０】
ここで、本発明に係る差動アンプでは、出力段に備えられた電界効果トランジスタが飽和領域で動作される。
【００２１】
すなわち、本発明では、上記抵抗に対して上記ディジタルコードのＬＳＢを除くビットに対応する電圧を発生させるための電流を、出力段に備えられた電界効果トランジスタが飽和領域で動作される差動アンプにより供給しており、これによって温度変化や湿度変化等の環境変化等に起因する当該電流の変動を抑制するようにし、この結果として最終的に得られるアナログ信号の精度を向上するようにしている。
【００２２】
このように請求項２に記載のディジタル・アナログ・コンバータによれば、請求項１記載の発明と同様の効果を奏することができると共に、出力段に飽和領域で動作される電界効果トランジスタを備えた差動アンプにより、本発明の定電流源により流される電流に基づいて本発明の抵抗にディジタルコードの最下位ビットを除くビットに対応する電圧を発生させるための電流を供給しているので、アナログ信号の精度を向上させることができる。
【００２３】
ところで、請求項２に記載の発明では、差動アンプの出力段に備えられた電界効果トランジスタは飽和領域で動作させ、最下位ビットを除くビットに対応する電流を流す電界効果トランジスタはサブスレッショルド領域で動作させるため、これらの電界効果トランジスタ毎に異なる電圧源が必要となる。しかしながら、複数の電圧源を用いることは、ノイズ源の増加及びモジュールサイズの大型化を招くので不利である。
【００２４】
そこで、請求項３記載のディジタル・アナログ・コンバータは、請求項２記載の発明において、前記差動アンプの出力段に備えられた電界効果トランジスタを、ニューロンＭＯＳ電界効果トランジスタとしたものである。
【００２５】
ニューロンＭＯＳ電界効果トランジスタ（以下、「ニューロンＭＯＳＦＥＴ」ともいう。）は、１９８９年に、柴田直教授（現 東京大学）により発明された機能素子である。ニューロンＭＯＳＦＥＴの詳細については、文献「岩田あつし監修 ＣＭＯＳアナログ回路設計技術」の２５１頁〜２６８頁に詳述されているので詳細な説明は省略するが、図６に示すように、この電界効果トランジスタは入力用ゲート端子と制御用ゲート端子を有しており、制御用ゲート端子の電位に応じて電界効果トランジスタの閾値電圧のみを制御可能とするものである。なお、ここでいう閾値電圧は、一例として図８に示すように、ドレイン電流が流れ出すゲート・ソース間電圧の外挿値である。
【００２６】
従来のＭＯＳＦＥＴにおける閾値電圧は、プロセス条件によって一意的に決定されるものであった。これに対し、ニューロンＭＯＳＦＥＴでは、制御用ゲート端子の電位を制御することで闘値電圧のみが制御できる。
【００２７】
本発明では、差動アンプの出力段にニューロンＭＯＳＦＥＴを備えることにより、ニューロンＭＯＳＦＥＴの制御用ゲート端子に印加する電圧を制御することで閾値電圧を加減し、これによってソース電圧が低い場合であってもニューロンＭＯＳＦＥＴを飽和領域で動作させることを可能としている。これにより、差動アンプの出力段に備えられたニューロンＭＯＳＦＥＴのための電圧源と、最下位ビットを除くビットに対応する電流を流す電界効果トランジスタのための電圧源とを共通化することができる。
【００２８】
このように請求項３に記載のディジタル・アナログ・コンバータによれば、請求項１記載の発明と同様の効果を奏することができると共に、差動アンプの出力段にニューロンＭＯＳ電界効果トランジスタを備えているので、電圧源を単一化することが可能となり、大型化を防止することができる。
【００２９】
ところで、動作時の温度が高くなるほど抵抗の抵抗値は低くなり、抵抗に流れる電流の電流値が大きくなることが知られている。しかしながら、本発明に係る抵抗の当該電流値が温度に応じて変化することは、生成されるアナログ信号の精度を劣化させるので不利である。
【００３０】
そこで、請求項４記載のディジタル・アナログ・コンバータは、請求項１乃至請求項３の何れか１項記載の発明において、前記電流源を、温度が上昇するに従って流れる電流の電流値が減少するものとしたものである。
【００３１】
すなわち、本発明では、温度の変化に応じて本発明の抵抗を流れる電流の電流値が変化した場合、電流源によって流される電流の電流値が上記抵抗とは逆方向に変化されるようにしており、これによって本発明の抵抗によって発生される電圧の温度変化に起因する変動を抑制することができる。
【００３２】
このように請求項４に記載のディジタル・アナログ・コンバータによれば、請求項１乃至請求項３の何れか１項記載の発明と同様の効果を奏することができると共に、本発明の電流源を、温度が上昇するに従って流れる電流の電流値が減少するものとしたので、本発明の抵抗によって発生される電圧の温度変化に起因する変動を抑制することができ、この結果として、アナログ信号の精度を向上させることができる。
【００３３】
更に、請求項５記載のディジタル・アナログ・コンバータは、請求項１乃至請求項４の何れか１項記載の発明において、前記ディジタルコードの最下位ビットを除くビットに対応する電流を流す電界効果トランジスタをニューロンＭＯＳ電界効果トランジスタとしたものである。
【００３４】
従って、請求項５に記載のディジタル・アナログ・コンバータによれば、請求項１乃至請求項４の何れか１項記載の発明と同様の効果を奏することができると共に、ディジタルコードの最下位ビットを除くビットに対応する電流を流す電界効果トランジスタをニューロンＭＯＳ電界効果トランジスタとしたので、当該ニューロンＭＯＳ電界効果トランジスタの制御用ゲート端子に印加する電圧を制御することによって当該ニューロンＭＯＳ電界効果トランジスタのドレイン電流を独立に制御することができ、この結果としてデバイス製作後にディジタル・アナログ変換精度を調整することができる。
【００３７】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照しつつ詳細に説明する。なお、ここでは、本発明のディジタル・アナログ・コンバータを、ＭＯＳＦＥＴを用いて構成した場合の形態例について説明する。すなわち、ここでは、対応するディジタルコードのビット数に等しい個数のＭＯＳＦＥＴで、ディジタル−アナログ変換（以下、「ＤＡ変換」という。）に寄与する部分の回路モジュールを構成して電流駆動型ＤＡコンバータを構成した場合について説明する。
【００３８】
〔第１実施形態〕
図１には、本第１実施形態に係る電流駆動型ＤＡコンバータ１０Ａの回路構成が示されている。同図に示すように、本第１実施形態に係る電流駆動型ＤＡコンバータ１０Ａは、対応するディジタルコードのビット数に応じた個数とされたＭＯＳＦＥＴ１、２、・・・、１１及び抵抗１２、１３、・・・、１６と、１つの差動アンプ１９と、１つの定電流源１７と、１つの電流源１８と、所定の電圧Ｖｄｄｌ及び電圧Ｖｄｄｌより高い電圧である電圧Ｖｄｄｈを各々出力する２つの定電圧源２０及び２１と、を含んで構成されている。なお、ＭＯＳＦＥＴ１、２、４、６、８、１０はＰチャネル型のＭＯＳＦＥＴであり、ＭＯＳＦＥＴ３、５、７、９、１１はＮチャネル型のＭＯＳＦＥＴである。
【００３９】
同図に示すように、ＭＯＳＦＥＴ１のソース端子は定電圧源２０の電圧出力端子に接続されており、ドレイン端子は定電流源１７を介して接地されると共に、ＭＯＳＦＥＴ１自身及びＭＯＳＦＥＴ２のゲート端子と差動アンプ１９の非反転入力端子とに接続されている。
【００４０】
また、ＭＯＳＦＥＴ２のソース端子は定電圧源２０の電圧出力端子に接続されており、ドレイン端子はＭＯＳＦＥＴ３のソース端子に接続されている。更に、ＭＯＳＦＥＴ３のゲート端子は、変換対象とするディジタルコードのＬＳＢ１ビットの信号が入力される端子ｂ0に接続されており、ドレイン端子は抵抗１６を介して接地されると共に、電流駆動型ＤＡコンバータ１０Ａの出力端子に接続されている。
【００４１】
なお、ＭＯＳＦＥＴ１及びＭＯＳＦＥＴ２のサブストレートは各々自身のソース端子に接続されており、ＭＯＳＦＥＴ３のサブストレートは接地されている。
【００４２】
一方、差動アンプ１９の反転入力端子は自身の出力端子に接続されており、電源端子は定電圧源２１の電圧出力端子に接続されている。また、差動アンプ１９の出力端子は、抵抗１２、１３、１４、・・・、１５が直列に接続されて構成された直列回路の抵抗１２側の一端に接続されており、当該直列回路の抵抗１５側の他端は電流源１８を介して接地されている。なお、上記直列回路を構成する抵抗の個数は、電流駆動型ＤＡコンバータ１０Ａが対応しているディジタルコードのビット数からＬＳＢ１ビットに対応する‘１’を減算して得られた数とされている。
【００４３】
また、上記直列回路を構成する抵抗１２〜１５において、抵抗１２の出力側端子はＭＯＳＦＥＴ４のゲート端子に、抵抗１３の出力側端子はＭＯＳＦＥＴ６のゲート端子に、抵抗１４の出力側端子はＭＯＳＦＥＴ８のゲート端子に、抵抗１５の出力側端子はＭＯＳＦＥＴ１０のゲート端子に、各々接続されている。なお、ＭＯＳＦＥＴ４、６、８、１０の各々のソース端子は定電圧源２０の電圧出力端子に、サブストレートは自身のソース端子に、各々接続されている。
【００４４】
一方、ＭＯＳＦＥＴ４のドレイン端子はＭＯＳＦＥＴ５のソース端子に、ＭＯＳＦＥＴ６のドレイン端子はＭＯＳＦＥＴ７のソース端子に、ＭＯＳＦＥＴ８のドレイン端子はＭＯＳＦＥＴ９のソース端子に、ＭＯＳＦＥＴ１０のドレイン端子はＭＯＳＦＥＴ１１のソース端子に、各々接続されており、ＭＯＳＦＥＴ５、７、９、１１の各々のドレイン端子は電流駆動型ＤＡコンバータ１０Ａの出力端子に接続されている。なお、ＭＯＳＦＥＴ５、７、９、１１の各々のサブストレートは接地されている。
【００４５】
更に、ＭＯＳＦＥＴ５のゲート端子は変換対象とするディジタルコードのＬＳＢから２ビット目の信号が入力される端子ｂ1に、ＭＯＳＦＥＴ７のゲート端子は上記ディジタルコードのＬＳＢから３ビット目の信号が入力される端子ｂ2に、ＭＯＳＦＥＴ９のゲート端子は上記ディジタルコードのＬＳＢから４ビット目の信号が入力される端子ｂ3に、ＭＯＳＦＥＴ１１のゲート端子は上記ディジタルコードのＭＳＢ（Most Significant Bit）の信号が入力される端子ｂm（ｍは、変換対象とするディジタルコードのビット数から‘１’を減算して得られた値。）に、各々接続されている。
【００４６】
なお、抵抗１４と抵抗１５との間には、電流駆動型ＤＡコンバータ１０Ａが対応するディジタルコードのビット数によって決定される個数の抵抗が直列接続されているので、これらの各抵抗の出力側端子にも、上述と同様にＰチャネル型ＭＯＳＦＥＴ及びＮチャネル型ＭＯＳＦＥＴにより構成される直列回路の一端が接続されており、当該直列回路の各々の他端が電流駆動型ＤＡコンバータ１０Ａの出力端子に接続されており、更に各Ｎチャネル型ＭＯＳＦＥＴのゲート端子は、上記ディジタルコードのＬＳＢから５ビット目以降の信号が入力される端子ｂ4、ｂ5、・・・、ｂm-1（図示省略）に各々接続されている。
【００４７】
電流駆動型ＤＡコンバータ１０ＡのＬＳＢに対応する電流の大きさは定電流源１７によって決定される。定電流源１７に流れる電流を、本実施の形態に係る電流駆動型ＤＡコンバータ１０Ａでは、図２に示されるＭＯＳＦＥＴのドレイン電流Ｉｄｓ−ゲート・ソース間電圧Ｖｇｓ特性（以下、単に「Ｉｄｓ−Ｖｇｓ特性」という。）の電流Ｉ1とする。電流Ｉ1は、Ｉｄｓ−Ｖｇｓ特性のサブスレッショルド領域の電流である。
【００４８】
上記サブスレッショルド領域では、ドレイン電流Ｉｄｓとゲート・ソース間電圧Ｖｇｓの間には、次の（１）式の関係が成り立つ。
【００４９】
【数１】
【００５０】
ここで、Ｗ：ＭＯＳＦＥＴのゲート幅
Ｌ：ＭＯＳＦＥＴのゲート長
Ｉｄｓ０：逆方向飽和電流
Ｃｏｘ：ゲート酸化膜の容量
Ｃｄｅｐｌ：空亡層容量
ｋ：ボルツマン定数（≒１．３８×１０-23（Ｊ／Ｋ））
Ｔ：絶対温度
ｑ：電子１個の電荷量（≒１．６０２×１０-19（Ｃ））
である。
【００５１】
（１）式から、定電流源１７に電流Ｉ1が流れているとき、ＭＯＳＦＥＴ１のゲート・ソース間電圧Ｖｇｓ１は次の（２）式で示される。
【００５２】
【数２】
【００５３】
ゲート・ソース間電圧Ｖｇｓ１は、差動アンプ１９の非反転入力端子に入力されて、反転入力端子が差動アンプ１９の出力端子に結線される。よって、差動アンプ１９の出力端子の電位はゲート・ソース間電圧Ｖｇｓ１となる。
【００５４】
一方、電流駆動型ＤＡコンバータ１０Ａで適用する差動アンプ１９には、図３に示すように、出力段にＰチャネル型のＭＯＳＦＥＴ２２が設けられている。ここで、本実施の形態では、抵抗１２、１３、１４、・・・、１５に供給する電流を安定化するために、ＭＯＳＦＥＴ２２を飽和領域で動作させる。このため、ＭＯＳＦＥＴ２２のソース端子電圧をＭＯＳＦＥＴ１のソース端子電圧より高電位とする必要がある。よって、差動アンプ１９の電源としてＭＯＳＦＥＴ１のソース端子電圧（電圧Ｖｄｄｌ）より高い電圧Ｖｄｄｈを出力する定電圧源２１を用いている。
【００５５】
また、ＭＯＳＦＥＴ３がオンすれば、電流Ｉ1がＭＯＳＦＥＴ２及びＭＯＳＦＥＴ３に流れる。そして、Ｎチャネル型のＭＯＳＦＥＴ５、７、９、・・・、１１に、各々２Ｉ1、２2Ｉ1、２3Ｉ1、・・・、２mＩ1の電流が流れるようにするために、Ｐチャネル型のＭＯＳＦＥＴ４、６、８、１０の各々のゲート・ソース間電圧Ｖｇｓを、次の（３）式〜（６）式で示されるゲート・ソース間電圧Ｖｇｓ４、Ｖｇｓ６、Ｖｇｓ８、Ｖｇｓ１０のように各々設定する。
【００５６】
【数３】
【００５７】
【数４】
【００５８】
【数５】
【００５９】
【数６】
【００６０】
以上から、ＤＡ変換されるべきディジタルコードにおいて、各ビットに対応するＰチャネル型のＭＯＳＦＥＴのゲート・ソース間電圧Ｖｇｓは、ディジタルコードが１桁（１ビット）変わるごとに、（ｎｋＴ／ｑ）×Ｌｎ２≒２７ｍＶ（Ｔ＝３００Ｋと仮定）の電位が変化することになる。
【００６１】
よって、ディジタルコードの各ビットに対応する端子ｂ0、ｂ1、ｂ2、ｂ3、・・・、ｂmの状態に応じて、電流駆動型ＤＡコンバータ１０Ａの出力端子から出力される電圧Ｖoutは、抵抗１６の抵抗値をＲａとしたとき、次の（７）式で示されるものとなる。
【００６２】
【数７】
【００６３】
なお、（７）式におけるｂ0、ｂ1、ｂ2、・・・、ｂmは、各々対応する端子に入力されるディジタルコードの値を表わしている。
【００６４】
次に、（ｎｋＴ／ｑ）×Ｌｎ２≒２７ｍＶ（Ｔ＝３００Ｋと仮定）の電位を、個々の抵抗１２、１３、１４、・・・、１５と電流源１８により生成できることを示す。抵抗１２、１３、１４、・・・、１５の各々の抵抗値を全て等しい値Ｒ（Ｔ）とし、かつ電流源１８に流れる電流をＩ2（Ｔ）としたとき、抵抗値Ｒ（Ｔ）及び電流Ｉ2（Ｔ）には次の（８）式の関係式が成り立つ。
【００６５】
【数８】
【００６６】
ここで、抵抗値Ｒ（Ｔ）及び電流Ｉ2（Ｔ）は、抵抗値Ｒ及び電流Ｉ2が絶対温度Ｔの関数であることを示している。
【００６７】
一般的に、金属の抵抗の温度依存性は、Ｒ（Ｔ）＝ρ0＋ρＴ（ρ＞０）と表せるから、電流源１８に流れる電流Ｉ2（Ｔ）は、（８）式から次の（９）式のように書き換えられる。
【００６８】
【数９】
【００６９】
ここで、ρ0は当該金属の絶対零度における抵抗率（外挿値）を、ρは当該金属の抵抗率を、各々表わす。
【００７０】
（９）式で示されるような温度依存性を有する電流源を用いることにより、（ｎｋＴ／ｑ）×Ｌｎ２≒２７ｍＶ（Ｔ＝３００Ｋと仮定）の電位を、個々の抵抗１２、１３、１４、・・・、１５と電流源１８により生成することができる。
【００７１】
（９）式は、Ｔ＝ρ0／ρ（アルミニウムの場合、−２１４℃（５９Ｋ）に相当）を漸近線とする温度Ｔの分数関数である。回路を実際に使用する温度領域（−５０℃＜Ｔ＜１３０℃）においては、温度Ｔの上昇に対して、電流Ｉ2は単調に減少する。温度の上昇に対して減少する物理量で知られているものとして、ダイオードの端子間電圧がある。
【００７２】
図４には、電流源１８の回路例が示されている。同図に示すように、この回路では、定電流源２３とバイポーラトランジスタ２４のコレクタ端子を結線し、バイポーラトランジスタ２４のベース端子をＮチャネル型のＭＯＳＦＥＴ２５のゲート端子に結線して、バイポーラトランジスタ２４のベース・エミッタ間電圧ＶｂｅをＭＯＳＦＥＴ２５のゲート端子に印加する。なお、定電流源２３は従来から一般に広く用いられている温度依存性のない定電流源である。
【００７３】
ＭＯＳＦＥＴ２５を飽和領域で動作させれば、ＭＯＳＦＥＴ２５のドレイン電流Ｉｄｓ（図１における電流Ｉ2に相当。）は、ゲート・ソース間電圧Ｖｇｓ（バイポーラトランジスタ２４のベース・エミッタ間電圧Ｖｂｅに相当。）で制御される。この結果、温度上昇に対して、ＭＯＳＦＥＴ２５のドレイン電流Ｉｄｓを減少させることができる。
【００７４】
定電流源１７が本発明の定電流源に、電流源１８が本発明の電流源に、抵抗１２〜１５が本発明の抵抗に、ＭＯＳＦＥＴ４、６、８、・・・、１０が本発明の電界効果トランジスタに、ＭＯＳＦＥＴ３、５、７、９、・・・、１１及び抵抗１６が本発明の生成手段に、各々相当する。
【００７５】
次に、本実施の形態に係る電流駆動型ＤＡコンバータ１０Ａの作用を説明する。なお、ここでは、定電流源１７により、電流Ｉ1がＩｄｓ−Ｖｇｓ特性のサブスレッショルド領域の電流値となるように設定されていると共に、電流源１８により、ＭＯＳＦＥＴ４、６、８、１０の各々のゲート・ソース間電圧Ｖｇｓを、各々上記（３）式〜（６）式で示されるゲート・ソース間電圧Ｖｇｓ４、Ｖｇｓ６、Ｖｇｓ８、Ｖｇｓ１０とするように設定されていることを前提に説明する。
【００７６】
まず、端子ｂ0、ｂ1、ｂ2、・・・、ｂmに対してアナログ信号への変換対象とするディジタルコードをビット毎に入力する。
【００７７】
すると、端子ｂ0に入力されたディジタルコードがハイレベルである場合のみＭＯＳＦＥＴ３がオン状態となって電流Ｉ1が流れる。また、端子ｂ１〜ｂｍの各々については、入力されたディジタルコードがハイレベルである場合のみ、当該端子にゲート端子が接続されたＭＯＳＦＥＴに、対応するビットに対応する大きさの電流（例えば、ＭＯＳＦＥＴ５では電流値２×Ｉ1の電流、ＭＯＳＦＥＴ７では電流値２2×Ｉ1の電流）が流れる。
【００７８】
従って、抵抗１６には、変換対象とするディジタルコードにおいてハイレベルとなっているビットに対応する全ての電流が流入し、電流駆動型ＤＡコンバータ１０Ａの出力端子の電圧Ｖｏｕｔは（７）式によって示されるものとなり、入力されたディジタルコードによって示される値に応じた大きさとなる。
【００７９】
以上詳細に説明したように、本実施の形態に係る電流駆動型ＤＡコンバータ１０Ａでは、アナログ信号への変換対象とするディジタルコードのＬＳＢに対応する電流を定電流源１７によって流し、上記ディジタルコードのＬＳＢを除くビットに対応する電圧を抵抗１２、１３、１４、・・・、１５によって発生し、発生した電圧がゲート端子に印加されるＭＯＳＦＥＴ４、６、８、・・・、１０によって上記ディジタルコードのＬＳＢを除くビットに対応する電流を流すと共に、電流源１８によって上記抵抗１２〜１５との組み合わせにより上記ＭＯＳＦＥＴのゲート端子に印加される電圧を、当該ＭＯＳＦＥＴをサブスレッショルド領域で動作させることができる電圧で、かつ当該ＭＯＳＦＥＴが対応するビットに対応する電流を流すことができる電圧とし、更に、上記ＭＯＳＦＥＴにより流される電流及び上記定電流源１７により流される電流に基づいて上記アナログ信号を生成しているので、多ビットのディジタルコードに対応するものとして構成する場合であってもモジュールサイズの大型化を防止することができる。
【００８０】
また、本実施の形態に係る電流駆動型ＤＡコンバータ１０Ａでは、出力段に飽和領域で動作されるＭＯＳＦＥＴ２２を備えた差動アンプ１９により、定電流源１７により流される電流Ｉ1に基づいて抵抗１２、１３、１４、・・・、１５にディジタルコードのＬＳＢを除くビットに対応する電圧を発生させるための電流を供給しているので、アナログ信号の精度を向上させることができる。
【００８１】
更に、本実施の形態に係る電流駆動型ＤＡコンバータ１０Ａでは、電流源１８を、温度が上昇するに従って流れる電流の電流値が減少するものとしたので、抵抗１２、１３、１４、・・・、１５によって発生される電圧の温度変化に起因する変動を抑制することができ、この結果として、アナログ信号の精度を向上させることができる。
【００８２】
〔第２実施形態〕
上記第１実施形態に係る電流駆動型ＤＡコンバータ１０Ａでは、差動アンプ１９の出力段のＭＯＳＦＥＴ２２を飽和領域で動作させるため、ＭＯＳＦＥＴ２２のソース端子電圧をＭＯＳＦＥＴ１のソース端子電圧より高電位とする必要があり、このために定電圧源を出力電圧の異なる定電圧源２０及び２１の２つ設ける必要があった。これに対し、本第２実施形態に係る電流駆動型ＤＡコンバータ１０Ｂは、定電圧源の単一化を実現するものである。
【００８３】
まず、図５を参照して、本第２実施形態に係る電流駆動型ＤＡコンバータ１０Ｂの構成を説明する。なお、図５における図１と同一の構成要素には図１と同様の符号を付して、その説明を省略する。
【００８４】
同図に示すように、本第２実施形態に係る電流駆動型ＤＡコンバータ１０Ｂは、差動アンプ１９に代えてニューロンＭＯＳＦＥＴを出力段に備えた差動アンプ４４を適用した点、及び定電圧源２１を除いた点のみが上記第１実施形態に係る電流駆動型ＤＡコンバータ１０Ａと異なっている。
【００８５】
本第２実施形態に係る電流駆動型ＤＡコンバータ１０Ｂでは、ＭＯＳＦＥＴ１、２、４、６、８、１０の各々のソース端子と差動アンプ４４の電源端子は全て定電圧源２０の電圧出力端子に接続されており、上記ソース端子及び上記電源端子には単一の電圧Ｖｄｄｌが印加されることになる。
【００８６】
一方、図６には電流駆動型ＤＡコンバータ１０Ｂで用いられる差動アンプ４４の概略構成が示されている。同図に示すように、この差動アンプ４４には、出力段にニューロンＭＯＳＦＥＴ４６が備えられており、当該ニューロンＭＯＳＦＥＴ４６に備えられた制御用ゲート端子は、差動アンプ４４の外部に設けられた端子ＣＯＮＴ（図５参照）に接続されている。
【００８７】
本実施の形態に係る電流駆動型ＤＡコンバータ１０Ｂでは、差動アンプ４４の出力端子が電源電圧近傍においても、ニューロンＭＯＳＦＥＴ４６の制御用ゲート端子に印加する電圧、すなわち端子ＣＯＮＴに印加する電圧を制御することで、ニューロンＭＯＳＦＥＴ４６を飽和領域で動作させる。なお、端子ＣＯＮＴに印加する電圧の制御は電流駆動型ＤＡコンバータ１０Ｂの作動を制御するために設けられた不図示のＤＳＰ（Digital Signal Processor）等によって行われる。
【００８８】
なお、本第２実施形態に係る電流駆動型ＤＡコンバータ１０ＢのＤＡ変換動作に関する作用は、上記第１実施形態に係る電流駆動型ＤＡコンバータ１０Ａと同様であるので、ここでの詳細な説明は省略する。
【００８９】
以上詳細に説明したように、本実施の形態に係る電流駆動型ＤＡコンバータ１０Ｂでは、上記第１実施形態に係る電流駆動型ＤＡコンバータ１０Ａと同様の効果を奏することができると共に、差動アンプ４４の出力段に備えられたＭＯＳＦＥＴを、ニューロンＭＯＳＦＥＴ４６としているので、電圧源を単一化することが可能となり、ＤＡコンバータの大型化を防止することができる。
【００９０】
〔第３実施形態〕
本第３実施形態では、ＬＳＢ以外のＤＡ変換に寄与する電流を、サブスレッショルド領域で動作するニューロンＭＯＳＦＥＴで生成する場合について説明する。
【００９１】
まず、図７を参照して、本第３実施形態に係る電流駆動型ＤＡコンバータ１０Ｃの構成を説明する。なお、図７における図１と同一の構成要素には図１と同様の符号を付して、その説明を省略する。
【００９２】
同図に示すように、本第３実施形態に係る電流駆動型ＤＡコンバータ１０Ｃは、差動アンプ１９が用いられていない点、ＭＯＳＦＥＴ４、６、８、・・・、１０に代えてニューロンＭＯＳＦＥＴ５３、５４、・・・、５５が用いられている点、及び電流源１８に代えて可変電流源６１が用いられている点が上記第１実施形態に係る電流駆動型ＤＡコンバータ１０と大きく異なる点である。
【００９３】
電流駆動型ＤＡコンバータ１０Ｃにおいて、ＭＯＳＦＥＴ１のソース端子は定電圧源２０の電圧出力端子に接続されており、ドレイン端子は定電流源１７を介して接地されると共に、ＭＯＳＦＥＴ１自身及びＭＯＳＦＥＴ２のゲート端子とニューロンＭＯＳＦＥＴ５３、５４、・・・、５５の各々の入力用ゲート端子に接続されている。
【００９４】
一方、抵抗５６、５７、・・・、５８が直列に接続されて構成された直列回路の抵抗５６側の一端は定電圧源２０及びニューロンＭＯＳＦＥＴ５３の制御用ゲート端子に接続されており、当該直列回路の抵抗５８側の他端は可変電流源６１を介して接地されている。なお、上記直列回路を構成する抵抗の個数は、電流駆動型ＤＡコンバータ１０Ｃが対応しているディジタルコードのビット数からＬＳＢ１ビットに対応する‘１’を減算して得られた数とされている。
【００９５】
また、上記直列回路を構成する抵抗５６〜５８において、抵抗５６の出力側端子はニューロンＭＯＳＦＥＴ５４の制御用ゲート端子に、抵抗５８の出力側端子はニューロンＭＯＳＦＥＴ５５の制御用ゲート端子に、各々接続されている。なお、ニューロンＭＯＳＦＥＴ５３、５４、・・・、５５の各々のソース端子は定電圧源２０の電圧出力端子に、サブストレートは自身のソース端子に、各々接続されている。
【００９６】
本第３実施形態に係る電流駆動型ＤＡコンバータ１０Ｃは、ニューロンＭＯＳＦＥＴ５３〜５５によって変換対象とするディジタルコードのビットに対応した電流を生成することを特徴としている。
【００９７】
ニューロンＭＯＳＦＥＴ５３〜５５の各々の入力用ゲート端子には同電位の電圧が印加され、制御用ゲート端子にはディジタルコードの各ビットに応じた電圧が印加される。各制御用ゲート端子に印加される電圧は、同一の抵抗値を有する抵抗５６〜５８、及び可変電流源６１により生成される。
【００９８】
ニューロンＭＯＳＦＥＴ５３〜５５のフローティングゲートには、入力用ゲート端子と制御用ゲート端子に印加される各々の電圧の線形和により決定される電荷量の電荷が誘起される。そして、個々のフローティングゲート内の電荷量に応じて、個々のニューロンＭＯＳＦＥＴに流れるドレイン電流の電流量が変わる。このことを利用して、個々のニューロンＭＯＳＦＥＴ５３〜５５が、サブスレッショルド領域で動作されるように可変電流源６１に流れる電流及び各抵抗５６〜５８の抵抗値を設定する。
【００９９】
なお、本第３実施形態に係る電流駆動型ＤＡコンバータ１０ＣのＤＡ変換動作に関する作用は、上記第１実施形態に係る電流駆動型ＤＡコンバータ１０と同様であるので、ここでの詳細な説明は省略する。
【０１００】
以上詳細に説明したように、本実施の形態に係る電流駆動型ＤＡコンバータ１０Ｃでは、上記第１実施形態に係る電流駆動型ＤＡコンバータ１０Ａと同様の効果を奏することができると共に、ディジタルコードのＬＳＢを除くビットに対応する電流を流すＭＯＳＦＥＴをニューロンＭＯＳＦＥＴ５３、５４、・・・、５５としたので、当該ニューロンＭＯＳＦＥＴの制御用ゲート端子に印加する電圧を制御することによって当該ニューロンＭＯＳＦＥＴのドレイン電流を独立に制御することができ、この結果としてデバイス製作後にディジタル・アナログ変換精度を調整することができる。
【０１０１】
【発明の効果】
本発明に係るディジタル・アナログ・コンバータによれば、アナログ信号への変換対象とするディジタルコードの最下位ビットに対応する電流を定電流源によって流し、上記ディジタルコードの最下位ビットを除くビットに対応する電圧を抵抗によって発生し、発生した電圧が制御端子に印加される電界効果トランジスタによって上記ディジタルコードの最下位ビットを除くビットに対応する電流を流すと共に、電流源によって上記抵抗との組み合わせにより上記電界効果トランジスタの制御端子に印加される電圧を、当該電界効果トランジスタをサブスレッショルド領域で動作させることができる電圧で、かつ当該電界効果トランジスタが対応するビットに対応する電流を流す電圧とし、更に、上記電界効果トランジスタにより流される電流及び上記定電流源により流される電流に基づいて上記アナログ信号を生成しているので、多ビットのディジタルコードに対応するものとして構成する場合であってもモジュールサイズの大型化を防止することができる、という効果が得られる。
【０１０２】
また、本発明に係る電流源によれば、本発明に係るディジタル・アナログ・コンバータに適用されることによって、当該ディジタル・アナログ・コンバータの抵抗によって発生される電圧の温度変化に起因する変動を抑制することができ、この結果として、アナログ信号の精度を向上させることができる、という効果が得られる。
【０１０３】
更に、本発明にかかる差動アンプによれば、本発明に係るディジタル・アナログ・コンバータに適用されることによって、電圧源を単一化することが可能となり、大型化を防止することができる、という効果が得られる。
【図面の簡単な説明】
【図１】第１実施形態に係る電流駆動型ＤＡコンバータ１０Ａの回路構成を示す回路図である。
【図２】ＭＯＳＦＥＴのドレイン電流Ｉｄｓ−ゲート・ソース間電圧Ｖｇｓ特性の一例を示すグラフである。
【図３】第１実施形態に係る電流駆動型ＤＡコンバータ１０Ａで用いられている差動アンプ１９の構成を示す概略図である。
【図４】第１、第２実施形態に係る電流駆動型ＤＡコンバータにおいて用いられる電流源１８の回路構成例を示す回路図である。
【図５】第２実施形態に係る電流駆動型ＤＡコンバータ１０Ｂの回路構成を示す回路図である。
【図６】第２実施形態に係る電流駆動型ＤＡコンバータ１０Ｂで用いられる差動アンプ４４の構成を示す概略図である。
【図７】第３実施形態に係る電流駆動型ＤＡコンバータ１０Ｃの回路構成を示す回路図である。
【図８】ＭＯＳＦＥＴの閾値電圧の説明に供するグラフである。
【図９】従来技術の説明に供する図であり、従来の電流セルマトリクス型ＤＡコンバータの回路構成例を示す回路図である。
【符号の説明】
１〜１１ ＭＯＳＦＥＴ
１０Ａ、１０Ｂ、１０Ｃ 電流駆動型ＤＡコンバータ
１２〜１６ 抵抗
１７ 定電流源
１８ 電流源
１９ 差動アンプ
２０、２１ 定電圧源
２２ ＭＯＳＦＥＴ
２３ 定電流源
２４ バイポーラトランジスタ
２５ ＭＯＳＦＥＴ
４４ 差動アンプ
４６ ニューロンＭＯＳＦＥＴ
５３〜５５ ニューロンＭＯＳＦＥＴ
５６〜５８ 抵抗
【発明の属する技術分野】
本発明は、ディジタル・アナログ・コンバータ、電流源及び差動アンプに係り、より詳しくは、電流駆動型のディジタル・アナログ・コンバータ及び当該ディジタル・アナログ・コンバータに好適に用いることができる電流源及び差動アンプに関する。
【０００２】
【従来の技術】
従来より、代表的な電流駆動型のディジタル・アナログ・コンバータ（以下、「ＤＡコンバータ」ともいう。）として、電流セルマトリクス型ＤＡコンバータがある。なお、電流セルマトリクス型ＤＡコンバータについては、David Johns著書“ANALOG INTEGRATED CIRCUIT DESIGN”p477〜p478に詳述されているので、ここでの詳細な説明は省略する。
【０００３】
図９には、電流セルマトリクス型ＤＡコンバータの回路構成例が示されている。このＤＡコンバータは、同図左側に示される回路構成の電流セル（ディジタルコード１ビット（bit）に対応する部分。）が同図右側に示されるようにマトリクス状に配置されて構成されている。
【０００４】
電流セルマトリクス型ＤＡコンバータは、ディジタルコードと電流量を対応させたＤＡコンバータであって、ＤＡコンバータを構成するＭＯＳＦＥＴ（Metal Oxide Semiconductor Field-Effect Transistor）の素子間のバラツキに対して、出力電流のバラツキが小さいことが特長とされている。よって、このＤＡコンバータは、高い変換精度を有するＤＡコンバータとして広く認知されている。
【０００５】
【発明が解決しようとする課題】
しかしながら、上記のような電流セルマトリクス型ＤＡコンバータでは、対応するディジタルコードのビット数が増加するに従って当該ＤＡコンバータを構成する電流セルの数が指数関数的に増大するので、当該ＤＡコンバータを多ビット構成のディジタルコードに対応するものとして構成する場合にはモジュールサイズが大きくなってしまう、という問題点があった。ＤＡコンバータを半導体集積回路として１チップ構成する場合、当該チップ内におけるＤＡコンバータの占有面積には制限があることから、この問題点は深刻である。
【０００６】
本発明は上記問題点を解消するためになされたものであり、多ビットのディジタルコードに対応するものとして構成する場合であってもモジュールサイズの大型化を防止することができるディジタル・アナログ・コンバータと、これに好適に用いることができる電流源及び差動アンプとを提供することを目的とする。
【０００７】
【課題を解決するための手段】
上記目的を達成するために、請求項１記載のディジタル・アナログ・コンバータは、電流駆動型のディジタル・アナログ・コンバータであって、アナログ信号への変換対象とするディジタルコードの最下位ビットに対応する電流を流す定電流源と、前記ディジタルコードの最下位ビットを除くビットに対応する電圧を発生するための抵抗と、前記抵抗により発生された電圧が制御端子に印加されると共に、前記ディジタルコードの最下位ビットを除くビットに対応する電流を流す電界効果トランジスタと、前記抵抗との組み合わせにより前記電界効果トランジスタの制御端子に印加される電圧を、当該電界効果トランジスタをサブスレッショルド領域で動作させることができる電圧で、かつ当該電界効果トランジスタが対応するビットに対応する電流を流す電圧とするための電流源と、前記電界効果トランジスタにより流される電流及び前記定電流源により流される電流に基づいて前記アナログ信号を生成する生成手段と、を備えている。
【０００８】
請求項１に記載のディジタル・アナログ・コンバータによれば、アナログ信号への変換対象とするディジタルコードの最下位ビット（ＬＳＢ（Least Significant Bit））に対応する電流が定電流源によって流され、上記ディジタルコードの最下位ビットを除くビットに対応する電圧が抵抗によって発生され、上記抵抗により発生された電圧が制御端子に印加される電界効果トランジスタによって上記ディジタルコードの最下位ビットを除くビットに対応する電流が流される。
【０００９】
ここで、上記最下位ビットを除くビットのビット数は１ビットに限らず、複数ビットとすることができる。この場合、本発明の抵抗は、当該複数ビットに各々対応する異なる大きさの電圧を発生する必要があり、本発明の電界効果トランジスタも当該複数ビットに各々対応する異なる大きさの電流を流す必要がある。従って、本発明の抵抗及び電界効果トランジスタは当該複数ビットのビット数だけ必要とされ、各電界効果トランジスタの制御端子には、各々異なる抵抗によって発生された異なる大きさの電圧の何れかが印加されることになる。
【００１０】
なお、上記電界効果トランジスタには、ＭＯＳＦＥＴ、ＨＥＭＴ（High Electron Mobility Transistor、高電子移動度トランジスタ）等が含まれる。また、上記制御端子は電界効果トランジスタのゲート端子に相当する。
【００１１】
ここで、請求項１記載の発明では、電流源により、上記抵抗との組み合わせによって上記電界効果トランジスタの制御端子に印加される電圧が、当該電界効果トランジスタをサブスレッショルド領域（Sub-threshold region）で動作させることができる電圧で、かつ当該電界効果トランジスタが対応するビットに対応する電流を流す電圧とされ、生成手段により、上記電界効果トランジスタにより流される電流及び上記定電流源により流される電流に基づいて上記アナログ信号が生成される。
【００１２】
なお、本発明の生成手段としては、例えば、上記ディジタルコードのＬＳＢ以外のビットについてはハイレベルとなっているビットに対応する電界効果トランジスタによって流される電流のみを有効とし、ＬＳＢについてはハイレベルとなっている場合のみに定電流源によって流される電流を有効として、有効とした電流の合計電流値となるようにアナログ信号を生成する形態を適用することができる。このとき、電流を有効とするか否かの制御は、本発明の電界効果トランジスタによって流される電流を流すか否かを切り替えるスイッチング素子（電界効果トランジスタ等）を用いて、電流を有効とする場合のみ当該電流を流すようにスイッチング素子を制御する形態や、ＣＰＵ（中央演算処理装置）によりディジタルコードの状態に応じて有効とする電流を判断する形態等が適用できる。
【００１３】
すなわち、本発明では、ディジタルコードは１ビット桁がずれる毎に２のべき乗（累乗）だけ重み値が変化する点と、電界効果トランジスタのサブスレッショルド領域は、図２に示されるように、ゲート・ソース間電圧の線形変化に対してドレイン電流の対数が線形変化する領域である点と、に着目し、本発明の電界効果トランジスタの制御端子（ゲート端子）に印加する電圧の電圧値を、当該電界効果トランジスタをサブスレッショルド領域で動作させることができる値で、かつ当該電界効果トランジスタが対応するビットに対応する電流を流すことができる値とすることにより、ディジタルコードのＬＳＢ以外の各ビットに対応する電流値の電流を、各々１つの電界効果トランジスタ及び１つの抵抗により得ることができるようにしている。なお、本発明では、ディジタルコードのＬＳＢに対応する電流は定電流源によって流されるので、当該電流は常時安定したものとされる。
【００１４】
従って、ディジタル・アナログ・コンバータを多ビットのディジタルコードに対応するものとして構成する場合であっても、ディジタル−アナログ変換に寄与する部分の電界効果トランジスタの数をディジタルコードのビット数に対応する数とすることができ、前述の電流セルマトリクス型ＤＡコンバータに比較して、モジュールサイズの大型化を防止することができる。
【００１５】
このように請求項１に記載のディジタル・アナログ・コンバータによれば、アナログ信号への変換対象とするディジタルコードの最下位ビットに対応する電流を定電流源によって流し、上記ディジタルコードの最下位ビットを除くビットに対応する電圧を抵抗によって発生し、発生した電圧が制御端子に印加される電界効果トランジスタによって上記ディジタルコードの最下位ビットを除くビットに対応する電流を流すと共に、電流源によって上記抵抗との組み合わせにより上記電界効果トランジスタの制御端子に印加される電圧を、当該電界効果トランジスタをサブスレッショルド領域で動作させることができる電圧で、かつ当該電界効果トランジスタが対応するビットに対応する電流を流す電圧とし、更に、上記電界効果トランジスタにより流される電流及び上記定電流源により流される電流に基づいて上記アナログ信号を生成しているので、多ビットのディジタルコードに対応するものとして構成する場合であってもモジュールサイズの大型化を防止することができる。
【００１６】
本発明に係るディジタル・アナログ・コンバータによるモジュールサイズの大型化の防止効果は、変換されるべきディジタルコードの桁数が大きいほど顕著である。
【００１７】
例えば、ｎ桁のディジタルコードを前述の電流セルマトリクス型ＤＡコンバータで変換する場合、２n個の電流セルが必要であるのに対して、本発明のディジタル・アナログ・コンバータでは、ｎ個の電流セルでまかなうことができる。よって、１０ビットのディジタルコードをディジタル・アナログ変換する場合、本発明のディジタル・アナログ・コンバータは、電流セルマトリクス型ＤＡコンバータに比べて、概算で１／１００の面積に抑えることができる。
【００１８】
一方、請求項２記載のディジタル・アナログ・コンバータは、請求項１記載の発明において、出力段に電界効果トランジスタを備え、かつ当該電界効果トランジスタが飽和領域で動作されると共に、前記定電流源により流される電流に基づいて前記抵抗に前記ディジタルコードの最下位ビットを除くビットに対応する電圧を発生させるための電流を供給する差動アンプを更に備えたものである。
【００１９】
請求項２に記載のディジタル・アナログ・コンバータによれば、請求項１に記載の発明において、出力段に電界効果トランジスタを備えた差動アンプにより、上記定電流源により流される電流に基づいて上記抵抗に上記ディジタルコードの最下位ビットを除くビットに対応する電圧を発生させるための電流が供給される。
【００２０】
ここで、本発明に係る差動アンプでは、出力段に備えられた電界効果トランジスタが飽和領域で動作される。
【００２１】
すなわち、本発明では、上記抵抗に対して上記ディジタルコードのＬＳＢを除くビットに対応する電圧を発生させるための電流を、出力段に備えられた電界効果トランジスタが飽和領域で動作される差動アンプにより供給しており、これによって温度変化や湿度変化等の環境変化等に起因する当該電流の変動を抑制するようにし、この結果として最終的に得られるアナログ信号の精度を向上するようにしている。
【００２２】
このように請求項２に記載のディジタル・アナログ・コンバータによれば、請求項１記載の発明と同様の効果を奏することができると共に、出力段に飽和領域で動作される電界効果トランジスタを備えた差動アンプにより、本発明の定電流源により流される電流に基づいて本発明の抵抗にディジタルコードの最下位ビットを除くビットに対応する電圧を発生させるための電流を供給しているので、アナログ信号の精度を向上させることができる。
【００２３】
ところで、請求項２に記載の発明では、差動アンプの出力段に備えられた電界効果トランジスタは飽和領域で動作させ、最下位ビットを除くビットに対応する電流を流す電界効果トランジスタはサブスレッショルド領域で動作させるため、これらの電界効果トランジスタ毎に異なる電圧源が必要となる。しかしながら、複数の電圧源を用いることは、ノイズ源の増加及びモジュールサイズの大型化を招くので不利である。
【００２４】
そこで、請求項３記載のディジタル・アナログ・コンバータは、請求項２記載の発明において、前記差動アンプの出力段に備えられた電界効果トランジスタを、ニューロンＭＯＳ電界効果トランジスタとしたものである。
【００２５】
ニューロンＭＯＳ電界効果トランジスタ（以下、「ニューロンＭＯＳＦＥＴ」ともいう。）は、１９８９年に、柴田直教授（現 東京大学）により発明された機能素子である。ニューロンＭＯＳＦＥＴの詳細については、文献「岩田あつし監修 ＣＭＯＳアナログ回路設計技術」の２５１頁〜２６８頁に詳述されているので詳細な説明は省略するが、図６に示すように、この電界効果トランジスタは入力用ゲート端子と制御用ゲート端子を有しており、制御用ゲート端子の電位に応じて電界効果トランジスタの閾値電圧のみを制御可能とするものである。なお、ここでいう閾値電圧は、一例として図８に示すように、ドレイン電流が流れ出すゲート・ソース間電圧の外挿値である。
【００２６】
従来のＭＯＳＦＥＴにおける閾値電圧は、プロセス条件によって一意的に決定されるものであった。これに対し、ニューロンＭＯＳＦＥＴでは、制御用ゲート端子の電位を制御することで闘値電圧のみが制御できる。
【００２７】
本発明では、差動アンプの出力段にニューロンＭＯＳＦＥＴを備えることにより、ニューロンＭＯＳＦＥＴの制御用ゲート端子に印加する電圧を制御することで閾値電圧を加減し、これによってソース電圧が低い場合であってもニューロンＭＯＳＦＥＴを飽和領域で動作させることを可能としている。これにより、差動アンプの出力段に備えられたニューロンＭＯＳＦＥＴのための電圧源と、最下位ビットを除くビットに対応する電流を流す電界効果トランジスタのための電圧源とを共通化することができる。
【００２８】
このように請求項３に記載のディジタル・アナログ・コンバータによれば、請求項１記載の発明と同様の効果を奏することができると共に、差動アンプの出力段にニューロンＭＯＳ電界効果トランジスタを備えているので、電圧源を単一化することが可能となり、大型化を防止することができる。
【００２９】
ところで、動作時の温度が高くなるほど抵抗の抵抗値は低くなり、抵抗に流れる電流の電流値が大きくなることが知られている。しかしながら、本発明に係る抵抗の当該電流値が温度に応じて変化することは、生成されるアナログ信号の精度を劣化させるので不利である。
【００３０】
そこで、請求項４記載のディジタル・アナログ・コンバータは、請求項１乃至請求項３の何れか１項記載の発明において、前記電流源を、温度が上昇するに従って流れる電流の電流値が減少するものとしたものである。
【００３１】
すなわち、本発明では、温度の変化に応じて本発明の抵抗を流れる電流の電流値が変化した場合、電流源によって流される電流の電流値が上記抵抗とは逆方向に変化されるようにしており、これによって本発明の抵抗によって発生される電圧の温度変化に起因する変動を抑制することができる。
【００３２】
このように請求項４に記載のディジタル・アナログ・コンバータによれば、請求項１乃至請求項３の何れか１項記載の発明と同様の効果を奏することができると共に、本発明の電流源を、温度が上昇するに従って流れる電流の電流値が減少するものとしたので、本発明の抵抗によって発生される電圧の温度変化に起因する変動を抑制することができ、この結果として、アナログ信号の精度を向上させることができる。
【００３３】
更に、請求項５記載のディジタル・アナログ・コンバータは、請求項１乃至請求項４の何れか１項記載の発明において、前記ディジタルコードの最下位ビットを除くビットに対応する電流を流す電界効果トランジスタをニューロンＭＯＳ電界効果トランジスタとしたものである。
【００３４】
従って、請求項５に記載のディジタル・アナログ・コンバータによれば、請求項１乃至請求項４の何れか１項記載の発明と同様の効果を奏することができると共に、ディジタルコードの最下位ビットを除くビットに対応する電流を流す電界効果トランジスタをニューロンＭＯＳ電界効果トランジスタとしたので、当該ニューロンＭＯＳ電界効果トランジスタの制御用ゲート端子に印加する電圧を制御することによって当該ニューロンＭＯＳ電界効果トランジスタのドレイン電流を独立に制御することができ、この結果としてデバイス製作後にディジタル・アナログ変換精度を調整することができる。
【００３７】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照しつつ詳細に説明する。なお、ここでは、本発明のディジタル・アナログ・コンバータを、ＭＯＳＦＥＴを用いて構成した場合の形態例について説明する。すなわち、ここでは、対応するディジタルコードのビット数に等しい個数のＭＯＳＦＥＴで、ディジタル−アナログ変換（以下、「ＤＡ変換」という。）に寄与する部分の回路モジュールを構成して電流駆動型ＤＡコンバータを構成した場合について説明する。
【００３８】
〔第１実施形態〕
図１には、本第１実施形態に係る電流駆動型ＤＡコンバータ１０Ａの回路構成が示されている。同図に示すように、本第１実施形態に係る電流駆動型ＤＡコンバータ１０Ａは、対応するディジタルコードのビット数に応じた個数とされたＭＯＳＦＥＴ１、２、・・・、１１及び抵抗１２、１３、・・・、１６と、１つの差動アンプ１９と、１つの定電流源１７と、１つの電流源１８と、所定の電圧Ｖｄｄｌ及び電圧Ｖｄｄｌより高い電圧である電圧Ｖｄｄｈを各々出力する２つの定電圧源２０及び２１と、を含んで構成されている。なお、ＭＯＳＦＥＴ１、２、４、６、８、１０はＰチャネル型のＭＯＳＦＥＴであり、ＭＯＳＦＥＴ３、５、７、９、１１はＮチャネル型のＭＯＳＦＥＴである。
【００３９】
同図に示すように、ＭＯＳＦＥＴ１のソース端子は定電圧源２０の電圧出力端子に接続されており、ドレイン端子は定電流源１７を介して接地されると共に、ＭＯＳＦＥＴ１自身及びＭＯＳＦＥＴ２のゲート端子と差動アンプ１９の非反転入力端子とに接続されている。
【００４０】
また、ＭＯＳＦＥＴ２のソース端子は定電圧源２０の電圧出力端子に接続されており、ドレイン端子はＭＯＳＦＥＴ３のソース端子に接続されている。更に、ＭＯＳＦＥＴ３のゲート端子は、変換対象とするディジタルコードのＬＳＢ１ビットの信号が入力される端子ｂ0に接続されており、ドレイン端子は抵抗１６を介して接地されると共に、電流駆動型ＤＡコンバータ１０Ａの出力端子に接続されている。
【００４１】
なお、ＭＯＳＦＥＴ１及びＭＯＳＦＥＴ２のサブストレートは各々自身のソース端子に接続されており、ＭＯＳＦＥＴ３のサブストレートは接地されている。
【００４２】
一方、差動アンプ１９の反転入力端子は自身の出力端子に接続されており、電源端子は定電圧源２１の電圧出力端子に接続されている。また、差動アンプ１９の出力端子は、抵抗１２、１３、１４、・・・、１５が直列に接続されて構成された直列回路の抵抗１２側の一端に接続されており、当該直列回路の抵抗１５側の他端は電流源１８を介して接地されている。なお、上記直列回路を構成する抵抗の個数は、電流駆動型ＤＡコンバータ１０Ａが対応しているディジタルコードのビット数からＬＳＢ１ビットに対応する‘１’を減算して得られた数とされている。
【００４３】
また、上記直列回路を構成する抵抗１２〜１５において、抵抗１２の出力側端子はＭＯＳＦＥＴ４のゲート端子に、抵抗１３の出力側端子はＭＯＳＦＥＴ６のゲート端子に、抵抗１４の出力側端子はＭＯＳＦＥＴ８のゲート端子に、抵抗１５の出力側端子はＭＯＳＦＥＴ１０のゲート端子に、各々接続されている。なお、ＭＯＳＦＥＴ４、６、８、１０の各々のソース端子は定電圧源２０の電圧出力端子に、サブストレートは自身のソース端子に、各々接続されている。
【００４４】
一方、ＭＯＳＦＥＴ４のドレイン端子はＭＯＳＦＥＴ５のソース端子に、ＭＯＳＦＥＴ６のドレイン端子はＭＯＳＦＥＴ７のソース端子に、ＭＯＳＦＥＴ８のドレイン端子はＭＯＳＦＥＴ９のソース端子に、ＭＯＳＦＥＴ１０のドレイン端子はＭＯＳＦＥＴ１１のソース端子に、各々接続されており、ＭＯＳＦＥＴ５、７、９、１１の各々のドレイン端子は電流駆動型ＤＡコンバータ１０Ａの出力端子に接続されている。なお、ＭＯＳＦＥＴ５、７、９、１１の各々のサブストレートは接地されている。
【００４５】
更に、ＭＯＳＦＥＴ５のゲート端子は変換対象とするディジタルコードのＬＳＢから２ビット目の信号が入力される端子ｂ1に、ＭＯＳＦＥＴ７のゲート端子は上記ディジタルコードのＬＳＢから３ビット目の信号が入力される端子ｂ2に、ＭＯＳＦＥＴ９のゲート端子は上記ディジタルコードのＬＳＢから４ビット目の信号が入力される端子ｂ3に、ＭＯＳＦＥＴ１１のゲート端子は上記ディジタルコードのＭＳＢ（Most Significant Bit）の信号が入力される端子ｂm（ｍは、変換対象とするディジタルコードのビット数から‘１’を減算して得られた値。）に、各々接続されている。
【００４６】
なお、抵抗１４と抵抗１５との間には、電流駆動型ＤＡコンバータ１０Ａが対応するディジタルコードのビット数によって決定される個数の抵抗が直列接続されているので、これらの各抵抗の出力側端子にも、上述と同様にＰチャネル型ＭＯＳＦＥＴ及びＮチャネル型ＭＯＳＦＥＴにより構成される直列回路の一端が接続されており、当該直列回路の各々の他端が電流駆動型ＤＡコンバータ１０Ａの出力端子に接続されており、更に各Ｎチャネル型ＭＯＳＦＥＴのゲート端子は、上記ディジタルコードのＬＳＢから５ビット目以降の信号が入力される端子ｂ4、ｂ5、・・・、ｂm-1（図示省略）に各々接続されている。
【００４７】
電流駆動型ＤＡコンバータ１０ＡのＬＳＢに対応する電流の大きさは定電流源１７によって決定される。定電流源１７に流れる電流を、本実施の形態に係る電流駆動型ＤＡコンバータ１０Ａでは、図２に示されるＭＯＳＦＥＴのドレイン電流Ｉｄｓ−ゲート・ソース間電圧Ｖｇｓ特性（以下、単に「Ｉｄｓ−Ｖｇｓ特性」という。）の電流Ｉ1とする。電流Ｉ1は、Ｉｄｓ−Ｖｇｓ特性のサブスレッショルド領域の電流である。
【００４８】
上記サブスレッショルド領域では、ドレイン電流Ｉｄｓとゲート・ソース間電圧Ｖｇｓの間には、次の（１）式の関係が成り立つ。
【００４９】
【数１】
ここで、Ｗ：ＭＯＳＦＥＴのゲート幅
Ｌ：ＭＯＳＦＥＴのゲート長
Ｉｄｓ０：逆方向飽和電流
Ｃｏｘ：ゲート酸化膜の容量
Ｃｄｅｐｌ：空亡層容量
ｋ：ボルツマン定数（≒１．３８×１０-23（Ｊ／Ｋ））
Ｔ：絶対温度
ｑ：電子１個の電荷量（≒１．６０２×１０-19（Ｃ））
である。
【００５１】
（１）式から、定電流源１７に電流Ｉ1が流れているとき、ＭＯＳＦＥＴ１のゲート・ソース間電圧Ｖｇｓ１は次の（２）式で示される。
【００５２】
【数２】
ゲート・ソース間電圧Ｖｇｓ１は、差動アンプ１９の非反転入力端子に入力されて、反転入力端子が差動アンプ１９の出力端子に結線される。よって、差動アンプ１９の出力端子の電位はゲート・ソース間電圧Ｖｇｓ１となる。
【００５４】
一方、電流駆動型ＤＡコンバータ１０Ａで適用する差動アンプ１９には、図３に示すように、出力段にＰチャネル型のＭＯＳＦＥＴ２２が設けられている。ここで、本実施の形態では、抵抗１２、１３、１４、・・・、１５に供給する電流を安定化するために、ＭＯＳＦＥＴ２２を飽和領域で動作させる。このため、ＭＯＳＦＥＴ２２のソース端子電圧をＭＯＳＦＥＴ１のソース端子電圧より高電位とする必要がある。よって、差動アンプ１９の電源としてＭＯＳＦＥＴ１のソース端子電圧（電圧Ｖｄｄｌ）より高い電圧Ｖｄｄｈを出力する定電圧源２１を用いている。
【００５５】
また、ＭＯＳＦＥＴ３がオンすれば、電流Ｉ1がＭＯＳＦＥＴ２及びＭＯＳＦＥＴ３に流れる。そして、Ｎチャネル型のＭＯＳＦＥＴ５、７、９、・・・、１１に、各々２Ｉ1、２2Ｉ1、２3Ｉ1、・・・、２mＩ1の電流が流れるようにするために、Ｐチャネル型のＭＯＳＦＥＴ４、６、８、１０の各々のゲート・ソース間電圧Ｖｇｓを、次の（３）式〜（６）式で示されるゲート・ソース間電圧Ｖｇｓ４、Ｖｇｓ６、Ｖｇｓ８、Ｖｇｓ１０のように各々設定する。
【００５６】
【数３】
【数４】
【数５】
【数６】
以上から、ＤＡ変換されるべきディジタルコードにおいて、各ビットに対応するＰチャネル型のＭＯＳＦＥＴのゲート・ソース間電圧Ｖｇｓは、ディジタルコードが１桁（１ビット）変わるごとに、（ｎｋＴ／ｑ）×Ｌｎ２≒２７ｍＶ（Ｔ＝３００Ｋと仮定）の電位が変化することになる。
【００６１】
よって、ディジタルコードの各ビットに対応する端子ｂ0、ｂ1、ｂ2、ｂ3、・・・、ｂmの状態に応じて、電流駆動型ＤＡコンバータ１０Ａの出力端子から出力される電圧Ｖoutは、抵抗１６の抵抗値をＲａとしたとき、次の（７）式で示されるものとなる。
【００６２】
【数７】
なお、（７）式におけるｂ0、ｂ1、ｂ2、・・・、ｂmは、各々対応する端子に入力されるディジタルコードの値を表わしている。
【００６４】
次に、（ｎｋＴ／ｑ）×Ｌｎ２≒２７ｍＶ（Ｔ＝３００Ｋと仮定）の電位を、個々の抵抗１２、１３、１４、・・・、１５と電流源１８により生成できることを示す。抵抗１２、１３、１４、・・・、１５の各々の抵抗値を全て等しい値Ｒ（Ｔ）とし、かつ電流源１８に流れる電流をＩ2（Ｔ）としたとき、抵抗値Ｒ（Ｔ）及び電流Ｉ2（Ｔ）には次の（８）式の関係式が成り立つ。
【００６５】
【数８】
ここで、抵抗値Ｒ（Ｔ）及び電流Ｉ2（Ｔ）は、抵抗値Ｒ及び電流Ｉ2が絶対温度Ｔの関数であることを示している。
【００６７】
一般的に、金属の抵抗の温度依存性は、Ｒ（Ｔ）＝ρ0＋ρＴ（ρ＞０）と表せるから、電流源１８に流れる電流Ｉ2（Ｔ）は、（８）式から次の（９）式のように書き換えられる。
【００６８】
【数９】
ここで、ρ0は当該金属の絶対零度における抵抗率（外挿値）を、ρは当該金属の抵抗率を、各々表わす。
【００７０】
（９）式で示されるような温度依存性を有する電流源を用いることにより、（ｎｋＴ／ｑ）×Ｌｎ２≒２７ｍＶ（Ｔ＝３００Ｋと仮定）の電位を、個々の抵抗１２、１３、１４、・・・、１５と電流源１８により生成することができる。
【００７１】
（９）式は、Ｔ＝ρ0／ρ（アルミニウムの場合、−２１４℃（５９Ｋ）に相当）を漸近線とする温度Ｔの分数関数である。回路を実際に使用する温度領域（−５０℃＜Ｔ＜１３０℃）においては、温度Ｔの上昇に対して、電流Ｉ2は単調に減少する。温度の上昇に対して減少する物理量で知られているものとして、ダイオードの端子間電圧がある。
【００７２】
図４には、電流源１８の回路例が示されている。同図に示すように、この回路では、定電流源２３とバイポーラトランジスタ２４のコレクタ端子を結線し、バイポーラトランジスタ２４のベース端子をＮチャネル型のＭＯＳＦＥＴ２５のゲート端子に結線して、バイポーラトランジスタ２４のベース・エミッタ間電圧ＶｂｅをＭＯＳＦＥＴ２５のゲート端子に印加する。なお、定電流源２３は従来から一般に広く用いられている温度依存性のない定電流源である。
【００７３】
ＭＯＳＦＥＴ２５を飽和領域で動作させれば、ＭＯＳＦＥＴ２５のドレイン電流Ｉｄｓ（図１における電流Ｉ2に相当。）は、ゲート・ソース間電圧Ｖｇｓ（バイポーラトランジスタ２４のベース・エミッタ間電圧Ｖｂｅに相当。）で制御される。この結果、温度上昇に対して、ＭＯＳＦＥＴ２５のドレイン電流Ｉｄｓを減少させることができる。
【００７４】
定電流源１７が本発明の定電流源に、電流源１８が本発明の電流源に、抵抗１２〜１５が本発明の抵抗に、ＭＯＳＦＥＴ４、６、８、・・・、１０が本発明の電界効果トランジスタに、ＭＯＳＦＥＴ３、５、７、９、・・・、１１及び抵抗１６が本発明の生成手段に、各々相当する。
【００７５】
次に、本実施の形態に係る電流駆動型ＤＡコンバータ１０Ａの作用を説明する。なお、ここでは、定電流源１７により、電流Ｉ1がＩｄｓ−Ｖｇｓ特性のサブスレッショルド領域の電流値となるように設定されていると共に、電流源１８により、ＭＯＳＦＥＴ４、６、８、１０の各々のゲート・ソース間電圧Ｖｇｓを、各々上記（３）式〜（６）式で示されるゲート・ソース間電圧Ｖｇｓ４、Ｖｇｓ６、Ｖｇｓ８、Ｖｇｓ１０とするように設定されていることを前提に説明する。
【００７６】
まず、端子ｂ0、ｂ1、ｂ2、・・・、ｂmに対してアナログ信号への変換対象とするディジタルコードをビット毎に入力する。
【００７７】
すると、端子ｂ0に入力されたディジタルコードがハイレベルである場合のみＭＯＳＦＥＴ３がオン状態となって電流Ｉ1が流れる。また、端子ｂ１〜ｂｍの各々については、入力されたディジタルコードがハイレベルである場合のみ、当該端子にゲート端子が接続されたＭＯＳＦＥＴに、対応するビットに対応する大きさの電流（例えば、ＭＯＳＦＥＴ５では電流値２×Ｉ1の電流、ＭＯＳＦＥＴ７では電流値２2×Ｉ1の電流）が流れる。
【００７８】
従って、抵抗１６には、変換対象とするディジタルコードにおいてハイレベルとなっているビットに対応する全ての電流が流入し、電流駆動型ＤＡコンバータ１０Ａの出力端子の電圧Ｖｏｕｔは（７）式によって示されるものとなり、入力されたディジタルコードによって示される値に応じた大きさとなる。
【００７９】
以上詳細に説明したように、本実施の形態に係る電流駆動型ＤＡコンバータ１０Ａでは、アナログ信号への変換対象とするディジタルコードのＬＳＢに対応する電流を定電流源１７によって流し、上記ディジタルコードのＬＳＢを除くビットに対応する電圧を抵抗１２、１３、１４、・・・、１５によって発生し、発生した電圧がゲート端子に印加されるＭＯＳＦＥＴ４、６、８、・・・、１０によって上記ディジタルコードのＬＳＢを除くビットに対応する電流を流すと共に、電流源１８によって上記抵抗１２〜１５との組み合わせにより上記ＭＯＳＦＥＴのゲート端子に印加される電圧を、当該ＭＯＳＦＥＴをサブスレッショルド領域で動作させることができる電圧で、かつ当該ＭＯＳＦＥＴが対応するビットに対応する電流を流すことができる電圧とし、更に、上記ＭＯＳＦＥＴにより流される電流及び上記定電流源１７により流される電流に基づいて上記アナログ信号を生成しているので、多ビットのディジタルコードに対応するものとして構成する場合であってもモジュールサイズの大型化を防止することができる。
【００８０】
また、本実施の形態に係る電流駆動型ＤＡコンバータ１０Ａでは、出力段に飽和領域で動作されるＭＯＳＦＥＴ２２を備えた差動アンプ１９により、定電流源１７により流される電流Ｉ1に基づいて抵抗１２、１３、１４、・・・、１５にディジタルコードのＬＳＢを除くビットに対応する電圧を発生させるための電流を供給しているので、アナログ信号の精度を向上させることができる。
【００８１】
更に、本実施の形態に係る電流駆動型ＤＡコンバータ１０Ａでは、電流源１８を、温度が上昇するに従って流れる電流の電流値が減少するものとしたので、抵抗１２、１３、１４、・・・、１５によって発生される電圧の温度変化に起因する変動を抑制することができ、この結果として、アナログ信号の精度を向上させることができる。
【００８２】
〔第２実施形態〕
上記第１実施形態に係る電流駆動型ＤＡコンバータ１０Ａでは、差動アンプ１９の出力段のＭＯＳＦＥＴ２２を飽和領域で動作させるため、ＭＯＳＦＥＴ２２のソース端子電圧をＭＯＳＦＥＴ１のソース端子電圧より高電位とする必要があり、このために定電圧源を出力電圧の異なる定電圧源２０及び２１の２つ設ける必要があった。これに対し、本第２実施形態に係る電流駆動型ＤＡコンバータ１０Ｂは、定電圧源の単一化を実現するものである。
【００８３】
まず、図５を参照して、本第２実施形態に係る電流駆動型ＤＡコンバータ１０Ｂの構成を説明する。なお、図５における図１と同一の構成要素には図１と同様の符号を付して、その説明を省略する。
【００８４】
同図に示すように、本第２実施形態に係る電流駆動型ＤＡコンバータ１０Ｂは、差動アンプ１９に代えてニューロンＭＯＳＦＥＴを出力段に備えた差動アンプ４４を適用した点、及び定電圧源２１を除いた点のみが上記第１実施形態に係る電流駆動型ＤＡコンバータ１０Ａと異なっている。
【００８５】
本第２実施形態に係る電流駆動型ＤＡコンバータ１０Ｂでは、ＭＯＳＦＥＴ１、２、４、６、８、１０の各々のソース端子と差動アンプ４４の電源端子は全て定電圧源２０の電圧出力端子に接続されており、上記ソース端子及び上記電源端子には単一の電圧Ｖｄｄｌが印加されることになる。
【００８６】
一方、図６には電流駆動型ＤＡコンバータ１０Ｂで用いられる差動アンプ４４の概略構成が示されている。同図に示すように、この差動アンプ４４には、出力段にニューロンＭＯＳＦＥＴ４６が備えられており、当該ニューロンＭＯＳＦＥＴ４６に備えられた制御用ゲート端子は、差動アンプ４４の外部に設けられた端子ＣＯＮＴ（図５参照）に接続されている。
【００８７】
本実施の形態に係る電流駆動型ＤＡコンバータ１０Ｂでは、差動アンプ４４の出力端子が電源電圧近傍においても、ニューロンＭＯＳＦＥＴ４６の制御用ゲート端子に印加する電圧、すなわち端子ＣＯＮＴに印加する電圧を制御することで、ニューロンＭＯＳＦＥＴ４６を飽和領域で動作させる。なお、端子ＣＯＮＴに印加する電圧の制御は電流駆動型ＤＡコンバータ１０Ｂの作動を制御するために設けられた不図示のＤＳＰ（Digital Signal Processor）等によって行われる。
【００８８】
なお、本第２実施形態に係る電流駆動型ＤＡコンバータ１０ＢのＤＡ変換動作に関する作用は、上記第１実施形態に係る電流駆動型ＤＡコンバータ１０Ａと同様であるので、ここでの詳細な説明は省略する。
【００８９】
以上詳細に説明したように、本実施の形態に係る電流駆動型ＤＡコンバータ１０Ｂでは、上記第１実施形態に係る電流駆動型ＤＡコンバータ１０Ａと同様の効果を奏することができると共に、差動アンプ４４の出力段に備えられたＭＯＳＦＥＴを、ニューロンＭＯＳＦＥＴ４６としているので、電圧源を単一化することが可能となり、ＤＡコンバータの大型化を防止することができる。
【００９０】
〔第３実施形態〕
本第３実施形態では、ＬＳＢ以外のＤＡ変換に寄与する電流を、サブスレッショルド領域で動作するニューロンＭＯＳＦＥＴで生成する場合について説明する。
【００９１】
まず、図７を参照して、本第３実施形態に係る電流駆動型ＤＡコンバータ１０Ｃの構成を説明する。なお、図７における図１と同一の構成要素には図１と同様の符号を付して、その説明を省略する。
【００９２】
同図に示すように、本第３実施形態に係る電流駆動型ＤＡコンバータ１０Ｃは、差動アンプ１９が用いられていない点、ＭＯＳＦＥＴ４、６、８、・・・、１０に代えてニューロンＭＯＳＦＥＴ５３、５４、・・・、５５が用いられている点、及び電流源１８に代えて可変電流源６１が用いられている点が上記第１実施形態に係る電流駆動型ＤＡコンバータ１０と大きく異なる点である。
【００９３】
電流駆動型ＤＡコンバータ１０Ｃにおいて、ＭＯＳＦＥＴ１のソース端子は定電圧源２０の電圧出力端子に接続されており、ドレイン端子は定電流源１７を介して接地されると共に、ＭＯＳＦＥＴ１自身及びＭＯＳＦＥＴ２のゲート端子とニューロンＭＯＳＦＥＴ５３、５４、・・・、５５の各々の入力用ゲート端子に接続されている。
【００９４】
一方、抵抗５６、５７、・・・、５８が直列に接続されて構成された直列回路の抵抗５６側の一端は定電圧源２０及びニューロンＭＯＳＦＥＴ５３の制御用ゲート端子に接続されており、当該直列回路の抵抗５８側の他端は可変電流源６１を介して接地されている。なお、上記直列回路を構成する抵抗の個数は、電流駆動型ＤＡコンバータ１０Ｃが対応しているディジタルコードのビット数からＬＳＢ１ビットに対応する‘１’を減算して得られた数とされている。
【００９５】
また、上記直列回路を構成する抵抗５６〜５８において、抵抗５６の出力側端子はニューロンＭＯＳＦＥＴ５４の制御用ゲート端子に、抵抗５８の出力側端子はニューロンＭＯＳＦＥＴ５５の制御用ゲート端子に、各々接続されている。なお、ニューロンＭＯＳＦＥＴ５３、５４、・・・、５５の各々のソース端子は定電圧源２０の電圧出力端子に、サブストレートは自身のソース端子に、各々接続されている。
【００９６】
本第３実施形態に係る電流駆動型ＤＡコンバータ１０Ｃは、ニューロンＭＯＳＦＥＴ５３〜５５によって変換対象とするディジタルコードのビットに対応した電流を生成することを特徴としている。
【００９７】
ニューロンＭＯＳＦＥＴ５３〜５５の各々の入力用ゲート端子には同電位の電圧が印加され、制御用ゲート端子にはディジタルコードの各ビットに応じた電圧が印加される。各制御用ゲート端子に印加される電圧は、同一の抵抗値を有する抵抗５６〜５８、及び可変電流源６１により生成される。
【００９８】
ニューロンＭＯＳＦＥＴ５３〜５５のフローティングゲートには、入力用ゲート端子と制御用ゲート端子に印加される各々の電圧の線形和により決定される電荷量の電荷が誘起される。そして、個々のフローティングゲート内の電荷量に応じて、個々のニューロンＭＯＳＦＥＴに流れるドレイン電流の電流量が変わる。このことを利用して、個々のニューロンＭＯＳＦＥＴ５３〜５５が、サブスレッショルド領域で動作されるように可変電流源６１に流れる電流及び各抵抗５６〜５８の抵抗値を設定する。
【００９９】
なお、本第３実施形態に係る電流駆動型ＤＡコンバータ１０ＣのＤＡ変換動作に関する作用は、上記第１実施形態に係る電流駆動型ＤＡコンバータ１０と同様であるので、ここでの詳細な説明は省略する。
【０１００】
以上詳細に説明したように、本実施の形態に係る電流駆動型ＤＡコンバータ１０Ｃでは、上記第１実施形態に係る電流駆動型ＤＡコンバータ１０Ａと同様の効果を奏することができると共に、ディジタルコードのＬＳＢを除くビットに対応する電流を流すＭＯＳＦＥＴをニューロンＭＯＳＦＥＴ５３、５４、・・・、５５としたので、当該ニューロンＭＯＳＦＥＴの制御用ゲート端子に印加する電圧を制御することによって当該ニューロンＭＯＳＦＥＴのドレイン電流を独立に制御することができ、この結果としてデバイス製作後にディジタル・アナログ変換精度を調整することができる。
【０１０１】
【発明の効果】
本発明に係るディジタル・アナログ・コンバータによれば、アナログ信号への変換対象とするディジタルコードの最下位ビットに対応する電流を定電流源によって流し、上記ディジタルコードの最下位ビットを除くビットに対応する電圧を抵抗によって発生し、発生した電圧が制御端子に印加される電界効果トランジスタによって上記ディジタルコードの最下位ビットを除くビットに対応する電流を流すと共に、電流源によって上記抵抗との組み合わせにより上記電界効果トランジスタの制御端子に印加される電圧を、当該電界効果トランジスタをサブスレッショルド領域で動作させることができる電圧で、かつ当該電界効果トランジスタが対応するビットに対応する電流を流す電圧とし、更に、上記電界効果トランジスタにより流される電流及び上記定電流源により流される電流に基づいて上記アナログ信号を生成しているので、多ビットのディジタルコードに対応するものとして構成する場合であってもモジュールサイズの大型化を防止することができる、という効果が得られる。
【０１０２】
また、本発明に係る電流源によれば、本発明に係るディジタル・アナログ・コンバータに適用されることによって、当該ディジタル・アナログ・コンバータの抵抗によって発生される電圧の温度変化に起因する変動を抑制することができ、この結果として、アナログ信号の精度を向上させることができる、という効果が得られる。
【０１０３】
更に、本発明にかかる差動アンプによれば、本発明に係るディジタル・アナログ・コンバータに適用されることによって、電圧源を単一化することが可能となり、大型化を防止することができる、という効果が得られる。
【図面の簡単な説明】
【図１】第１実施形態に係る電流駆動型ＤＡコンバータ１０Ａの回路構成を示す回路図である。
【図２】ＭＯＳＦＥＴのドレイン電流Ｉｄｓ−ゲート・ソース間電圧Ｖｇｓ特性の一例を示すグラフである。
【図３】第１実施形態に係る電流駆動型ＤＡコンバータ１０Ａで用いられている差動アンプ１９の構成を示す概略図である。
【図４】第１、第２実施形態に係る電流駆動型ＤＡコンバータにおいて用いられる電流源１８の回路構成例を示す回路図である。
【図５】第２実施形態に係る電流駆動型ＤＡコンバータ１０Ｂの回路構成を示す回路図である。
【図６】第２実施形態に係る電流駆動型ＤＡコンバータ１０Ｂで用いられる差動アンプ４４の構成を示す概略図である。
【図７】第３実施形態に係る電流駆動型ＤＡコンバータ１０Ｃの回路構成を示す回路図である。
【図８】ＭＯＳＦＥＴの閾値電圧の説明に供するグラフである。
【図９】従来技術の説明に供する図であり、従来の電流セルマトリクス型ＤＡコンバータの回路構成例を示す回路図である。
【符号の説明】
１〜１１ ＭＯＳＦＥＴ
１０Ａ、１０Ｂ、１０Ｃ 電流駆動型ＤＡコンバータ
１２〜１６ 抵抗
１７ 定電流源
１８ 電流源
１９ 差動アンプ
２０、２１ 定電圧源
２２ ＭＯＳＦＥＴ
２３ 定電流源
２４ バイポーラトランジスタ
２５ ＭＯＳＦＥＴ
４４ 差動アンプ
４６ ニューロンＭＯＳＦＥＴ
５３〜５５ ニューロンＭＯＳＦＥＴ
５６〜５８ 抵抗
Claims (5)
- 電流駆動型のディジタル・アナログ・コンバータであって、
アナログ信号への変換対象とするディジタルコードの最下位ビットに対応する電流を流す定電流源と、
前記ディジタルコードの最下位ビットを除くビットに対応する電圧を発生するための抵抗と、
前記抵抗により発生された電圧が制御端子に印加されると共に、前記ディジタルコードの最下位ビットを除くビットに対応する電流を流す電界効果トランジスタと、
前記抵抗との組み合わせにより前記電界効果トランジスタの制御端子に印加される電圧を、当該電界効果トランジスタをサブスレッショルド領域で動作させることができる電圧で、かつ当該電界効果トランジスタが対応するビットに対応する電流を流す電圧とするための電流源と、
前記電界効果トランジスタにより流される電流及び前記定電流源により流される電流に基づいて前記アナログ信号を生成する生成手段と、
を備えたディジタル・アナログ・コンバータ。 - 出力段に電界効果トランジスタを備え、かつ当該電界効果トランジスタが飽和領域で動作されると共に、前記定電流源により流される電流に基づいて前記抵抗に前記ディジタルコードの最下位ビットを除くビットに対応する電圧を発生させるための電流を供給する差動アンプ
を更に備えた請求項１記載のディジタル・アナログ・コンバータ。 - 前記差動アンプの出力段に備えられた電界効果トランジスタを、ニューロンＭＯＳ電界効果トランジスタとした
請求項２記載のディジタル・アナログ・コンバータ。 - 前記電流源を、温度が上昇するに従って流れる電流の電流値が減少するものとした
請求項１乃至請求項３の何れか１項記載のディジタル・アナログ・コンバータ。 - 前記ディジタルコードの最下位ビットを除くビットに対応する電流を流す電界効果トランジスタをニューロンＭＯＳ電界効果トランジスタとした
請求項１乃至請求項４の何れか１項記載のディジタル・アナログ・コンバータ。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001387318A JP3958042B2 (ja) | 2001-12-20 | 2001-12-20 | ディジタル・アナログ・コンバータ、電流源及び差動アンプ |
| US10/246,729 US6683549B2 (en) | 2001-12-20 | 2002-09-19 | Digital-to-analog converter |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001387318A JP3958042B2 (ja) | 2001-12-20 | 2001-12-20 | ディジタル・アナログ・コンバータ、電流源及び差動アンプ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003188728A JP2003188728A (ja) | 2003-07-04 |
| JP3958042B2 true JP3958042B2 (ja) | 2007-08-15 |
Family
ID=19188047
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001387318A Expired - Fee Related JP3958042B2 (ja) | 2001-12-20 | 2001-12-20 | ディジタル・アナログ・コンバータ、電流源及び差動アンプ |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6683549B2 (ja) |
| JP (1) | JP3958042B2 (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7161513B2 (en) * | 1999-10-19 | 2007-01-09 | Rambus Inc. | Apparatus and method for improving resolution of a current mode driver |
| US7124221B1 (en) | 1999-10-19 | 2006-10-17 | Rambus Inc. | Low latency multi-level communication interface |
| US8861667B1 (en) | 2002-07-12 | 2014-10-14 | Rambus Inc. | Clock data recovery circuit with equalizer clock calibration |
| JP3647441B2 (ja) * | 2003-04-22 | 2005-05-11 | 沖電気工業株式会社 | 電流セル型デジタル／アナログ変換器 |
| US7019676B2 (en) * | 2003-06-12 | 2006-03-28 | Matsushita Electric Industrial Co, Ltd. | D/A converter |
| US7046182B1 (en) * | 2003-10-01 | 2006-05-16 | Analog Devices, Inc. | DAC having switchable current sources and resistor string |
| JP4537840B2 (ja) * | 2004-12-13 | 2010-09-08 | 株式会社東芝 | 電流源セルおよびそれを用いたｄ／ａコンバータ |
| JP4823765B2 (ja) * | 2006-05-30 | 2011-11-24 | ローム株式会社 | 電流出力型デジタルアナログ変換器ならびにそれを用いた負荷駆動装置および電子機器 |
| US9397688B2 (en) * | 2014-09-10 | 2016-07-19 | Texas Instruments Incorporated | Hybrid digital-to-analog conversion system |
| GB2568108B (en) * | 2017-11-07 | 2021-06-30 | Analog Devices Global | Current steering digital to analog converter |
| US10855297B2 (en) * | 2018-06-27 | 2020-12-01 | Rambus Inc. | Phase rotator non-linearity reduction |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4647906A (en) * | 1985-06-28 | 1987-03-03 | Burr-Brown Corporation | Low cost digital-to-analog converter with high precision feedback resistor and output amplifier |
| US4683458A (en) * | 1986-07-31 | 1987-07-28 | Robert Hallgren | Current-steering digital-to-analog converter for providing bi-directional currents through a load |
-
2001
- 2001-12-20 JP JP2001387318A patent/JP3958042B2/ja not_active Expired - Fee Related
-
2002
- 2002-09-19 US US10/246,729 patent/US6683549B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US6683549B2 (en) | 2004-01-27 |
| JP2003188728A (ja) | 2003-07-04 |
| US20030117305A1 (en) | 2003-06-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5064540B2 (ja) | 電流スイッチ回路及びそれを用いたｄ／ａコンバータ、半導体集積回路及び通信機器 | |
| US7486129B2 (en) | Low power voltage reference | |
| JP4960216B2 (ja) | Ｄ／ａ変換回路 | |
| US9077376B2 (en) | Multiple string digital to analog converter comprising a control circuit | |
| JP3958042B2 (ja) | ディジタル・アナログ・コンバータ、電流源及び差動アンプ | |
| JP3967774B2 (ja) | Ｒ／２ｒディジタル―アナログ変換器のための改良されたスイッチ・アーキテクチャ | |
| JPH0810832B2 (ja) | デイジタル―アナログ変換器 | |
| US20080024340A1 (en) | Current driven D/A converter and its bias circuit | |
| JP6725498B2 (ja) | ハイブリッドデジタル−アナログ変換システム | |
| US6008632A (en) | Constant-current power supply circuit and digital/analog converter using the same | |
| JPH09106316A (ja) | 基準電流発生回路 | |
| US6542098B1 (en) | Low-output capacitance, current mode digital-to-analog converter | |
| US20200089265A1 (en) | Multi-bit digitally controlled accurate current source circuit | |
| US7528759B2 (en) | Pipelined analog-to-digital converter | |
| Rahman et al. | A self-calibrated cryogenic current cell for 4.2 K current steering D/A converters | |
| KR100945873B1 (ko) | 디지털-아날로그 변환기에서의 전류 셀 회로 | |
| US11362668B1 (en) | Leakage compensation for analog decoded thermometric digital-to-analog converter (DAC) | |
| WO2017144605A1 (en) | Digital-to-analog converter and method for digital-to-analog conversion | |
| JP2006173721A (ja) | 電流源セルおよびそれを用いたｄ／ａコンバータ | |
| JPH11239059A (ja) | ディジタル・アナログ変換器 | |
| Zeng et al. | Output impedance linearization technique for current-steering DACs | |
| KR101096088B1 (ko) | 저항열을 이용한 디지털-아날로그 변환기 | |
| Reaz et al. | Design of a low-power 10-Bit DAC in 130 nm CMOS technology | |
| CN111193512A (zh) | 一种数模转换电路 | |
| US5631650A (en) | Sample/hold free most significant bit comparator using bisection comparators |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040830 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061016 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061031 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061227 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070508 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070509 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100518 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110518 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110518 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120518 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |