JP2003188728A

JP2003188728A - ディジタル・アナログ・コンバータ、電流源及び差動アンプ

Info

Publication number: JP2003188728A
Application number: JP2001387318A
Authority: JP
Inventors: Yukihisa Kinugasa; 幸久絹笠
Original assignee: Oki Electric Industry Co Ltd
Current assignee: Oki Electric Industry Co Ltd
Priority date: 2001-12-20
Filing date: 2001-12-20
Publication date: 2003-07-04
Anticipated expiration: 2021-12-20
Also published as: US6683549B2; US20030117305A1; JP3958042B2

Abstract

(57)【要約】【課題】モジュールサイズの大型化を防止することが
できるディジタル・アナログ・コンバータと、これに好
適に用いることができる電流源及び差動アンプとを得
る。【解決手段】変換対象とするディジタルコードのＬＳ
Ｂに対応する電流を定電流源１７によって流し、上記デ
ィジタルコードのＬＳＢを除くビットに対応する電圧を
抵抗１２〜１５によって発生し、発生した電圧がゲート
端子に印加されるＭＯＳＦＥＴ４、６、８、・・・、１
０によって上記ディジタルコードのＬＳＢを除くビット
に対応する電流を流すと共に、電流源１８によって抵抗
１２〜１５との組み合わせにより上記ＭＯＳＦＥＴのゲ
ート端子に印加される電圧を、当該ＭＯＳＦＥＴをサブ
スレッショルド領域で動作させることができる電圧で、
かつ当該ＭＯＳＦＥＴが対応するビットに対応する電流
を流すことができる電圧とする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ディジタル・アナ
ログ・コンバータ、電流源及び差動アンプに係り、より
詳しくは、電流駆動型のディジタル・アナログ・コンバ
ータ及び当該ディジタル・アナログ・コンバータに好適
に用いることができる電流源及び差動アンプに関する。

【０００２】

【従来の技術】従来より、代表的な電流駆動型のディジ
タル・アナログ・コンバータ（以下、「ＤＡコンバー
タ」ともいう。）として、電流セルマトリクス型ＤＡコ
ンバータがある。なお、電流セルマトリクス型ＤＡコン
バータについては、David Johns著書“ANALOG INTEGRAT
ED CIRCUIT DESIGN”p477〜p478に詳述されているの
で、ここでの詳細な説明は省略する。

【０００３】図９には、電流セルマトリクス型ＤＡコン
バータの回路構成例が示されている。このＤＡコンバー
タは、同図左側に示される回路構成の電流セル（ディジ
タルコード１ビット（bit）に対応する部分。）が同図
右側に示されるようにマトリクス状に配置されて構成さ
れている。

【０００４】電流セルマトリクス型ＤＡコンバータは、
ディジタルコードと電流量を対応させたＤＡコンバータ
であって、ＤＡコンバータを構成するＭＯＳＦＥＴ（Me
talOxide Semiconductor Field-Effect Transistor）の
素子間のバラツキに対して、出力電流のバラツキが小さ
いことが特長とされている。よって、このＤＡコンバー
タは、高い変換精度を有するＤＡコンバータとして広く
認知されている。

【０００５】

【発明が解決しようとする課題】しかしながら、上記の
ような電流セルマトリクス型ＤＡコンバータでは、対応
するディジタルコードのビット数が増加するに従って当
該ＤＡコンバータを構成する電流セルの数が指数関数的
に増大するので、当該ＤＡコンバータを多ビット構成の
ディジタルコードに対応するものとして構成する場合に
はモジュールサイズが大きくなってしまう、という問題
点があった。ＤＡコンバータを半導体集積回路として１
チップ構成する場合、当該チップ内におけるＤＡコンバ
ータの占有面積には制限があることから、この問題点は
深刻である。

【０００６】本発明は上記問題点を解消するためになさ
れたものであり、多ビットのディジタルコードに対応す
るものとして構成する場合であってもモジュールサイズ
の大型化を防止することができるディジタル・アナログ
・コンバータと、これに好適に用いることができる電流
源及び差動アンプとを提供することを目的とする。

【０００７】

【課題を解決するための手段】上記目的を達成するため
に、請求項１記載のディジタル・アナログ・コンバータ
は、電流駆動型のディジタル・アナログ・コンバータで
あって、アナログ信号への変換対象とするディジタルコ
ードの最下位ビットに対応する電流を流す定電流源と、
前記ディジタルコードの最下位ビットを除くビットに対
応する電圧を発生するための抵抗と、前記抵抗により発
生された電圧が制御端子に印加されると共に、前記ディ
ジタルコードの最下位ビットを除くビットに対応する電
流を流す電界効果トランジスタと、前記抵抗との組み合
わせにより前記電界効果トランジスタの制御端子に印加
される電圧を、当該電界効果トランジスタをサブスレッ
ショルド領域で動作させることができる電圧で、かつ当
該電界効果トランジスタが対応するビットに対応する電
流を流す電圧とするための電流源と、前記電界効果トラ
ンジスタにより流される電流及び前記定電流源により流
される電流に基づいて前記アナログ信号を生成する生成
手段と、を備えている。

【０００８】請求項１に記載のディジタル・アナログ・
コンバータによれば、アナログ信号への変換対象とする
ディジタルコードの最下位ビット（ＬＳＢ（Least Sign
ificant Bit））に対応する電流が定電流源によって流
され、上記ディジタルコードの最下位ビットを除くビッ
トに対応する電圧が抵抗によって発生され、上記抵抗に
より発生された電圧が制御端子に印加される電界効果ト
ランジスタによって上記ディジタルコードの最下位ビッ
トを除くビットに対応する電流が流される。

【０００９】ここで、上記最下位ビットを除くビットの
ビット数は１ビットに限らず、複数ビットとすることが
できる。この場合、本発明の抵抗は、当該複数ビットに
各々対応する異なる大きさの電圧を発生する必要があ
り、本発明の電界効果トランジスタも当該複数ビットに
各々対応する異なる大きさの電流を流す必要がある。従
って、本発明の抵抗及び電界効果トランジスタは当該複
数ビットのビット数だけ必要とされ、各電界効果トラン
ジスタの制御端子には、各々異なる抵抗によって発生さ
れた異なる大きさの電圧の何れかが印加されることにな
る。

【００１０】なお、上記電界効果トランジスタには、Ｍ
ＯＳＦＥＴ、ＨＥＭＴ（High Electron Mobility Trans
istor、高電子移動度トランジスタ）等が含まれる。ま
た、上記制御端子は電界効果トランジスタのゲート端子
に相当する。

【００１１】ここで、請求項１記載の発明では、電流源
により、上記抵抗との組み合わせによって上記電界効果
トランジスタの制御端子に印加される電圧が、当該電界
効果トランジスタをサブスレッショルド領域（Sub-thre
shold region）で動作させることができる電圧で、かつ
当該電界効果トランジスタが対応するビットに対応する
電流を流す電圧とされ、生成手段により、上記電界効果
トランジスタにより流される電流及び上記定電流源によ
り流される電流に基づいて上記アナログ信号が生成され
る。

【００１２】なお、本発明の生成手段としては、例え
ば、上記ディジタルコードのＬＳＢ以外のビットについ
てはハイレベルとなっているビットに対応する電界効果
トランジスタによって流される電流のみを有効とし、Ｌ
ＳＢについてはハイレベルとなっている場合のみに定電
流源によって流される電流を有効として、有効とした電
流の合計電流値となるようにアナログ信号を生成する形
態を適用することができる。このとき、電流を有効とす
るか否かの制御は、本発明の電界効果トランジスタによ
って流される電流を流すか否かを切り替えるスイッチン
グ素子（電界効果トランジスタ等）を用いて、電流を有
効とする場合のみ当該電流を流すようにスイッチング素
子を制御する形態や、ＣＰＵ（中央演算処理装置）によ
りディジタルコードの状態に応じて有効とする電流を判
断する形態等が適用できる。

【００１３】すなわち、本発明では、ディジタルコード
は１ビット桁がずれる毎に２のべき乗（累乗）だけ重み
値が変化する点と、電界効果トランジスタのサブスレッ
ショルド領域は、図２に示されるように、ゲート・ソー
ス間電圧の線形変化に対してドレイン電流の対数が線形
変化する領域である点と、に着目し、本発明の電界効果
トランジスタの制御端子（ゲート端子）に印加する電圧
の電圧値を、当該電界効果トランジスタをサブスレッシ
ョルド領域で動作させることができる値で、かつ当該電
界効果トランジスタが対応するビットに対応する電流を
流すことができる値とすることにより、ディジタルコー
ドのＬＳＢ以外の各ビットに対応する電流値の電流を、
各々１つの電界効果トランジスタ及び１つの抵抗により
得ることができるようにしている。なお、本発明では、
ディジタルコードのＬＳＢに対応する電流は定電流源に
よって流されるので、当該電流は常時安定したものとさ
れる。

【００１４】従って、ディジタル・アナログ・コンバー
タを多ビットのディジタルコードに対応するものとして
構成する場合であっても、ディジタル−アナログ変換に
寄与する部分の電界効果トランジスタの数をディジタル
コードのビット数に対応する数とすることができ、前述
の電流セルマトリクス型ＤＡコンバータに比較して、モ
ジュールサイズの大型化を防止することができる。

【００１５】このように請求項１に記載のディジタル・
アナログ・コンバータによれば、アナログ信号への変換
対象とするディジタルコードの最下位ビットに対応する
電流を定電流源によって流し、上記ディジタルコードの
最下位ビットを除くビットに対応する電圧を抵抗によっ
て発生し、発生した電圧が制御端子に印加される電界効
果トランジスタによって上記ディジタルコードの最下位
ビットを除くビットに対応する電流を流すと共に、電流
源によって上記抵抗との組み合わせにより上記電界効果
トランジスタの制御端子に印加される電圧を、当該電界
効果トランジスタをサブスレッショルド領域で動作させ
ることができる電圧で、かつ当該電界効果トランジスタ
が対応するビットに対応する電流を流す電圧とし、更
に、上記電界効果トランジスタにより流される電流及び
上記定電流源により流される電流に基づいて上記アナロ
グ信号を生成しているので、多ビットのディジタルコー
ドに対応するものとして構成する場合であってもモジュ
ールサイズの大型化を防止することができる。

【００１６】本発明に係るディジタル・アナログ・コン
バータによるモジュールサイズの大型化の防止効果は、
変換されるべきディジタルコードの桁数が大きいほど顕
著である。

【００１７】例えば、ｎ桁のディジタルコードを前述の
電流セルマトリクス型ＤＡコンバータで変換する場合、
２ⁿ個の電流セルが必要であるのに対して、本発明のデ
ィジタル・アナログ・コンバータでは、ｎ個の電流セル
でまかなうことができる。よって、１０ビットのディジ
タルコードをディジタル・アナログ変換する場合、本発
明のディジタル・アナログ・コンバータは、電流セルマ
トリクス型ＤＡコンバータに比べて、概算で１／１００
の面積に抑えることができる。

【００１８】一方、請求項２記載のディジタル・アナロ
グ・コンバータは、請求項１記載の発明において、出力
段に電界効果トランジスタを備え、かつ当該電界効果ト
ランジスタが飽和領域で動作されると共に、前記定電流
源により流される電流に基づいて前記抵抗に前記ディジ
タルコードの最下位ビットを除くビットに対応する電圧
を発生させるための電流を供給する差動アンプを更に備
えたものである。

【００１９】請求項２に記載のディジタル・アナログ・
コンバータによれば、請求項１に記載の発明において、
出力段に電界効果トランジスタを備えた差動アンプによ
り、上記定電流源により流される電流に基づいて上記抵
抗に上記ディジタルコードの最下位ビットを除くビット
に対応する電圧を発生させるための電流が供給される。

【００２０】ここで、本発明に係る差動アンプでは、出
力段に備えられた電界効果トランジスタが飽和領域で動
作される。

【００２１】すなわち、本発明では、上記抵抗に対して
上記ディジタルコードのＬＳＢを除くビットに対応する
電圧を発生させるための電流を、出力段に備えられた電
界効果トランジスタが飽和領域で動作される差動アンプ
により供給しており、これによって温度変化や湿度変化
等の環境変化等に起因する当該電流の変動を抑制するよ
うにし、この結果として最終的に得られるアナログ信号
の精度を向上するようにしている。

【００２２】このように請求項２に記載のディジタル・
アナログ・コンバータによれば、請求項１記載の発明と
同様の効果を奏することができると共に、出力段に飽和
領域で動作される電界効果トランジスタを備えた差動ア
ンプにより、本発明の定電流源により流される電流に基
づいて本発明の抵抗にディジタルコードの最下位ビット
を除くビットに対応する電圧を発生させるための電流を
供給しているので、アナログ信号の精度を向上させるこ
とができる。

【００２３】ところで、請求項２に記載の発明では、差
動アンプの出力段に備えられた電界効果トランジスタは
飽和領域で動作させ、最下位ビットを除くビットに対応
する電流を流す電界効果トランジスタはサブスレッショ
ルド領域で動作させるため、これらの電界効果トランジ
スタ毎に異なる電圧源が必要となる。しかしながら、複
数の電圧源を用いることは、ノイズ源の増加及びモジュ
ールサイズの大型化を招くので不利である。

【００２４】そこで、請求項３記載のディジタル・アナ
ログ・コンバータは、請求項２記載の発明において、前
記差動アンプの出力段に備えられた電界効果トランジス
タを、ニューロンＭＯＳ電界効果トランジスタとしたも
のである。

【００２５】ニューロンＭＯＳ電界効果トランジスタ
（以下、「ニューロンＭＯＳＦＥＴ」ともいう。）は、
１９８９年に、柴田直教授（現東京大学）により発明
された機能素子である。ニューロンＭＯＳＦＥＴの詳細
については、文献「岩田あつし監修ＣＭＯＳアナログ
回路設計技術」の２５１頁〜２６８頁に詳述されている
ので詳細な説明は省略するが、図６に示すように、この
電界効果トランジスタは入力用ゲート端子と制御用ゲー
ト端子を有しており、制御用ゲート端子の電位に応じて
電界効果トランジスタの閾値電圧のみを制御可能とする
ものである。なお、ここでいう閾値電圧は、一例として
図８に示すように、ドレイン電流が流れ出すゲート・ソ
ース間電圧の外挿値である。

【００２６】従来のＭＯＳＦＥＴにおける閾値電圧は、
プロセス条件によって一意的に決定されるものであっ
た。これに対し、ニューロンＭＯＳＦＥＴでは、制御用
ゲート端子の電位を制御することで闘値電圧のみが制御
できる。

【００２７】本発明では、差動アンプの出力段にニュー
ロンＭＯＳＦＥＴを備えることにより、ニューロンＭＯ
ＳＦＥＴの制御用ゲート端子に印加する電圧を制御する
ことで閾値電圧を加減し、これによってソース電圧が低
い場合であってもニューロンＭＯＳＦＥＴを飽和領域で
動作させることを可能としている。これにより、差動ア
ンプの出力段に備えられたニューロンＭＯＳＦＥＴのた
めの電圧源と、最下位ビットを除くビットに対応する電
流を流す電界効果トランジスタのための電圧源とを共通
化することができる。

【００２８】このように請求項３に記載のディジタル・
アナログ・コンバータによれば、請求項１記載の発明と
同様の効果を奏することができると共に、差動アンプの
出力段にニューロンＭＯＳ電界効果トランジスタを備え
ているので、電圧源を単一化することが可能となり、大
型化を防止することができる。

【００２９】ところで、動作時の温度が高くなるほど抵
抗の抵抗値は低くなり、抵抗に流れる電流の電流値が大
きくなることが知られている。しかしながら、本発明に
係る抵抗の当該電流値が温度に応じて変化することは、
生成されるアナログ信号の精度を劣化させるので不利で
ある。

【００３０】そこで、請求項４記載のディジタル・アナ
ログ・コンバータは、請求項１乃至請求項３の何れか１
項記載の発明において、前記電流源を、温度が上昇する
に従って流れる電流の電流値が減少するものとしたもの
である。

【００３１】すなわち、本発明では、温度の変化に応じ
て本発明の抵抗を流れる電流の電流値が変化した場合、
電流源によって流される電流の電流値が上記抵抗とは逆
方向に変化されるようにしており、これによって本発明
の抵抗によって発生される電圧の温度変化に起因する変
動を抑制することができる。

【００３２】このように請求項４に記載のディジタル・
アナログ・コンバータによれば、請求項１乃至請求項３
の何れか１項記載の発明と同様の効果を奏することがで
きると共に、本発明の電流源を、温度が上昇するに従っ
て流れる電流の電流値が減少するものとしたので、本発
明の抵抗によって発生される電圧の温度変化に起因する
変動を抑制することができ、この結果として、アナログ
信号の精度を向上させることができる。

【００３３】更に、請求項５記載のディジタル・アナロ
グ・コンバータは、請求項１乃至請求項４の何れか１項
記載の発明において、前記ディジタルコードの最下位ビ
ットを除くビットに対応する電流を流す電界効果トラン
ジスタをニューロンＭＯＳ電界効果トランジスタとした
ものである。

【００３４】従って、請求項５に記載のディジタル・ア
ナログ・コンバータによれば、請求項１乃至請求項４の
何れか１項記載の発明と同様の効果を奏することができ
ると共に、ディジタルコードの最下位ビットを除くビッ
トに対応する電流を流す電界効果トランジスタをニュー
ロンＭＯＳ電界効果トランジスタとしたので、当該ニュ
ーロンＭＯＳ電界効果トランジスタの制御用ゲート端子
に印加する電圧を制御することによって当該ニューロン
ＭＯＳ電界効果トランジスタのドレイン電流を独立に制
御することができ、この結果としてデバイス製作後にデ
ィジタル・アナログ変換精度を調整することができる。

【００３５】なお、請求項６に記載の電流源、及び請求
項７に記載の差動アンプは、各々本発明に係るディジタ
ル・アナログ・コンバータに用いられるものであり、各
々請求項４の発明における電流源、及び請求項３の発明
における差動アンプに相当するものである。

【００３６】従って、請求項６に記載の電流源によれ
ば、本発明に係るディジタル・アナログ・コンバータに
適用されることによって、当該ディジタル・アナログ・
コンバータの抵抗によって発生される電圧の温度変化に
起因する変動を抑制することができ、この結果として、
アナログ信号の精度を向上させることができる、という
効果を奏することができ、請求項７に記載の差動アンプ
によれば、本発明に係るディジタル・アナログ・コンバ
ータに適用されることによって、電圧源を単一化するこ
とが可能となり、大型化を防止することができる、とい
う効果を奏することができる。

【００３７】

【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照しつつ詳細に説明する。なお、ここでは、
本発明のディジタル・アナログ・コンバータを、ＭＯＳ
ＦＥＴを用いて構成した場合の形態例について説明す
る。すなわち、ここでは、対応するディジタルコードの
ビット数に等しい個数のＭＯＳＦＥＴで、ディジタル−
アナログ変換（以下、「ＤＡ変換」という。）に寄与す
る部分の回路モジュールを構成して電流駆動型ＤＡコン
バータを構成した場合について説明する。

【００３８】〔第１実施形態〕図１には、本第１実施形
態に係る電流駆動型ＤＡコンバータ１０Ａの回路構成が
示されている。同図に示すように、本第１実施形態に係
る電流駆動型ＤＡコンバータ１０Ａは、対応するディジ
タルコードのビット数に応じた個数とされたＭＯＳＦＥ
Ｔ１、２、・・・、１１及び抵抗１２、１３、・・・、
１６と、１つの差動アンプ１９と、１つの定電流源１７
と、１つの電流源１８と、所定の電圧Ｖｄｄｌ及び電圧
Ｖｄｄｌより高い電圧である電圧Ｖｄｄｈを各々出力す
る２つの定電圧源２０及び２１と、を含んで構成されて
いる。なお、ＭＯＳＦＥＴ１、２、４、６、８、１０は
Ｐチャネル型のＭＯＳＦＥＴであり、ＭＯＳＦＥＴ３、
５、７、９、１１はＮチャネル型のＭＯＳＦＥＴであ
る。

【００３９】同図に示すように、ＭＯＳＦＥＴ１のソー
ス端子は定電圧源２０の電圧出力端子に接続されてお
り、ドレイン端子は定電流源１７を介して接地されると
共に、ＭＯＳＦＥＴ１自身及びＭＯＳＦＥＴ２のゲート
端子と差動アンプ１９の非反転入力端子とに接続されて
いる。

【００４０】また、ＭＯＳＦＥＴ２のソース端子は定電
圧源２０の電圧出力端子に接続されており、ドレイン端
子はＭＯＳＦＥＴ３のソース端子に接続されている。更
に、ＭＯＳＦＥＴ３のゲート端子は、変換対象とするデ
ィジタルコードのＬＳＢ１ビットの信号が入力される端
子ｂ₀に接続されており、ドレイン端子は抵抗１６を介
して接地されると共に、電流駆動型ＤＡコンバータ１０
Ａの出力端子に接続されている。

【００４１】なお、ＭＯＳＦＥＴ１及びＭＯＳＦＥＴ２
のサブストレートは各々自身のソース端子に接続されて
おり、ＭＯＳＦＥＴ３のサブストレートは接地されてい
る。

【００４２】一方、差動アンプ１９の反転入力端子は自
身の出力端子に接続されており、電源端子は定電圧源２
１の電圧出力端子に接続されている。また、差動アンプ
１９の出力端子は、抵抗１２、１３、１４、・・・、１
５が直列に接続されて構成された直列回路の抵抗１２側
の一端に接続されており、当該直列回路の抵抗１５側の
他端は電流源１８を介して接地されている。なお、上記
直列回路を構成する抵抗の個数は、電流駆動型ＤＡコン
バータ１０Ａが対応しているディジタルコードのビット
数からＬＳＢ１ビットに対応する‘１’を減算して得ら
れた数とされている。

【００４３】また、上記直列回路を構成する抵抗１２〜
１５において、抵抗１２の出力側端子はＭＯＳＦＥＴ４
のゲート端子に、抵抗１３の出力側端子はＭＯＳＦＥＴ
６のゲート端子に、抵抗１４の出力側端子はＭＯＳＦＥ
Ｔ８のゲート端子に、抵抗１５の出力側端子はＭＯＳＦ
ＥＴ１０のゲート端子に、各々接続されている。なお、
ＭＯＳＦＥＴ４、６、８、１０の各々のソース端子は定
電圧源２０の電圧出力端子に、サブストレートは自身の
ソース端子に、各々接続されている。

【００４４】一方、ＭＯＳＦＥＴ４のドレイン端子はＭ
ＯＳＦＥＴ５のソース端子に、ＭＯＳＦＥＴ６のドレイ
ン端子はＭＯＳＦＥＴ７のソース端子に、ＭＯＳＦＥＴ
８のドレイン端子はＭＯＳＦＥＴ９のソース端子に、Ｍ
ＯＳＦＥＴ１０のドレイン端子はＭＯＳＦＥＴ１１のソ
ース端子に、各々接続されており、ＭＯＳＦＥＴ５、
７、９、１１の各々のドレイン端子は電流駆動型ＤＡコ
ンバータ１０Ａの出力端子に接続されている。なお、Ｍ
ＯＳＦＥＴ５、７、９、１１の各々のサブストレートは
接地されている。

【００４５】更に、ＭＯＳＦＥＴ５のゲート端子は変換
対象とするディジタルコードのＬＳＢから２ビット目の
信号が入力される端子ｂ₁に、ＭＯＳＦＥＴ７のゲート
端子は上記ディジタルコードのＬＳＢから３ビット目の
信号が入力される端子ｂ₂に、ＭＯＳＦＥＴ９のゲート
端子は上記ディジタルコードのＬＳＢから４ビット目の
信号が入力される端子ｂ₃に、ＭＯＳＦＥＴ１１のゲー
ト端子は上記ディジタルコードのＭＳＢ（Most Signifi
cant Bit）の信号が入力される端子ｂ_m（ｍは、変換対
象とするディジタルコードのビット数から‘１’を減算
して得られた値。）に、各々接続されている。

【００４６】なお、抵抗１４と抵抗１５との間には、電
流駆動型ＤＡコンバータ１０Ａが対応するディジタルコ
ードのビット数によって決定される個数の抵抗が直列接
続されているので、これらの各抵抗の出力側端子にも、
上述と同様にＰチャネル型ＭＯＳＦＥＴ及びＮチャネル
型ＭＯＳＦＥＴにより構成される直列回路の一端が接続
されており、当該直列回路の各々の他端が電流駆動型Ｄ
Ａコンバータ１０Ａの出力端子に接続されており、更に
各Ｎチャネル型ＭＯＳＦＥＴのゲート端子は、上記ディ
ジタルコードのＬＳＢから５ビット目以降の信号が入力
される端子ｂ₄、ｂ₅、・・・、ｂ_m-1（図示省略）に各
々接続されている。

【００４７】電流駆動型ＤＡコンバータ１０ＡのＬＳＢ
に対応する電流の大きさは定電流源１７によって決定さ
れる。定電流源１７に流れる電流を、本実施の形態に係
る電流駆動型ＤＡコンバータ１０Ａでは、図２に示され
るＭＯＳＦＥＴのドレイン電流Ｉｄｓ−ゲート・ソース
間電圧Ｖｇｓ特性（以下、単に「Ｉｄｓ−Ｖｇｓ特性」
という。）の電流Ｉ₁とする。電流Ｉ₁は、Ｉｄｓ−Ｖｇ
ｓ特性のサブスレッショルド領域の電流である。

【００４８】上記サブスレッショルド領域では、ドレイ
ン電流Ｉｄｓとゲート・ソース間電圧Ｖｇｓの間には、
次の（１）式の関係が成り立つ。

【００４９】

【数１】

【００５０】ここで、Ｗ：ＭＯＳＦＥＴのゲート幅Ｌ：ＭＯＳＦＥＴのゲート長Ｉｄｓ０：逆方向飽和電流Ｃｏｘ：ゲート酸化膜の容量Ｃｄｅｐｌ：空亡層容量ｋ：ボルツマン定数（≒１．３８×１０^-23（Ｊ／
Ｋ））Ｔ：絶対温度ｑ：電子１個の電荷量（≒１．６０２×１０
^-19（Ｃ））である。

【００５１】（１）式から、定電流源１７に電流Ｉ₁が
流れているとき、ＭＯＳＦＥＴ１のゲート・ソース間電
圧Ｖｇｓ１は次の（２）式で示される。

【００５２】

【数２】

【００５３】ゲート・ソース間電圧Ｖｇｓ１は、差動ア
ンプ１９の非反転入力端子に入力されて、反転入力端子
が差動アンプ１９の出力端子に結線される。よって、差
動アンプ１９の出力端子の電位はゲート・ソース間電圧
Ｖｇｓ１となる。

【００５４】一方、電流駆動型ＤＡコンバータ１０Ａで
適用する差動アンプ１９には、図３に示すように、出力
段にＰチャネル型のＭＯＳＦＥＴ２２が設けられてい
る。ここで、本実施の形態では、抵抗１２、１３、１
４、・・・、１５に供給する電流を安定化するために、
ＭＯＳＦＥＴ２２を飽和領域で動作させる。このため、
ＭＯＳＦＥＴ２２のソース端子電圧をＭＯＳＦＥＴ１の
ソース端子電圧より高電位とする必要がある。よって、
差動アンプ１９の電源としてＭＯＳＦＥＴ１のソース端
子電圧（電圧Ｖｄｄｌ）より高い電圧Ｖｄｄｈを出力す
る定電圧源２１を用いている。

【００５５】また、ＭＯＳＦＥＴ３がオンすれば、電流
Ｉ₁がＭＯＳＦＥＴ２及びＭＯＳＦＥＴ３に流れる。そ
して、Ｎチャネル型のＭＯＳＦＥＴ５、７、９、・・
・、１１に、各々２Ｉ₁、２²Ｉ₁、２³Ｉ₁、・・・、２^m
Ｉ₁の電流が流れるようにするために、Ｐチャネル型の
ＭＯＳＦＥＴ４、６、８、１０の各々のゲート・ソース
間電圧Ｖｇｓを、次の（３）式〜（６）式で示されるゲ
ート・ソース間電圧Ｖｇｓ４、Ｖｇｓ６、Ｖｇｓ８、Ｖ
ｇｓ１０のように各々設定する。

【００５６】

【数３】

【００５７】

【数４】

【００５８】

【数５】

【００５９】

【数６】

【００６０】以上から、ＤＡ変換されるべきディジタル
コードにおいて、各ビットに対応するＰチャネル型のＭ
ＯＳＦＥＴのゲート・ソース間電圧Ｖｇｓは、ディジタ
ルコードが１桁（１ビット）変わるごとに、（ｎｋＴ／
ｑ）×Ｌｎ２≒２７ｍＶ（Ｔ＝３００Ｋと仮定）の電位
が変化することになる。

【００６１】よって、ディジタルコードの各ビットに対
応する端子ｂ₀、ｂ₁、ｂ₂、ｂ₃、・・・、ｂ_mの状態に
応じて、電流駆動型ＤＡコンバータ１０Ａの出力端子か
ら出力される電圧Ｖoutは、抵抗１６の抵抗値をＲａと
したとき、次の（７）式で示されるものとなる。

【００６２】

【数７】

【００６３】なお、（７）式におけるｂ₀、ｂ₁、ｂ₂、
・・・、ｂ_mは、各々対応する端子に入力されるディジ
タルコードの値を表わしている。

【００６４】次に、（ｎｋＴ／ｑ）×Ｌｎ２≒２７ｍＶ
（Ｔ＝３００Ｋと仮定）の電位を、個々の抵抗１２、１
３、１４、・・・、１５と電流源１８により生成できる
ことを示す。抵抗１２、１３、１４、・・・、１５の各
々の抵抗値を全て等しい値Ｒ（Ｔ）とし、かつ電流源１
８に流れる電流をＩ₂（Ｔ）としたとき、抵抗値Ｒ
（Ｔ）及び電流Ｉ₂（Ｔ）には次の（８）式の関係式が
成り立つ。

【００６５】

【数８】

【００６６】ここで、抵抗値Ｒ（Ｔ）及び電流Ｉ
₂（Ｔ）は、抵抗値Ｒ及び電流Ｉ₂が絶対温度Ｔの関数で
あることを示している。

【００６７】一般的に、金属の抵抗の温度依存性は、Ｒ
（Ｔ）＝ρ₀＋ρＴ（ρ＞０）と表せるから、電流源１
８に流れる電流Ｉ₂（Ｔ）は、（８）式から次の（９）
式のように書き換えられる。

【００６８】

【数９】

【００６９】ここで、ρ₀は当該金属の絶対零度におけ
る抵抗率（外挿値）を、ρは当該金属の抵抗率を、各々
表わす。

【００７０】（９）式で示されるような温度依存性を有
する電流源を用いることにより、（ｎｋＴ／ｑ）×Ｌｎ
２≒２７ｍＶ（Ｔ＝３００Ｋと仮定）の電位を、個々の
抵抗１２、１３、１４、・・・、１５と電流源１８によ
り生成することができる。

【００７１】（９）式は、Ｔ＝ρ₀／ρ（アルミニウム
の場合、−２１４℃（５９Ｋ）に相当）を漸近線とする
温度Ｔの分数関数である。回路を実際に使用する温度領
域（−５０℃＜Ｔ＜１３０℃）においては、温度Ｔの上
昇に対して、電流Ｉ₂は単調に減少する。温度の上昇に
対して減少する物理量で知られているものとして、ダイ
オードの端子間電圧がある。

【００７２】図４には、電流源１８の回路例が示されて
いる。同図に示すように、この回路では、定電流源２３
とバイポーラトランジスタ２４のコレクタ端子を結線
し、バイポーラトランジスタ２４のベース端子をＮチャ
ネル型のＭＯＳＦＥＴ２５のゲート端子に結線して、バ
イポーラトランジスタ２４のベース・エミッタ間電圧Ｖ
ｂｅをＭＯＳＦＥＴ２５のゲート端子に印加する。な
お、定電流源２３は従来から一般に広く用いられている
温度依存性のない定電流源である。

【００７３】ＭＯＳＦＥＴ２５を飽和領域で動作させれ
ば、ＭＯＳＦＥＴ２５のドレイン電流Ｉｄｓ（図１にお
ける電流Ｉ₂に相当。）は、ゲート・ソース間電圧Ｖｇ
ｓ（バイポーラトランジスタ２４のベース・エミッタ間
電圧Ｖｂｅに相当。）で制御される。この結果、温度上
昇に対して、ＭＯＳＦＥＴ２５のドレイン電流Ｉｄｓを
減少させることができる。

【００７４】定電流源１７が本発明の定電流源に、電流
源１８が本発明の電流源に、抵抗１２〜１５が本発明の
抵抗に、ＭＯＳＦＥＴ４、６、８、・・・、１０が本発
明の電界効果トランジスタに、ＭＯＳＦＥＴ３、５、
７、９、・・・、１１及び抵抗１６が本発明の生成手段
に、各々相当する。

【００７５】次に、本実施の形態に係る電流駆動型ＤＡ
コンバータ１０Ａの作用を説明する。なお、ここでは、
定電流源１７により、電流Ｉ₁がＩｄｓ−Ｖｇｓ特性の
サブスレッショルド領域の電流値となるように設定され
ていると共に、電流源１８により、ＭＯＳＦＥＴ４、
６、８、１０の各々のゲート・ソース間電圧Ｖｇｓを、
各々上記（３）式〜（６）式で示されるゲート・ソース
間電圧Ｖｇｓ４、Ｖｇｓ６、Ｖｇｓ８、Ｖｇｓ１０とす
るように設定されていることを前提に説明する。

【００７６】まず、端子ｂ₀、ｂ₁、ｂ₂、・・・、ｂ_mに
対してアナログ信号への変換対象とするディジタルコー
ドをビット毎に入力する。

【００７７】すると、端子ｂ₀に入力されたディジタル
コードがハイレベルである場合のみＭＯＳＦＥＴ３がオ
ン状態となって電流Ｉ₁が流れる。また、端子ｂ１〜ｂ
ｍの各々については、入力されたディジタルコードがハ
イレベルである場合のみ、当該端子にゲート端子が接続
されたＭＯＳＦＥＴに、対応するビットに対応する大き
さの電流（例えば、ＭＯＳＦＥＴ５では電流値２×Ｉ₁
の電流、ＭＯＳＦＥＴ７では電流値２²×Ｉ₁の電流）が
流れる。

【００７８】従って、抵抗１６には、変換対象とするデ
ィジタルコードにおいてハイレベルとなっているビット
に対応する全ての電流が流入し、電流駆動型ＤＡコンバ
ータ１０Ａの出力端子の電圧Ｖｏｕｔは（７）式によっ
て示されるものとなり、入力されたディジタルコードに
よって示される値に応じた大きさとなる。

【００７９】以上詳細に説明したように、本実施の形態
に係る電流駆動型ＤＡコンバータ１０Ａでは、アナログ
信号への変換対象とするディジタルコードのＬＳＢに対
応する電流を定電流源１７によって流し、上記ディジタ
ルコードのＬＳＢを除くビットに対応する電圧を抵抗１
２、１３、１４、・・・、１５によって発生し、発生し
た電圧がゲート端子に印加されるＭＯＳＦＥＴ４、６、
８、・・・、１０によって上記ディジタルコードのＬＳ
Ｂを除くビットに対応する電流を流すと共に、電流源１
８によって上記抵抗１２〜１５との組み合わせにより上
記ＭＯＳＦＥＴのゲート端子に印加される電圧を、当該
ＭＯＳＦＥＴをサブスレッショルド領域で動作させるこ
とができる電圧で、かつ当該ＭＯＳＦＥＴが対応するビ
ットに対応する電流を流すことができる電圧とし、更
に、上記ＭＯＳＦＥＴにより流される電流及び上記定電
流源１７により流される電流に基づいて上記アナログ信
号を生成しているので、多ビットのディジタルコードに
対応するものとして構成する場合であってもモジュール
サイズの大型化を防止することができる。

【００８０】また、本実施の形態に係る電流駆動型ＤＡ
コンバータ１０Ａでは、出力段に飽和領域で動作される
ＭＯＳＦＥＴ２２を備えた差動アンプ１９により、定電
流源１７により流される電流Ｉ₁に基づいて抵抗１２、
１３、１４、・・・、１５にディジタルコードのＬＳＢ
を除くビットに対応する電圧を発生させるための電流を
供給しているので、アナログ信号の精度を向上させるこ
とができる。

【００８１】更に、本実施の形態に係る電流駆動型ＤＡ
コンバータ１０Ａでは、電流源１８を、温度が上昇する
に従って流れる電流の電流値が減少するものとしたの
で、抵抗１２、１３、１４、・・・、１５によって発生
される電圧の温度変化に起因する変動を抑制することが
でき、この結果として、アナログ信号の精度を向上させ
ることができる。

【００８２】〔第２実施形態〕上記第１実施形態に係る
電流駆動型ＤＡコンバータ１０Ａでは、差動アンプ１９
の出力段のＭＯＳＦＥＴ２２を飽和領域で動作させるた
め、ＭＯＳＦＥＴ２２のソース端子電圧をＭＯＳＦＥＴ
１のソース端子電圧より高電位とする必要があり、この
ために定電圧源を出力電圧の異なる定電圧源２０及び２
１の２つ設ける必要があった。これに対し、本第２実施
形態に係る電流駆動型ＤＡコンバータ１０Ｂは、定電圧
源の単一化を実現するものである。

【００８３】まず、図５を参照して、本第２実施形態に
係る電流駆動型ＤＡコンバータ１０Ｂの構成を説明す
る。なお、図５における図１と同一の構成要素には図１
と同様の符号を付して、その説明を省略する。

【００８４】同図に示すように、本第２実施形態に係る
電流駆動型ＤＡコンバータ１０Ｂは、差動アンプ１９に
代えてニューロンＭＯＳＦＥＴを出力段に備えた差動ア
ンプ４４を適用した点、及び定電圧源２１を除いた点の
みが上記第１実施形態に係る電流駆動型ＤＡコンバータ
１０Ａと異なっている。

【００８５】本第２実施形態に係る電流駆動型ＤＡコン
バータ１０Ｂでは、ＭＯＳＦＥＴ１、２、４、６、８、
１０の各々のソース端子と差動アンプ４４の電源端子は
全て定電圧源２０の電圧出力端子に接続されており、上
記ソース端子及び上記電源端子には単一の電圧Ｖｄｄｌ
が印加されることになる。

【００８６】一方、図６には電流駆動型ＤＡコンバータ
１０Ｂで用いられる差動アンプ４４の概略構成が示され
ている。同図に示すように、この差動アンプ４４には、
出力段にニューロンＭＯＳＦＥＴ４６が備えられてお
り、当該ニューロンＭＯＳＦＥＴ４６に備えられた制御
用ゲート端子は、差動アンプ４４の外部に設けられた端
子ＣＯＮＴ（図５参照）に接続されている。

【００８７】本実施の形態に係る電流駆動型ＤＡコンバ
ータ１０Ｂでは、差動アンプ４４の出力端子が電源電圧
近傍においても、ニューロンＭＯＳＦＥＴ４６の制御用
ゲート端子に印加する電圧、すなわち端子ＣＯＮＴに印
加する電圧を制御することで、ニューロンＭＯＳＦＥＴ
４６を飽和領域で動作させる。なお、端子ＣＯＮＴに印
加する電圧の制御は電流駆動型ＤＡコンバータ１０Ｂの
作動を制御するために設けられた不図示のＤＳＰ（Digi
tal Signal Processor）等によって行われる。

【００８８】なお、本第２実施形態に係る電流駆動型Ｄ
Ａコンバータ１０ＢのＤＡ変換動作に関する作用は、上
記第１実施形態に係る電流駆動型ＤＡコンバータ１０Ａ
と同様であるので、ここでの詳細な説明は省略する。

【００８９】以上詳細に説明したように、本実施の形態
に係る電流駆動型ＤＡコンバータ１０Ｂでは、上記第１
実施形態に係る電流駆動型ＤＡコンバータ１０Ａと同様
の効果を奏することができると共に、差動アンプ４４の
出力段に備えられたＭＯＳＦＥＴを、ニューロンＭＯＳ
ＦＥＴ４６としているので、電圧源を単一化することが
可能となり、ＤＡコンバータの大型化を防止することが
できる。

【００９０】〔第３実施形態〕本第３実施形態では、Ｌ
ＳＢ以外のＤＡ変換に寄与する電流を、サブスレッショ
ルド領域で動作するニューロンＭＯＳＦＥＴで生成する
場合について説明する。

【００９１】まず、図７を参照して、本第３実施形態に
係る電流駆動型ＤＡコンバータ１０Ｃの構成を説明す
る。なお、図７における図１と同一の構成要素には図１
と同様の符号を付して、その説明を省略する。

【００９２】同図に示すように、本第３実施形態に係る
電流駆動型ＤＡコンバータ１０Ｃは、差動アンプ１９が
用いられていない点、ＭＯＳＦＥＴ４、６、８、・・
・、１０に代えてニューロンＭＯＳＦＥＴ５３、５４、
・・・、５５が用いられている点、及び電流源１８に代
えて可変電流源６１が用いられている点が上記第１実施
形態に係る電流駆動型ＤＡコンバータ１０と大きく異な
る点である。

【００９３】電流駆動型ＤＡコンバータ１０Ｃにおい
て、ＭＯＳＦＥＴ１のソース端子は定電圧源２０の電圧
出力端子に接続されており、ドレイン端子は定電流源１
７を介して接地されると共に、ＭＯＳＦＥＴ１自身及び
ＭＯＳＦＥＴ２のゲート端子とニューロンＭＯＳＦＥＴ
５３、５４、・・・、５５の各々の入力用ゲート端子に
接続されている。

【００９４】一方、抵抗５６、５７、・・・、５８が直
列に接続されて構成された直列回路の抵抗５６側の一端
は定電圧源２０及びニューロンＭＯＳＦＥＴ５３の制御
用ゲート端子に接続されており、当該直列回路の抵抗５
８側の他端は可変電流源６１を介して接地されている。
なお、上記直列回路を構成する抵抗の個数は、電流駆動
型ＤＡコンバータ１０Ｃが対応しているディジタルコー
ドのビット数からＬＳＢ１ビットに対応する‘１’を減
算して得られた数とされている。

【００９５】また、上記直列回路を構成する抵抗５６〜
５８において、抵抗５６の出力側端子はニューロンＭＯ
ＳＦＥＴ５４の制御用ゲート端子に、抵抗５８の出力側
端子はニューロンＭＯＳＦＥＴ５５の制御用ゲート端子
に、各々接続されている。なお、ニューロンＭＯＳＦＥ
Ｔ５３、５４、・・・、５５の各々のソース端子は定電
圧源２０の電圧出力端子に、サブストレートは自身のソ
ース端子に、各々接続されている。

【００９６】本第３実施形態に係る電流駆動型ＤＡコン
バータ１０Ｃは、ニューロンＭＯＳＦＥＴ５３〜５５に
よって変換対象とするディジタルコードのビットに対応
した電流を生成することを特徴としている。

【００９７】ニューロンＭＯＳＦＥＴ５３〜５５の各々
の入力用ゲート端子には同電位の電圧が印加され、制御
用ゲート端子にはディジタルコードの各ビットに応じた
電圧が印加される。各制御用ゲート端子に印加される電
圧は、同一の抵抗値を有する抵抗５６〜５８、及び可変
電流源６１により生成される。

【００９８】ニューロンＭＯＳＦＥＴ５３〜５５のフロ
ーティングゲートには、入力用ゲート端子と制御用ゲー
ト端子に印加される各々の電圧の線形和により決定され
る電荷量の電荷が誘起される。そして、個々のフローテ
ィングゲート内の電荷量に応じて、個々のニューロンＭ
ＯＳＦＥＴに流れるドレイン電流の電流量が変わる。こ
のことを利用して、個々のニューロンＭＯＳＦＥＴ５３
〜５５が、サブスレッショルド領域で動作されるように
可変電流源６１に流れる電流及び各抵抗５６〜５８の抵
抗値を設定する。

【００９９】なお、本第３実施形態に係る電流駆動型Ｄ
Ａコンバータ１０ＣのＤＡ変換動作に関する作用は、上
記第１実施形態に係る電流駆動型ＤＡコンバータ１０と
同様であるので、ここでの詳細な説明は省略する。

【０１００】以上詳細に説明したように、本実施の形態
に係る電流駆動型ＤＡコンバータ１０Ｃでは、上記第１
実施形態に係る電流駆動型ＤＡコンバータ１０Ａと同様
の効果を奏することができると共に、ディジタルコード
のＬＳＢを除くビットに対応する電流を流すＭＯＳＦＥ
ＴをニューロンＭＯＳＦＥＴ５３、５４、・・・、５５
としたので、当該ニューロンＭＯＳＦＥＴの制御用ゲー
ト端子に印加する電圧を制御することによって当該ニュ
ーロンＭＯＳＦＥＴのドレイン電流を独立に制御するこ
とができ、この結果としてデバイス製作後にディジタル
・アナログ変換精度を調整することができる。

【０１０１】

【発明の効果】本発明に係るディジタル・アナログ・コ
ンバータによれば、アナログ信号への変換対象とするデ
ィジタルコードの最下位ビットに対応する電流を定電流
源によって流し、上記ディジタルコードの最下位ビット
を除くビットに対応する電圧を抵抗によって発生し、発
生した電圧が制御端子に印加される電界効果トランジス
タによって上記ディジタルコードの最下位ビットを除く
ビットに対応する電流を流すと共に、電流源によって上
記抵抗との組み合わせにより上記電界効果トランジスタ
の制御端子に印加される電圧を、当該電界効果トランジ
スタをサブスレッショルド領域で動作させることができ
る電圧で、かつ当該電界効果トランジスタが対応するビ
ットに対応する電流を流す電圧とし、更に、上記電界効
果トランジスタにより流される電流及び上記定電流源に
より流される電流に基づいて上記アナログ信号を生成し
ているので、多ビットのディジタルコードに対応するも
のとして構成する場合であってもモジュールサイズの大
型化を防止することができる、という効果が得られる。

【０１０２】また、本発明に係る電流源によれば、本発
明に係るディジタル・アナログ・コンバータに適用され
ることによって、当該ディジタル・アナログ・コンバー
タの抵抗によって発生される電圧の温度変化に起因する
変動を抑制することができ、この結果として、アナログ
信号の精度を向上させることができる、という効果が得
られる。

【０１０３】更に、本発明にかかる差動アンプによれ
ば、本発明に係るディジタル・アナログ・コンバータに
適用されることによって、電圧源を単一化することが可
能となり、大型化を防止することができる、という効果
が得られる。

【図面の簡単な説明】

【図１】第１実施形態に係る電流駆動型ＤＡコンバータ
１０Ａの回路構成を示す回路図である。

【図２】ＭＯＳＦＥＴのドレイン電流Ｉｄｓ−ゲート・
ソース間電圧Ｖｇｓ特性の一例を示すグラフである。

【図３】第１実施形態に係る電流駆動型ＤＡコンバータ
１０Ａで用いられている差動アンプ１９の構成を示す概
略図である。

【図４】第１、第２実施形態に係る電流駆動型ＤＡコン
バータにおいて用いられる電流源１８の回路構成例を示
す回路図である。

【図５】第２実施形態に係る電流駆動型ＤＡコンバータ
１０Ｂの回路構成を示す回路図である。

【図６】第２実施形態に係る電流駆動型ＤＡコンバータ
１０Ｂで用いられる差動アンプ４４の構成を示す概略図
である。

【図７】第３実施形態に係る電流駆動型ＤＡコンバータ
１０Ｃの回路構成を示す回路図である。

【図８】ＭＯＳＦＥＴの閾値電圧の説明に供するグラフ
である。

【図９】従来技術の説明に供する図であり、従来の電流
セルマトリクス型ＤＡコンバータの回路構成例を示す回
路図である。

【符号の説明】

１〜１１ＭＯＳＦＥＴ１０Ａ、１０Ｂ、１０Ｃ電流駆動型ＤＡコンバータ１２〜１６抵抗１７定電流源１８電流源１９差動アンプ２０、２１定電圧源２２ＭＯＳＦＥＴ２３定電流源２４バイポーラトランジスタ２５ＭＯＳＦＥＴ４４差動アンプ４６ニューロンＭＯＳＦＥＴ５３〜５５ニューロンＭＯＳＦＥＴ５６〜５８抵抗

───────────────────────────────────────────────────── フロントページの続きＦターム(参考） 5J022 AB06 BA01 BA06 CF02 CF04 CF05 5J066 AA01 AA12 CA92 FA00 HA02 HA10 HA17 HA18 HA25 KA05 KA07 KA09 MA21 PD01 TA01 TA02 5J500 AA01 AA12 AC92 AF00 AH02 AH10 AH17 AH18 AH25 AK05 AK07 AK09 AM21 AT01 AT02 DP01

Claims

【特許請求の範囲】

【請求項１】電流駆動型のディジタル・アナログ・コ
ンバータであって、アナログ信号への変換対象とするデ
ィジタルコードの最下位ビットに対応する電流を流す定
電流源と、前記ディジタルコードの最下位ビットを除くビットに対
応する電圧を発生するための抵抗と、前記抵抗により発生された電圧が制御端子に印加される
と共に、前記ディジタルコードの最下位ビットを除くビ
ットに対応する電流を流す電界効果トランジスタと、前記抵抗との組み合わせにより前記電界効果トランジス
タの制御端子に印加される電圧を、当該電界効果トラン
ジスタをサブスレッショルド領域で動作させることがで
きる電圧で、かつ当該電界効果トランジスタが対応する
ビットに対応する電流を流す電圧とするための電流源
と、前記電界効果トランジスタにより流される電流及び前記
定電流源により流される電流に基づいて前記アナログ信
号を生成する生成手段と、を備えたディジタル・アナログ・コンバータ。
【請求項２】出力段に電界効果トランジスタを備え、
かつ当該電界効果トランジスタが飽和領域で動作される
と共に、前記定電流源により流される電流に基づいて前
記抵抗に前記ディジタルコードの最下位ビットを除くビ
ットに対応する電圧を発生させるための電流を供給する
差動アンプを更に備えた請求項１記載のディジタル・ア
ナログ・コンバータ。
【請求項３】前記差動アンプの出力段に備えられた電
界効果トランジスタを、ニューロンＭＯＳ電界効果トラ
ンジスタとした請求項２記載のディジタル・アナログ・
コンバータ。
【請求項４】前記電流源を、温度が上昇するに従って
流れる電流の電流値が減少するものとした請求項１乃至
請求項３の何れか１項記載のディジタル・アナログ・コ
ンバータ。
【請求項５】前記ディジタルコードの最下位ビットを
除くビットに対応する電流を流す電界効果トランジスタ
をニューロンＭＯＳ電界効果トランジスタとした請求項
１乃至請求項４の何れか１項記載のディジタル・アナロ
グ・コンバータ。
【請求項６】温度が上昇するに従って流れる電流の電
流値が減少する電流源。
【請求項７】出力段にニューロンＭＯＳ電界効果トラ
ンジスタを備えた差動アンプ。