CN111328440B - 电流舵数模转换器 - Google Patents

电流舵数模转换器 Download PDF

Info

Publication number
CN111328440B
CN111328440B CN201880071905.4A CN201880071905A CN111328440B CN 111328440 B CN111328440 B CN 111328440B CN 201880071905 A CN201880071905 A CN 201880071905A CN 111328440 B CN111328440 B CN 111328440B
Authority
CN
China
Prior art keywords
transistor
current
digital
field effect
analog converter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201880071905.4A
Other languages
English (en)
Other versions
CN111328440A (zh
Inventor
F·唐尼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Analog Devices International ULC
Original Assignee
Analog Devices International ULC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Analog Devices International ULC filed Critical Analog Devices International ULC
Publication of CN111328440A publication Critical patent/CN111328440A/zh
Application granted granted Critical
Publication of CN111328440B publication Critical patent/CN111328440B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/74—Simultaneous conversion
    • H03M1/78—Simultaneous conversion using ladder network
    • H03M1/785—Simultaneous conversion using ladder network using resistors, i.e. R-2R ladders
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/74—Simultaneous conversion
    • H03M1/742—Simultaneous conversion using current sources as quantisation value generators
    • H03M1/745—Simultaneous conversion using current sources as quantisation value generators with weighted currents
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0602—Continuously compensating for, or preventing, undesired influence of physical parameters of deviations from the desired transfer characteristic
    • H03M1/0612—Continuously compensating for, or preventing, undesired influence of physical parameters of deviations from the desired transfer characteristic over the full range of the converter, e.g. for correcting differential non-linearity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/74—Simultaneous conversion
    • H03M1/742—Simultaneous conversion using current sources as quantisation value generators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/74—Simultaneous conversion
    • H03M1/78—Simultaneous conversion using ladder network

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

公开数模转换器架构，其使得能够将晶体管大小的二进制缩放由基本相同大小的晶体管代替。这显着减小了晶片上数模转换器的尺寸。由于来自转换器较小位的电流确实可能很小，因此某些晶体管在以下状态下工作：其中施加到晶体管的栅极‑源极电压低于器件的阈值电压，阈值电压通常被认为是通过场效应晶体管开始显着导通的标志。

Description

电流舵数模转换器
技术领域
本公开涉及电流舵数模转换器DAC。
背景技术
存在几种DAC架构，常见的设计是基于晶体管的基于比例缩放电流发生器的电流舵DAC。由于需要在多个电流源之间保持恒定的比例因子(例如比例因子为2)，因此这些设计会占用芯片上的大量面积。
发明内容
根据本公开，提供一种数模转换器，包括多个充当电流发生器并布置成阵列的场效应晶体管。晶体管在亚阈值(sub threshold)栅源电压下工作。
有利地，晶体管的尺寸都相似。在本文中，这意味着整个阵列上晶体管尺寸的变化可与相邻电流源之间的电流比相媲美。
因此可以提供物理上较小的DAC。
在实施方案中，用作第N个电流源的第N个晶体管具有由第一部分和第二部分组成的退化电阻，所述第一部分仅在通向第N个晶体管的电流路径中并具有值2R，所述第二部分在具有第N个晶体管和吸收的电流等于第N个晶体管流过的电流的另一负载的电流路径中，并且具有值R+(XN-2)R，其中XN＝(Nln(2))/gmR))。
在一些实施方案中替代地或附加地，数模转换器包括电压修改装置，电压修改装置由FET以级联方式布置，使得每个电压修改装置向其相应的电流发生器和后续的修改装置供应电流，并且晶体管在电压修改装置的晶体管和电流源晶体管之间的纵横比x上发生变化，纵横比x的变化是级之间的分流比D和表示亚阈值斜率因子的过程参数m的函数，并且由x＝1/(1-exp(-m*ln(D)))表示。
附图说明
将仅通过非限制性示例的方式，参考附图来描述本公开的实施例，其中：
图1是电流舵数模转换器的示意图；
图2是说明图1中的电流源如何实现的电路图；
图3a和3b比较了退化FET和非退化FET的性能；
图4是根据本公开的教导的DAC的一种拓扑的示意图；
图5是根据本公开的教导的DAC的另一拓扑的示意图；
图6是根据本发明的教导的使用退化电阻的DAC的电路图；
图7更详细地示出了构成本公开的实施例的基于电阻器的DAC；
图8是W-2W DAC的示意图；
图9示出了构成本公开的实施例的电流舵DAC；
图10示出了构成本公开的实施例的另一电流舵DAC；
图11显示了一个DAC，其中包括三个子DAC，它们协同工作以形成高分辨率DAC；以及
图12示出了根据本公开的教导的DAC的另一实施例。
具体实施方式
图1示意性地示出了一般用10表示的电流舵DAC。多个电流发生器20.1、20.2、20.3、20.4等等，直到20.N与相应电流舵开关30.1、30.2、30.3至30.N串联，因此，可以将来自电流发生器的电流引导至第一节点40或第二节点42，在该第一节点40或第二节点42处，可以通过未示出的其他部件吸收电流。节点40和42可以连接到使用运算放大器形成的虚拟地，以便将节点40和42保持在相同的电压，而与用于设置晶体管开关30.1至30.N的位置的数字控制字的值无关。
电流发生器可以各自产生相同的电流以提供温度计编码方案。在替代的布置中，可以对电流发生器进行加权，例如对二进制加权(也可以采用基数＜2的其他加权方案)，或者可以在同一设备内使用两种方法。
例如，二进制加权可以使第一电流发生器20.1通过单位电流I。第二电流发生器20.2将通过2I，第三电流发生器20.2将通过4I，第四电流发生器将通过8I的电流，依此类推。
图2示出了由P型场效应晶体管形成的电流发生器20.1至20.4的可能表示。晶体管可以是JFET(如此处所示)、MOSFET或任何其他FET变体。FET是跨导器件的示例，其中器件的栅极和源极之间的电压Vgs转换为在器件的漏极和源极端子之间流动的沟道电流。使输入电压Vgs与器件电流Ids相关的参数被称为晶体管的跨导gm。
Ids＝Vgs*gm 等式1
众所周知，跨导会随着漏极电流，栅极-源极电压以及器件参数(例如阈值电压)而变化。对于在强反转状态下(Vgs-Vth＜＜Vds)工作的晶体管，测量得出
Id＝K(Vgs-Vth)2 等式2
其中K是比例因子。
因此，gm＝δ Id/δ Vin与Id具有平方根关系。
在图2所示的布置中，Vds可能很大。通过将电流发生器形成为电流镜的一部分，可以避免增益变化的问题。晶体管50.0以二极管连接的配置放置，并且与限定负载的电流(例如电阻器52)串联。晶体管50.0的栅极电压被驱动到合适的值以使流过晶体管50.0的电流通过。该晶体管可以看作是电流镜的“主”。然后，栅极电压传递到晶体管50.1、50.2、50.3等。如果所有的晶体管尺寸相同，它们将通过相同的电流。可通过改变宽度与长度之比以使晶体管通过在主晶体管50.0中流动的电流的缩放版本来利用此功能。假设主晶体管通过电流I。如果所有晶体管形成的长度相同，并且晶体管50.1的宽度W与晶体管50.0的宽度相同，则晶体管50.1通过I。如果晶体管50.2的宽度形成2W(即尺寸为2W*L)，则它通过一个2I的电流，但同时也占据了芯片面积的两倍。如果晶体管50.3形成为具有4W的宽度(即4W*L的尺寸)，则其通过4I并且占据晶体管50.1的面积的四倍。还可以看出，如果所有晶体管都以单位尺寸形成，则并联两个晶体管等效于形成一个双倍宽度的晶体管。类似地，并联连接四个晶体管等效于形成宽度为4W的晶体管，依此类推。因此，如果需要的话，DAC可以由相同的晶体管形成，并且通过将晶体管并行分组以模拟更大的晶体管的方式来实现缩放。
为了避免缩放误差，需要使晶体管50.0和50.1足够大，以使得蚀刻和其他制造误差不会不利地影响晶体管的尺寸。然而，这意味着其他晶体管也相应地更大。对于8位DAC，与最高有效位(MSB)关联的晶体管将是与最低有效位(LSB)关联的晶体管的大小的128倍。这是巨大的尺寸和成本损失。对于诸如18位DAC之类的高分辨率数模转换器，通过最高有效位电流的晶体管将是与最低有效位相关的晶体管宽度的217＝131072倍。就晶体管消耗的面积和所需的匹配程度而言，这是不切实际的。为了实现MSB和LSB晶体管之间的单个LSB误差，需要将晶体管尺寸匹配至0.0007％。
本发明人认识到在电流舵DAC中不需要发生这种尺寸损失。发明人意识到，如果采取步骤来修改DAC中的FET的跨导，则晶体管之间的尺寸缩放不必遵循DAC电流比。
发明人认识到，存在以可靠的方式修改场效应晶体管的跨导的方法。在电流舵DAC中，大多数晶体管都以强烈倒置的状态Vgs>Vt工作。如上所述，这导致gm是Ids平方根的函数。
但是，发明人意识到，如果FET在弱反型或亚阈值区域内工作，则跨导可以表示为：
其中：
Vt＝kT/q(K＝玻尔兹曼常数，T为开氏温度，q为电子电荷)；
IDO当前为VGS＝VTH
n是由n＝1+CD/Cox近似的斜率，其中CD是耗尽层的电容，而Cox是氧化物层的电容。
因此，跨导与Id具有线性关系。
还已知可以通过包括退化电阻来降低晶体管的有效跨导。图3a和3b将具有跨导gm和输出阻抗ro(为1/gm)的FET 60与具有值Rs的源极电阻62(充当退化电阻)相关联，等效为具有跨导Gm和输出阻抗Ro的等效非退化FET 64。
可以看出
Gm＝gm*ro/Ro 等式4
Ro＝Rs+ro+(gm*ro*Rs) 等式5
因此
Gm＝gm/(1+gmRs)如果gm*ro＞＞1等式6
以及
Gm≈1/Rs如果gm*Rs＞＞1等式7
因此，对于给定的Vgs，通过晶体管的电流可以通过借助源极电阻(称为退化电阻)修改晶体管的有效跨导Gm来控制。
可以利用这种以可靠方式修改FET跨导的能力来修改电流舵DAC中的晶体管尺寸，并改变相对尺寸比例。在本公开的示例中，晶体管以相同的W/L比形成，并且可以全部具有相同的尺寸。
图4示出了晶体管80.1、80.2、80.3，……80.n-1和80.n的布置，每个晶体管共享从电压发生器接收的相同的栅极电压VG，例如如图2所示的二极管连接的晶体管50.0。每个晶体管的漏极连接到相应电流舵开关30.1至30.n(如参考图1所述)。但是，每个晶体管的源极通过各自的电压修改组件90.1至90.n连接到公共电源轨Vdd。这些组件中的每一个都会修改电压，如在电流舵DAC的各个电流控制晶体管80.1至80.n的源极处所见。因此，在操作中，第一晶体管80.1的源极处于电压V1。第二晶体管80.2的源极处于电压V2，第三晶体管的源极处于电压V3，依此类推。在图4所示的布置中，每个电压复制部件90.1至90.n独立于所有其他部件起作用。结果，各个电流晶体管之后可以是开关，该开关选择性地启用或禁用流过该晶体管的电流，并且这种布置不会影响其他晶体管的所有各自的源电压。
图5示出了修改的配置，其中每个电压修改组件100.1至100.4引起改变，该变化既被提供给其相应的晶体管，也被提供给随后的电压修改组件100.2、100.3、100.4等等。以级联或梯形布置。
在本公开的第一实施例中，通过包括退化电阻来修改晶体管的跨导。
图6示出了本公开的实施例，其中，为简单起见，仅示出了前两个阶段。DAC包括以二极管连接的场效应晶体管130.0形式的栅极电压产生级。晶体管130.0具有连接在其源极与正电源轨Vdd之间的退化电阻132。退化电阻可以认为具有2R的值。晶体管通过可由另一组件(例如电流源133或另一电阻器)限定的电流。二极管连接的晶体管130.0的栅极电压用于设置DAC的电流控制晶体管的栅极电压，其中示出了晶体管130.1、130.2和终端装置140。
在该示例中，第一电流控制晶体管130.1被设置为流过与在二极管连接的晶体管130.1中流动的电流相同的电流I1。为此，还具有值为2R的退化电阻140。
电流控制晶体管130.2是“下一级”，用于通过电流I2，电流I2是电流I1的一半。因此，其有效跨导GM需要是晶体管130.1的一半。因此，我们需要计算出“下一级”的抗变性。晶体管130.2具有由3个组件形成的退化电阻，以便于在集成电路设计和布局过程中使用单位尺寸的电阻器。第一退化部件142是值为2R的退化电阻。第二分量是值R的电阻器144。第三分量是值可变的电阻器146，并表示为(X1-2)R。该组件表示对R-2R电阻DAC中使用的符号的修改。
返回图6，我们现在可以调用使用端接晶体管140的概念，以名义上提供额外的电流，从而通过端接晶体管和“下一级”(当前为晶体管130.2)的电流等于前一级(即晶体管130.1)的电流。
通过将端接晶体管与“下一级”晶体管并联，我们可以使“下一级”与其前一级之间的增益相等。
因此，将晶体管130.1的退化GM与并联的晶体管130.2和140的退化GM等效，我们可以写出对于晶体管130.1(MPO)，
对于承载一半电流的晶体管130.2(MP2)，我们可以写成
我们可以将它们等同如下：
并简化如下
-gm2R+gm(2+x)R＝ln(2)
在此示例中，值得注意的是，增加输入电压会导致通过PMOS器件的沟道电流减小，因此gm为负。可以对后续阶段执行相同的分析。
通常向设计人员提供标称gm的晶体管(视工艺，电压和温度变化而定)，作为其提供的制造过程的一部分，因此设计人员可以选择gm和R的名义值。这样可以计算X的值。
简要介绍了计算值的过程之后，图7简要说明了如何为两个以上的DAC计算电阻器的值。可以看出，可变可变分量的值是
对于第一级(电阻器146.1)，X1
对于第二级(电阻器146.2)，X2
这继续为
对于第三级，X3
对于第四级，X4
我们可以写一个序列，使得XN＝(N*ln(2))/gmR)) 等式12
因此，如果选择gm.R等于-6，则从级晶体管的源头“看”到的可变退化电阻为
级1＝2.1155R
级2＝2.2310R
级3＝2.3465R
级4＝2.4621R
如果计算出晶体管MPO、MP1和MP2的源极电压(使用已知的每个晶体管的期望电流)，则可以看出，源电压略有不同，这与经典R-2R梯子的情况不同，在传统R-2R梯子中，相同的计算显示所有源电压都相同。
另一种构建DAC的方法不需要对晶体管进行二进制缩放，并且实际上可以具有相同的尺寸，该方法可通过串联连接的晶体管两端的压降来修改电源电压。
科学文献表明，FET的漏极电流可以表示为
ID＝[I0exp(qVG/mkT)]·[1-exp(-qVD/kT)] 等式13
其中
Io＝反向二极管泄漏电流
q＝电子的电荷1.60217662×10-19库仑
K＝玻尔兹曼常数，1.38064852×10-23m2kg s-2 K-1
T＝温度为开尔文
VG＝栅源电压
VD＝漏源电压
m是亚阈值斜率因子.
为了方便起见，在室温下，q/KT约为40。
图8所示的配置是W-2W电流舵DAC架构的修改，例如，在论文“用于编程相变存储器的W-2W电流舵DAC”中讨论过，Shantanu Gupta，VishalSaxena，Kirsty A.Campbell和R.Jacob Baker(可从以下位置下载：http：//citeseerx.ist.psu.edu/viewdoc/download? doi＝10.1.1.331.3899&rep＝rep1&type＝pdf)。
来自上述论文的W-2W DAC在图8中进行了说明。此处，二极管连接的主晶体管160.0设置为通过电流Iref/2。主晶体管160.0的栅极电压被提供给从晶体管160.1、160.2、160.3、160.4和160.5中的每个的栅极。晶体管160.1至160.5中的每个具有相同的尺寸。第一从晶体管160.1的源极直接连接到本地接地，因此它通过Iref/2。流过晶体管160.2至160.5中的每一个的电流被布置为流过电流控制晶体管170.1，该电流控制晶体管的栅极也接收宽度为2W/L的二极管连接的晶体管的栅极电压。晶体管170.1的漏极连接到晶体管160.2的源极和双倍宽度晶体管170.2的源极。晶体管170.2的漏极连接到晶体管160.3的源极和双宽度晶体管170.3的源极。晶体管170.3的漏极连接到晶体管160.4的源极和终端晶体管160.5的源极。晶体管170.2和170.3的栅极被连接以接收主晶体管160.0的栅极电压。
在这种布置中，晶体管170.1试图使电流IRef/2通过晶体管160.2和170.2提供。晶体管160.2和170.2的栅极电压是相同的，因此电流在这些晶体管的两条路径之间均分。因此，晶体管160.2通过Iref/4。类似地，晶体管160.3通过Iref/8，并且晶体管160.4和160.5每个通过Iref/16。
这在栅极电压远远高于阈值电压的情况下起作用，因此可以忽略晶体管170.1至170.3上的漏-源电压降。但是，这种W-2W缩放方法随着电源电压的下降而开始失败，深亚微米制造的器件就是这种情况，或者要通过的电流非常小以至于需要亚阈值操作。然而，发明人意识到，通过修改的重新密封，可以在低于其阈值电压的情况下对晶体管使用相同的拓扑。
在图9所示的配置中，P型晶体管200.1、200.1、200.2、250、202和210的栅极均连接至共享偏置电压Vbias，该偏置电压Vbias可以由二极管连接的P型晶体管(例如图7的晶体管130.0)的栅极电压产生。
晶体管202和200.0彼此串联并且与电阻器203串联。晶体管204的源极连接到晶体管203的源极。晶体管204的漏极连接到晶体管200.1的源极和晶体管210的源极。晶体管210的漏极连接到晶体管200.2和250的源极。
晶体管200.0、202和204均具有相同的宽长比W/L。在此示例中，晶体管200.1、200.2和250的缩放比例为0.5W/L，因此寻求使晶体管200.0的电流通过一半。选择流过晶体管200.2和250的电流之和以匹配流过晶体管200.1的电流。由此可以看出，流过晶体管204的电流与流过晶体管202的电流相同，因此晶体管200.0和200.1的栅源电压相同相同。结果，晶体管200.0和200.1之间的宽度缩放起作用以使晶体管200.1通过晶体管200.0的电流的一半，即I1＝I0/2。
我们希望晶体管200.2通过I2＝IO/4。在现有技术中，晶体管210将具有W/L的尺寸，但是在所示的布置中具有不同的尺寸，选择了0.75W/L。
在此电路中，我们希望电流按比例缩放，以使晶体管200.2中的电流为晶体管200.1中电流的一半。此外，如果再添加其他晶体管，例如图10中的晶体管200.3，则通过该晶体管的电流需要是通过晶体管200.2的电流的一半。从文献中我们知道，流过以低于亚阈值状态工作的FET的电流可以表示为
如果允许纵横比缩放，我们可以再加上一个W/L
如果我们看第二个术语，可以看出随着VDS的增加，它趋于非常迅速地统一。实际上，可以看出，评估指数部分exp(-VDS*q/kT)在VDS＝0.2V时给出的值为4.5x10-4V，在VDS＝0.3V时给出的值为9.6x10-6V。因此，只要与晶体管的漏极相连的电路保持适当的电压，例如，晶体管两端的电压为0.3V(假设每个晶体管的源极电压可以由电流镜电路控制)，则可以忽略第二项。
这使我们可以将表达式简化为
而且，如果我们决定保持每个晶体管200.1至200.n的纵横比相同，那么我们也可以删除W/L项。可以用Vg除以IO，然后取两边的对数得到Vg来重写这个简化的方程
因此
这是相关的，因为这表明如果我们要保持电流从一个阶段到下一个阶段的缩放比例，例如以0.5缩放，那么每个阶段的电压Vgs就会单调减小，即电压变化的大小保持不变。假设我们将通过晶体管的相对电流(如果为Io)绘制为倍数，如下所示：
对于每一半的电流，电压下降0.018V(假设m＝1)。
实际上，回到上面的等式，我们可以看到，电流的每等分表示为VGS从一个晶体管200.1到下一个200.2的变化，依此类推：
dVGS＝m*kT/q.Ln(2)＝0.69m/38.2(在300K). 等式19
要设置跨晶体管210.1的电压降(尽管相同的分析适用于晶体管210.2和其他晶体管210.n)，我们知道晶体管200.1的Vgs与晶体管210.1的Vgs相同(它们的栅极连接在一起，并且它们的源极连接在一起)。这意味着两个设备的Id表达式中的第一项都相同，我们也希望晶体管传递相同的电流。这意味着第二项和纵横比项变得重要。
对于晶体管200.1，我们已经确定它处于饱和状态，即Vds足够大，以至于第二项求和为1，即
所以对于晶体管210.1我们可以写
其中x表示纵横比W/L
我们知道Vds可以代替Eqn 21得到
因此
[1-exp(-0.69m)]x＝1 等式23
或者
m的值取决于制造工艺，并且对于理想器件而言将为1，但是对于实际器件而言，其值为1.1至1.5，但这是已知的。
在这一点上，值得注意的是，连接晶体管210.1、210.2等不处于饱和状态，而在现有技术的W2W器件中，所有晶体管都处于饱和状态。
实际上，方程24是针对比例因子2(Ln(2)＝0.69)导出的，但对于任意比例因子D可以表示为
如果m＝1.5，则x约为1.5，因此，晶体管210.1、210.2是侧面0.5W/L的一半尺寸的晶体管，导致晶体管210.1和210.2的尺寸为0.5W/L*1.5＝0.75W/L。如果m＝1.2，则x变为约1.75，并且晶体管210.1至210.n将具有0.5W/L×1.75＝0.875W/L的尺寸。
所描述的DAC配置可以一起使用，例如，电阻退化DAC的作用是提供比涉及串联降压晶体管的DAC大的电流。如关于图1和图2所描述的，这些DAC可以被布置为一起工作以形成DAC，或者可以进一步被布置为与缩放晶体管DAC一起工作，如关于图1和图2所描述的。在这种情况下，并且如图11所示，每个DAC变体都可以覆盖输出字的相应部分。缩放晶体管DAC300可以被布置成提供代表输入字的最大有效位的电流，电阻器退化的DAC 302覆盖该字的中间范围的位，并且具有串联降压晶体管的DAC 304转换输入字的最低有效位。来自DAC的电流由电流舵电路310控制到节点N1或N2。
返回公式19及其前面的表格，可以看出，我们可以自由选择相邻电流输出之间的任意比例。例如，我们可能寻求小于2的缩放比例，以确保DAC没有丢失的代码。我们还可以构建对数DAC，例如，每个输出与其邻居的差异是已知的比例因子，大于2，例如为10，如下所示：
现在，我们希望链接晶体管的电流为前级电流的1/9。这意味着公式19变为
[1-exp(-m.ln(10))]x＝1/9 等式26
当m＝1.5时，x约为0.11。
图12是DAC电流产生电路的电路图，其中，与主晶体管50.0相比，所有电流控制晶体管200.0至200.3具有相同的0.9W/L的尺寸。每个串联连接的链接晶体管210.1至210.3具有0.1W/L的尺寸。以通过主晶体管50的电流为I0，可以看出第一从/电流控制晶体管200.1通过0.9 I0，第二晶体管200.1通过0.09 I0，第三晶体管200.2通过0.009 I0，依此类推。
可以提供具有良好线性度的高分辨率DAC转换器。此处介绍的电流舵DAC优于基于R-2R电阻的DAC阵列，因为电流舵DAC中的中间节点在DAC代码更改期间不会发生电压变化。这样，来自DAC的输出将快速建立，并且通常不会出现毛刺。为了做到这一点，电流舵开关(由成对的FET作为开关驱动)由先通后断模式切换。这与R-2R DAC形成对照，后者的代码更改会引起内部节点上的电压波动，从而给与这些节点相关的寄生电容器充电。电阻DAC需要一段时间才能建立稳定的输出。同样，R-2R的输出可能会出现毛刺。
本文公开的电流舵DAC可用于许多应用，包括工业控制、医疗保健、航空航天、娱乐和汽车领域。该列表不是限制性的。
本文提出的权利要求是适用于在美国专利商标局申请的单一依存关系格式，但是要理解，除非在技术上明显不可行，否则任何权利要求都可以依赖于任何先前的权利要求。

Claims (18)

1.一种数模转换器，包括：
多个场效应晶体管，被配置作为电流发生器并排列成阵列，其中：
所述多个场效应晶体管中的第一晶体管具有第一有效跨导，并通过第一晶体管的第一端子输出第一电流，第一电流的量不同于所述多个场效应晶体管中的一组场效应晶体管中的第二晶体管的第二端子输出的第二电流，该第二晶体管具有与第一有效跨导不同的第二有效跨导，并且
所述第一晶体管和第二晶体管在亚阈值栅极-源极电压下工作，所述第一端子选择性耦合到所述第二端子；
第一电阻器，处于该组场效应晶体管的第一电流路径中，以建立由该组场效应晶体管的端子输出的相应电流的值，该第一电阻器通过单独的电阻器耦合到该组场效应晶体管中的每个场效应晶体管，其中该组场效应晶体管的端子选择性耦合到第一晶体管的第一端子；以及
第二电阻器，处于第一晶体管的第二电流路径中并耦合到第一晶体管的第三端子，以建立第一电流的值，第一电阻器通过第二电阻器耦合到第一晶体管的第三端子，第一电流路径和第二电流路径分别耦合到公共电源节点，电流与第一电流路径中的第一电阻器分开地流过第二电流路径中的第二电阻器。
2.权利要求1所述的数模转换器，其中该阵列具有多个电流输出，并且其中每个输出由相应场效应晶体管形成的相应电流发生器供应，并且其中每个晶体管与源极电压修改组件或电路串联，
其中，第一电阻器的电阻值是在所述数模转换器的制造过程中基于第二晶体管的第二有效跨导和第一晶体管输出的第一电流来选择的。
3.权利要求2所述的数模转换器，其中所述电压修改组件或电路串联布置，其中第一电压修改组件或电路向第二电压修改组件或电路供应修改的电压。
4.权利要求3所述的数模转换器，其中，所述电压修改组件包括连接到相应场效应晶体管的源极的电阻器，所述电阻器以电阻比不同于R-2R配置的修改的R-2R梯形配置排列，并且
其中，梯形配置中的电阻器的值是从R-2R梯形配置中的电阻器的值修改的，以考虑相应场效应晶体管的跨导。
5.权利要求1所述的数模转换器，还包括电源线，其中，所述数模转换器的所述多个场效应晶体管对应于公共数字输入，并且其中第一电阻器与电源线分离，并耦合在电源线和第二晶体管的第四端子之间。
6.权利要求1所述的数模转换器，其中被配置作为第一电流源的第一晶体管具有值为2R的退化电阻，其中R为任意值，
并且被配置作为第二电流源的第二晶体管输出为第一晶体管输出的第一电流的一半的第二电流，并且具有由第一部分和第二部分组成的源极电阻，所述第一部分仅在通向第二晶体管的电流路径中并具有值2R，所述第二部分在具有第二晶体管和另一负载的电流路径中并具有值R+(X1-2)R，所述另一负载吸收的电流等于由所述第二晶体管流过的电流，其中X1被选择为使得所述第二晶体管承载所述第一晶体管的所述第一电流的一半。
7.权利要求6所述的数模转换器，其中X1＝(ln(2))/gmR))，
所述数模转换器还包括被配置作为第三电流源的第三晶体管，其输出的电流为第二晶体管的一半，并且其源极电阻由第一部分和第二部分组成，所述第一部分仅在通向第三晶体管的电流路径中并具有值2R，所述第二部分在具有所述第三晶体管和另一负载的电流路径中并具有值R+(X2-2)R，所述另一负载吸收的电流等于由所述第三晶体管流过的电流，其中X2＝(21n(2))/gmR))。
8.权利要求6所述的数模转换器，其中被配置作为第N个电流源的第N个晶体管具有由第一部分和第二部分组成的退化电阻，所述第一部分仅在通向所述第N个晶体管的电流路径中并具有值2R，所述第二部分在具有所述第N个晶体管和另一负载的电流路径中并具有值R+(XN-2)R，其中XN＝(Nln(2))/gmR))，该另一负载吸收的电流等于由所述第N个晶体管流过的电流。
9.权利要求1、2或3所述的数模转换器，其中每个电流源具有由包括串联连接的场效应晶体管的修改装置修改的相应场效应晶体管的栅极-源极电压，所述串联连接的场效应晶体管的纵横比被选择为在作为电流发生器的相应场效应晶体管的纵横比的1.3至1.9倍之间，所述选择是基于与晶体管相关的亚阈值斜率因子m进行的。
10.权利要求1、2或3所述的数模转换器，其中每个电流源具有由包括串联连接的场效应晶体管的修改装置修改的相应场效应晶体管的栅极-源极电压，所述串联连接的场效应晶体管的纵横比被选择为在作为电流发生器的相应场效应晶体管的纵横比的7至9.5倍之间。
11.权利要求1所述的数模转换器，其中第一电阻器是有源或无源元件，其使第二电流与第一电流相差指定量，其中，第一晶体管的第一端子耦合到第一开关，其中第二晶体管的第二端子耦合到第二开关，其中当第一开和第二开关将来自第一端子和第二端子的电流引导到公共给定节点时，第一端子耦合到第二端子。
12.权利要求10所述的数模转换器，其中包括相应场效应晶体管的所述修改装置以级联方式布置，使得第一修改装置向其相应的电流发生器和后续的修改装置供应电流。
13.权利要求9所述的数模转换器，其中电压修改装置的晶体管与电流源晶体管之间的纵横比x的变化是级之间的分流比D和表示亚阈值斜率因子的过程参数m的函数，并且由x＝1/(1-exp(-m*ln(D)))表示。
14.权利要求10所述的数模转换器，其中电压修改装置的晶体管与电流源晶体管之间的纵横比x的变化是级之间的分流比D和表示亚阈值斜率因子的过程参数m的函数，并且由x＝1/(1-exp(-m*ln(D)))表示。
15.权利要求12所述的数模转换器，其中电压修改装置的晶体管与电流源晶体管之间的纵横比x的变化是级之间的分流比D和表示亚阈值斜率因子的过程参数m的函数，并且由x＝1/(1-exp(-m*ln(D)))表示。
16.权利要求1所述的数模转换器，其中，来自电流发生器的输出电流在皮安至微安的范围内。
17.一种数模转换器设备，包括多个一起作用以提供电流输出的子转换器，其中，所述子转换器中的第一子转换器包括晶体管的阵列，所述晶体管的纵横比与相应晶体管提供的电流成比例地变化，并且一个子转换器包括至少一个如前述任一权利要求所述的数模转换器。
18.权利要求17所述的数模转换器设备，其中该数模转换器设备具有第二子转换器和第三子转换器，所述第二子转换器包括连接到退化电阻链的晶体管阵列，所述第三子转换器包括连接到降压场效应晶体管链的晶体管阵列。
CN201880071905.4A 2017-11-07 2018-11-05 电流舵数模转换器 Active CN111328440B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
GB1718403.7 2017-11-07
GB1718403.7A GB2568108B (en) 2017-11-07 2017-11-07 Current steering digital to analog converter
US15/895,661 2018-02-13
US15/895,661 US10615817B2 (en) 2017-11-07 2018-02-13 Current steering digital to analog converter
PCT/EP2018/080172 WO2019091917A1 (en) 2017-11-07 2018-11-05 Current steering digital to analog converter

Publications (2)

Publication Number Publication Date
CN111328440A CN111328440A (zh) 2020-06-23
CN111328440B true CN111328440B (zh) 2024-04-26

Family

ID=60664666

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880071905.4A Active CN111328440B (zh) 2017-11-07 2018-11-05 电流舵数模转换器

Country Status (6)

Country Link
US (1) US10615817B2 (zh)
JP (1) JP2021502036A (zh)
CN (1) CN111328440B (zh)
DE (1) DE112018005304T5 (zh)
GB (1) GB2568108B (zh)
WO (1) WO2019091917A1 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10319435B2 (en) * 2017-08-30 2019-06-11 Taiwan Semiconductor Manufacturing Company Limited Write assist for a memory device and methods of forming the same
DE102018117461A1 (de) 2017-08-30 2019-02-28 Taiwan Semiconductor Manufacturing Co., Ltd. Schreibassistent für eine speichervorrichtung und verfahren zu dessen herstellung
US11119524B1 (en) * 2020-03-11 2021-09-14 Cirrus Logic, Inc. Glitch mitigation in selectable output current mirrors with degeneration resistors
WO2022074706A1 (ja) * 2020-10-05 2022-04-14 三菱電機株式会社 デジタルアナログ変換器
KR20220063953A (ko) 2020-11-11 2022-05-18 삼성전자주식회사 디지털-아날로그 변환 회로 및 이를 포함하는 수신기
CN112905402A (zh) * 2021-03-25 2021-06-04 长春捷翼汽车零部件有限公司 导引电路模拟装置以及导引电路兼容性测试方法
US11271576B1 (en) * 2021-04-06 2022-03-08 Qualcomm Incorporated Digital-to-analog converter (DAC) with common-mode correction
CN114337676B (zh) * 2021-12-14 2024-05-17 山东芯慧微电子科技有限公司 一种精简结构的iDAC电路

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3504196A (en) * 1967-06-16 1970-03-31 Westinghouse Electric Corp Amplifying apparatus operable to two stable output states
US5012178A (en) * 1990-03-19 1991-04-30 Triquint Semiconductor, Inc. Low noise DAC current source topology
US6052074A (en) * 1997-10-22 2000-04-18 Rohm Co., Ltd. Multi-channel digital-to-analog converters comprising with a plurality of converter units
US6157259A (en) * 1999-04-15 2000-12-05 Tritech Microelectronics, Ltd. Biasing and sizing of the MOS transistor in weak inversion for low voltage applications
US6392465B1 (en) * 2000-12-18 2002-05-21 National Semiconductor Corporation Sub-threshold CMOS integrator
US7173553B2 (en) * 2004-09-29 2007-02-06 Matsushita Electric Industrial Co., Ltd. Current summing digital-to-analog converter
CN101057405A (zh) * 2004-09-22 2007-10-17 高通股份有限公司 高速且高精度的数字－模拟转换器
CN101501996A (zh) * 2006-08-07 2009-08-05 松下电器产业株式会社 多通道电流相加型dac
CN102447476A (zh) * 2010-09-30 2012-05-09 珠海全志科技股份有限公司 电流舵型数模转换器
CN102571097A (zh) * 2010-12-31 2012-07-11 国民技术股份有限公司 用于控制电流舵型数模转换器电流源开关的电压限幅电路
US9548752B1 (en) * 2015-08-06 2017-01-17 Texas Instruments Incorporation Calibration technique for current steering DAC

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3940760A (en) 1975-03-21 1976-02-24 Analog Devices, Inc. Digital-to-analog converter with current source transistors operated accurately at different current densities
US4308467A (en) * 1979-11-02 1981-12-29 Raytheon Company Electronic circuitry
US4349811A (en) 1980-07-30 1982-09-14 Analog Devices, Incorporated Digital-to-analog converter with improved compensation arrangement for offset voltage variations
JPS6442924A (en) * 1987-08-10 1989-02-15 Fujitsu Ltd Digital/analog converter
US5119094A (en) 1989-11-20 1992-06-02 Analog Devices, Inc. Termination circuit for an r-2r, ladder that compensates for the temperature drift caused by different current densities along the ladder, using one type of biopolar transistor
JPH057160A (ja) * 1990-10-15 1993-01-14 Nec Corp デジタル・アナログ変換装置
GB9123560D0 (en) 1991-11-06 1992-01-02 Philips Electronic Associated Multiplying digital-to-analogue converter
JP3222783B2 (ja) * 1996-09-30 2001-10-29 株式会社東芝 Ｄ／ａコンバ−タ
US6337648B1 (en) * 1998-11-25 2002-01-08 Texas Instruments Inc. MOS transistor digital-to-analog converter
JP2001237705A (ja) * 2000-02-22 2001-08-31 Canon Inc 重みづけ定電流源およびｄ−ａ変換器
JP2002009623A (ja) * 2000-06-27 2002-01-11 Nec Corp ディジタルアナログ変換回路
US6583744B2 (en) * 2001-06-22 2003-06-24 Texas Instruments Incorporated Correction circuit for beta mismatch between thermometer encoded and R-2R ladder segments of a current steering DAC
JP3958042B2 (ja) * 2001-12-20 2007-08-15 沖電気工業株式会社 ディジタル・アナログ・コンバータ、電流源及び差動アンプ
KR100520299B1 (ko) * 2003-09-09 2005-10-13 삼성전자주식회사 전류 가산형 디지털/아날로그 컨버터 및 전류 가산형디지털/아날로그 변환방법
JP2006025344A (ja) * 2004-07-09 2006-01-26 Sony Corp ディジタル／アナログ変換回路
TWI244270B (en) * 2005-01-17 2005-11-21 Novatek Microelectronics Corp Digital-to-analog converter
US7215268B1 (en) * 2005-10-14 2007-05-08 Freescale Semiconductor, Inc. Signal converters with multiple gate devices
TWI316795B (en) * 2005-10-25 2009-11-01 Novatek Microelectronics Corp Current steering digital-to-analog converter
TWI370620B (en) * 2007-11-15 2012-08-11 Univ Chung Yuan Christian Folded r-2r ladder current-steering digital to analog converter
JP2009194558A (ja) * 2008-02-13 2009-08-27 Toshiba Corp カレントミラー回路及びデジタルアナログ変換回路
US7907072B1 (en) * 2009-09-02 2011-03-15 Freescale Semiconductor, Inc. Digital-to-analog converter
TW201413415A (zh) * 2012-09-28 2014-04-01 Novatek Microelectronics Corp 參考電壓產生器
US9203350B2 (en) * 2013-05-20 2015-12-01 Analog Devices Global Transconductance circuit and a current digital to analog converter using such transconductance circuits
US9264062B1 (en) * 2015-03-11 2016-02-16 Freescale Semiconductor, Inc. Digital-to-analog converter circuit
US9300318B1 (en) * 2015-05-29 2016-03-29 Analog Devices Global Segmented DAC
CN108141181A (zh) * 2015-07-30 2018-06-08 电路种子有限责任公司 多级式且前馈补偿的互补电流场效应晶体管放大器
US9819357B1 (en) * 2017-05-11 2017-11-14 Qualcomm Incorporated Current removal for digital-to-analog converters
US9991900B1 (en) * 2017-08-02 2018-06-05 Nxp Usa, Inc. Digital to analog (DAC) converter with current calibration

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3504196A (en) * 1967-06-16 1970-03-31 Westinghouse Electric Corp Amplifying apparatus operable to two stable output states
US5012178A (en) * 1990-03-19 1991-04-30 Triquint Semiconductor, Inc. Low noise DAC current source topology
EP0447833A3 (en) * 1990-03-19 1993-07-21 Triquint Semiconductor, Inc. Low noise dac current source topology
US6052074A (en) * 1997-10-22 2000-04-18 Rohm Co., Ltd. Multi-channel digital-to-analog converters comprising with a plurality of converter units
US6157259A (en) * 1999-04-15 2000-12-05 Tritech Microelectronics, Ltd. Biasing and sizing of the MOS transistor in weak inversion for low voltage applications
US6392465B1 (en) * 2000-12-18 2002-05-21 National Semiconductor Corporation Sub-threshold CMOS integrator
CN101057405A (zh) * 2004-09-22 2007-10-17 高通股份有限公司 高速且高精度的数字－模拟转换器
US7173553B2 (en) * 2004-09-29 2007-02-06 Matsushita Electric Industrial Co., Ltd. Current summing digital-to-analog converter
CN101501996A (zh) * 2006-08-07 2009-08-05 松下电器产业株式会社 多通道电流相加型dac
CN102447476A (zh) * 2010-09-30 2012-05-09 珠海全志科技股份有限公司 电流舵型数模转换器
CN102571097A (zh) * 2010-12-31 2012-07-11 国民技术股份有限公司 用于控制电流舵型数模转换器电流源开关的电压限幅电路
US9548752B1 (en) * 2015-08-06 2017-01-17 Texas Instruments Incorporation Calibration technique for current steering DAC

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
一种高精度可调阈值产生器;杨媛;付华光;;固体电子学研究与进展(第04期);全文 *

Also Published As

Publication number Publication date
WO2019091917A1 (en) 2019-05-16
GB201718403D0 (en) 2017-12-20
US10615817B2 (en) 2020-04-07
JP2021502036A (ja) 2021-01-21
DE112018005304T5 (de) 2020-07-23
GB2568108A (en) 2019-05-08
CN111328440A (zh) 2020-06-23
GB2568108B (en) 2021-06-30
US20190140656A1 (en) 2019-05-09

Similar Documents

Publication Publication Date Title
CN111328440B (zh) 电流舵数模转换器
US11423294B2 (en) Neural network circuit
JP6198823B2 (ja) 差動増幅器のオフセットを調整するための電子回路
US7292172B2 (en) Current driven D/A converter and its bias circuit
US9100045B2 (en) Multiple string digital to analog converter
US11474552B2 (en) Voltage reference temperature compensation circuits and methods
US7321326B2 (en) Current source cell and D/A converter using the same
US8912939B2 (en) String DAC leakage current cancellation
US7518452B2 (en) Voltage-controlled current source and variable-gain amplifier
US9843336B1 (en) System and method of minimizing differential non-linearity (DNL) for high resolution current steering DAC
Aboobacker et al. Design, implementation and comparison of 8 bit 100 MHz current steering Dacs
CN108319323B (zh) 一种cmos高温基准电压源
US10326418B2 (en) Large input swing circuit, corresponding device and method
Chasta A very high speed, high resolution current comparator design
Reaz et al. Design of a low-power 10-Bit DAC in 130 nm CMOS technology
Shah et al. A model for temperature insensitive trimmable mosfet current sources
JP7353512B2 (ja) デジタルアナログ変換器
Ilie et al. Digitally Programmable Potentiometer Multistage Architecture with Switch Independent Linearity
Vasudeva et al. Two-stage folded resistive string 12-bit digital to analog converter using 22-nm FinFET
JP4827977B2 (ja) 電流駆動型ｄ／ａコンバータのバイアス回路
Namburu et al. A temperature-insensitive gate-controlled weighted current digital-to-analog converter
JP2023041510A (ja) 電流電圧変換回路および電圧調整回路
Banik 8 Bit Segmented Current Steering DAC
Adhikari Design of Gray Code Input DAC for Glitch Reduction in Comparison with R-2R Ladder DAC
Baran An ultra wide temperature range R-2R based 8 bit D/A converter for 90nm CMOS technology

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right

Effective date of registration: 20220113

Address after: Limerick

Applicant after: ANALOG DEVICES INTERNATIONAL UNLIMITED Co.

Address before: Bermuda (UK), Hamilton

Applicant before: Analog Devices Global Unlimited Co.

TA01 Transfer of patent application right
GR01 Patent grant
GR01 Patent grant