JP2003258641A - 電流セル型ｄａ変換器 - Google Patents
電流セル型ｄａ変換器Info
- Publication number
- JP2003258641A JP2003258641A JP2002051686A JP2002051686A JP2003258641A JP 2003258641 A JP2003258641 A JP 2003258641A JP 2002051686 A JP2002051686 A JP 2002051686A JP 2002051686 A JP2002051686 A JP 2002051686A JP 2003258641 A JP2003258641 A JP 2003258641A
- Authority
- JP
- Japan
- Prior art keywords
- current
- current cell
- converter
- transistors
- cell transistors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】
【課題】 高精度化が図られた電流セル型ＤＡ変換器を
提供する。 【解決手段】 基準電流生成回路１０で生成された相互
に同一電流値の３つの基準電流ＩSに基づいて、各電流
セルブロック４１，５１，６１それぞれに対応して備え
られた各電流―電圧変換回路２１，２２，２３で、各電
流セルブロック４１，５１，６１における各電流セルト
ランジスタ４１＿１，４１＿２，…，５１＿１，５１＿
２，…，６１＿１，６１＿２，…を流れる電流を制御す
るための制御電圧ＶＧ１，ＶＧ２，ＶＧ３を生成する。
提供する。 【解決手段】 基準電流生成回路１０で生成された相互
に同一電流値の３つの基準電流ＩSに基づいて、各電流
セルブロック４１，５１，６１それぞれに対応して備え
られた各電流―電圧変換回路２１，２２，２３で、各電
流セルブロック４１，５１，６１における各電流セルト
ランジスタ４１＿１，４１＿２，…，５１＿１，５１＿
２，…，６１＿１，６１＿２，…を流れる電流を制御す
るための制御電圧ＶＧ１，ＶＧ２，ＶＧ３を生成する。
Description
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、ディジタルデータ
に応じた数の電流セルトランジスタを流れる電流を合流
させることによりアナログ信号を生成する電流セル型Ｄ
Ａ変換器に関する。 【０００２】 【従来の技術】従来より、複数の電流セルトランジスタ
が配置された電流セル配置領域を有し、これら複数の電
流セルトランジスタのうちの、ディジタルデータに応じ
た数の電流セルトランジスタを流れる電流を合流させる
ことにより、そのディジタルデータに応じたアナログ信
号を生成する電流セル型ＤＡ変換器が知られている。 【０００３】図３は、従来の電流セル型ＤＡ変換器の回
路を示す図である。 【０００４】図３に示す電流セル型ＤＡ変換器１００
は、３チャンネル用の電流セル型ＤＡ変換器であり、こ
の電流セル型ＤＡ変換器１００には、電流制御回路１１
０と、第１チャンネル用の電流セル配置領域１２０と、
第２チャンネル用の電流セル配置領域１３０と、第３チ
ャンネル用の電流セル配置領域１４０とが備えられてい
る。 【０００５】電流制御回路１１０には、参照電圧ＶＲＥ
Ｆが入力される端子１１１と、その端子１１１に逆相入
力側（−）が接続されたオペアンプ１１２と、そのオペ
アンプ１１２の出力側にゲートが接続されるとともにソ
ースが電源Ｖｄｄに接続されたＰＭＯＳトランジスタ１
１３と、そのＰＭＯＳトランジスタ１１３のドレインに
ソースが接続されるとともにゲートに参照電圧ＶＲＥＦ
が入力されるＰＭＯＳトランジスタ１１４と、そのＰＭ
ＯＳトランジスタ１１４のドレインおよびオペアンプ１
１２の正相入力側（＋）に接続された外付け抵抗用の端
子１１５とが備えられている。端子１１５とグラウンド
ＧＮＤの間には、抵抗１１６が接続されている。 【０００６】第１チャンネル用の電流セル配置領域１２
０には、電流セルブロックを構成する複数の電流セルト
ランジスタ１２１＿１，１２１＿２，…と、電流セルト
ランジスタ１２１＿１とグラウンドＧＮＤとの間に配置
されたＰＭＯＳトランジスタ１２２＿１（実際には、複
数の電流セルトランジスタ１２１＿１，１２１＿２，…
に対応して複数のＰＭＯＳトランジスタが配置されてい
るが、ここでは例示的に１つのＰＭＯＳトランジスタ１
２２＿１を示す）と、電流セルトランジスタ１２１＿１
とＰＭＯＳトランジスタ１２２＿１の接続点に接続され
たＰＭＯＳトランジスタ１２３と、電流出力用の端子１
２４とが備えられている。複数の電流セルトランジスタ
１２１＿１，１２１＿２，…のゲートには、オペアンプ
１１２からのゲート電圧ＶＧが入力され、またＰＭＯＳ
トランジスタ１２２＿１のゲートにはディジタルデータ
ＤＡＴＡが入力され、さらにＰＭＯＳトランジスタ１２
３のゲートには参照電圧ＶＲＥＦが入力される。 【０００７】また、第２チャンネル用の電流セル配置領
域１３０には、電流セルブロックを構成する複数の電流
セルトランジスタ１３１＿１，１３１＿２，…と、電流
セルトランジスタ１３１＿１とグラウンドＧＮＤとの間
に配置されたＰＭＯＳトランジスタ１３２＿１と、電流
セルトランジスタ１３１＿１とＰＭＯＳトランジスタ１
３２＿１の接続点に接続されたＰＭＯＳトランジスタ１
３３と、電流出力用の端子１３４とが備えられている。
複数の電流セルトランジスタ１３１＿１，１３１＿２，
…のゲートには、オペアンプ１１２からのゲート電圧Ｖ
Ｇが入力され、またＰＭＯＳトランジスタ１３２＿１の
ゲートにはディジタルデータＤＡＴＡが入力され、さら
にＰＭＯＳトランジスタ１３３のゲートには参照電圧Ｖ
ＲＥＦが入力される。 【０００８】さらに、第３チャンネル用の電流セル配置
領域１４０には、電流セルブロックを構成する複数の電
流セルトランジスタ１４１＿１，１４１＿２，…と、電
流セルトランジスタ１４１＿１とグラウンドＧＮＤとの
間に配置されたＰＭＯＳトランジスタ１４２＿１と、電
流セルトランジスタ１４１＿１とＰＭＯＳトランジスタ
１４２＿１の接続点に接続されたＰＭＯＳトランジスタ
１４３と、電流出力用の端子１４４とが備えられてい
る。複数の電流セルトランジスタ１４１＿１，１４１＿
２，…のゲートには、オペアンプ１１２からのゲート電
圧ＶＧが入力され、またＰＭＯＳトランジスタ１４２＿
１のゲートにはディジタルデータＤＡＴＡが入力され、
さらにＰＭＯＳトランジスタ１４３のゲートには参照電
圧ＶＲＥＦが入力される。 【０００９】このように構成された電流セル型ＤＡ変換
器１００では、電流制御回路１１０を構成するＰＭＯＳ
トランジスタ１１３に流れる電流が抵抗１１６によりモ
ニタ電圧に変換されてオペアンプ１１２の正相入力側
（＋）に入力される。オペアンプ１１２は、正相入力側
（＋）に入力されたモニタ電圧が逆相入力側（−）に入
力されている参照電圧ＶＲＥＦと等しくなるように、Ｐ
ＭＯＳトランジスタ１１３のゲート電圧ＶＧを制御す
る。ここで、第１チャンネル用の電流セルトランジスタ
１２１＿１に対応するＰＭＯＳトランジスタ１２２＿１
がディジタルデータＤＡＴＡの論理に応じてオン，オフ
し、これによりディジタルデータＤＡＴＡに応じた電流
ＩＯＵＴ１がＰＭＯＳトランジスタ１２３を経由して端
子１２４から流出する。実際には、複数の電流セルトラ
ンジスタ１２１＿１，１２１＿２，…のうちの、ディジ
タルデータＤＡＴＡに応じた数の電流セルトランジスタ
を流れる電流がＰＭＯＳトランジスタ１２３を経由して
合流されて、図示しない抵抗でアナログ信号に変換され
る。このようにして、第１チャンネルにおけるＤ／Ａ変
換が行なわれる。同様にして、第２チャンネル，第３チ
ャンネルにおけるＤ／Ａ変換も行なわれる。 【００１０】 【発明が解決しようとする課題】上述した電流セル型Ｄ
Ａ変換器１００では、電流セル配置領域１２０，１３
０，１４０に配置された全ての電流セルトランジスタ１
２１＿１，１２１＿２，…，１３１＿１，１３１＿２，
…，１４１＿１，１４１＿２，…のゲートに、オペアン
プ１１２で生成されたゲート電圧ＶＧが印加される。こ
こで、電流セルトランジスタ１２１＿１，１２１＿２，
…，１３１＿１，１３１＿２，…，１４１＿１，１４１
＿２，…のレイアウト的な配置の差により、それらの電
流セルトランジスタ１２１＿１，１２１＿２，…，１３
１＿１，１３１＿２，…，１４１＿１，１４１＿２，…
の特性に製造上のバラツキが発生する場合がある。その
場合、電流セルトランジスタ１２１＿１，１２１＿２，
…，１３１＿１，１３１＿２，…，１４１＿１，１４１
＿２，…に同一のゲート電圧ＶＧが印加されても、それ
らの電流セルトランジスタ１２１＿１，１２１＿２，
…，１３１＿１，１３１＿２，…，１４１＿１，１４１
＿２，…に流れる電流にバラツキが発生する。すると、
電流セル型ＤＡ変換器１００の、入力されたディジタル
データＤＡＴＡの変化に対して出力されるアナログ信号
の変化の直線性（線形性）に誤差が生じる。また、各チ
ャンネル間での特性のバラツキ（フルスケール誤差等）
も生じる。このため、高精度なＤＡ変換を行なうことは
困難であるという問題がある。 【００１１】本発明は、上記事情に鑑み、高精度化が図
られた電流セル型ＤＡ変換器を提供することを目的とす
る。 【００１２】 【課題を解決するための手段】上記目的を達成する本発
明の電流セル型ＤＡ変換器は、複数の電流セルトランジ
スタが配置された電流セル配置領域を有し、これら複数
の電流セルトランジスタのうちの、ディジタルデータに
応じた数の電流セルトランジスタを流れる電流を合流さ
せることにより、そのディジタルデータに応じたアナロ
グ信号を生成する電流セル型ＤＡ変換器において、相互
に同一電流値の複数の基準電流を生成して、それら複数
の基準電流それぞれを、上記電流セル配置領域が複数に
分割されてなる各電流セルブロックに伝える基準電流生
成回路と、上記各電流セルブロックそれぞれに対応して
備えられ、各分割領域に伝えられた各基準電流に基づい
て、各電流セルブロックにおける電流セルトランジスタ
を流れる電流を制御するための各制御電圧を生成する複
数の電流―電圧変換回路とを備えたことを特徴とする。 【００１３】本発明の電流セル型ＤＡ変換器は、相互に
同一電流値の複数の基準電流それぞれに基づいて生成さ
れた各制御電圧で、各電流セルブロックにおける電流セ
ルトランジスタを流れる電流を制御するものであるた
め、各電流セルブロックごとに電流セルトランジスタの
特性がばらついていた場合であっても、各電流セルブロ
ックにおける電流セルトランジスタそれぞれに流れる電
流をほぼ同等にすることができる。従って、従来の、複
数の電流セルトランジスタのゲートに同一のゲート電圧
を印加してそれら複数の電流セルトランジスタの電流を
制御する技術と比較し、複数の電流セルトランジスタ
の、レイアウト的な配置の差による特性のバラツキによ
り生じる電流のバラツキが軽減され、入力されたディジ
タルデータの変化に対するアナログ信号の変化の直線性
（線形性）の誤差が低減されて高精度なＤＡ変換が行な
われる。 【００１４】 【発明の実施の形態】以下、本発明の実施形態について
説明する。 【００１５】図１は、本発明の一実施形態の電流セル型
ＤＡ変換器の回路を示す図である。 【００１６】図１に示す電流セル型ＤＡ変換器１は、３
チャンネル用の電流セル型ＤＡ変換器であり、この電流
セル型ＤＡ変換器１には、基準電流生成回路１０と、３
つの電流―電圧変換回路２１，２２，２３と、電流セル
配置領域３０とが備えられている。電流セル配置領域３
０は、第１チャンネル用の分割領域４０と、第２チャン
ネル用の分割領域５０と、第３チャンネル用の分割領域
６０とを有する。これら分割領域４０，５０，６０は、
レイアウト的に、互いに比較的離れた位置（場所）に配
置されている。 【００１７】基準電流生成回路１０には、参照電圧ＶＲ
ＥＦが入力される端子１１と、その端子１１に逆相入力
側（−）が接続されたオペアンプ１２と、そのオペアン
プ１２の出力側にゲートが接続されるとともにソースが
電源Ｖｄｄに接続されたＰＭＯＳトランジスタ１３と、
そのＰＭＯＳトランジスタ１３のドレインにソースが接
続されるとともにゲートに参照電圧ＲＥＦが入力される
ＰＭＯＳトランジスタ１４と、そのＰＭＯＳトランジス
タ１４のドレインおよびオペアンプ１２の正相入力側
（＋）に接続された外付け抵抗用の端子１５とが備えら
れている。端子１５とグラウンドＧＮＤの間には、抵抗
１６が接続されている。また、基準電流生成回路１０に
は、オペアンプ１２の出力側にゲートが接続されるとと
もにソースが電源Ｖｄｄに接続された３つのＰＭＯＳト
ランジスタ１７＿１，１７＿２，１７＿３が備えられて
いる。これらのＰＭＯＳトランジスタ１７＿１，１７＿
２，１７＿３は、ＰＭＯＳトランジスタ１３とカレント
ミラー構成されている。 【００１８】第１の電流―電圧変換回路２１は、ＰＭＯ
Ｓトランジスタ１７＿１とグラウンドＧＮＤとの間に配
置されたカレントミラー構成されてなるＮＭＯＳトラン
ジスタ２１＿１，２１＿２およびＰＭＯＳトランジスタ
２１＿３から構成されている。また、第２の電流―電圧
変換回路２２は、ＰＭＯＳトランジスタ１７＿２とグラ
ウンドＧＮＤとの間に配置されたカレントミラー構成さ
れてなるＮＭＯＳトランジスタ２２＿１，２２＿２およ
びＰＭＯＳトランジスタ２２＿３から構成されている。
さらに、第３の電流―電圧変換回路２３は、ＰＭＯＳト
ランジスタ１７＿３とグラウンドＧＮＤとの間に配置さ
れたカレントミラー構成されてなるＮＭＯＳトランジス
タ２３＿１，２３＿２およびＰＭＯＳトランジスタ２３
＿３から構成されている。 【００１９】分割領域４０には、電流セルブロック４１
を構成する複数の電流セルトランジスタ４１＿１，４１
＿２，…が備えられている。また、分割領域５０には、
電流セルブロック５１を構成する複数の電流セルトラン
ジスタ５１＿１，５１＿２，…が備えられている。さら
に、分割領域６０には、電流セルブロック６１を構成す
る複数の電流セルトランジスタ６１＿１，６１＿２，…
が備えられている。ここで、第１の電流―電圧変換回路
２１は分割領域４０に隣接して備えられており、また第
２の電流―電圧変換回路２２は分割領域５０に隣接して
備えられており、さらに第３の電流―電圧変換回路２３
は分割領域６０に隣接して備えられている。 【００２０】このように構成された電流セル型ＤＡ変換
器１では、ＰＭＯＳトランジスタ１３に流れる電流が抵
抗１６によりモニタ電圧に変換されてオペアンプ１２の
正相入力側（＋）に入力される。オペアンプ１２は、正
相入力側（＋）に入力されたモニタ電圧が逆相入力側
（−）に入力されている参照電圧ＶＲＥＦと等しくなる
ように、ＰＭＯＳトランジスタ１３のゲート電圧を制御
する。また、ＰＭＯＳトランジスタ１３とＰＭＯＳトラ
ンジスタ１７＿１，１７＿２，１７＿３はカレントミラ
ー構成されているため、ＰＭＯＳトランジスタ１７＿
１，１７＿２，１７＿３には、ＰＭＯＳトランジスタ１
３を流れる電流に対応する相互にほぼ同一な電流値の電
流（基準電流）ＩSが流れる。これらの基準電流ＩSは、
第１，第２，第３の電流―電圧変換回路２１，２２，２
３に向けて出力される。 【００２１】第１の電流―電圧変換回路２１は、ＰＭＯ
Ｓトランジスタ１７＿１からの基準電流ＩSに対応する
電流をカレントミラー構成されてなるＮＭＯＳトランジ
スタ２１＿１，２１＿２を経由してＰＭＯＳトランジス
タ２１＿３に流すことにより、電流セルブロック４１に
おける電流セルトランジスタ４１＿１，４１＿２，…に
流す電流を制御するための制御電圧ＶＧ１を生成する。
また、第２の電流―電圧変換回路２２は、ＰＭＯＳトラ
ンジスタ１７＿２からの基準電流ＩSに対応する電流を
カレントミラー構成されてなるＮＭＯＳトランジスタ２
２＿１，２２＿２を経由してＰＭＯＳトランジスタ２２
＿３に流すことにより、電流セルブロック５１における
電流セルトランジスタ５１＿１，５１＿２，…に流す電
流を制御するための制御電圧ＶＧ２を生成する。さら
に、第３の電流―電圧変換回路２３は、ＰＭＯＳトラン
ジスタ１７＿３からの基準電流ＩSに対応する電流をカ
レントミラー構成されてなるＮＭＯＳトランジスタ２３
＿１，２３＿２を経由してＰＭＯＳトランジスタ２３＿
３に流すことにより、電流セルブロック６１における電
流セルトランジスタ６１＿１，６１＿２，…に流す電流
を制御するための制御電圧ＶＧ３を生成する。このよう
にすることにより、互いに比較的離れて配置されて特性
にバラツキがある電流セルトランジスタ４１＿１，４１
＿２，…；電流セルトランジスタ５１＿１，５１＿２，
…；電流セルトランジスタ６１＿１，６１＿２，…にほ
ぼ同等の電流を流すことができる。ここで、第１，第
２，第３の電流―電圧変換回路２１，２２，２３は、前
述したように、電流セルブロック４１，５１，６１に隣
接して備えられているため、制御電圧ＶＧ１，ＶＧ２，
ＶＧ３の電圧降下分は小さくて済み、従って全ての電流
セルトランジスタ４１＿１，４１＿２，…，５１＿１，
５１＿２，…，６１＿１，６１＿２，…にわたり高い精
度でほぼ同等の電流を流すことができる。また、本実施
形態では、第１，第２，第３の電流―電圧変換回路２
１，２２，２３それぞれの特性を均一に揃えるために、
カレントミラー構成されてなるＮＭＯＳトランジスタ２
１＿１，２１＿２同士，ＮＭＯＳトランジスタ２２＿
１，２２＿２同士，ＮＭＯＳトランジスタ２３＿１，２
３＿２同士を、それぞれ、レイアウト的に隣接配置ある
いは対称配置するという工夫が施されている。 【００２２】このように構成された電流セル型ＤＡ変換
器１では、複数の電流セルトランジスタ４１＿１，４１
＿２，…のうちの、ディジタルデータＤＡＴＡに応じた
数の電流セルトランジスタを流れる電流が合流されて、
第１チャンネルにおけるＤ／Ａ変換が行なわれる。ま
た、複数の電流セルトランジスタ５１＿１，５１＿２，
…のうちの、ディジタルデータＤＡＴＡに応じた数の電
流セルトランジスタを流れる電流が合流されて、第２チ
ャンネルにおけるＤ／Ａ変換が行なわれる。さらに、複
数の電流セルトランジスタ６１＿１，６１＿２，…のう
ちの、ディジタルデータＤＡＴＡに応じた数の電流セル
トランジスタを流れる電流が合流されて、第３チャンネ
ルにおけるＤ／Ａ変換が行なわれる。 【００２３】本実施形態の電流セル型ＤＡ変換器１は、
基準電流生成回路１０で生成された相互に同一電流値の
３つの基準電流ＩSそれぞれに基づいて生成された制御
電圧ＶＧ１，ＶＧ２，ＶＧ３で、各電流セルブロック４
１，５１，６１における各電流セルトランジスタ４１＿
１，４１＿２，…，５１＿１，５１＿２，…，６１＿
１，６１＿２，…を流れる電流を制御するものであるた
め、各電流セルブロック４１，５１，６１ごとに電流セ
ルトランジスタの特性がばらついていた場合であって
も、各電流セルブロック４１，５１，６１における電流
セルトランジスタ４１＿１，４１＿２，…，５１＿１，
５１＿２，…，６１＿１，６１＿２，…に流れる電流を
ほぼ同等にすることができる。従って、各チャンネル間
におけるフルスケール誤差等を小さく抑えることができ
る。 【００２４】図２は、電流セルブロックとその詳細を示
す図である。 【００２５】図２には、図１に示す電流セルブロック４
１，５１，６１が示されている。図１では、各電流セル
ブロック４１，５１，６１ごとに電流セルトランジスタ
に流れる電流をほぼ同等にする例で説明したが、各電流
セルブロック４１，５１，６１それぞれを、例えば、こ
の図２に示す電流セルブロック４１のように、１６個の
分割領域部４０＿１，…，４０＿１６に分割し、分割さ
れた１６個の分割領域部４０＿１〜４０＿１６における
電流セルトランジスタそれぞれに流れる電流をほぼ同等
にしてもよい。このようにすると、例えば分割領域部４
０＿１において、その分割領域部４０＿１における電流
セルトランジスタ４１＿１，４１＿２，…と、それら電
流セルトランジスタ４１＿１，４１＿２，…とカレント
ミラーの関係にあるＰＭＯＳトランジスタ２１＿３と
を、より隣接して配置することができるため、製造上の
バラツキの影響を受けにくくなり、またこれら分割領域
部４０＿１〜４０＿１６同士の電流値のバラツキも小さ
く抑えることができる。従って、１つのチャンネルの、
Ｄ／Ａ変換における直線性誤差を低減することができ
る。 【００２６】尚、本実施形態では、電流セル配置領域を
３つの部分領域に分割した例で説明したが、これに限ら
れるものではなく、本発明は、電流セル配置領域が複数
に分割されていればよい。 【００２７】 【発明の効果】以上説明したように、本発明によれば、
高精度化が図られた電流セル型ＤＡ変換器を提供するこ
とができる。
に応じた数の電流セルトランジスタを流れる電流を合流
させることによりアナログ信号を生成する電流セル型Ｄ
Ａ変換器に関する。 【０００２】 【従来の技術】従来より、複数の電流セルトランジスタ
が配置された電流セル配置領域を有し、これら複数の電
流セルトランジスタのうちの、ディジタルデータに応じ
た数の電流セルトランジスタを流れる電流を合流させる
ことにより、そのディジタルデータに応じたアナログ信
号を生成する電流セル型ＤＡ変換器が知られている。 【０００３】図３は、従来の電流セル型ＤＡ変換器の回
路を示す図である。 【０００４】図３に示す電流セル型ＤＡ変換器１００
は、３チャンネル用の電流セル型ＤＡ変換器であり、こ
の電流セル型ＤＡ変換器１００には、電流制御回路１１
０と、第１チャンネル用の電流セル配置領域１２０と、
第２チャンネル用の電流セル配置領域１３０と、第３チ
ャンネル用の電流セル配置領域１４０とが備えられてい
る。 【０００５】電流制御回路１１０には、参照電圧ＶＲＥ
Ｆが入力される端子１１１と、その端子１１１に逆相入
力側（−）が接続されたオペアンプ１１２と、そのオペ
アンプ１１２の出力側にゲートが接続されるとともにソ
ースが電源Ｖｄｄに接続されたＰＭＯＳトランジスタ１
１３と、そのＰＭＯＳトランジスタ１１３のドレインに
ソースが接続されるとともにゲートに参照電圧ＶＲＥＦ
が入力されるＰＭＯＳトランジスタ１１４と、そのＰＭ
ＯＳトランジスタ１１４のドレインおよびオペアンプ１
１２の正相入力側（＋）に接続された外付け抵抗用の端
子１１５とが備えられている。端子１１５とグラウンド
ＧＮＤの間には、抵抗１１６が接続されている。 【０００６】第１チャンネル用の電流セル配置領域１２
０には、電流セルブロックを構成する複数の電流セルト
ランジスタ１２１＿１，１２１＿２，…と、電流セルト
ランジスタ１２１＿１とグラウンドＧＮＤとの間に配置
されたＰＭＯＳトランジスタ１２２＿１（実際には、複
数の電流セルトランジスタ１２１＿１，１２１＿２，…
に対応して複数のＰＭＯＳトランジスタが配置されてい
るが、ここでは例示的に１つのＰＭＯＳトランジスタ１
２２＿１を示す）と、電流セルトランジスタ１２１＿１
とＰＭＯＳトランジスタ１２２＿１の接続点に接続され
たＰＭＯＳトランジスタ１２３と、電流出力用の端子１
２４とが備えられている。複数の電流セルトランジスタ
１２１＿１，１２１＿２，…のゲートには、オペアンプ
１１２からのゲート電圧ＶＧが入力され、またＰＭＯＳ
トランジスタ１２２＿１のゲートにはディジタルデータ
ＤＡＴＡが入力され、さらにＰＭＯＳトランジスタ１２
３のゲートには参照電圧ＶＲＥＦが入力される。 【０００７】また、第２チャンネル用の電流セル配置領
域１３０には、電流セルブロックを構成する複数の電流
セルトランジスタ１３１＿１，１３１＿２，…と、電流
セルトランジスタ１３１＿１とグラウンドＧＮＤとの間
に配置されたＰＭＯＳトランジスタ１３２＿１と、電流
セルトランジスタ１３１＿１とＰＭＯＳトランジスタ１
３２＿１の接続点に接続されたＰＭＯＳトランジスタ１
３３と、電流出力用の端子１３４とが備えられている。
複数の電流セルトランジスタ１３１＿１，１３１＿２，
…のゲートには、オペアンプ１１２からのゲート電圧Ｖ
Ｇが入力され、またＰＭＯＳトランジスタ１３２＿１の
ゲートにはディジタルデータＤＡＴＡが入力され、さら
にＰＭＯＳトランジスタ１３３のゲートには参照電圧Ｖ
ＲＥＦが入力される。 【０００８】さらに、第３チャンネル用の電流セル配置
領域１４０には、電流セルブロックを構成する複数の電
流セルトランジスタ１４１＿１，１４１＿２，…と、電
流セルトランジスタ１４１＿１とグラウンドＧＮＤとの
間に配置されたＰＭＯＳトランジスタ１４２＿１と、電
流セルトランジスタ１４１＿１とＰＭＯＳトランジスタ
１４２＿１の接続点に接続されたＰＭＯＳトランジスタ
１４３と、電流出力用の端子１４４とが備えられてい
る。複数の電流セルトランジスタ１４１＿１，１４１＿
２，…のゲートには、オペアンプ１１２からのゲート電
圧ＶＧが入力され、またＰＭＯＳトランジスタ１４２＿
１のゲートにはディジタルデータＤＡＴＡが入力され、
さらにＰＭＯＳトランジスタ１４３のゲートには参照電
圧ＶＲＥＦが入力される。 【０００９】このように構成された電流セル型ＤＡ変換
器１００では、電流制御回路１１０を構成するＰＭＯＳ
トランジスタ１１３に流れる電流が抵抗１１６によりモ
ニタ電圧に変換されてオペアンプ１１２の正相入力側
（＋）に入力される。オペアンプ１１２は、正相入力側
（＋）に入力されたモニタ電圧が逆相入力側（−）に入
力されている参照電圧ＶＲＥＦと等しくなるように、Ｐ
ＭＯＳトランジスタ１１３のゲート電圧ＶＧを制御す
る。ここで、第１チャンネル用の電流セルトランジスタ
１２１＿１に対応するＰＭＯＳトランジスタ１２２＿１
がディジタルデータＤＡＴＡの論理に応じてオン，オフ
し、これによりディジタルデータＤＡＴＡに応じた電流
ＩＯＵＴ１がＰＭＯＳトランジスタ１２３を経由して端
子１２４から流出する。実際には、複数の電流セルトラ
ンジスタ１２１＿１，１２１＿２，…のうちの、ディジ
タルデータＤＡＴＡに応じた数の電流セルトランジスタ
を流れる電流がＰＭＯＳトランジスタ１２３を経由して
合流されて、図示しない抵抗でアナログ信号に変換され
る。このようにして、第１チャンネルにおけるＤ／Ａ変
換が行なわれる。同様にして、第２チャンネル，第３チ
ャンネルにおけるＤ／Ａ変換も行なわれる。 【００１０】 【発明が解決しようとする課題】上述した電流セル型Ｄ
Ａ変換器１００では、電流セル配置領域１２０，１３
０，１４０に配置された全ての電流セルトランジスタ１
２１＿１，１２１＿２，…，１３１＿１，１３１＿２，
…，１４１＿１，１４１＿２，…のゲートに、オペアン
プ１１２で生成されたゲート電圧ＶＧが印加される。こ
こで、電流セルトランジスタ１２１＿１，１２１＿２，
…，１３１＿１，１３１＿２，…，１４１＿１，１４１
＿２，…のレイアウト的な配置の差により、それらの電
流セルトランジスタ１２１＿１，１２１＿２，…，１３
１＿１，１３１＿２，…，１４１＿１，１４１＿２，…
の特性に製造上のバラツキが発生する場合がある。その
場合、電流セルトランジスタ１２１＿１，１２１＿２，
…，１３１＿１，１３１＿２，…，１４１＿１，１４１
＿２，…に同一のゲート電圧ＶＧが印加されても、それ
らの電流セルトランジスタ１２１＿１，１２１＿２，
…，１３１＿１，１３１＿２，…，１４１＿１，１４１
＿２，…に流れる電流にバラツキが発生する。すると、
電流セル型ＤＡ変換器１００の、入力されたディジタル
データＤＡＴＡの変化に対して出力されるアナログ信号
の変化の直線性（線形性）に誤差が生じる。また、各チ
ャンネル間での特性のバラツキ（フルスケール誤差等）
も生じる。このため、高精度なＤＡ変換を行なうことは
困難であるという問題がある。 【００１１】本発明は、上記事情に鑑み、高精度化が図
られた電流セル型ＤＡ変換器を提供することを目的とす
る。 【００１２】 【課題を解決するための手段】上記目的を達成する本発
明の電流セル型ＤＡ変換器は、複数の電流セルトランジ
スタが配置された電流セル配置領域を有し、これら複数
の電流セルトランジスタのうちの、ディジタルデータに
応じた数の電流セルトランジスタを流れる電流を合流さ
せることにより、そのディジタルデータに応じたアナロ
グ信号を生成する電流セル型ＤＡ変換器において、相互
に同一電流値の複数の基準電流を生成して、それら複数
の基準電流それぞれを、上記電流セル配置領域が複数に
分割されてなる各電流セルブロックに伝える基準電流生
成回路と、上記各電流セルブロックそれぞれに対応して
備えられ、各分割領域に伝えられた各基準電流に基づい
て、各電流セルブロックにおける電流セルトランジスタ
を流れる電流を制御するための各制御電圧を生成する複
数の電流―電圧変換回路とを備えたことを特徴とする。 【００１３】本発明の電流セル型ＤＡ変換器は、相互に
同一電流値の複数の基準電流それぞれに基づいて生成さ
れた各制御電圧で、各電流セルブロックにおける電流セ
ルトランジスタを流れる電流を制御するものであるた
め、各電流セルブロックごとに電流セルトランジスタの
特性がばらついていた場合であっても、各電流セルブロ
ックにおける電流セルトランジスタそれぞれに流れる電
流をほぼ同等にすることができる。従って、従来の、複
数の電流セルトランジスタのゲートに同一のゲート電圧
を印加してそれら複数の電流セルトランジスタの電流を
制御する技術と比較し、複数の電流セルトランジスタ
の、レイアウト的な配置の差による特性のバラツキによ
り生じる電流のバラツキが軽減され、入力されたディジ
タルデータの変化に対するアナログ信号の変化の直線性
（線形性）の誤差が低減されて高精度なＤＡ変換が行な
われる。 【００１４】 【発明の実施の形態】以下、本発明の実施形態について
説明する。 【００１５】図１は、本発明の一実施形態の電流セル型
ＤＡ変換器の回路を示す図である。 【００１６】図１に示す電流セル型ＤＡ変換器１は、３
チャンネル用の電流セル型ＤＡ変換器であり、この電流
セル型ＤＡ変換器１には、基準電流生成回路１０と、３
つの電流―電圧変換回路２１，２２，２３と、電流セル
配置領域３０とが備えられている。電流セル配置領域３
０は、第１チャンネル用の分割領域４０と、第２チャン
ネル用の分割領域５０と、第３チャンネル用の分割領域
６０とを有する。これら分割領域４０，５０，６０は、
レイアウト的に、互いに比較的離れた位置（場所）に配
置されている。 【００１７】基準電流生成回路１０には、参照電圧ＶＲ
ＥＦが入力される端子１１と、その端子１１に逆相入力
側（−）が接続されたオペアンプ１２と、そのオペアン
プ１２の出力側にゲートが接続されるとともにソースが
電源Ｖｄｄに接続されたＰＭＯＳトランジスタ１３と、
そのＰＭＯＳトランジスタ１３のドレインにソースが接
続されるとともにゲートに参照電圧ＲＥＦが入力される
ＰＭＯＳトランジスタ１４と、そのＰＭＯＳトランジス
タ１４のドレインおよびオペアンプ１２の正相入力側
（＋）に接続された外付け抵抗用の端子１５とが備えら
れている。端子１５とグラウンドＧＮＤの間には、抵抗
１６が接続されている。また、基準電流生成回路１０に
は、オペアンプ１２の出力側にゲートが接続されるとと
もにソースが電源Ｖｄｄに接続された３つのＰＭＯＳト
ランジスタ１７＿１，１７＿２，１７＿３が備えられて
いる。これらのＰＭＯＳトランジスタ１７＿１，１７＿
２，１７＿３は、ＰＭＯＳトランジスタ１３とカレント
ミラー構成されている。 【００１８】第１の電流―電圧変換回路２１は、ＰＭＯ
Ｓトランジスタ１７＿１とグラウンドＧＮＤとの間に配
置されたカレントミラー構成されてなるＮＭＯＳトラン
ジスタ２１＿１，２１＿２およびＰＭＯＳトランジスタ
２１＿３から構成されている。また、第２の電流―電圧
変換回路２２は、ＰＭＯＳトランジスタ１７＿２とグラ
ウンドＧＮＤとの間に配置されたカレントミラー構成さ
れてなるＮＭＯＳトランジスタ２２＿１，２２＿２およ
びＰＭＯＳトランジスタ２２＿３から構成されている。
さらに、第３の電流―電圧変換回路２３は、ＰＭＯＳト
ランジスタ１７＿３とグラウンドＧＮＤとの間に配置さ
れたカレントミラー構成されてなるＮＭＯＳトランジス
タ２３＿１，２３＿２およびＰＭＯＳトランジスタ２３
＿３から構成されている。 【００１９】分割領域４０には、電流セルブロック４１
を構成する複数の電流セルトランジスタ４１＿１，４１
＿２，…が備えられている。また、分割領域５０には、
電流セルブロック５１を構成する複数の電流セルトラン
ジスタ５１＿１，５１＿２，…が備えられている。さら
に、分割領域６０には、電流セルブロック６１を構成す
る複数の電流セルトランジスタ６１＿１，６１＿２，…
が備えられている。ここで、第１の電流―電圧変換回路
２１は分割領域４０に隣接して備えられており、また第
２の電流―電圧変換回路２２は分割領域５０に隣接して
備えられており、さらに第３の電流―電圧変換回路２３
は分割領域６０に隣接して備えられている。 【００２０】このように構成された電流セル型ＤＡ変換
器１では、ＰＭＯＳトランジスタ１３に流れる電流が抵
抗１６によりモニタ電圧に変換されてオペアンプ１２の
正相入力側（＋）に入力される。オペアンプ１２は、正
相入力側（＋）に入力されたモニタ電圧が逆相入力側
（−）に入力されている参照電圧ＶＲＥＦと等しくなる
ように、ＰＭＯＳトランジスタ１３のゲート電圧を制御
する。また、ＰＭＯＳトランジスタ１３とＰＭＯＳトラ
ンジスタ１７＿１，１７＿２，１７＿３はカレントミラ
ー構成されているため、ＰＭＯＳトランジスタ１７＿
１，１７＿２，１７＿３には、ＰＭＯＳトランジスタ１
３を流れる電流に対応する相互にほぼ同一な電流値の電
流（基準電流）ＩSが流れる。これらの基準電流ＩSは、
第１，第２，第３の電流―電圧変換回路２１，２２，２
３に向けて出力される。 【００２１】第１の電流―電圧変換回路２１は、ＰＭＯ
Ｓトランジスタ１７＿１からの基準電流ＩSに対応する
電流をカレントミラー構成されてなるＮＭＯＳトランジ
スタ２１＿１，２１＿２を経由してＰＭＯＳトランジス
タ２１＿３に流すことにより、電流セルブロック４１に
おける電流セルトランジスタ４１＿１，４１＿２，…に
流す電流を制御するための制御電圧ＶＧ１を生成する。
また、第２の電流―電圧変換回路２２は、ＰＭＯＳトラ
ンジスタ１７＿２からの基準電流ＩSに対応する電流を
カレントミラー構成されてなるＮＭＯＳトランジスタ２
２＿１，２２＿２を経由してＰＭＯＳトランジスタ２２
＿３に流すことにより、電流セルブロック５１における
電流セルトランジスタ５１＿１，５１＿２，…に流す電
流を制御するための制御電圧ＶＧ２を生成する。さら
に、第３の電流―電圧変換回路２３は、ＰＭＯＳトラン
ジスタ１７＿３からの基準電流ＩSに対応する電流をカ
レントミラー構成されてなるＮＭＯＳトランジスタ２３
＿１，２３＿２を経由してＰＭＯＳトランジスタ２３＿
３に流すことにより、電流セルブロック６１における電
流セルトランジスタ６１＿１，６１＿２，…に流す電流
を制御するための制御電圧ＶＧ３を生成する。このよう
にすることにより、互いに比較的離れて配置されて特性
にバラツキがある電流セルトランジスタ４１＿１，４１
＿２，…；電流セルトランジスタ５１＿１，５１＿２，
…；電流セルトランジスタ６１＿１，６１＿２，…にほ
ぼ同等の電流を流すことができる。ここで、第１，第
２，第３の電流―電圧変換回路２１，２２，２３は、前
述したように、電流セルブロック４１，５１，６１に隣
接して備えられているため、制御電圧ＶＧ１，ＶＧ２，
ＶＧ３の電圧降下分は小さくて済み、従って全ての電流
セルトランジスタ４１＿１，４１＿２，…，５１＿１，
５１＿２，…，６１＿１，６１＿２，…にわたり高い精
度でほぼ同等の電流を流すことができる。また、本実施
形態では、第１，第２，第３の電流―電圧変換回路２
１，２２，２３それぞれの特性を均一に揃えるために、
カレントミラー構成されてなるＮＭＯＳトランジスタ２
１＿１，２１＿２同士，ＮＭＯＳトランジスタ２２＿
１，２２＿２同士，ＮＭＯＳトランジスタ２３＿１，２
３＿２同士を、それぞれ、レイアウト的に隣接配置ある
いは対称配置するという工夫が施されている。 【００２２】このように構成された電流セル型ＤＡ変換
器１では、複数の電流セルトランジスタ４１＿１，４１
＿２，…のうちの、ディジタルデータＤＡＴＡに応じた
数の電流セルトランジスタを流れる電流が合流されて、
第１チャンネルにおけるＤ／Ａ変換が行なわれる。ま
た、複数の電流セルトランジスタ５１＿１，５１＿２，
…のうちの、ディジタルデータＤＡＴＡに応じた数の電
流セルトランジスタを流れる電流が合流されて、第２チ
ャンネルにおけるＤ／Ａ変換が行なわれる。さらに、複
数の電流セルトランジスタ６１＿１，６１＿２，…のう
ちの、ディジタルデータＤＡＴＡに応じた数の電流セル
トランジスタを流れる電流が合流されて、第３チャンネ
ルにおけるＤ／Ａ変換が行なわれる。 【００２３】本実施形態の電流セル型ＤＡ変換器１は、
基準電流生成回路１０で生成された相互に同一電流値の
３つの基準電流ＩSそれぞれに基づいて生成された制御
電圧ＶＧ１，ＶＧ２，ＶＧ３で、各電流セルブロック４
１，５１，６１における各電流セルトランジスタ４１＿
１，４１＿２，…，５１＿１，５１＿２，…，６１＿
１，６１＿２，…を流れる電流を制御するものであるた
め、各電流セルブロック４１，５１，６１ごとに電流セ
ルトランジスタの特性がばらついていた場合であって
も、各電流セルブロック４１，５１，６１における電流
セルトランジスタ４１＿１，４１＿２，…，５１＿１，
５１＿２，…，６１＿１，６１＿２，…に流れる電流を
ほぼ同等にすることができる。従って、各チャンネル間
におけるフルスケール誤差等を小さく抑えることができ
る。 【００２４】図２は、電流セルブロックとその詳細を示
す図である。 【００２５】図２には、図１に示す電流セルブロック４
１，５１，６１が示されている。図１では、各電流セル
ブロック４１，５１，６１ごとに電流セルトランジスタ
に流れる電流をほぼ同等にする例で説明したが、各電流
セルブロック４１，５１，６１それぞれを、例えば、こ
の図２に示す電流セルブロック４１のように、１６個の
分割領域部４０＿１，…，４０＿１６に分割し、分割さ
れた１６個の分割領域部４０＿１〜４０＿１６における
電流セルトランジスタそれぞれに流れる電流をほぼ同等
にしてもよい。このようにすると、例えば分割領域部４
０＿１において、その分割領域部４０＿１における電流
セルトランジスタ４１＿１，４１＿２，…と、それら電
流セルトランジスタ４１＿１，４１＿２，…とカレント
ミラーの関係にあるＰＭＯＳトランジスタ２１＿３と
を、より隣接して配置することができるため、製造上の
バラツキの影響を受けにくくなり、またこれら分割領域
部４０＿１〜４０＿１６同士の電流値のバラツキも小さ
く抑えることができる。従って、１つのチャンネルの、
Ｄ／Ａ変換における直線性誤差を低減することができ
る。 【００２６】尚、本実施形態では、電流セル配置領域を
３つの部分領域に分割した例で説明したが、これに限ら
れるものではなく、本発明は、電流セル配置領域が複数
に分割されていればよい。 【００２７】 【発明の効果】以上説明したように、本発明によれば、
高精度化が図られた電流セル型ＤＡ変換器を提供するこ
とができる。
【図面の簡単な説明】
【図１】本発明の一実施形態の電流セル型ＤＡ変換器の
回路を示す図である。 【図２】電流セルブロックとその詳細を示す図である。 【図３】従来の電流セル型ＤＡ変換器の回路を示す図で
ある。 【符号の説明】 １ 電流セル型ＤＡ変換器 １０ 基準電流生成回路 １１，１５ 端子 １２ オペアンプ １３，１４，１７＿１，１７＿２，１７＿３，２１＿
３，２２＿３，２３＿３ＰＭＯＳトランジスタ １６ 抵抗 ２１，２２，２３ 電流―電圧変換回路 ２１＿１，２１＿２，２２＿１，２２＿２，２３＿１，
２３＿２ ＮＭＯＳトランジスタ ３０ 電流セル配置領域 ４０，５０，６０ 分割領域 ４１，５１，６１ 電流セルブロック ４１＿１，４１＿２，…，５１＿１，５１＿２，…，６
１＿１，６１＿２，…電流セルトランジスタ（ＰＭＯＳ
トランジスタ） ４０＿１，…，４０＿１６ 分割領域部
回路を示す図である。 【図２】電流セルブロックとその詳細を示す図である。 【図３】従来の電流セル型ＤＡ変換器の回路を示す図で
ある。 【符号の説明】 １ 電流セル型ＤＡ変換器 １０ 基準電流生成回路 １１，１５ 端子 １２ オペアンプ １３，１４，１７＿１，１７＿２，１７＿３，２１＿
３，２２＿３，２３＿３ＰＭＯＳトランジスタ １６ 抵抗 ２１，２２，２３ 電流―電圧変換回路 ２１＿１，２１＿２，２２＿１，２２＿２，２３＿１，
２３＿２ ＮＭＯＳトランジスタ ３０ 電流セル配置領域 ４０，５０，６０ 分割領域 ４１，５１，６１ 電流セルブロック ４１＿１，４１＿２，…，５１＿１，５１＿２，…，６
１＿１，６１＿２，…電流セルトランジスタ（ＰＭＯＳ
トランジスタ） ４０＿１，…，４０＿１６ 分割領域部
Claims (1)
- 【特許請求の範囲】 【請求項１】 複数の電流セルトランジスタが配置され
た電流セル配置領域を有し、これら複数の電流セルトラ
ンジスタのうちの、ディジタルデータに応じた数の電流
セルトランジスタを流れる電流を合流させることによ
り、該ディジタルデータに応じたアナログ信号を生成す
る電流セル型ＤＡ変換器において、 相互に同一電流値の複数の基準電流を生成して、該複数
の基準電流それぞれを、前記電流セル配置領域が複数に
分割されてなる各電流セルブロックに伝える基準電流生
成回路と、 前記各電流セルブロックそれぞれに対応して備えられ、
各分割領域に伝えられた各基準電流に基づいて、各電流
セルブロックにおける電流セルトランジスタを流れる電
流を制御するための各制御電圧を生成する複数の電流―
電圧変換回路とを備えたことを特徴とする電流セル型Ｄ
Ａ変換器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002051686A JP2003258641A (ja) | 2002-02-27 | 2002-02-27 | 電流セル型ｄａ変換器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002051686A JP2003258641A (ja) | 2002-02-27 | 2002-02-27 | 電流セル型ｄａ変換器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003258641A true JP2003258641A (ja) | 2003-09-12 |
Family
ID=28663597
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002051686A Withdrawn JP2003258641A (ja) | 2002-02-27 | 2002-02-27 | 電流セル型ｄａ変換器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003258641A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003332910A (ja) * | 2002-05-10 | 2003-11-21 | Toshiba Matsushita Display Technology Co Ltd | ドライバー回路とそれを用いたｅｌ表示装置 |
| WO2007046159A1 (ja) * | 2005-10-17 | 2007-04-26 | Matsushita Electric Industrial Co., Ltd. | 電流加算型ｄａｃ |
-
2002
- 2002-02-27 JP JP2002051686A patent/JP2003258641A/ja not_active Withdrawn
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003332910A (ja) * | 2002-05-10 | 2003-11-21 | Toshiba Matsushita Display Technology Co Ltd | ドライバー回路とそれを用いたｅｌ表示装置 |
| WO2007046159A1 (ja) * | 2005-10-17 | 2007-04-26 | Matsushita Electric Industrial Co., Ltd. | 電流加算型ｄａｃ |
| JPWO2007046159A1 (ja) * | 2005-10-17 | 2009-04-23 | パナソニック株式会社 | 電流加算型ｄａｃ |
| US7701373B2 (en) | 2005-10-17 | 2010-04-20 | Panasonic Corporation | Current steering DAC |
| JP4546539B2 (ja) * | 2005-10-17 | 2010-09-15 | パナソニック株式会社 | 電流加算型ｄａｃ |
| CN101292426B (zh) * | 2005-10-17 | 2011-04-06 | 松下电器产业株式会社 | 电流相加型dac |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3315652B2 (ja) | 電流出力回路 | |
| US8179295B2 (en) | Self-calibrated current source and DAC using the same and operation method thereof | |
| JP4901706B2 (ja) | Ｄ／ａ変換器 | |
| US7611279B2 (en) | Temperature sensor providing a temperature signal in digital form | |
| US7514999B2 (en) | Voltage-to-current converter | |
| JPH0667744A (ja) | 定電圧回路 | |
| US7202744B1 (en) | Transresistance amplifier | |
| US7161412B1 (en) | Analog calibration of a current source array at low supply voltages | |
| WO2010100683A1 (ja) | 基準電流トリミング回路および基準電流トリミング回路を備えたａ／ｄ変換器 | |
| JPH11154833A (ja) | 電圧電流変換回路 | |
| US7321326B2 (en) | Current source cell and D/A converter using the same | |
| US6608577B2 (en) | Digital/analog converter including MOS transistor type current switches | |
| JP4718271B2 (ja) | Ｄ／ａコンバータ | |
| US7932712B2 (en) | Current-mirror circuit | |
| JP3593486B2 (ja) | 電圧比較回路およびこれを用いた基板バイアス調整回路 | |
| US20010052867A1 (en) | Digital-to-analog converter | |
| US20160065234A1 (en) | Monotonic segmented digital to analog converter | |
| JP2003258641A (ja) | 電流セル型ｄａ変換器 | |
| US7639168B1 (en) | Systems and methods for switch resistance control in digital to analog converters (DACs) | |
| JP7414578B2 (ja) | オーディオ回路 | |
| CN111193512B (zh) | 一种数模转换电路 | |
| JP4510987B2 (ja) | Ｄａ変換装置 | |
| JP4099557B2 (ja) | ディジタル／アナログ変換回路 | |
| JP2005130020A (ja) | アナログレベルシフタ | |
| JPH11312931A (ja) | ｇｍセルおよびこれを用いたカレントインターポレーションＡ／Ｄ変換器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20050510 |