CN113016137A - 偏移校正电路 - Google Patents
偏移校正电路 Download PDFInfo
- Publication number
- CN113016137A CN113016137A CN201880099495.4A CN201880099495A CN113016137A CN 113016137 A CN113016137 A CN 113016137A CN 201880099495 A CN201880099495 A CN 201880099495A CN 113016137 A CN113016137 A CN 113016137A
- Authority
- CN
- China
- Prior art keywords
- voltage
- node
- correction
- correction voltage
- temperature coefficient
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012937 correction Methods 0.000 title claims abstract description 373
- 230000005669 field effect Effects 0.000 claims description 30
- 238000001514 detection method Methods 0.000 claims description 28
- 230000007246 mechanism Effects 0.000 claims description 8
- 238000010586 diagram Methods 0.000 description 29
- 230000008859 change Effects 0.000 description 19
- 238000000034 method Methods 0.000 description 16
- 230000008569 process Effects 0.000 description 15
- 101100479022 Encephalitozoon cuniculi (strain GB-M1) SWP3 gene Proteins 0.000 description 12
- 238000012986 modification Methods 0.000 description 12
- 230000004048 modification Effects 0.000 description 12
- 238000012545 processing Methods 0.000 description 11
- 230000014509 gene expression Effects 0.000 description 10
- AYEKOFBPNLCAJY-UHFFFAOYSA-O thiamine pyrophosphate Chemical compound CC1=C(CCOP(O)(=O)OP(O)(O)=O)SC=[N+]1CC1=CN=C(C)N=C1N AYEKOFBPNLCAJY-UHFFFAOYSA-O 0.000 description 8
- 230000007423 decrease Effects 0.000 description 6
- 238000009792 diffusion process Methods 0.000 description 6
- 239000004065 semiconductor Substances 0.000 description 5
- 102100024462 Cyclin-dependent kinase 4 inhibitor B Human genes 0.000 description 4
- 101000980919 Homo sapiens Cyclin-dependent kinase 4 inhibitor B Proteins 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- 101100365087 Arabidopsis thaliana SCRA gene Proteins 0.000 description 3
- 101100439288 Bombyx mori nuclear polyhedrosis virus CG30 gene Proteins 0.000 description 3
- 101100333868 Homo sapiens EVA1A gene Proteins 0.000 description 3
- 101001105683 Homo sapiens Pre-mRNA-processing-splicing factor 8 Proteins 0.000 description 3
- 101100479020 Nosema bombycis (strain CQ1 / CVCC 102059) SWP30 gene Proteins 0.000 description 3
- 101100272680 Paracentrotus lividus BP10 gene Proteins 0.000 description 3
- 102100021231 Pre-mRNA-processing-splicing factor 8 Human genes 0.000 description 3
- 102100031798 Protein eva-1 homolog A Human genes 0.000 description 3
- 101000862778 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) 40S ribosomal protein S3 Proteins 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 238000012360 testing method Methods 0.000 description 3
- 102100039216 Dolichyl-diphosphooligosaccharide-protein glycosyltransferase subunit 2 Human genes 0.000 description 2
- 101100479019 Encephalitozoon intestinalis SWP2 gene Proteins 0.000 description 2
- 101000670093 Homo sapiens Dolichyl-diphosphooligosaccharide-protein glycosyltransferase subunit 2 Proteins 0.000 description 2
- 101000659545 Homo sapiens U5 small nuclear ribonucleoprotein 200 kDa helicase Proteins 0.000 description 2
- 101000751147 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) 60S ribosomal protein L19-A Proteins 0.000 description 2
- 101000751149 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) 60S ribosomal protein L19-B Proteins 0.000 description 2
- 101100519877 Schizosaccharomyces pombe (strain 972 / ATCC 24843) phf2 gene Proteins 0.000 description 2
- 102100036230 U5 small nuclear ribonucleoprotein 200 kDa helicase Human genes 0.000 description 2
- 230000003321 amplification Effects 0.000 description 2
- 230000001419 dependent effect Effects 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000006073 displacement reaction Methods 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
- H03F3/45632—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit
- H03F3/45744—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit by offset reduction
- H03F3/45766—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit by offset reduction by using balancing means
- H03F3/45771—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit by offset reduction by using balancing means using switching means
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/34—DC amplifiers in which all stages are DC-coupled
- H03F3/343—DC amplifiers in which all stages are DC-coupled with semiconductor devices only
- H03F3/345—DC amplifiers in which all stages are DC-coupled with semiconductor devices only with field-effect devices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
- H03F3/45183—Long tailed pairs
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/72—Gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/447—Indexing scheme relating to amplifiers the amplifier being protected to temperature influence
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45212—Indexing scheme relating to differential amplifiers the differential amplifier being designed to have a reduced offset
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45286—Indexing scheme relating to differential amplifiers the temperature dependence of a differential amplifier being controlled
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45391—Indexing scheme relating to differential amplifiers the AAC comprising potentiometers in the source circuit of the AAC before the common source coupling
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45392—Indexing scheme relating to differential amplifiers the AAC comprising resistors in the source circuit of the AAC before the common source coupling
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45396—Indexing scheme relating to differential amplifiers the AAC comprising one or more switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Abstract
第1校正电压产生电路(110)输出用于校正输入电压(VIN)的正或负的第1校正电压(ΔV1)。第2校正电压产生电路(120)根据第1校正电压(ΔV1)输出与第1校正电压(ΔV1)相同极性的第2校正电压(ΔV2)。第2校正电压(ΔV2)以具有与第1校正电压的温度系数相反极性的温度系数的方式被产生。
Description
技术领域
本发明涉及偏移校正电路。
背景技术
近年来,随着IoT(Internet of Things,物联网)技术等的进展,高精度的传感器以及传感器接口的技术需求不断增长。具体而言,需要如下系统技术:通过在输入级的运算放大器、比较器准确地接受传感器设备的信息而进行模拟信号处理或数字信号处理,从而利用由传感器检测出的信息来连接人和物。
此时,适合于数字信号处理的、在CMOS(Complementary Metal OxideSemiconductor,互补金属氧化物半导体)工艺上具有与双极型工艺同样高精度的、低偏移电压的运算放大器以及比较器的需求不断增长。
作为用于实现低偏移电压的偏移校正电路,在日本特开2017-169092号公报(专利文献1)中记载有如下结构:在包括差分对晶体管和与差分对晶体管各自连接的有源负载晶体管的放大电路中,与各有源负载晶体管还并联连接有多个偏移校正用电流源以及多个偏移校正用开关。
在这样的结构中,根据由元件偏差等而产生的偏移电压,通过多个偏移校正用开关的控制使多个偏移校正用电流源选择性地工作来产生期望的校正电流值,从而校正偏移电压。尤其是,在专利文献1中,能够通过由电流值相对于温度稳定的电流源以及电阻值相对于温度稳定的电阻元件、即不依赖于温度的电流源以及电阻元件构成各偏移校正用电流源来抑制温度漂移并校正偏移电压。
现有技术文献
专利文献
专利文献1:日本特开2017-169092号公报
非专利文献
非专利文献1:Alice Wang,Benton Highsmith Calhoun,AnanthaP.Chandrakasan著,“用于超低功率系统的亚阈值设计(“SUB-THRESHOLD DESIGN FORULTRA LOW-POWER SYSTEMS”)”第30页,Springer,2006年。
发明内容
发明所要解决的技术课题
然而,制造完全不依赖于温度的电压源以及电阻元件本身是困难的,也担心由于采用温度依赖性足够小的电压源以及电阻元件导致部件成本上升。
本发明是为了解决这样的问题而做出的,本发明的目的在于提供如下偏移校正电路:容许使用具有温度依赖性的元件,而具有抑制温度漂移的偏移电压的校正功能。
用于解决技术课题的技术方案
在本发明的某个方面,偏移校正电路具备第1校正电压产生电路和第2校正电压产生电路。第1校正电压产生电路输出用于校正输入电压的正或负的第1校正电压。第2校正电压产生电路根据第1校正电压输出第2校正电压。第2校正电压为与第1校正电压相同极性的电压,并且具有与第1校正电压的第1温度系数相反极性的第2温度系数。
发明效果
根据本发明,通过将第1校正电压的第1温度系数和第2校正电压的第2温度系数设为相反极性,从而即使使用具有温度依赖性的元件构成第1及第2校正电压产生电路,也能够通过抑制第1校正电压与第2校正电压之和相对于温度变化的变动来实现抑制温度漂移的偏移电压的校正功能。
附图说明
图1为说明应用了本实施方式的偏移校正电路的运算放大器被用作传感器接口的系统的整体结构例的概略框图。
图2为说明应用了实施方式1的偏移校正电路的运算放大器的结构例的框图。
图3为说明图2所示的第1校正电压产生电路的结构例的电路图。
图4为图3所示的第1校正电压产生电路的等效电路图。
图5为说明图2所示的第2校正电压产生电路以及输出级的结构例的电路图。
图6为说明第1及第2校正电压产生电路的工作状态的图表。
图7为说明偏移电压的校正工作的一例的第1图表。
图8为说明偏移电压的校正工作的一例的第2图表。
图9为说明第1及第2校正电压产生电路的第1及第2校正电压的温度特性的概念图。
图10为示出应用了实施方式1的偏移校正电路的运算放大器的输出电压特性的概念图。
图11为说明实施方式1的变形例的电流源的第1结构例的电路图。
图12为说明实施方式1的变形例的电流源的第2结构例的电路图。
图13为说明应用了实施方式2的偏移校正电路的运算放大器的结构例的框图。
图14为说明图13所示的温度检测电路的结构例的电路图。
图15为说明图14所示的温度检测电路的工作的概念图。
图16为说明用于预先决定应用了实施方式2的偏移校正电路的运算放大器中的用于偏移校正的控制信号的模式的处理流程的流程图。
图17为说明应用了实施方式2的偏移校正电路的运算放大器的工作中的用于偏移校正的控制信号的设定处理的流程图。
图18为说明实施方式2的偏移校正电路的工作例的概念图。
图19为示出应用了实施方式2的偏移校正电路的运算放大器的输出电压特性的概念图。
图20为说明实施方式3的第2校正电压产生电路的结构例的电路图。
图21为用于说明电阻元件的非线性的温度依赖性以及其补偿的概念性曲线图。
图22为用于说明将半导体基板上的扩散电阻作为电阻元件时的高温区域中的电阻值变动以及其补偿的概念性曲线图。
图23为说明实施方式1的变形例的电流源的另一变形例的第1电路图。
图24为说明实施方式1的变形例的电流源的另一变形例的第2电路图。
附图标记
100:运算放大器;110:第1校正电压产生电路;111~113、121~123、121x、121y:电流源;120:第2校正电压产生电路;124x、124y:偏置电阻可变电路;125N、125P:可变电阻器;150:输出级;151、152、TN15、TN16、TP1、TP2、TP11~TP16、TP21~TP24、TPN、TPP:晶体管;153:电容器;160:控制器;180:温度检测电路;185:比较器;500:传感器;700:数字信号处理电路;B11~B14、B21~B24:控制信号(第1校正电压产生电路);BN0~BN3、BN00~BN03、BN10~BN13、BN20~BN23、BN30~BN33、BP0~BP3、BP00~BP03、BP10~BP13、BP20~BP23、BP30~BP33:控制信号(第2校正电压产生电路);D0:二极管;N10~N13、N15~N17、N21~N25、Ni1、Ni2:节点;Ng:基准电压节点;No:输出节点;Np:电源节点;RN0~RN3、RN00~RN03、RN10~RN13、RN20~RN23、RN30~RN33、RP0~RP3、RP00~RP03、RP10~RP13、RP20~RP23、RP30~RP33、Rbias、RbiasN、RbiasP、RbN0~RbN3、RbP0~RbP3、Rd1~Rd3:电阻元件;SP11~SP14、SP21~SP24:开关;STD:温度检测信号(温度检测电路);SWN0~SWN3、SWN00~SWN03、SWN10~SWN13、SWN20~SWN23、SWN30~SWN33、SWP0~SWP3、SWP00~SWP03、SWP10~SWP13、SWP20~SWP23、SWP30~SWP33:旁路开关;SWbN、SWbN0~SWbN3、SWbP、SWbP0~SWbP3:切换开关。
具体实施方式
以下参照附图对本发明的实施方式进行详细说明。此外,以下对图中的相同或相当部分附加相同的附图标记,原则上不重复其说明。
实施方式1.
图1为说明应用了本实施方式的偏移校正电路的运算放大器被用作传感器接口的系统的整体结构例的概略框图。
图1所示的系统具备运算放大器100、传感器500、ADC(Analog to DigitalConverter,模数转换器))600和数字信号处理电路700。
传感器500为例如温度传感器或位移传感器等,输出根据测量对象物的温度或位移等物理量而变化的电压值(传感器电压值)。运算放大器100在第1输入端子接受来自传感器500的传感器电压值作为输入电压VIN,并且在第2输入端子接受基准电压VRIN。运算放大器100作为差分放大器工作,在输出端子输出将输入电压VIN及基准电压VRIN的电力差放大得到的输出电压VOUT。例如,运算放大器100能够作为输出端子及第2输入端子连接而成的所谓电压跟随器电路而工作,从而输出传感器电压值作为输出电压VOUT。
ADC 600对运算放大器100的输出电压VOUT(模拟电压)进行采样并进行数字变换。数字信号处理电路700针对由ADC 600得到的数字信号执行预先规定的运算处理。据此,在图1所示的系统中,能够执行使用传感器500得到的检测值的设备等的控制。
在近年来,随着传感器500的高精度的进展,能够高精度地检测测量对象物的物理量。另一方面,担心由于用于提取传感器电压值的传感器接口的精度、代表性的是运算放大器100中的偏移电压的影响,整体的检测精度降低。因此,对运算放大器100应用本实施方式的偏移校正电路。
图2为说明应用了实施方式1的偏移校正电路的运算放大器的结构例的框图。
参照图2,运算放大器100包括第1校正电压产生电路110、第2校正电压产生电路120、输出级150和控制器160。控制器160对第1校正电压产生电路110输出控制信号B11~B14、B21~B24。同样地,控制器160对第2校正电压产生电路120输出控制信号BP0~BP3、BN0~BN3。
控制信号B11~B14、B21~B24以及BP0~BP3、BN0~BN3被预先设定并存储于控制器160。此外,控制器160也可以不与运算放大器100一体地构成。即,也能够设为从运算放大器100的外部输入控制信号B11~B14、B21~B24以及BP0~BP3、BN0~BN3的结构。
第1校正电压产生电路110输出对到运算放大器100的输入电压VIN加上偏移校正电压ΔV1而得到的第1电压V1(V1=VIN+ΔV1)。如在以下说明中可知,能够根据控制信号B11~B14、B21~B24将偏移校正电压ΔV1调节为正电压(ΔV1>0)及负电压(ΔV1<0)中的任意电压。即,控制信号B11~B14、B21~B24与“第1控制信号”的一个实施例对应。
第2校正电压产生电路120生成对来自第1校正电压产生电路110的第1电压V1加上由控制信号BN0~BN3、BP0~BP3控制的偏移校正电压ΔV2而得到的第2电压V2(V2=VIN+ΔV1+ΔV2)。如在以下说明中可知,偏移校正电压ΔV2也能够调节为正电压(ΔV2>0)以及负电压(ΔV2<0)中的任意电压。即,控制信号BN0~BN3、BP0~BP3与“第2控制信号”的一个实施例对应。
进而,第2校正电压产生电路120向输出级150输出将第2电压V2与基准电压VRIN(图1)的电力差放大而得到的电压Vamp。输出级150生成基于从第2校正电压产生电路120输出的电压Vamp的输出电压VOUT。输出电压VOUT被输入到图1所示的ADC 600。
以下在本实施方式中,设为运算放大器100通过在图2的结构中使VRIN=VOUT,从而作为电压跟随器电路而工作。因此,来自第2校正电压产生电路120的电压Vamp与第2电压V2(V2=VIN+ΔV1+ΔV2)相等。
以下详细说明图2中的各电路的结构例。
图3为说明第1校正电压产生电路110的结构例的电路图。
参照图3,第1校正电压产生电路110具有电流源111~113、并联连接的多个晶体管TP11~TP14、在多个晶体管TP11~TP14的各个晶体管配置的开关SP11~SP14、并联连接的多个晶体管TP21~TP24和在多个晶体管TP21~TP24的各个晶体管配置的开关SP21~SP24。
电流源111连接于供给电源电压VDDA的电源节点Np与节点N11之间,输出恒定电流Ibias11。多个晶体管TP11~TP14由p型场效应晶体管构成,并联连接于节点N11以及节点N12之间。电流源112连接于节点N12与基准电压节点Ng之间,输出恒定电流Ibias12。基准电压节点Ng例如供给接地电压GNDA。
同样地,多个晶体管TP21~TP24由p型场效应晶体管构成,并联连接于节点N11与被输出第1电压V1的节点N13之间。电流源113连接于节点N13与基准电压节点Ng之间,输出恒定电流Ibias13。电流源112以及113构成为输出电流相等。即,Ibias12=Ibias13=(Ibias11)/2的关系成立。
多个晶体管TP11~TP14的栅极经由由控制信号B11~B14控制的开关SP11~SP14而与被输入输入电压VIN的节点N10以及电源节点Np连接。因此,晶体管TP11~TP14的栅极根据控制信号B11~B14而被输入输入电压VIN或电源电压VDDA。晶体管TP11~TP14的各个晶体管被偏置以在亚阈值区域工作。
同样地,多个晶体管TP21~TP24的栅极经由由控制信号B21~B24控制的开关SP21~SP24而与节点N13以及电源节点Np连接。由此,晶体管TP11~TP14的栅极根据控制信号B21~B24而被输入电源电压VDDA或者与节点N13连接。晶体管TP21~TP24的各个晶体管也被偏置以在亚阈值区域工作。
多个晶体管TP11~TP14中的、栅极被输入电源电压VDDA的晶体管在节点N11与节点N12或节点N13之间无法形成电流路径。因此能够利用多个晶体管TP11~TP14来构成晶体管尺寸根据控制信号B11~B14而被可变控制的晶体管TP1。同样地,能够利用多个晶体管TP21~TP24来构成晶体管尺寸根据控制信号B21~B24而被可变控制的晶体管TP2。此外,关于用于构成晶体管TP1以及TP2的并联连接的晶体管的个数,在图3中设为4个,但是能够设为任意多个。
图4中示出使用上述晶体管TP1、TP2的第1校正电压产生电路110的等效电路图。
参照图4,通过使晶体管TP1以及TP2在亚阈值区域工作,从而在节点N13的第1电压V1与节点N10的输入电压VIN之间,使用晶体管TP1的栅极源极间电压VGS1以及晶体管TP2的栅极源极间电压VGS2,下式(1)成立。
V1=VIN+VGS1-VGS2……(1)
另一方面,在亚阈值区域的晶体管的栅极源极间电压VGS以及漏极电流IDS之间,如非专利文献1所示,下式成立。
IDS=I0·M·exp((VGS-Vth)/(η·VT))……(2)
在上式中,I0为根据晶体管的迁移率以及栅极氧化膜厚度等工艺信息决定的常数,M为晶体管尺寸,Vth为晶体管的阈值电压,VT为热电压,η为根据工艺值决定的亚阈值常数)。尤其是,已知绝对温度T下的热电压以VT=k·T/q示出(k:玻尔兹曼系数,q:电子的电荷量)。
关于VGS求解式(2),得到下式(3)。
VGS=η·VT·ln(IDS/(I0·M))+Vth……(3)
使用由控制信号B11~B14控制的变量k1,晶体管TP1的晶体管尺寸以M=k1·(W/L)示出。同样地,使用由控制信号B11~B14控制的变量k1,晶体管TP2的晶体管尺寸以M=k2·(W/L)示出。根据式(3),晶体管TP1的VGS1以及晶体管TP2的VGS2分别由下式(4)、(5)示出。
VGS1=η·VT·ln(IDS/(I0·k1·(W/L))+Vth…… (4)
VGS2=η·VT·ln(IDS/(I0·k2·(W/L))+Vth…… (5)
在此,当设计为电流源111的电流Ibias12与电流源113的电流Ibias13相等时,式(4)以及(5)中的IDS相等。此时,根据式(4)、(5),(VGS1-VGS2)=η·VT·ln(k2/k1)。将此代入时,式(1)变形为以(k2/k1)为变量的式(6)。
V1=VIN+η·VT·ln(k2/k1)……(6)
通过使式(6)中的热电压VT=k·T/q,第1校正电压产生电路110的校正电压ΔV1由下式(7)示出。
ΔV1=η·(k·T/q)·ln(k2/k1)……(7)
通过控制信号B11~B14以及B21~B24的组合,能够改变相当于晶体管TP1及TP2的晶体管尺寸之比的(k2/k1)。
当(k2/k1)>1、即晶体管TP2的晶体管尺寸大于晶体管TP1的晶体管尺寸时,由于ln(k2/k1)>0,则能够使得ΔV1>0。反之,当(k2/k1)<1、即晶体管TP1的晶体管尺寸大于晶体管TP2的晶体管时,由于ln(k2/k1)<0,则ΔV1<0。进而,当使k1=K2时,由于ln(k2/k1)=0,能够使ΔV1=0。
如此,在第1校正电压产生电路110中,能够通过控制信号B11~B14以及B21~B24的组合,对输入电压VIN加上能够调节为正值、负值以及零的任意值的校正电压ΔV1而输出第1电压V1。
另外,第1校正电压产生电路110的校正电压ΔV1的温度依赖性由根据对式(7)以温度(绝对温度)T进行微分得到的下式(8)的第1校正电压Δ1的温度系数来示出。
d(ΔV1)/dT=η·(k/q)·ln(k2/k1)……(8)
根据式(8),理解为ΔV1的温度系数的符号(极性)与ln(k2/k1)的符号、即ΔV1的符号(极性)联动地决定。换言之,理解为当设定为ΔV1>0时,d(ΔV1)/dT>0,即温度依赖性为“正”,当设定为ΔV1<0时,d(ΔV1)/dT<0,即温度依赖性为“负”。
在图3以及图4中,晶体管TP1与“第1场效应晶体管”的一个实施例对应,晶体管TP2与“第2场效应晶体管”的一个实施例对应,电流源111~113与“第1电流源组”的一个实施例对应。进而,与构成晶体管TP1以及TP2的并联连接的多个晶体管对应地配置的开关SP11~SP14、SP21~SP24与“晶体管尺寸比控制机构”的一个实施例对应。
图5为说明第2校正电压产生电路120以及输出级150的结构例的电路图。
参照图5,第2校正电压产生电路120具有电流源121~123、可变电阻器125P及125N和晶体管TPP及TPN。晶体管TPP及TPN被设为在亚阈值区域或饱和区域中工作。
电流源121连接于供给电源电压VDDA的电源节点Np与节点N21之间,输出恒定电流Ibias11。可变电阻器125P连接于节点N21以及节点N24之间。晶体管TPP由p型场效应晶体管构成,连接于节点N24以及节点N22之间。同样地,可变电阻器125N连接于节点N21以及节点N25之间。晶体管TPN由p型场效应晶体管构成,连接于节点N25以及节点N23之间。
电流源122连接于节点N22与基准电压节点Ng之间,输出恒定电流Ibias22。电流源123连接于节点N23与基准电压节点Ng之间,输出恒定电流Ibias23。电流源122以及123构成为具有相等的输出电流特性,由此各自的输出电流相等。即,Ibias22=Ibias23=(Ibias21)/2的关系成立。
可变电阻器125P具有串联连接于节点N24以及节点N21之间的多个电阻元件RP0~RP3和与多个电阻元件RP0~RP3的各个电阻元件并联连接的旁路开关SWP0~SWP3。此外,以下对于电阻元件RP0~RP3的电阻值也分别记载为RP0~RP3。旁路开关SWP0~SWP3根据控制信号BP0~BP3而被开闭。因此,可变电阻器125P的节点N24以及节点N21之间的电阻值Rp由控制信号BP0~BP3控制。
同样地,可变电阻器125N具有串联连接于节点N21以及节点N25之间的多个电阻元件RN0~RN3和与多个电阻元件RN0~RN3的各个电阻元件并联连接的旁路开关SWN0~SWN3。此外,以下对于电阻元件RN0~RN3的电阻值也分别记载为RN0~RN3。旁路开关SWN0~SWN3根据控制信号BN0~BN3而被开闭。因此,可变电阻器125N的节点N25以及节点N21之间的电阻值Rn由控制信号BN0~BN3控制。
来自第1校正电压产生电路110的第1电压V1被输入至晶体管TPP的栅极。对运算放大器100输入的基准电压VRIN被输入至晶体管TPN的栅极。因此,对第1电压V1及基准电压VRIN的电压差进行差分放大得到的电压被输出至节点N22。
在此时,通过对包括晶体管TPP的电流路径内的可变电阻器125P的电阻值Rp和包括晶体管TPN的电流路径内的可变电阻器125N的电阻值Rn设置差,能够等效地进行对第1电压V1进一步加上基于上述电阻差的第2偏移校正电压ΔV2而得到的电压(VIN+ΔV1+ΔV2)与基准电压VRIN的差分放大。
尤其是,为了消除差分放大的偏移,能够通过使晶体管TPP的栅极电压(V1+ΔV1)与节点N21的电压(Vtail)的电压差以及晶体管TPN的栅极电压与Vtail的电压差均衡而使得ΔV1=ΔV2。
例如,当第1校正电压为正(ΔV1>0)时,设为Rp>Rn,使可变电阻器125P的电压下降量比可变电阻器125N中的电压下降量多ΔV2,从而能够针对正的校正电压ΔV1产生校正电压ΔV2(ΔV2>0),以使得Vtail-(VIN+ΔV1+ΔV2)=Vtail-VRIN。
另一方面,当第1校正电压为负(ΔV1<0)时,设为Rn>Rp,使可变电阻器125N的电压下降量比可变电阻器125P中的电压下降量多ΔV2,从而能够针对负的校正电压ΔV1以与ΔV1>0时相反的极性产生校正电压ΔV2,以使得Vtail-(VIN+ΔV1)=Vtail+ΔV2-VRIN。
当将校正电压ΔV2定义为从可变电阻器125P的电压下降中减去可变电阻器125N中的电压下降的相减值时,ΔV2=(Rn-Rp)·(Ibias21)/2。由于能够通过控制信号BP0~BP3以及BN0~BN3的组合将电阻差(Rn-Rp)设定为正值、负值以及零的任意值,因此校正电压ΔV2也能够控制为ΔV2>0、V2<0以及ΔV2=0的任意状态。如此,在第2校正电压产生电路120中,能够等效地在输出级150输出第2电压V2=VIN+ΔV1+ΔV2。
尤其是,当调节控制信号BP0~BP3以及BN0~BN3以使得在电压跟随器连接下VOUT=VIN时,能够成为根据VOUT=VIN+ΔV1+ΔV2来校正过偏移的状态。换言之,针对运算放大器100的偏移电压Voffset,在第2校正电压产生电路120中,能够根据第1校正电压ΔV1产生校正电压ΔV2以使得ΔV1+ΔV2=-Voffset。
在第2校正电压产生电路120中,可变电阻器125P中包含的多个电阻元件RP0~RP3由具有负温度系数的电阻元件构成。代表性的是,在CMOS工艺中,能够使用半导体类的材料,例如非硅化的P型多晶硅电阻或非硅化N型多晶硅电阻,或者,作为负温度系数大的材料,使用非硅化P型多晶硅高电阻或非硅化的N型多晶硅高电阻等,进而,也能够利用它们的组合来构成具有负温度系数的电阻元件。
与此相对,可变电阻器125N中包含的多个电阻元件RN0~RN3由具有正温度系数的电阻元件构成。代表性的是,能够使用金属类的材料,例如聚电阻(POLY电阻)、P+扩散电阻、N+扩散电阻等,还能够利用它们的组合来构成具有正温度系数的电阻元件。或者,也能够通过正温度系数大的电阻与负温度系数小的电阻的组合来构成具有正温度系数的电阻元件。同样地,也能够通过负温度系数大的电阻与正温度系数小的电阻的组合来构成具有负温度系数的电阻元件。
在第2校正电压产生电路120中,在产生正的第2校正电压ΔV2的情况下(ΔV2>0),能够通过将旁路开关SWN0~SWN3全部接通(闭合),而将旁路开关SWP0~SWP3中的至少一部分断开(打开),从而使得Rp>Rn。据此,具有负温度系数的电阻元件RP0~RP3中的至少一部分被包含于电流路径中,而具有正温度系数的电阻元件RN0~RN3不包含于电流路径中。其结果是,当设定为ΔV2>0时,可变电阻器125P的电阻值Rp随着温度上升而降低从而ΔV2也减少。即,能够使ΔV2的温度系数为“负”。
反之,在产生负的第2校正电压ΔV2的情况下(ΔV2<0),能够通过将旁路开关SWP0~SWP3全部接通(闭合),而将旁路开关SWN0~SWN3中的至少一部分断开(打开),从而使得Rn>Rp。据此,具有正温度系数的电阻元件RN0~RN3中的至少一部分被包含于电流路径中,而具有负温度系数的电阻元件RP0~RP3不包含于电流路径中。其结果是,当设定为ΔV2<0时,可变电阻器125N的电阻值Rn随着温度上升而上升从而ΔV2增加。即,能够使ΔV2的温度系数为“正”。
此外,在图5的结构例中将用于构成可变电阻器125P、125N的电阻虽然元件的个数设为4个,但是能够由任意多个电阻元件来构成可变电阻器125P、125N。
输出级150具有晶体管151以及152和电容器153。晶体管151由P型场效应晶体管构成,连接于电源节点Np与运算放大器100的输出节点No之间。晶体管151通过在栅极被输入恒定的偏置电压Vbias从而输出恒定电流。
晶体管152由N型场效应晶体管构成,连接于输出节点No与基准电压节点Ng之间。电容器153连接于输出节点No与晶体管152的栅极之间。晶体管152的栅极与第2校正电压产生电路120的节点N22连接。据此,输出电压VOUT被输出至输出节点No,其中输出电压VOUT基于将对输入电压VIN加上第1校正电压ΔV1以及第2校正电压ΔV2得到的电压与基准电压VRIN进行差分放大得到的电压(Vamp)。尤其是,在运算放大器100作为电压跟随器电路工作的情况下,VOUT=VIN+ΔV1+ΔV2。
在图5中,晶体管TPP与“第3场效应晶体管”的一个实施例对应,晶体管TPN与“第4场效应晶体管”的一个实施例对应,可变电阻器125P与“第1可变电阻器”的一个实施例对应,可变电阻器125N与“第2可变电阻器”的一个实施例对应。另外,节点N21与“第1节点”的一个实施例对应,节点N22与“第2节点”的一个实施例对应,节点N23与“第3节点”的一个实施例对应,电流源121~123与“第2电流源组”的一个实施例对应。进而,分别配置于构成可变电阻器125P、125N的多个电阻元件的多个旁路开关SWP0~SWP3、SWN0~SWN3与“电阻差可变机构”的一个实施例对应。
图6中示出说明第1及第2校正电压产生电路的工作状态的图表。
参照图6,例如在设定了控制信号B11~B14、B21~B24以及BP0~BP3、BN0~BN3以使第1校正电压ΔV1以及第2校正电压Δ2这两者为零(ΔV1=ΔV2=0)的情况下,运算放大器100的偏移电压Voffset能够测定为以电压跟随器连接的运算放大器100的输入电压及输出电压之差(Voffset=VIN-VOUT)。
当偏移电压为正时(Voffset>0),能够通过将第1校正电压ΔV1以及第2校正电压ΔV2设定为负,使得Voffset+ΔV1+ΔV2=0,来校正偏移电压。反之,当偏移电压为负时(Voffset>0),能够通过将第1校正电压ΔV1以及第2校正电压ΔV2设定为正,使得Voffset+ΔV1+ΔV2=0,来校正偏移电压。
如此,在第2校正电压产生电路120中,设定控制信号BN0~BN3、BP0~BP3以使得第1校正电压产生电路110的第1校正电压ΔV1与第2校正电压ΔV2的极性(正/负)相同。例如,能够将第1校正电压ΔV1与第2校正电压ΔV2设定为相等(ΔV1=ΔV2=-Voffset/2)。
如上述那样,在第1校正电压产生电路110中,第1校正电压ΔV1的正/负与其温度系数的极性(正/负)相同,在第2校正电压产生电路120中,第2校正电压ΔV2的正/负与其温度依赖性的正/负相反。其结果是,理解为在ΔV1及ΔV2为正时以及ΔV1及ΔV2为负时的任意情况下,ΔV1的温度系数以及ΔV2的温度系数均为相反极性。此外,ΔV1的温度系数与“第1温度系数”对应,ΔV2的温度系数与“第2温度系数”对应。
接下来使用图7以及图8,说明偏移电压的校正工作的一例。图7中示出说明当偏移电压为负时(Voffset<0)的第1校正电压产生电路110以及第2校正电压产生电路120的工作的图表。
参照图7,当Voffset=0[mv]时,ΔV1=ΔV2=0(正侧校正级别=“0”),而当Voffset=-2[mv]时,通过使ΔV1=ΔV2=1[mv](正侧校正级别=“1”),偏移电压被校正。同样地,当Voffset=-4[mv]时通过使ΔV1=ΔV2=2[mv](正侧校正级别=“2”),当Voffset=-6[mv]时通过使ΔV1=ΔV2=3[mv](正侧校正级别=“3”),能够校正偏移电压。
在此,设为在图3的第1校正电压产生电路110中,设计为使晶体管TP11以及TN11的W/L=1000,晶体管TP12、TP13、TP14以及TN12、TN13、TN14的各个晶体管的W/L=25。
在正侧校正级别=“3”时,控制信号B11~B14被设定为:针对晶体管TP11~TP14,输入电压VIN被输入至晶体管TP11的栅极,而电源电压VDDA被输入至晶体管TP12~TP14的栅极。与此相对,控制信号B21~B24被设定为使得晶体管TP21~TP24的各栅极与节点N13连接。
此时,图4的晶体管TP1的W/L=1000,晶体管TP2的W/L=1075,因此(k2/k1)=1.075。另外,在T=300[K]时,热电压VT(VT=k·T/q)约为26[mv],因此在式(7)、(8)中,当根据工艺值设为η=1.66时,则根据式(7),ΔV1≈3[mV],并且根据式(8),d(ΔV1)/dT≈600μ[V/deg]。
在正侧校正级别=“1”时,与正侧校正级别=“3”时相比较,通过对晶体管TP22~TP24中的两个的栅极输入电源电压VDDA,从而相对于晶体管TP1的W/L=1000,使得晶体管TP2的W/L=1025。其结果是,相对于(k2/k1)=1.025,能够使ΔV1≈1[mV],并且根据式(8),能够使d(ΔV1)/dT≈200μ[V/deg]。
同样地,在正侧校正级别=“2”时,与正侧校正级别=“3”时相比较,通过对晶体管TP22~TP24中的一个的栅极输入电源电压VDDA,从而相对于晶体管TP1的W/L=1000,使晶体管TP2的W/L=1050。其结果是,相对于(k2/k1)=1.050,能够使ΔV1≈2[mV],并且根据式(8),能够使d(ΔV1)/dT≈400μ[V/deg]。
另一方面,在图6的第2校正电压产生电路120中,针对电流源121~123,抑制温度依赖性,设计为Ibias22=Ibias23=100[nA],即电流源121的输出电流Ibias21=200[nA]。进而,能够使电阻元件RP0~RP3以及RN0~RN3的电阻值为10[kΩ]。
当正侧校正级别=“1”时,通过将旁路开关SWN0~SWN3、SWP1~SWP3接通(闭合),而仅将旁路开关SWP0断开(打开),从而使可变电阻器125P中的Rp=10[kΩ](另一方面,Rn=0),能够产生ΔV1=100[nA]×10[kΩ]=1[mV]。
同样地,当正侧校正级别=“2”时,通过将旁路开关SWN0~SWN3、SWP2~SWP3接通(闭合),而将旁路开关SWP0以及SWP1断开(打开),从而使可变电阻器125P中的Rp=20[kΩ](另一方面,Rn=0),能够产生ΔV1=100[nA]×20[kΩ]=2[mV]。另外,当正侧校正级别=“3”时,通过将旁路开关SWN0~SWN3、SWP3接通(闭合),而将旁路开关SWP0~SWP2断开(打开),从而使可变电阻器125P中的Rp=30[kΩ](另一方面,Rn=0),能够产生ΔV1=100[nA]×30[kΩ]=3[mV]。
第2校正电压产生电路120中的第2校正电压ΔV2的温度系数被设定为抵消第1校正电压产生电路110中的第1校正电压ΔV1的温度系数。即,当正侧校正级别=“1”时电流通过的电阻元件RP0的温度系数[Ω/deg]被决定为使得当ΔV2=1[mv]即正侧校正级别=“1”时,ΔV2的温度系数为-200μ[V/deg]。
同样地,考虑上述电阻元件RP0的温度系数来设定电阻元件RP1的温度系数[Ω/deg],以使得当ΔV2=2[mv]即正侧校正级别=“2”时,依赖于电流通过的电阻元件RP0以及RP1的温度系数的平均值的ΔV2的温度系数为-400μ[V/deg]。
另外,考虑上述电阻元件RP0以及RP1的温度系数,进而电阻元件RP2的温度系数[Ω/deg]被决定为当ΔV2=3[mv]即正侧校正级别=“3”时,依赖于电流通过电阻元件RP0~RP2的温度系数的平均值的ΔV2的温度系数为-600μ[V/deg]。
此外,当正侧校正级别=“0”时,在第1校正电压产生电路110中,设定控制信号B11~B14、B21~B24以使得(k2/k1)=1.0,而ΔV1=0。在第2校正电压产生电路120中,设定控制信号BP0~BP3以及BN0~BN3以使旁路开关SWP0~SWP3以及SWN0~SWN3的各个旁路开关接通(闭合),从而设为Rn=Rp=0,而ΔV2=0。
其结果是,在正侧校正级别=“1”时,设为ΔV1=ΔV2=1[mv],总校正电压(ΔV1+ΔV2)=2[mV],因此能够校正Voffset=-2[mv]。同样地,在正侧校正级别=“2”时(ΔV1=ΔV2=2[mv]),由于总校正电压(ΔV1+ΔV2)=4[mV],能够校正Voffset=-4[mv]。另外,在正侧校正级别=“3”时(ΔV1=ΔV2=3[mv]),由于总校正电压(ΔV1+ΔV2)=6[mV],能够校正Voffset=-6[mv]。
接下来,图8中示出说明偏移电压为正时(Voffset>0)的第1校正电压产生电路110以及第2校正电压产生电路120的工作的图表。
参照图8,当Voffset=0[mv]时,ΔV1=ΔV2=0(负侧校正级别=“0”),而当Voffset=2[mv]时,设为ΔV1=ΔV2=-1[mv](负侧校正级别=“1”),从而偏移电压被校正。同样地,当Voffset=4[mv]时设为ΔV1=ΔV2=-2[mv](负侧校正级别=“2”),当Voffset=6[mv]时设为ΔV1=ΔV2=-3[mv](负侧校正级别=“3”),从而能够校正偏移电压。
在负侧校正级别=“3”时,与正侧校正级别=“3”时相反,设定控制信号B11~B14以使得输入电压VIN被输入至晶体管TP11~TP14的各栅极。进而,控制信号B21~B24被设定为使得晶体管TP21的栅极与节点N13连接并且电源电压VDDA被输入至晶体管TP22~TP24的各栅极。
据此,图4的晶体管TP1的W/L=1075,晶体管TP2的W/L=1000,因此(k2/k1)=1/1.075。ln(1/1.075)=-ln(1.075),因此与当正侧校正级别=“3”时相比极性被反转,ΔV1≈-3[mV],并且d(ΔV1)/dT≈-600μ[V/deg]。
同样地,在负侧校正级别=“1”时,设定控制信号B11~B14、B21~B24以使得相对于晶体管TP2的W/L=1000使晶体管TP1的W/L=1025,从而能够使(k2/k1)=-1/1.025,使ln(k2/k1)=-ln(1.025)。其结果是,使极性与正侧校正级别=“1”时反转,能够使ΔV1≈-1[mV]并且d(ΔV1)/dT≈-200μ[V/deg]。
另外,在负侧校正级别=“2”时,设定控制信号B11~B14、B21~B24以使得相对于晶体管TP2的W/L=1000使晶体管TP1的W/L=1050,从而能够使(k2/k1)=-1/1.05,使ln(k2/k1)=-ln(1.05)。其结果是,使极性与正侧校正级别=“2”时反转,能够使ΔV1≈-2[mV]并且d(ΔV1)/dT≈-400μ[V/deg]。
另一方面,在图6的第2校正电压产生电路120中,当负侧校正级别=“1”时,将旁路开关SWP0~SWP3、SWN1~SWN3接通(闭合),而仅将旁路开关SWN0断开(打开),从而使可变电阻器125N中的Rn=10[kΩ](另一方面,Rp=0),由于Ibias23=100[nA]的通过而能够产生ΔV1=-1[mV]。
另外,当负侧校正级别=“2”时,将旁路开关SWP0~SWP3、SWN2~SWN3接通(闭合),而将旁路开关SWN0以及SWN1断开(打开),从而使可变电阻器125N中的Rn=20[kΩ](另一方面,Rp=0),由于Ibias23=100[nA]的通过而能够产生ΔV1=-2[mV]。
同样地,当负侧校正级别=“3”时,将旁路开关SWP0~SWP3、SWN3接通(闭合),而将旁路开关SWN0~SWN2断开(打开),从而使可变电阻器125N中的Rn=30[kΩ](另一方面,Rp=0),由于Ibias23=100[nA]的通过而能够产生ΔV1=-3[mV]。
能够决定电阻元件RN0的温度系数[Ω/deg]以使得当负侧校正级别=“1”时ΔV2的温度系数为200μ[V/deg]。进而,能够考虑上述电阻元件RN0的温度系数来决定电阻元件RN1的温度系数,以使得当负侧校正级别=“2”时,依赖于电流通过的电阻元件RN0以及RN1的温度系数的平均值的ΔV2的温度系数为400μ[V/deg]。同样地,能够考虑上述电阻元件RN0以及RN1的温度系数来决定电阻元件RN2的温度系数,以使得当负侧校正级别=“3”时,依赖于电流通过的电阻元件RN0~RN2的温度系数的平均值的ΔV2的温度系数为600μ[V/deg]。
此外,负侧校正级别=“0”时的第1校正电压产生电路110以及第2校正电压产生电路120的工作与正侧校正级别=“0”时是同样的,因此不重复详细的说明。
其结果是,在负侧校正级别=“1”时,设为ΔV1=ΔV2=-1[mv],总校正电压(ΔV1+ΔV2)=-2[mV],因此能够校正Voffset=2[mv]。同样地,在负侧校正级别=“2”时(ΔV1=ΔV2=-2[mv]),由于总校正电压(ΔV1+ΔV2)=-4[mV],能够校正Voffset=4[mv]。另外,在负侧校正级别=“3”时(ΔV1=ΔV2=-3[mv]),由于总校正电压(ΔV1+ΔV2)=-6[mV],能够校正Voffset=6[mv]。
通过图7以及图8,在正侧及负侧的各校正级别下,第1校正电压ΔV1的温度系数与第2校正电压ΔV2的温度系数被控制为绝对值相同且极性相反。
第1及第2校正电压ΔV1、ΔV2的特性为具有如图9所示的温度特性。图9中示出了偏移电压Voffset<0且第1校正电压ΔV1以及第2校正电压ΔV2为正时的例子。
参照图9,设定第1校正电压产生电路110的控制信号B11~B14、B21~B24以及第2校正电压产生电路120的控制信号BP0~BP3、BN0~BN3,以使得通过图7中说明的偏移校正工作,在调节时的温度Tr下,ΔV1=ΔV2并且ΔV1+ΔV2+Voffset=0。
在控制信号B11~B14、B21~B24以及控制信号BP0~BP3、BN0~BN3被固定的情况下,当温度变化时,第1校正电压ΔV1以及第2校正电压ΔV2依照图7中说明的温度系数[V/deg]而变化。
如图7所说明的那样,第1校正电压ΔV1的温度系数与第2校正电压ΔV2的温度系数被设为绝对值相同且极性相反。因此基于温度变化的第1校正电压ΔV1的变化量与第2校正电压ΔV2的变化量被抵消,从而能够将总校正电压(ΔV1+ΔV2)相对于温度变化维持为恒定。
图10中示出表示应用了实施方式1的偏移校正电路的运算放大器的输出电压特性的概念图。
参照图10,运算放大器100中存在的比较微小的偏移电压Voffset通过图9所示的总校正电压(ΔV1+ΔV2)被校正。其结果是,例如,在以电压跟随器连接的运算放大器100中,能够排除偏移电压Voffset的影响以便与温度变化对应地维持为VOUT=VIN。
在此时,由于将第1校正电压产生电路110的第1校正电压ΔV1的温度系数与第2校正电压产生电路120的第2校正电压ΔV2的温度系数设为相反极性,因此即使使用具有温度依赖性的元件构成第1校正电压产生电路110以及第2校正电压产生电路120,也能够通过抑制ΔV1+ΔV2相对于温度变化的变动来实现抑制温度漂移的偏移校正功能。
与图9及图10相反,即使在偏移电压Voffset>0的情况下,通过图8中说明的偏移校正工作,在调节时的温度下,也是ΔV1+ΔV2+Voffset=0(ΔV1<0、ΔV2<0),并且第1校正电压ΔV1的温度系数与第2校正电压ΔV2的温度系数能够被设为绝对值相同且极性相反。其结果是,能够与图9及图10同样地进行抑制温度漂移的偏移电压校正。
此外,如图9所示,设为ΔV1=ΔV2=-Voffset/2(ΔV1:ΔV2=0.5:0.5)来校正偏移电压Voffset,从而使极性相反的ΔV1的温度系数以及ΔV2的温度系数的绝对值相同,由此能够使ΔV1+ΔV2相对于温度变化为恒定值,抑制温度漂移。
另一方面,即使设为在ΔV1:ΔV2=x:(1-x)中x≠0.5,也能够同样地抑制温度漂移。具体而言,通过设为ΔV1的温度系数的绝体值:ΔV1的温度系数的绝体值=(1-x):x、即ΔV1:ΔV2的反比,能够将ΔV1+ΔV2相对于温度变化维持为恒定,抑制温度漂移。
实施方式1的变形例.
在实施方式1的变形例中,对第2校正电压产生电路120(图5)的电流源121的优选的结构例进行说明。
图11为说明实施方式1的变形例的电流源的第1结构例的电路图。
参照图11,电流源121具有晶体管TP15、TP16、TN15、TN16和偏置电阻元件Rbias。以下也将偏置电阻元件Rbias的电阻值(偏置电阻值)记载为Rbias。
晶体管TP15以及TP16各自由p型场效应晶体管构成。晶体管TP15连接于电源节点Np以及节点N15之间。晶体管TP16连接于电源节点Np以及节点N16之间。晶体管TP15以及TP16的栅极共同与节点N15连接。
晶体管TN15以及TN16各自由n型场效应晶体管构成。晶体管TN15以及电阻元件Rbias串联连接于节点N15以及节点N21(图5)之间。晶体管TN16连接于节点N16以及节点N17之间,偏置电阻元件Rbias连接于节点N17以及基准电压节点Ng(GNDA)之间。晶体管TN15的栅极与节点N16连接,晶体管TN16的栅极与节点N17连接。
图11的电流源121的输出电流Ibias21与由节点N17的电压VB1以及偏置电阻值Rbias示出的(VB1/Rbias)成比例。通过由温度依赖性被抑制的低TCR(电阻温度系数)的元件构成偏置电阻元件Rbias,如图5所示,能够仅调节电阻元件RP0~RP3、RN0~RN3的温度依赖性来适当地设定第2校正电压产生电路120的第2校正电压ΔV2的温度系数。
或者,通过代替图11的电流源121而使用图23所示的电流源121x,也能够对节点N21输出具有温度依赖性的输出电流Ibias21。
当将图23与图11相比较时,图23所示的电流源121x在图11的电流源121中,代替偏置电阻元件Rbias而配置有偏置电阻可变电路124x。
偏置电阻可变电路124x具备具有负温度系数的电阻元件RbiasP、具有正的温度特性的电阻元件RbiasN和切换开关SWbP、SWbN。电阻元件RbiasP以及RbiasN的各电阻值与图11的Rbias相等。电阻元件RbiasP以及RbiasN经由切换开关SWbP以及SWbN而在节点N17以及N21之间并联连接。
通过根据控制信号BP以及BN选择性地接通切换开关SWbP以及SWbN,能够将电阻元件RbiasP以及RbiasN的一方作为图11中的偏置电阻元件Rbias选择性地连接于节点N17以及N21之间。具体而言,当第1校正电压为正(ΔV1>0)、第1校正电压ΔV1的温度系数为正时,将切换开关SWbP接通,将具有负温度系数的电阻元件RbiasP用作偏置电阻元件Rbias,从而能够使基于(VB1/Rbias)的电流源121x的输出电流Ibias21具有负温度系数。
反之,当第1校正电压为负(ΔV1<0)、第1校正电压ΔV1的温度系数为负时,将切换开关SWbN接通,将具有正温度系数的电阻元件RbiasN用作偏置电阻元件Rbias,从而能够使电流源121x的输出电流Ibias21具有正温度系数。
如此,根据电流源121x,能够根据第1校正电压Δ1的极性,向节点N21供给具有与第1校正电压Δ1相反极性的温度系数的电流。或者,通过代替图11的电流源121而使用图24所示的电流源121y,也能够对输出至节点N21的输出电流Ibias21的温度系数的极性及绝对值这两者进行可变控制。
图24所示的电流源121x在图11的电流源121中,代替偏置电阻元件Rbias而配置有偏置电阻可变电路124y。
偏置电阻可变电路124y包括具有负温度系数的电阻元件RbP0~RbP3、具有正的温度特性的电阻元件RbN0~RbN3和切换开关SWbP0~SWbP3以及SWbN0~SWbN3。电阻元件RbP0~RbP3以及RbN0~RbN3经由切换开关SWbP0~SWbP3以及SWbN0~SWbN3在节点N17以及N21之间并联连接。
电阻元件RbP0~RbP3以及RbN0~RbN3的各电阻值与图11的Rbias相等。另一方面,电阻元件RbP0~RbP3构成为温度系数(负)的绝对值各不相同。同样地,电阻元件RbN0~RbN3构成为温度系数(正)的绝对值各不相同。
例如,通过根据控制信号BP0~BP3以及BN0~BN3选择性地接通切换开关SWbP0~SWbP3以及SWbN0~SWbN3中之一,能够将电阻元件RbP0~RbP3以及RbN0~RbN3中之一作为图11中的偏置电阻元件Rbias选择性地连接于节点N17以及N21之间。
具体而言,当第1校正电压为正(ΔV1>0)、第1校正电压ΔV1的温度系数为正时,通过接通切换开关SWbP0~SWbP3中之一,将具有负温度系数的电阻元件RbP0~RbP3中之一用作偏置电阻元件Rbias,能够使基于(VB1/Rbias)的电流源121y的输出电流Ibias21具有负温度系数。另外,根据电阻元件RbP0~RbP3的选择,对温度系数(负)的绝对值也能够进行可变控制。例如,如图7所示,校正电压ΔV1(ΔV1>0)的绝对值越大,能够选择温度系数(负)的绝对值越大的电阻元件作为偏置电阻元件Rbias。
反之,当第1校正电压为负(ΔV1<0)、第1校正电压ΔV1的温度系数为负时,通过接通切换开关SWbN0~SWbN3中之一,将具有正温度系数的电阻元件RbN0~RbN3中之一用作偏置电阻元件Rbias,能够使电流源121y的输出电流Ibias21具有正温度系数。另外,根据电阻元件RbN0~RbN3的选择,对温度系数(正)的绝对值也能够进行可变控制。例如,如图8所示,校正电压ΔV1(ΔV1<0)的绝对值越大,能够选择温度系数(正)的绝对值越大的电阻元件作为偏置电阻元件Rbias。
在图23以及图24中,偏置电阻可变电路124x以及124y与“偏置电阻可变机构”的一个实施例对应。另外,电流源121x、121y与“第1电流源”对应,图5的电流源122以及123分别与“第2电流源”以及“第3电流源”对应。
此外,在使用上述的电流源121x、121y的情况下,关于可变电阻器125P、125N(图5),能够由温度依赖性被抑制的低TCR(电阻温度系数)来构成各电阻元件RN0~RN3、RP0~RP3。在该情况下,可变电阻器125P、125N被专用于根据电阻差(Rn-Rp)调节校正电压Δ2的大小的功能。
图12为说明实施方式1的变形例的电流源的第2结构例的电路图。
图12所示的电流源121与图11的结构相比较,晶体管TN15、TN16的栅极的连接目的地不同。具体而言,晶体管TN15以及TN16的栅极共同连接于节点N16。
图12的电流源121的输出电流Ibias21与由节点N16的电压VB2以及偏置电阻值Rbias示出的(VB1/Rbias 2)成比例。如此,由于输出电流Ibias21与偏置电阻值Rbias的平方成反比地变化,从而输出电流Ibias21的变化量相对于偏置电阻值Rbias的变化量变大。因此当将图12的结构的电流源121应用于第2校正电压产生电路120时,能够通过使用具有正或负温度系数的电阻元件构成偏置电阻元件Rbias来使第2校正电压ΔV2的温度系数变大。
在图12的结构中,也能够将电流源121的偏置元件电阻Rbias置换成偏置电阻可变电路124x(图23)或124y(图24)。通过这种方式,能够与第1校正电压ΔV1的极性以及绝对值联动而使偏置电阻值Rbias的可变控制范围扩大。
实施方式2.
在实施方式1中,由于假定运算放大器100的偏移电压Voffset相对于温度变化为恒定值(图10),因此第1校正电压产生电路110的控制信号B11~B14、B21~B24以及第2校正电压产生电路120的控制信号BP0~BP3、BN0~BN3的组合被固定为1个种类。其结果是,能够以比较简单的结构、且无需动态的控制而实现抑制温度漂移的高精度的偏移电压校正。
另一方面,在近年来的传感器接口的领域中,关于运算放大器100的偏移电压,包含温度变动在内,需要0.1[mV]级别的精度的系统倾向于增加。其结果是,在以偏移电压Voffset是恒定值为前提的偏移校正中,担心精度不足。在实施方式2中,说明用于对偏移电压的温度依赖性进行进一步校正的偏移校正电路的结构。
图13为说明应用了实施方式2的偏移校正电路的运算放大器的结构例的框图。
参照图13,在实施方式2中,运算放大器100除了具备图2(实施方式1)的结构,还具备温度检测电路180。进而,在控制器160中,多个模式的控制信号B11~B14、B21~B24以及控制信号BP0~BP3、BN0~BN3的组合被预先决定。
控制器160根据温度检测电路180的输出,选择上述多个模式中的一个模式,针对第1校正电压产生电路110输出控制信号B11~B14、B21~B24,并且针对第2校正电压产生电路120输出控制信号BP0~BP3、BN0~BN3。
图14中示出温度检测电路180的结构例。
参照图14,温度检测电路180具有电阻元件Rd1~Rd3、二极管D0和比较器185。以下对电阻元件Rd1~Rd3的电阻值也简略记载为Rd1~Rd3。
电阻元件Rd1以及Rd2经由节点Ni1串联连接于电源节点Np以及基准电压节点Ng之间。电阻元件Rd1以及Rd2例如使用相同材料的元件来构成,以便具有同样的温度特性。
电阻元件Rd3以及二极管D0经由节点Ni2串联连接于电源节点Np以及基准电压节点Ng之间。
节点Ni1以及节点Ni2分别与比较器185的两个输入端子连接。比较器185输出表示一个输入端子(节点Ni1)的电压与另一个输入端子(节点Ni2)的电压的比较结果的温度检测信号STD。当节点Ni1的电压VR高于节点Ni2的电压VD时,温度检测信号STD被设定为逻辑高电平(以下也简略记载为“H电平”)。另一方面,当VR<VD时,温度检测信号STD被设定为逻辑低电平(以下也简略记载为“L电平”)。
图15中示出说明温度检测电路180的工作例的概念图。
参照图15,节点Ni1的电压VR与基于电阻元件Rd1及Rd2的电源电压VDDA的分压电压相当。由于电阻元件Rd1及Rd2具有相同的温度特性,电阻值Rd1以及Rd2相对于温度变化而一致地变化,因此两者的分压比被维持为恒定。即,相对于温度变化,电压VR为恒定。
与此相对,通过与二极管电流的温度依赖性相比较而将电阻元件Rd3的温度依赖性设计得高,从而能够使节点Ni2的电压VD相对于温度变化而变化。例如,通过应用当温度上升时电阻增加的、具有正温度系数的元件作为电阻元件Rd3,从而节点Ni2的电压VD随着温度上升而降低。
因此通过相对于温度变化为恒定的电压VR和随着温度变化而变化的电压VD的比较,能够检测运算放大器100的温度To(以下也称为运算放大器温度To)与和电压VR对应的基准温度TR的高/低。在图15的例子中,在To<TR的区域中,VD>VR,因此温度检测信号STD被设定为H电平。另一方面,在To>TR的区域中,VD<VR,因此温度检测信号STD被设定为L电平。
通过改变电阻元件Rd1及Rd2的分压比,能够自由地设定电压VR。例如,当VR=V1~V3时,能够分别设定为TR=TR1~TR3。因此通过配置基准温度TR不同的N个(N:自然数)温度检测电路180,能够检查运算放大器温度To进入(N+1)个温度区域中的哪个区域。以下设为配置1个温度检测电路180,检查运算放大器温度To进入常温区域及高温区域中的哪个区域。
图16中示出说明用于预先决定应用了实施方式2的偏移校正电路的运算放大器中的用于偏移校正的控制信号的模式的处理流程的流程图。根据图16所示的流程图,在运算放大器100在线工作之前,决定常温区域以及高温区域的各个区域中的控制信号B11~B14、B21~B24以及控制信号BP0~BP3、BN0~BN3的模式。
在步骤S100中,测量常温下的运算放大器100的偏移电压Voffset。如上述那样,能够根据以电压跟随器连接的运算放大器100的输入电压VIN及输出电压VOUT的电压差(VOUT-VIN)来测量偏移电压Voffset。
在根据图7以及图8中的正侧或负侧的校正级别=“0”的工作而设定了控制信号B11~B14、B21~B24以及控制信号BP0~BP3、BN0~BN3的状态下,控制器160能够基于检测输入电压VIN以及输出电压VOUT的电压传感器(未图示)的检测值执行步骤S100的处理。
在步骤S110中,判定测量出的偏移电压Voffset是否在预先规定的容许范围内。当偏移电压Voffset不在容许范围内时(S110判定为否时),执行用于偏移校正的步骤S120以及S130。
在步骤S120中,设定第1校正电压产生电路110的控制信号B11~B14、B21~B24,以使得产生用于校正测量出的偏移电压Voffset的一半的第1校正电压ΔV1。控制器160向第1校正电压产生电路110输出设定的控制信号B11~B14、B21~B24。
如上述那样,第1校正电压ΔV1的正/负及大小是根据由控制信号B11~B14、B21~B24调节的图4的晶体管TP1及TP2的晶体管尺寸之比(k2/k1)来决定的。因此通过在电压跟随器连接下,设定控制信号B11~B14、B21~B24以使得(VOUT-VIN)从Voffset变为Voffset/2,能够产生第1校正电压ΔV1=-Voffset/2。
在此时,能够如图7以及图8所说明的校正级别那样预先制作与在步骤S100中测量出的偏移电压Voffset对应的控制信号B11~B14、B21~B24的初始值表格。在步骤S120中,能够将控制信号B11~B14、B21~B24从初始值进行调节,以使得在产生校正电压ΔV1时的(VOUT-VIN)的测量值为(Voffset/2)。
在步骤S130中,控制器160进而向第2校正电压产生电路120输出用于使ΔV2=-Voffset/2的控制信号BP0~BP3、BN0~BN3。具体而言,能够调节控制信号BP0~BP3、BN0~BN3,以使得在除了被调节为(Voset/2)的校正电压ΔV1之外还产生校正电压ΔV2的状态下的(VOUT-VIN)的测量值为零。据此,能够使ΔV1=ΔV2并且ΔV1+ΔV2=-Voffset。
此外,如上述那样,第2校正电压产生电路120构成为:以与第1校正电压ΔV1相同的极性产生第2校正电压Δ2,而第2校正电压Δ2的温度系数具有与第1校正电压产生电路110的第1校正电压Δ1的温度系数相反的极性。
在步骤S130中,针对控制信号BP0~BP3、BN0~BN3也能够预先制作与测量出的偏移电压Voffset(S100)对应的初始值表格。即,在步骤S130中,能够将控制信号BP0~BP3、BN0~BN3从初始值进行调节,以使得在产生校正电压ΔV2时的(VOUT-VIN)的测量值为零。
步骤S120以及S130的处理后的控制信号B11~B14、B21~B24(第1校正电压产生电路110)以及控制信号BP0~BP3、BN0~BN3(第2校正电压产生电路120)作为常温区域中的模式被存储于控制器160。
接下来,通过步骤S200,在通过未图示的测试装置等将运算放大器100设为高温状态的状态下,测量运算放大器100的偏移电压Voffset。在步骤S200中,控制器160能够输出被存储为常温区域中的控制信号的控制信号B11~B14、B21~B24(第1校正电压产生电路110)以及控制信号BP0~BP3、BN0~BN3(第2校正电压产生电路120)。
在该状态下,当偏移电压Voffset处于容许范围内时(S210判定为是时),将处理推进至步骤S300,被存储为常温区域中的模式的控制信号B11~B14、B21~B24(第1校正电压产生电路110)以及控制信号BP0~BP3、BN0~BN3(第2校正电压产生电路120)被确定为在常温区域以及高温区域共用的控制信号的模式,以便在常温区域以及高温区域中使用共用的控制信号。
另一方面,在高温区域中,当偏移电压Voffset在容许范围外时(S210判定为否时),通过S220,调节控制信号BP0~BP3、BN0~BN3,以便变更第2校正电压产生电路120的第2校正电压ΔV2的温度系数的大小。
例如,为了增加高温时的第2校正电压ΔV2的绝对值,将控制信号BP0~BP3、BN0~BN3从常温区域中的模式调节为使得温度系数的绝对值相对较大的电阻元件的旁路开关替代性地开路。或者反之,为了减少高温时的第2校正电压ΔV2的绝对值,将控制信号BP0~BP3、BN0~BN3从常温区域中的模式调节为使得温度系数的绝对值相对较小的电阻元件的旁路开关替代性地被开路。另一方面,第1校正电压产生电路110的控制信号B11~B14、B21~B24能够维持为在常温区域中存储的模式。
在控制器160输出S220中的控制信号的状态下,执行偏移电压Voffset的测量以及步骤S210的判定。当S210判定为否时,能够重复执行S220的处理直到偏移电压Voffset为容许范围内为止。
当偏移电压Voffset为容许范围内时(S210判定为是时),该时间点的控制信号BP0~BP3、BN0~BN3(第2校正电压产生电路120)被确定为高温区域中的模式。另一方面,在第1校正电压产生电路110的控制信号B11~B14、B21~B24中,与常温区域相同的模式被确定为高温区域中的模式。
其结果是,针对控制信号B11~B14、B21~B24(第1校正电压产生电路110)以及控制信号BP0~BP3、BN0~BN3(第2校正电压产生电路120)这两者,确定常温区域以及高温区域各自中的模式。据此,预先决定运算放大器100的用于偏移校正的控制信号的处理结束。
图16所示的处理能够作为如下测试模式程序来执行:运算放大器100的测试装置(未图示)从运算放大器100的输入电压VIN以及输出电压VOUT的电压传感器(未图示)被输入检测值,并且对控制器160输出改变控制信号的指令。被确定的这些控制信号的多个模式被输入至控制器160并被存储。
或者,也能够构成为输入电压VIN以及输出电压VOUT的电压传感器以被输入至控制器160的方式构成而控制器160执行测试程序。在该情况下,对控制器160输入测试程序的启动指令。
图17为说明应用了实施方式2的偏移校正电路的运算放大器的工作中的用于偏移校正的控制信号的设定处理的流程图。图17所示的处理由控制器160来执行。
参照图17,控制器160通过步骤S400基于来自温度检测电路(图13)的温度检测信号STD判定温度区域。当STD=H电平时(S400判定为否时),通过步骤S410,根据被存储于控制器160的常温区域以及高温区域中的模式中的常温区域的模式,对第1校正电压产生电路110以及第2校正电压产生电路120分别输出控制信号B11~B14、B21~B24以及控制信号BP0~BP3、BN0~BN3。
另一方面,当STD=L电平时(S400判定为否时),控制器160通过步骤S420,根据高温区域的模式,针对第1校正电压产生电路110以及第2校正电压产生电路120分别输出控制信号B11~B14、B21~B24以及控制信号BP0~BP3、BN0~BN3。其结果是,第2校正电压ΔV2的温度系数在常温区域以及高温区域之间变化。
图18中示出说明实施方式2的偏移校正电路的工作例的概念图。进而图19中示出表示应用了实施方式2的偏移校正电路的运算放大器的输出电压特性的概念图。
参照图18以及图19,在实施方式2中,偏移电压Voffset具有温度依赖性。如图9中说明的那样,在第1校正电压Δ1及第2校正电压ΔV2与偏移电压Voffset之间,ΔV1+ΔV2+Voffset=0,由此偏移电压被校正。
如图18所示,为了校正偏移电压Voffset<0,控制第1校正电压产生电路110以及第2校正电压产生电路120以使得ΔV1>0并且ΔV2>0。被设定为常温区域的温度Tr下ΔV1+ΔV2+Voffset=0的第1校正电压ΔV1以及第2校正电压ΔV2(实线)具有与图9中说明的同样的温度特性。
在图18的例子中,偏移电压Voffset(Voffset<0)的绝对值随着温度上升而增大。因此担心在高温区域中,按照基于常温区域中的设定的ΔV1+ΔV2(虚线),|ΔV1+ΔV2+Voffset|的值变大,偏移校正的精度降低。
因此在高温区域中,控制信号BP0~BP3、BN0~BN3(第2校正电压产生电路120)从常温区域的模式(S410)被切换为高温区域的模式(S420)。据此,通过根据图中以虚线示出的温度特性产生第2校正电压ΔV2,从而即使在高温区域中,也能够使|ΔV1+ΔV2+Voffset|的值接近0而高精度地校正偏移。
其结果是,如图19所示,即使在存在负偏移电压的绝对值随着温度上升而变大的温度依赖性的情况下,例如,在以电压跟随器连接的运算放大器100中,也能够排除偏移电压Voffset的影响以便与温度变化对应地维持为VOUT=VIN。
此外,在图16以及图18中,说明了在常温区域以及高温区域之间,第1校正电压ΔV1是共用的、仅第2校正电压ΔV2的温度系数变化的例子,但是也能够在常温区域以及高温区域的各个区域中切换校正电压ΔV1以及校正电压ΔV2这两者。在该情况下,在图16的处理中,当S210判定为否时,通过执行与S120以及S130相同的处理,能够在常温区域以及高温区域的各个区域中,单独地设定控制信号B11~B14、B21~B24(第1校正电压产生电路110)以及控制信号BP0~BP3、BN0~BN3(第2校正电压产生电路120)的模式。
另外,在实施方式2中,说明了分割为两个温度区域(常温区域/高温区域)来切换控制信号的例子,但是也能够将温度区域的分割数量设为3个以上。在该情况下,需要针对3个以上的温度区域的各个区域预先确定控制信号B11~B14、B21~B24(第1校正电压产生电路110)以及控制信号BP0~BP3、BN0~BN3(第2校正电压产生电路120)的模式,并存储于控制器160。另外,如上述那样,通过增加基准温度TR不同的温度检测电路180的配置个数,能够检查运算放大器温度To进入进一步细化后的温度区域中的哪个区域。因此即使在分割为3个以上的温度区域的情况下,也能够基于来自多个温度检测电路180的温度检测信号STD,从多个(3个以上)控制信号的模式中,将与当前的温度区域对应的控制信号选择性地输出至第1校正电压产生电路110以及第2校正电压产生电路120。
实施方式3.
在实施方式3中,说明第2校正电压产生电路120的结构的变形例。
参照图20,实施方式3的第2校正电压产生电路120与图5所示的结构相比较,可变电阻器125P以及125N的结构不同。图20所示的第2校正电压产生电路120的其它部分的结构与图5是同样的,因此不重复详细说明。
可变电阻器125P具有在节点N21以及节点N24之间串并联连接的n×m个(n、m:2以上的自然数)的电阻元件。在图20的结构例中,分别串联连接有4个(n=4)的电阻元件RP00~RP03、RP10~RP13、RP20~RP23以及RP30~RP33在节点N21以及节点N24之间并联连接(m=4)。
旁路开关SWP00~SWP03、SWP10~SWP13、SWP20~SWP23以及SWP30~SWP33与电阻元件RP00~RP03、RP10~RP13、RP20~RP23以及RP30~RP33的各个电阻元件并联连接。旁路开关SWP00~SWP03、SWP10~SWP13、SWP20~SWP23以及SWP30~SWP33分别根据来自控制器160的控制信号BP00~BP03、BP10~BP13、BP20~BP23以及BP30~BP33而被开闭。以下也将控制信号BP00~BP03、BP10~BP13、BP20~BP23以及BP30~BP33总括地简称为控制信号BP。
同样地,可变电阻器125N具有在节点N21以及节点N25之间串并联连接的n×m个电阻元件。在图20的结构例中,分别串联连接有4个(n=4)的电阻元件RN00~RN03、RN10~RN13、RN20~RN23以及RN30~RN33在节点N21以及节点N25之间并联连接(m=4)。
旁路开关SWN00~SWN03、SWN10~SWN13、SWN20~SWN23以及SWN30~SWN33与电阻元件RN00~RN03、RN10~RN13、RN20~RN23以及RN30~RN33的各个电阻元件并联连接。旁路开关SWN00~SWN03、SWN10~SWN13、SWN20~SWN23以及SWN30~SWN33分别根据来自控制器160的控制信号BN00~BN03、BN10~BN13、BN20~BN23以及BN30~BN33而被开闭。以下也将控制信号BN00~BN03、BN10~BN13、BN20~BN23以及BN30~BN33总括地简称为控制信号BN。
在图20的第2校正电压产生电路120中,也通过在可变电阻器125P以及125N的一方中使全部旁路开关接通(闭合)并且在另一方中使至少部分旁路开关断开(打开)来在可变电阻器125P中的电压下降量以及可变电阻器125N中的电压下降量之间设置差,从而产生第2校正电压ΔV2。
另外,可变电阻器125P以及125N各自的(n×m)个电阻元件的电阻值以及温度系数能够自由组合。例如,不需要用具有负温度系数的元件来构成可变电阻器125P中的全部(n×m)个电阻元件,可以针对部分用具有正温度系数的元件来构成。与实施方式1同样地,当第2校正电压ΔV2>0时,为了将第2校正电压ΔN2的温度系数的极性设为与第1校正电压ΔV1的极性(正)相反,在可变电阻器125P中,至少部分旁路开关被断开(打开)。在此时,需要设定控制信号BP以使得旁路开关被断开(打开)从而电流通过的电阻元件组的合成电阻值的温度系数为负。
同样地,不需要用具有正温度系数的元件来构成可变电阻器125N中的全部(n×m)个电阻元件,可以针对部分用具有负温度系数的元件来构成。与实施方式1同样地,当第2校正电压ΔV2<0时,为了将第2校正电压ΔN2的温度系数的极性设为与第1校正电压ΔV1的极性(负)相反,在可变电阻器125N中,至少部分旁路开关被断开(打开)。在此时,需要设定控制信号BP以使得旁路开关被断开(打开)从而电流通过的电阻元件组的合成电阻值的温度系数为正。
在图20中,电阻元件RP00~RP03、RP10~RP13、RP20~RP23以及RP30~RP33与“多个第1电阻元件”的一个实施例对应,旁路开关SWP00~SWP03、SWP10~SWP13、SWP20~SWP23以及SWP30~SWP33与“多个第1旁路开关”的一个实施例对应,控制信号BP00~BP03、BP10~BP13、BP20~BP23以及BP30~BP33与“多个第1旁路开关控制信号”的一个实施例对应。
同样地,电阻元件RN00~RN03、RN10~RN13、RN20~RN23以及RN30~RN33与“多个第2电阻元件”的一个实施例对应,旁路开关SWN00~SWN03、SWN10~SWN13、SWN20~SWN23以及SWN30~SWN33与“多个第1旁路开关”的一个实施例对应,控制信号BN00~BN03、BN10~BN13、BN20~BN23以及BN30~BN33与“多个第2旁路开关控制信号”的一个实施例对应。
在实施方式3的第2校正电压产生电路120中,能够根据控制信号BP以及BN,精细地控制用于产生第2校正电压ΔV2的可变电阻器125P以及125N的电阻值(合成电阻值)的温度特性。其结果是,能够对构成可变电阻器125P以及125N的电阻元件的温度依赖性进行补偿,能够高精度地控制第2校正电压ΔV2的温度依赖性。例如,假定对电阻元件的下述的特性进行补偿。
图21中示出用于说明电阻元件的非线性的温度依赖性以及其补偿的概念性曲线图。
在图21(a)中,作为电阻元件的电阻值的非线性的温度依赖性的一例,示出电阻值具有相对于温度的平方的依赖性的情况。例如,在为了按照设定值产生第2校正电压ΔV2,需要电阻值处于Rr0~Rr1的范围内的情况下,在比Tra低温的区域以及比Trb高温的区域,担心偏移校正的精度由于第2校正电压ΔV2的设定误差而降低。
因此在实施方式3的第2校正电压产生电路中,通过在Tra~Trb的温度区域与比Tra低温的区域以及比Trb高温的区域之间,切换控制信号BP以及BN,来改变在可变电阻器125P、125N的内部电流通过的电阻元件的个数以及连接形态的至少一方。
据此,如图21(b)所示,针对可变电阻器125P或125N中的电阻值Rp、Rn,在比Tra低温的区域以及比Trb高温的区域,能够等效地补偿电阻值的降低。其结果是,即使在比Tra低温的区域以及比Trb高温的区域中,也能够抑制第2校正电压ΔV2的设定误差。
图22中示出用于说明将半导体基板上的扩散电阻作为电阻元件时的高温区域中的电阻值变动以及其补偿的概念性曲线图。
参照图22(a),在将半导体基板上的扩散电阻作为电阻元件的情况下,在一定温度以上的区域,例如,在比Trc(代表性的是约Trc=80[℃])高温的区域产生结漏电流。由于结漏电流呈指数函数状地产生,因此在比Trb低温的区域中可以忽略。
其结果是,电阻元件的表观电阻值在比Trb高温的区域中随着温度上升而降低。其结果是,在高温区域中,电阻值偏离与图21同样的Rr0~Rr1的范围,由此担心在比Trc高温的区域中,偏移校正的精度由于第2校正电压ΔV2的设定误差而降低。
因此在实施方式3的第2校正电压产生电路中,通过在比Trc低温的区域与比Trc高温的区域之间切换控制信号BP以及BN,来改变在可变电阻器125P、125N的内部电流通过的电阻元件的个数以及连接形态的至少一方。
据此,如图22(b)所示,针对可变电阻器125P或125N中的电阻值Rp、Rn,在比Trc高温的区域中,能够等效地补偿电阻值的降低。其结果是,即使在由于扩散电阻而产生结漏电流的温度区域中,也能够抑制第2校正电压ΔV2的设定误差。
在实施方式3的第2校正电压产生电路120(图20)中,对于电流源121,也能够应用图21以及图22所示的电路结构。或者,能够代替电流源121而使用图23以及图24中说明的电流源121x、121y。在该情况下,即使在图20所示的第2校正电压产生电路120中,构成可变电阻器125P、125N的各电阻元件也能够用温度依赖性被抑制的低TCR(电阻温度系数)来构成。
此外,针对实施方式1所说明的第1校正电压产生电路110,也能够自由变更构成晶体管TP1的多个晶体管(与图3的TP11~TP14相当)以及构成晶体管TP2的多个晶体管(与图3的TP21~TP24相当)的配置个数、连接形态,以便精细控制晶体管TP1以及TP2的晶体管尺寸之比(k2/k1),从而提高第1校正电压Δ1以及其温度系数的设定范围以及设定的分辨率。
另外,在实施方式1~3中,例示了被应用于传感器接口的运算放大器中所应用的偏移电路的结构,但是对其它用途的运算放大器以及比较器等也能够应用本实施方式的偏移校正电路。
应该认为,此次公开的实施方式在所有方面都为举例而非限制性的。本发明的范围不是通过上述说明而是通过权利要求书来示出,意图包含与权利要求书等同的意义以及范围内的所有变更。
Claims (11)
1.一种偏移校正电路,具备:
第1校正电压产生电路,输出用于校正输入电压的正或负的第1校正电压;以及
第2校正电压产生电路,根据所述第1校正电压输出第2校正电压,该第2校正电压为与所述第1校正电压相同的极性,并且具有与所述第1校正电压的第1温度系数相反极性的第2温度系数。
2.根据权利要求1所述的偏移校正电路,其中,
所述第1校正电压与所述第2校正电压被设定为相等,
所述第2温度系数的绝对值与所述第1温度系数的绝对值被设定为相等。
3.根据权利要求1或2所述的偏移校正电路,其中,
还具备温度检测电路,
其中,所述第1校正电压产生电路根据第1控制信号控制所述第1温度系数以及所述第1校正电压,
所述第2校正电压产生电路根据第2控制信号控制所述第2温度系数以及所述第2校正电压,
所述第1控制信号以及所述第2控制信号中的至少一方根据所述温度检测电路的输出而变化。
4.根据权利要求1~3中的任意1项所述的偏移校正电路,其中,
所述第1校正电压产生电路包括:
第1场效应晶体管,具有被输入所述输入电压的栅极;
第2场效应晶体管,具有与被输出对所述输入电压加上所述第1校正电压而得到的第1电压的节点连接的栅极;
第1电流源组,用于使相等的电流通过所述第1场效应晶体管以及所述第2场效应晶体管;以及
晶体管尺寸比控制机构,用于对所述第1场效应晶体管的晶体管尺寸与所述第2场效应晶体管的晶体管尺寸之比进行可变控制。
5.根据权利要求4所述的偏移校正电路,其中,
所述第1场效应晶体管及所述第2场效应晶体管在亚阈值区域工作。
6.根据权利要求4或5所述的偏移校正电路,其中,
在对负的偏移电压进行校正的情况下,所述晶体管尺寸比控制机构将所述比设定得高于1,从而所述第1校正电压以及所述第1温度系数被设定为正,
在对正的偏移电压进行校正的情况下,所述晶体管尺寸比控制机构将所述比设定得低于1,从而所述第1校正电压以及所述第1温度系数被设定为负。
7.根据权利要求1~6中的任意1项所述的偏移校正电路,其中,
所述第2校正电压产生电路包括:
第3场效应晶体管,具有被输入将所述输入电压及所述第1校正电压相加而得到的电压的栅极;
第1可变电阻器,在第1节点与第2节点之间与所述第3场效应晶体管串联连接;
第2可变电阻器,温度系数的极性与所述第1可变电阻器相反;
第4场效应晶体管,在第3节点与所述第1节点之间与所述第2可变电阻器串联连接;
第2电流源组,用于使相等的电流通过所述第2节点以及所述第3节点的各个节点;以及
电阻差可变机构,用于对所述第1可变电阻器及所述第2可变电阻器的电阻值进行可变控制,以便使所述第3场效应晶体管的栅极与所述第1节点的电压差和所述第4场效应晶体管的栅极与所述第1节点的电压差相等。
8.根据权利要求7所述的偏移校正电路,其中,
在所述第1温度系数为正的情况下,所述电阻差可变机构控制所述第1可变电阻器及所述第2可变电阻器的电阻值,以使得所述第1可变电阻器及所述第2可变电阻器中的温度系数为负的可变电阻器的电阻值大于温度系数为正的可变电阻器的电阻值,
在所述第1温度系数为负的情况下,所述电阻差可变机构控制所述第1可变电阻器及所述第2可变电阻器的电阻值,以使得所述第1可变电阻器及所述第2可变电阻器中的温度系数为正的可变电阻器的电阻值大于温度系数为负的可变电阻器的电阻值。
9.根据权利要求1~6中的任意1项所述的偏移校正电路,其中,
所述第2校正电压产生电路具备:
第3场效应晶体管,具有被输入将所述输入电压及所述第1校正电压相加而得到的电压的栅极;
第1可变电阻器,在第1节点与第2节点之间与所述第3场效应晶体管串联连接;
第2可变电阻器;
第4场效应晶体管,在第3节点与所述第1节点之间与所述第2可变电阻器串联连接;
第2电流源组,用于使相等的电流通过所述第2节点以及所述第3节点的各个节点;以及
电阻差可变机构,用于对所述第1可变电阻器及所述第2可变电阻器的电阻值进行可变控制,以便使所述第3场效应晶体管的栅极与所述第1节点的电压差和所述第4场效应晶体管的栅极与所述第1节点的电压差相等,
其中,所述第2电流源组具有:
第1电流源,对所述第1节点供给基于偏置电阻元件的电阻值的输出电流;
第2电流源,连接于所述第2节点;以及
第3电流源,连接于所述第3节点、具有与所述第2电流源相等的输出电流特性,
所述第1电流源具有:
偏置电阻可变机构,用于对所述偏置电阻元件的温度系数的极性进行可变控制。
10.根据权利要求9所述的偏移校正电路,其中,
所述偏置电阻可变机构构成为:在所述第1温度系数为正的情况下,将具有负温度系数的电阻元件作为所述偏置电阻元件连接于所述电流的路径,而在所述第1温度系数为负的情况下,将具有正温度系数的电阻元件作为所述偏置电阻元件连接于所述输出电流的产生路径。
11.根据权利要求7~10中的任意1项所述的偏移校正电路,其中,
所述第1可变电阻器具有:
多个第1电阻元件,在所述第1节点以及所述第2节点之间串并联连接;以及
多个第1旁路开关,与所述第1电阻元件的各个电阻元件并联连接,
所述第2可变电阻器具有:
多个第2电阻元件,在所述第1节点以及所述第3节点之间串并联连接;以及
多个第2旁路开关,与所述第2电阻元件的各个电阻元件并联连接,
其中,所述第2校正电压产生电路被输入分别控制所述多个第1旁路开关的开闭的多个第1旁路开关控制信号和分别控制所述多个第2旁路开关的开闭的多个第2旁路开关控制信号。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2018/042654 WO2020105086A1 (ja) | 2018-11-19 | 2018-11-19 | オフセット補正回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN113016137A true CN113016137A (zh) | 2021-06-22 |
Family
ID=70773147
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201880099495.4A Pending CN113016137A (zh) | 2018-11-19 | 2018-11-19 | 偏移校正电路 |
Country Status (5)
Country | Link |
---|---|
US (2) | US20220123701A1 (zh) |
JP (1) | JP7361716B2 (zh) |
CN (1) | CN113016137A (zh) |
DE (1) | DE112018008149T5 (zh) |
WO (1) | WO2020105086A1 (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20230199265A1 (en) * | 2021-12-22 | 2023-06-22 | Teleste Oyj | Arrangement for enhancing downstream performance |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS54107657A (en) * | 1978-02-10 | 1979-08-23 | Kubota Ltd | Zeroopoint compensating circuit for dc amplifier |
JP2002286573A (ja) * | 2001-03-27 | 2002-10-03 | Mitsubishi Electric Corp | 温度係数生成回路及びそれを用いた温度補償回路 |
JP2009014386A (ja) * | 2007-07-02 | 2009-01-22 | Ricoh Co Ltd | 温度検出回路 |
CN101510108A (zh) * | 2008-02-12 | 2009-08-19 | 精工爱普生株式会社 | 基准电压生成电路、集成电路装置以及信号处理装置 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63276305A (ja) * | 1987-05-07 | 1988-11-14 | Mitsubishi Electric Corp | 差動増幅回路 |
JPS6429109A (en) * | 1987-07-24 | 1989-01-31 | Ricoh Kk | Offset adjustment circuit |
JPH04172508A (ja) * | 1990-11-06 | 1992-06-19 | Fujitsu Ltd | 半導体集積回路装置 |
JP3435501B2 (ja) * | 1994-07-14 | 2003-08-11 | 日本テキサス・インスツルメンツ株式会社 | 温度補償回路 |
JPH10233636A (ja) * | 1997-02-18 | 1998-09-02 | Fujitsu Ltd | 増幅器及び半導体集積回路装置 |
JP2007318394A (ja) * | 2006-05-25 | 2007-12-06 | Toyota Industries Corp | オフセット電圧調整回路 |
JP4679497B2 (ja) * | 2006-11-30 | 2011-04-27 | エヌ・ティ・ティ・データ先端技術株式会社 | 電流計測回路及び集積回路素子 |
JP5291587B2 (ja) * | 2009-09-25 | 2013-09-18 | セイコーインスツル株式会社 | オペアンプ |
JP5578048B2 (ja) * | 2010-11-29 | 2014-08-27 | ミツミ電機株式会社 | 映像信号出力回路 |
JP6705233B2 (ja) * | 2016-03-17 | 2020-06-03 | 富士電機株式会社 | オフセット補正回路およびトランスコンダクタンス比例電流生成回路 |
JP2018050238A (ja) * | 2016-09-23 | 2018-03-29 | ルネサスエレクトロニクス株式会社 | 可変利得増幅器、方法、および受信装置 |
-
2018
- 2018-11-19 US US17/289,109 patent/US20220123701A1/en active Granted
- 2018-11-19 CN CN201880099495.4A patent/CN113016137A/zh active Pending
- 2018-11-19 JP JP2020557038A patent/JP7361716B2/ja active Active
- 2018-11-19 WO PCT/JP2018/042654 patent/WO2020105086A1/ja active Application Filing
- 2018-11-19 DE DE112018008149.4T patent/DE112018008149T5/de active Pending
-
2022
- 2022-10-04 US US17/937,892 patent/US20230028576A1/en active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS54107657A (en) * | 1978-02-10 | 1979-08-23 | Kubota Ltd | Zeroopoint compensating circuit for dc amplifier |
JP2002286573A (ja) * | 2001-03-27 | 2002-10-03 | Mitsubishi Electric Corp | 温度係数生成回路及びそれを用いた温度補償回路 |
JP2009014386A (ja) * | 2007-07-02 | 2009-01-22 | Ricoh Co Ltd | 温度検出回路 |
CN101510108A (zh) * | 2008-02-12 | 2009-08-19 | 精工爱普生株式会社 | 基准电压生成电路、集成电路装置以及信号处理装置 |
Non-Patent Citations (1)
Title |
---|
李景虎;刘梦飞;张兴宝;: "一种工艺和温度自校正的环形振荡器", 微电子学, no. 06, 20 December 2017 (2017-12-20), pages 64 - 67 * |
Also Published As
Publication number | Publication date |
---|---|
JPWO2020105086A1 (ja) | 2021-10-21 |
US20220123701A1 (en) | 2022-04-21 |
WO2020105086A1 (ja) | 2020-05-28 |
DE112018008149T5 (de) | 2021-07-29 |
US20230028576A1 (en) | 2023-01-26 |
JP7361716B2 (ja) | 2023-10-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7965476B2 (en) | Current producing circuit, current producing method, and electronic device | |
US8031001B2 (en) | Differential amplifier, reference voltage generating circuit, differential amplifying method, and reference voltage generating method | |
US9618951B2 (en) | Voltage regulator | |
US7714645B2 (en) | Offset cancellation of a single-ended operational amplifier | |
CN111505542B (zh) | 应力补偿控制电路及半导体传感器装置 | |
CN111328440A (zh) | 电流舵数模转换器 | |
US6008632A (en) | Constant-current power supply circuit and digital/analog converter using the same | |
US20120262146A1 (en) | Reference-voltage generation circuit | |
US7625118B2 (en) | Circuit for correcting sensor temperature characteristics | |
US10503197B2 (en) | Current generation circuit | |
US10754369B2 (en) | Reference current source and semiconductor device | |
US9958484B2 (en) | Apparatus and method for measuring load current by applying compensated gain to voltage derived from drain-to-source voltage of power gating device | |
US7518452B2 (en) | Voltage-controlled current source and variable-gain amplifier | |
US20160195890A1 (en) | Constant-current circuit and sensor device having this | |
CN113016137A (zh) | 偏移校正电路 | |
KR20190029244A (ko) | 밴드 갭 기준 전압 생성 회로 및 밴드 갭 기준 전압 생성 시스템 | |
JP5884234B2 (ja) | 基準電圧回路 | |
CN110612436B (zh) | 温度测定装置以及温度测定方法 | |
US20130154604A1 (en) | Reference current generation circuit and reference voltage generation circuit | |
US20100295528A1 (en) | Circuit for direct gate drive current reference source | |
JP2550871B2 (ja) | Cmos定電流源回路 | |
JPH10112614A (ja) | バイアス電流供給方法およびその回路 | |
JP2008026973A (ja) | 基準電圧発生回路 | |
JP2016194462A (ja) | センサ装置 | |
JP2021190845A (ja) | 利得制御増幅器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |