JP2009014386A - 温度検出回路 - Google Patents

Abstract

【課題】２点の温度を測定することで、出力信号に含まれる、製造ばらつきによる温度係数に関するばらつきとＤＣ電圧に関するばらつきを同時に補正することができ、高精度かつ低電圧入力動作が可能な温度検出回路を得る。
【解決手段】２つの電界効果トランジスタのゲート電極の仕事関数差を用いて、温度係数を有するＰＴＡＴ電圧Ｖｐを生成する第１の電圧源回路２と、２つの電界効果トランジスタにおけるゲート電極の仕事関数差を用いて、温度変化に依存しない所定の基準電圧Ｖｒｅｆを生成する第２の電圧源回路３と、基準電圧Ｖｒｅｆの電圧補正を行って出力する補正回路４と、ＰＴＡＴ電圧Ｖｐと補正回路４の出力電圧との減算を行い更に増幅して出力電圧Ｖｔｅｍｐとして出力する、出力電圧Ｖｔｅｍｐにおける温度係数の補正可能な減算増幅回路５とを備えるようにした。
【選択図】図１

Description

本発明は、低電圧動作や低消費電力動作を行うことができる高精度な温度検出回路に関する。

従来、半導体回路を温度検出回路として使用する場合、図１０に示すように、絶対温度の１次関数となる電圧を発生させる第１の電圧源回路１０１と、周辺温度の影響を受けることがない所定の基準電圧を発生させる第２の電圧源回路１０２を備えていることが一般的である。
図１１は、図１０の第１の電圧源回路１０１及び第２の電圧源回路１０２の回路例を示した図であり、第１及び第２の各電圧源回路１０１及び１０２は同じ回路構成をなしている。但し、図１１の２つの電界効果トランジスタにおけるゲート幅Ｗ／ゲート長Ｌの比は、第１の電圧源回路１０１と第２の電圧源回路１０２とで異なっている。また、図１１の括弧内に示した符号は、第２の電圧源回路１０２の場合を示している。

第１の電圧源回路１０１は、高濃度ｎ型ゲートを有したデプレッション型の電界効果トランジスタＭ１０１ａと高濃度ｐ型ゲートを有した電界効果トランジスタＭ１０２ａとのチャネル長Ｌの比を適切に調整することで、絶対温度に比例する電圧であるＰＴＡＴ（Ｐｒｏｐｏｒｔｉｏｎａｌ−Ｔｏ−Ａｂｓｏｌｕｔｅ−Ｔｅｍｐｅｒａｔｕｒｅ）電圧を出力することができる。同様に、第２の電圧源回路１０２は、高濃度ｎ型ゲートを有したデプレッション型の電界効果トランジスタＭ１０１ｂと高濃度ｐ型ゲートを有した電界効果トランジスタＭ１０２ｂとのチャネル長Ｌの比を適切に調整することで、所定の基準電圧を出力することができる。

第１の電圧源回路１０１から出力されるＰＴＡＴ電圧は、温度変化に対する変化量が小さいため、第１の電圧源回路１０１だけでは高感度な温度検出回路を実現することができない。したがって、図１０に示すように第１の電圧源回路１０１から出力されるＰＴＡＴ電圧と、第２の電圧源回路１０２から出力される基準電圧とを減算増幅器１０３で減算して増幅するようにして、高感度かつ低入力電圧動作が可能な温度検出回路を実現していた。
第１の電圧源回路１０１の高濃度ｎ型ゲートを有したデプレッション型の電界効果トランジスタＭ１０１ａにおいて、しきい値電圧をＶｔｈ１０１とすると共に導電係数をβ１０１とし、高濃度ｐ型ゲートを有した電界効果トランジスタＭ１０２ａにおいて、しきい値電圧をＶｔｈ１０２とすると共に導電係数をβ１０２とすると、実測の結果から、｛Ｖｔｈ１０２−（β１０１／β１０２）^１／２×Ｖｔｈ１０１｝は、製造ばらつきによる、温度係数に関するばらつきとＤＣ電圧に関するばらつきを有していることが分かった。

第２の電圧源回路１０２で生成される基準電圧も同様に製造ばらつきを有しており、製造ばらつきによるＤＣ電圧に関するばらつきは決して小さくないことが実測の結果より分かった。
更に、減算増幅器１０３の各入力端との間に入力オフセットが発生し、該入力オフセットは、｛Ｖｔｈ１０２−（β１０１／β１０２）^１／２×Ｖｔｈ１０１｝と同様、製造時のばらつきによる、温度係数に関するばらつきとＤＣ電圧に関するばらつきを有している。

第１の電圧源回路１０１から出力されたＰＴＡＴ電圧と第２の電圧源回路１０２から出力される基準電圧を減算増幅器１０３で減算して出力される電圧Ｖｔｅｍｐは下記（ａ）式のようになる。
Ｖｔｅｍｐ＝ｋ１×Ｔ＋ｋ２＋σｔｅｍｐ１×Ｔ＋σｔｅｍｐ２……（ａ）
なお、Ｔは温度であり、ｋ１，ｋ２は減算増幅器１０３の減算率と増幅率から定まる定数であり、σｔｅｍｐ１，σｔｅｍｐ２は、減算増幅器１０３の倍率、｛Ｖｔｈ１０２−（β１０１／β１０２）^１／２×Ｖｔｈ１０１｝のばらつき及び減算増幅器１０３の入力オフセットから定まる定数である。

なお、本発明と異なるが、２つの電界効果トランジスタのゲート電極の仕事関数差を用いて、温度係数を有する第１電圧を生成する第１の電圧源回路と、複数の電界効果トランジスタにおけるゲート電極の仕事関数差を用いて、温度変化に依存しない所定の基準電圧を生成する第２の電圧源回路と、前記第１電圧と該基準電圧との減算を行い、該差分を増幅する減算回路とを備えるようにした温度検出回路があった（例えば、特許文献１参照。）。
特開２００６−２４２８９４号公報

しかし、前記（ａ）式は、出力電圧Ｖｔｅｍｐが温度係数とＤＣ電圧に関するばらつきを同時に有していることを示しており、減算増幅器１０３の増幅率が大きくなればなるほどＰＴＡＴ電圧と基準電圧のばらつき、減算増幅器１０３の入力オフセットのばらつきが顕著になるという問題があった。このことは、温度検出回路が周辺温度を正確に測定することができないということを意味している。

本発明は、このような問題を解決するためになされたものであり、２点の温度を測定することで、出力信号に含まれる、製造ばらつきによる、温度係数に関するばらつきとＤＣ電圧に関するばらつきを同時に補正することができ、高精度かつ低電圧入力動作が可能な温度検出回路を得ることを目的とする。

この発明に係る温度検出回路は、検出した温度に応じた電圧を生成して出力電圧として出力する温度検出回路において、
複数の電界効果トランジスタのゲート電極の仕事関数差を用いて、温度係数を有する第１電圧を生成する第１の電圧源回路部と、
複数の電界効果トランジスタにおけるゲート電極の仕事関数差を用いて、温度変化に依存しない所定の基準電圧を生成する第２の電圧源回路部と、
前記基準電圧の電圧補正を行って出力する補正回路部と、
前記第１電圧と該補正回路部の出力電圧との減算を行い更に増幅して前記出力電圧として出力する、該出力電圧における温度係数に対して補正可能な減算増幅回路部と、
を備えるものである。

具体的には、前記補正回路部は、前記第１電圧を分圧して出力し、該第１電圧の分圧比を可変して前記補正を行うようにした。

この場合、前記補正回路部は、
前記基準電圧のインピーダンス変換を行って出力する第１のインピーダンス変換回路と、
該第１のインピーダンス変換回路の出力電圧を分圧して出力する、分圧比可変の分圧回路と、
該分圧回路の出力電圧のインピーダンス変換を行って出力する第２のインピーダンス変換回路と、
を備えるようにした。

また、前記補正回路部は、前記第１電圧を昇圧して出力し、該第１電圧の昇圧率を可変して前記補正を行うようにしてもよい。

この場合、前記補正回路部は、
前記基準電圧のインピーダンス変換を行って出力する第１のインピーダンス変換回路と、
該第１のインピーダンス変換回路の出力電圧を昇圧して出力する、昇圧比可変の昇圧回路と、
該昇圧回路の出力電圧のインピーダンス変換を行って出力する第２のインピーダンス変換回路と、
を備えるようにした。

また、前記減算増幅回路部は、
一方の入力端である第１入力端に前記第１電圧が入力され、出力端から出力する電圧が前記出力電圧をなす演算増幅回路と、
前記補正回路部の出力端と該演算増幅回路の他方の入力端である第２入力端との間に接続された固定抵抗と、
前記演算増幅回路における、出力端と前記第２入力端との間に接続された可変抵抗と、
を備え、
前記可変抵抗の抵抗値を可変させることによって、前記出力電圧における温度係数の補正を行うようにした。

また、この発明に係る温度検出回路は、検出した温度に応じたデジタル値を生成して出力信号として出力する温度検出回路において、
複数の電界効果トランジスタのゲート電極の仕事関数差を用いて、温度係数を有する第１電圧を生成する第１の電圧源回路部と、
複数の電界効果トランジスタにおけるゲート電極の仕事関数差を用いて、温度変化に依存しない所定の基準電圧を生成する第２の電圧源回路部と、
前記第１電圧と前記基準電圧との減算を行い更に増幅して出力する、該出力電圧における温度係数に対して補正可能な減算増幅回路部と、
該減算増幅回路部の出力電圧を所定の方法でＡ／Ｄ変換して出力するＡ／Ｄ変換回路部と、
該Ａ／Ｄ変換回路部の出力データを、設定された値だけ可変して補正し前記出力信号として出力する補正回路部と、
を備えるものである。

具体的には、前記減算増幅回路部は、
一方の入力端である第１入力端に前記第１電圧が入力されると共に、他方の入力端である第２入力端に前記基準電圧が入力され、出力端から出力する電圧が前記Ａ／Ｄ変換回路部に入力される演算増幅回路と、
前記第１の電圧源回路部の出力端と該演算増幅回路の第１入力端との間に接続された固定抵抗と、
前記演算増幅回路における、出力端と前記第１入力端との間に接続された可変抵抗と、
を備え、
前記可変抵抗の抵抗値を可変させることによって、前記出力信号における温度係数の補正を行うようにした。

また、前記補正回路部は、前記Ａ／Ｄ変換回路部の出力データを設定された値だけ減算して前記出力信号として出力するようにした。

この場合、前記補正回路部は、
前記減算を行う減算値が設定される設定回路と、
前記Ａ／Ｄ変換回路部の出力データを、該設定回路に設定された前記減算値だけ減算させて前記出力信号として出力する減算回路と、
を備えるようにした。

また、前記Ａ／Ｄ変換回路部は、
入力された制御信号に応じて、前記減算増幅回路部の出力電圧又は外部から入力された入力電圧のいずれか一方を排他的に選択して出力する切替スイッチと、
該切替スイッチを介して入力された電圧を所定の方法でＡ／Ｄ変換して前記補正回路部に出力するＡ／Ｄ変換回路と、
前記切替スイッチの動作制御を行う制御回路と、
を備えるようにした。

前記第１の電圧源回路は、高濃度ｎ型ゲートを有するデプレッション型の第１の電界効果トランジスタと、高濃度ｐ型ゲートを有する第２の電界効果トランジスタとを備え、導電型の極性が異なるポリシリコンゲートを有する該第１及び第２の各電界効果トランジスタにおけるゲート電極の仕事関数差を用いて、温度係数を有する前記第１電圧を生成するようにした。

この場合、前記第１及び第２の各電界効果トランジスタは、チャネル長が異なるようにした。

また、前記第２の電圧源回路は、高濃度ｎ型ゲートを有するデプレッション型の第３の電界効果トランジスタと、高濃度ｐ型ゲートを有する第４の電界効果トランジスタとを備え、導電型の極性が異なるポリシリコンゲートを有する該第３及び第４の各電界効果トランジスタにおけるゲート電極の仕事関数差を用いて、温度変化に依存しない基準電圧を生成するようにした。

この場合、前記第３及び第４の各電界効果トランジスタは、チャネル長が異なるようにした。

具体的には、前記第３及び第４の各電界効果トランジスタは、前記基準電圧が温度特性を有しないように各チャネル長の比が設定されるようにした。

本発明の温度検出回路によれば、複数の電界効果トランジスタのゲート電極の仕事関数差を用いて、温度係数を有する第１電圧を生成する第１の電圧源回路部と、複数の電界効果トランジスタにおけるゲート電極の仕事関数差を用いて、温度変化に依存しない所定の基準電圧を生成する第２の電圧源回路部と、前記基準電圧の電圧補正を行って出力する補正回路部と、前記第１電圧と該補正回路部の出力電圧との減算を行い更に増幅して前記出力電圧として出力する、該出力電圧における温度係数に対して補正可能な減算増幅回路部とを備えるようにした。このことから、検出した温度に応じた電圧を生成して出力電圧として出力する温度検出回路において、製造ばらつきによる温度係数に関するばらつきとＤＣ電圧に関するばらつきを同時に補正することができ、高精度かつ低電圧入力動作を行うことができる。

また、本発明の温度検出回路によれば、複数の電界効果トランジスタのゲート電極の仕事関数差を用いて、温度係数を有する第１電圧を生成する第１の電圧源回路部と、複数の電界効果トランジスタにおけるゲート電極の仕事関数差を用いて、温度変化に依存しない所定の基準電圧を生成する第２の電圧源回路部と、前記第１電圧と前記基準電圧との減算を行い更に増幅して出力する、該出力電圧における温度係数に対して補正可能な減算増幅回路部と、該減算増幅回路部の出力電圧を所定の方法でＡ／Ｄ変換して出力するＡ／Ｄ変換回路部と、該Ａ／Ｄ変換回路部の出力データを、設定された値だけ可変して補正し前記出力信号として出力する補正回路部とを備えるようにした。このことから、検出した温度に応じたデジタル値を生成して出力信号として出力する温度検出回路において、製造ばらつきによる温度係数に関するばらつきとＤＣ電圧に関するばらつきを同時に補正することができ、高精度かつ低電圧入力動作を行うことができる。

次に、図面に示す実施の形態に基づいて、本発明を詳細に説明する。
第１の実施の形態．
図１は、本発明の第１の実施の形態における温度検出回路の回路例を示した図である。
図１において、温度検出回路１は、第１の電圧源回路２と、第２の電圧源回路３と、補正回路４と、減算増幅回路５とで構成されている。第１の電圧源回路２は、２つの電界効果トランジスタにおけるゲート電極の仕事関数差を用いて、負の温度係数を有する正のＰＴＡＴ電圧Ｖｐを生成して出力する。

第２の電圧源回路３は、２つの電界効果トランジスタにおけるゲート電極の仕事関数差を用いて、温度変化に依存しない基準電圧Ｖｒｅｆを生成して出力する。補正回路４は、第２の電圧源回路３から出力された基準電圧Ｖｒｅｆを補正して出力する。減算増幅回路５は、温度感度の上昇及び低消費電力化を実現するために、第１の電圧源回路２からのＰＴＡＴ電圧Ｖｐと補正回路４を介して入力された第２の電圧源回路３からの基準電圧Ｖｒｅｆとの減算を行って増幅し、出力電圧Ｖｔｅｍｐとして出力する。
補正回路４は、演算増幅回路ＡＭＰ１，ＡＭＰ２及び抵抗Ｒ１，Ｒ２で構成され、減算増幅回路５は、演算増幅回路ＡＭＰ３及び抵抗Ｒ３，Ｒ４で構成されている。抵抗Ｒ１及びＲ３はそれぞれ固定抵抗であり、抵抗Ｒ２及びＲ４はそれぞれ可変抵抗である。

補正回路４において、演算増幅回路ＡＭＰ１及びＡＭＰ２は、それぞれ出力端が反転入力端に接続されてボルテージホロワを形成している。演算増幅回路ＡＭＰ１の非反転入力端には、基準電圧Ｖｒｅｆが入力され、演算増幅回路ＡＭＰ１の出力端と接地電圧との間に抵抗Ｒ２及びＲ１が直列に接続されている。抵抗Ｒ１と抵抗Ｒ２との接続部は演算増幅回路ＡＭＰ２の非反転入力端に接続され、演算増幅回路ＡＭＰ２の出力端が補正回路４の出力端をなしている。
減算増幅回路５において、演算増幅回路ＡＭＰ２の出力端と演算増幅回路ＡＭＰ３の反転入力端との間には抵抗Ｒ３が接続され、演算増幅回路ＡＭＰ３の出力端と反転入力端との間には抵抗Ｒ４が接続されている。演算増幅回路ＡＭＰ３の非反転入力端にはＰＴＡＴ電圧Ｖｐが入力され、演算増幅回路ＡＭＰ３の出力端から出力電圧Ｖｔｅｍｐが出力される。

なお、第１の電圧源回路２は第１の電圧源回路部を、第２の電圧源回路３は第２の電圧源回路部を、補正回路４は補正回路部を、減算増幅回路５は減算増幅回路部をそれぞれなす。また、演算増幅回路ＡＭＰ１は第１のインピーダンス変換回路を、演算増幅回路ＡＭＰ２は第２のインピーダンス変換回路を、抵抗Ｒ１及びＲ２は分圧回路をそれぞれなす。

図２は、図１における第１及び第２の各電圧源回路２，３の回路例を示した図である。なお、第１及び第２の各電圧源回路２，３は同じ回路構成をなしているが、図２の２つの電界効果トランジスタにおけるゲート幅Ｗ／ゲート長Ｌの比は、第１の電圧源回路２と第２の電圧源回路３とで異なっている。また、図２の括弧内に示された符号は、第２の電圧源回路３の場合を示しており、以下、第１の電圧源回路２を例にして説明する。

図２において、第１の電圧源回路２は、高濃度ｎ型ゲートを有したデプレッション型の電界効果トランジスタＭ１ａと、高濃度ｐ型ゲートを有した電界効果トランジスタＭ２ａとで構成され、導電型の極性が異なるポリシリコンゲートを有する各電界効果トランジスタＭ１ａ及びＭ２ａにおけるゲート電極の仕事関数差を用いて、温度係数を有するＰＴＡＴ電圧Ｖｐを生成する。なお、電界効果トランジスタＭ１ａは第１の電界効果トランジスタを、電界効果トランジスタＭ２ａは第２の電界効果トランジスタを、ＰＴＡＴ電圧Ｖｐは第１電圧をそれぞれなす。
電源電圧ＶＤＤと接地電圧との間には、電界効果トランジスタＭ１ａ及びＭ２ａが直列に接続されている。電界効果トランジスタＭ１ａ及びＭ２ａの各ゲートは接続され、該接続部は電界効果トランジスタＭ１ａとＭ２ａの接続部に接続されＰＴＡＴ電圧Ｖｐが出力される出力端をなしている。また、電界効果トランジスタＭ１ａ及びＭ２ａにおいて、それぞれサブストレートゲートはソースに接続されている。

同様に、第２の電圧源回路３は、高濃度ｎ型ゲートを有したデプレッション型の電界効果トランジスタＭ１ｂと、高濃度ｐ型ゲートを有した電界効果トランジスタＭ２ｂとで構成され、導電型の極性が異なるポリシリコンゲートを有する各電界効果トランジスタＭ１ｂ及びＭ２ｂにおけるゲート電極の仕事関数差を用いて温度変化に依存しない基準電圧Ｖｒｅｆを生成する。なお、電界効果トランジスタＭ１ｂは第３の電界効果トランジスタを、電界効果トランジスタＭ２ｂは第４の電界効果トランジスタをそれぞれなす。
電源電圧ＶＤＤと接地電圧との間には、電界効果トランジスタＭ１ｂ及びＭ２ｂが直列に接続されている。電界効果トランジスタＭ１ｂ及びＭ２ｂの各ゲートは接続され、該接続部は電界効果トランジスタＭ１ｂとＭ２ｂの接続部に接続され基準電圧Ｖｒｅｆが出力される出力端をなしている。また、電界効果トランジスタＭ１ｂ及びＭ２ｂにおいて、それぞれサブストレートゲートはソースに接続されている

第１の電圧源回路２では、電界効果トランジスタＭ１ａとＭ２ａとのチャネル長の比を適切に調整することにより、絶対温度に比例する電圧であるＰＴＡＴ電圧Ｖｐが生成され、第２の電圧源回路３では、電界効果トランジスタＭ１ｂとＭ２ｂとのチャネル長の比を適切に調整することにより、温度特性の小さい所定の基準電圧Ｖｒｅｆが生成される。
第１の電圧源回路２の電界効果トランジスタＭ１ａにおいて、しきい値電圧をＶｔｈ１とすると共にゲートの濃度をＮｇとし、電界効果トランジスタＭ２ａにおいて、しきい値電圧をＶｔｈ２とすると共にゲートの濃度をＰｇとすると、しきい値電圧Ｖｔｈ１及びＶｔｈ２は下記（１）式及び（２）式のようになる。
Ｖｔｈ１＝φｍ（Ｎｇ）−φｓ−Ｑｆ／Ｃｏｘ＋２×φｆ−Ｑｂ／Ｃｏｘ………………（１）
Ｖｔｈ２＝φｍ（Ｐｇ）−φｓ−Ｑｆ／Ｃｏｘ＋２×φｆ−Ｑｂ／Ｃｏｘ………………（２）
ここでφｍはゲートの仕事関数、φｓは基板の仕事関数、Ｑｆは酸化膜中の固定電荷、Ｃｏｘは酸化膜の単位面積あたりの静電容量、Ｑｂは反転層と基板間の空乏層内電荷、φｆは基板のフェルミレベルである。

更に、ゲートの仕事関数φｍは、下記（３）式のようになる。
φｍ＝χ＋Ｅｇ／２±φｆ………………（３）
なお、（３）式において、右辺第３項目の符号はゲートがＰ型であれば正、ゲートがＮ型であれば負になる。但し、Ｅｇはシリコンのバンドギャップを示している。

電界効果トランジスタＭ１ａの導電係数をβ１とし、電界効果トランジスタＭ２ａの導電係数をβ２とすると下記（４）式が成り立つ。
Ｖｔｈ２−（β１／β２）^１／２×Ｖｔｈ１
＝φｍ（Ｎｇ）−（β１／β２）^１／２×φｍ（Ｐｇ）−｛１−（β１／β２）^１／２｝×（φｓ＋Ｑｆ／Ｃｏｘ−２×φｆ＋Ｑｂ／Ｃｏｘ）
＝−｛ｌｏｇ（Ｎｇ／Ｎｉ）＋（β１／β２）^１／２ｌｏｇ（Ｐｇ／Ｎｉ）｝×ｋＴ／ｑ＋｛１−（β１／β２）^１／２｝×｛χ＋Ｅｇ／２−（φｓ＋Ｑｆ／Ｃｏｘ−２×φｆ＋Ｑｂ／Ｃｏｘ）｝………………（４）
（４）式において、ｋはボルツマン定数、ｑは電子の電荷量、Ｔは絶対温度、Ｎｉは真性半導体のキャリア濃度である。

前記（４）式における右辺の第１項目の係数−｛ｌｏｇ（Ｎｇ／Ｎｉ）＋（β１／β２）^１／２ｌｏｇ（Ｐｇ／Ｎｉ）｝は温度特性を有しているが、その値は非常に小さい。
同様に、前記（４）式における右辺の第２項目｛１−（β１／β２）^１／２｝×｛χ＋Ｅｇ／２−（φｓ＋Ｑｆ／Ｃｏｘ−２×φｆ＋Ｑｂ／Ｃｏｘ）｝も温度特性を有しているが、その値は非常に小さい。

しかし、実測の結果から、前記（４）式における｛Ｖｔｈ２−（β１／β２）^１／２×Ｖｔｈ１｝は、製造ばらつきによる、温度係数に関するばらつきとＤＣ電圧に関するばらつきを有することが分かった。このため、前記（４）式を簡略化して下記（５）式のように表すことができる。
Ｖｔｈ２−（β１／β２）^１／２×Ｖｔｈ１＝（ａｖ＋σａ）×Ｔ＋ｂｖ＋σｂ………………（５）
（５）式において、σａ及びσｂはそれぞれ製造ばらつきを示しており、σａは製造ばらつきによる｛Ｖｔｈ２−（β１／β２）^１／２×Ｖｔｈ１｝の温度係数に関するばらつきを示し、σｂは製造ばらつきによる｛Ｖｔｈ２−（β１／β２）^１／２×Ｖｔｈ１｝のＤＣ電圧に関するばらつきを示している。
また、第２の電圧源回路３で生成される基準電圧Ｖｒｅｆも同様に製造ばらつきを有しており、製造ばらつきによるＤＣ電圧に関するばらつきは決して小さくないことが実測の結果より分かっている。

そこで、演算増幅回路ＡＭＰ３の出力電圧Ｖｔｅｍｐを常温Ｔ１と高温Ｔ２でそれぞれ測定し、得られた２点の出力電圧Ｖｔｅｍｐのデータから抵抗Ｒ２と抵抗Ｒ４の抵抗値を調整することによって、温度検出回路１の出力端から所望の温度係数とＤＣレベルを持った電圧を出力させる。抵抗Ｒ２と抵抗Ｒ４の抵抗値の調整方法としては、レーザー装置でトリミングして調整する方法が一般的である。以下、このような抵抗Ｒ２と抵抗Ｒ４の抵抗値の調整方法についてもう少し詳細に説明する。

演算増幅回路ＡＭＰ１の非反転入力端には第２の電圧源回路３から温度に依存しない基準電圧Ｖｒｅｆが入力されている。また、演算増幅回路ＡＭＰ３の非反転入力端には第１の電圧源回路２から絶対温度の１次関数であり、かつ負の１次係数を有するＰＴＡＴ電圧Ｖｐが入力されており、抵抗Ｒ１〜Ｒ４の抵抗値をｒ１〜ｒ４とすると、演算増幅回路ＡＭＰ３の出力電圧Ｖｔｅｍｐは下記（６）式のようになる。
Ｖｔｅｍｐ＝（ｒ４／ｒ３＋１）×Ｖｐ−ｒ４／ｒ３×｛ｒ１／（ｒ１＋ｒ２）｝×Ｖｒｅｆ………………（６）

ここで、抵抗Ｒ２と抵抗Ｒ４をレーザー装置でトリミングする前の出力電圧ＶｔｅｍｐをＶｔとし、該トリミングを実施して所望の温度係数とＤＣレベルを持った出力電圧ＶｔｅｍｐをＶｔ１とする。なお、出力電圧Ｖｔの温度係数は出力電圧Ｖｔ１よりも小さく、かつ全動作温度範囲で出力電圧Ｖｔは出力電圧Ｖｔ１よりも小さくなるように抵抗比ｒ４／ｒ３とｒ２／ｒ１を設定する。

最初に、常温Ｔ１で基準電圧Ｖｒｅｆと出力電圧Ｖｔを測定し、次に、高温Ｔ２での出力電圧Ｖｔを測定する。出力電圧Ｖｔ１の温度係数をａｖ、温度Ｔ１における出力電圧Ｖｔ１をＶｔ１（Ｔ１）とし、Ｖｔ１（Ｔ１）＝Ｖｏｂｊとする。また、抵抗Ｒ２の抵抗値ｒ２はトリミングによって抵抗値ｒ２ｔに、抵抗Ｒ４の抵抗値ｒ４はトリミングによって抵抗値ｒ４ｔにそれぞれなったとする。温度Ｔにおける出力電圧ＶｔをＶｔ（Ｔ）とすると、温度Ｔにおける出力電圧Ｖｔ１であるＶｔ１（Ｔ）は、下記（７）式のようになる。
Ｖｔ１（Ｔ）＝（ｒ４ｔ／ｒ３＋１）×Ｖｔ（Ｔ）−ｒ４ｔ／ｒ３｛ｒ１／（ｒ１＋ｒ２ｔ）｝×Ｖｒｅｆ………………（７）

出力電圧Ｖｔ１の温度係数がａｖであり、Ｖｔ１（Ｔ１）＝Ｖｏｂｊであることから下記（８）及び（９）式が成り立つ。
｛Ｖｔ１（Ｔ２）−Ｖｔ１（Ｔ１）｝／（Ｔ２−Ｔ１）＝ａｖ……（８）
（ｒ４ｔ／ｒ３＋１）×Ｖｔ（Ｔ１）−（ｒ４ｔ／ｒ３）×ｒ１／（ｒ１＋ｒ２ｔ）×Ｖｒｅｆ＝Ｖｏｂｊ＝Ｖｔ１（Ｔ１）………………（９）

前記（８）式及び（９）式から、ｒ２ｔ／ｒ１及びｒ４ｔ／ｒ３は下記（１０）及び（１１）式のようになる。
ｒ４ｔ／ｒ３＝ａｖ×（ｒ４／ｒ３＋１）×（Ｔ２−Ｔ１）／｛Ｖｔ１（Ｔ２）−Ｖｔ１（Ｔ１）｝−１………………（１０）
ｒ２ｔ／ｒ１＝ｒ４ｔ／ｒ３×Ｖｒｅｆ／［（１＋ｒ４ｔ／ｒ３）×｛ｒ３×Ｖｔ（Ｔ）／（ｒ４＋ｒ３）＋ｒ４×ｒ１×Ｖｒｅｆ／｛（ｒ４＋ｒ３）×（ｒ１＋ｒ２）｝−Ｖｏｂｊ］−１………………（１１）
前記（１０）及び（１１）式にしたがって、抵抗Ｒ２及びＲ４が抵抗値ｒ２ｔ及びｒ４ｔになるようにそれぞれトリミングを行う。

抵抗Ｒ２の抵抗値を調整することにより、所定の温度、例えば２５℃のときの出力電圧ＶｔｅｍｐのＤＣ電圧を調整することができ、抵抗Ｒ４の抵抗値を調整することにより、出力電圧Ｖｔｅｍｐの温度変化に対する変化量を調整することができる。
なお、図１では、補正回路４は、基準電圧Ｖｒｅｆを分圧して補正するようにしたが、基準電圧Ｖｒｅｆを昇圧して補正するようにしてもよく、この場合、図１は図３のようになる。図３における図１との相違点は、演算増幅回路ＡＭＰ１の反転入力端を抵抗Ｒ１とＲ２との接続部に接続したことにある。

図４は、製造ばらつきによる、温度係数のばらつきとＤＣ電圧のばらつきを持った出力電圧Ｖｔ（Ｔ）が、所望の温度係数とＤＣ電圧を持った出力電圧Ｖｔ１（Ｔ）に補正されたことを示している。
このように、本第１の実施の形態における温度検出回路は、製造ばらつきによる、温度係数に関するばらつきとＤＣ電圧に関するばらつきを同時に補正することができ、高精度かつ低入力電圧動作が可能な温度検出回路を実現することができる。

第２の実施の形態．
前記第１の実施の形態ではアナログ電圧を温度検出回路の出力信号としたが、温度検出回路の出力信号をデジタル信号にしてもよく、このようにしたものを本発明の第２の実施の形態とする。
図５は、本発明の第２の実施の形態における温度検出回路の回路例を示した図である。なお、図５では、図１と同じもの又は同様のものは同じ符号で示し、ここではその説明を省略する。
図５において、温度検出回路１０は、図６に示すように温度Ｔに関して正比例するデジタル値を出力する。その比例係数は１６とし、０℃のときにデジタル値０を出力する仕様になっているものとする。したがって、温度検出回路１０の分解能は０.０６２５℃となる。

温度検出回路１０は、第１の電圧源回路２と、第２の電圧源回路３と、減算増幅回路５と、切替スイッチ１２と、２重積分型のＡ／Ｄコンバータ１３と、デジタル減算回路１４と、制御回路１５とで構成されている。なお、切替スイッチ１２、Ａ／Ｄコンバータ１３及び制御回路１５はＡ／Ｄ変換回路部を、デジタル減算回路１４補正回路部をそれぞれなしている。
第１の電圧源回路２から出力されたＰＴＡＴ電圧Ｖｐは、抵抗Ｒ３を介して演算増幅回路ＡＭＰ３の反転入力端に入力され、第２の電圧源回路３から出力された基準電圧Ｖｒｅｆは、演算増幅回路ＡＭＰ３の非反転入力端に入力されている。演算増幅回路ＡＭＰ３の出力端は、切替スイッチ１２の入力端ｉｎ１に接続され、切替スイッチ１２の入力端ｉｎ２は外部端子１６に接続されている。

切替スイッチ１２は、制御回路１５からの制御信号に応じて、出力端ＯＵＴを入力端ｉｎ１又はｉｎ２のいずれか一方に接続する。切替スイッチ１２の出力端ＯＵＴは、Ａ／Ｄコンバータ１３の入力端に接続され、これとは別にＡ／Ｄコンバータ１３には基準電圧Ｖｒｅｆが入力されている。
デジタル減算回路１４は、減算する数が設定される設定回路２１と減算回路２２で構成されており、減算回路２２は、Ａ／Ｄコンバータ１３から出力されたデジタル値が入力されており、Ａ／Ｄコンバータ１３から入力されたデジタル値から設定回路２１で設定されたデジタル値を減算して、温度検出回路１０の出力信号ＤＷとして出力する。

このような構成において、減算増幅回路５は、抵抗Ｒ４をレーザー装置でトリミングすることによって抵抗Ｒ４の抵抗値の調整を行い、温度検出回路１０の出力信号ＤＷにおける、製造ばらつきによる温度係数のばらつきの補正を行う。一方、デジタル減算回路１４では、Ａ／Ｄコンバータ１３から入力されたデジタル値が所望の値でない場合に該入力されたデジタル値の補正を行う。
減算増幅回路５の抵抗Ｒ４をトリミングすることによって、温度検出回路１０の出力信号ＤＷにおける温度係数を補正することから、トリミングを実施する前の減算増幅回路５の出力電圧は、所望としている温度係数１６よりも小さく、かつすべての温度範囲でＡ／Ｄコンバータ１３がＡ／Ｄ変換することができる最大の電圧以下になるように抵抗比ｒ４／ｒ３の値を設定しなければならない。

次に、２重積分型のＡ／Ｄコンバータ１３は公知のものであり、Ａ／Ｄコンバータ１３について簡単に説明する。
図７は、２重積分型のＡ／Ｄコンバータ１３の構成例を示した図である。
図７において、Ａ／Ｄコンバータ１３は、切替スイッチ３１、演算増幅回路３２、コンパレータ３３、制御回路３４，３５、カウンタ３６、コンデンサ３７及び抵抗３８で構成されている。
切替スイッチ３１において、一方の入力端は、切替スイッチ１２の出力端ＯＵＴに接続され、他方の入力端には基準電圧Ｖｒｅｆが入力されている。切替スイッチ３１は、制御回路３５からの制御信号に応じて切替スイッチ１２から入力された信号、又は基準電圧Ｖｒｅｆのいずれか一方を抵抗３８の一端に入力し、抵抗３８の他端は、演算増幅回路３２の反転入力端に接続されている。

演算増幅回路３２の出力端と反転入力端との間にはコンデンサ３７が接続され、演算増幅回路３２の非反転入力端は接地電圧に接続されている。また、演算増幅回路３２の出力端はコンパレータ３３の反転入力端に接続され、コンパレータ３３の非反転入力端は接地電圧に接続されている。コンパレータ３３からの出力信号は制御回路３４に入力され、制御回路３４は、コンパレータ３３からの出力信号に応じてカウンタ３６の動作制御を行う。カウンタ３６のカウント値はＡ／Ｄコンバータ１３の出力信号としてデジタル減算回路１４の減算回路２２に出力される。制御回路３５は、カウンタ３６のカウント値に応じて切替スイッチ３１の切替制御を行う。

図８は、Ａ／Ｄコンバータ１３がＡ／Ｄ変換を開始した時間ｔとＡ／Ｄコンバータ１３中の演算増幅回路３２の出力電圧Ｖｏｕｔとの関係の例を示したものであり、図８を使用してＡ／Ｄコンバータ１３の特性のばらつきを検出する動作について説明する。なお、図８では、コンデンサ３７の容量をＣとし、抵抗３８の抵抗値をＲとしている。
この場合、切替スイッチ１２は、制御回路１５によって入力端ｉｎ２に接続されており、切替スイッチ１２の出力端ＯＵＴは、外部端子１６に入力された入力電圧Ｖｉｎになっている。図８から分かるように、このときのＡ／Ｄ変換動作は２つのフェーズに分かれている。第１フェーズでは、切替スイッチ３１は、切替スイッチ１２の出力端ＯＵＴに接続し、デジタル値に変換されるべき電圧の絶対値を負にした電圧Ｖｉｎに接続され、定まった時間ｔｃの間コンデンサ３７への充電を行う。なお、カウンタ３６の１パルス（周期）をｔとし該充電をはじめた時間ではカウンタは０になっているものとする。コンデンサ３７への充電が終了した後、すなわち時刻ｔｃではカウンタ３６のカウンタ値ＮｃはＮｃ＝ｔｃ／ｔを指していることになる。

次に、第２フェーズでは、制御回路３５により切替スイッチ３１は基準電圧Ｖｒｅｆに接続され、同時にカウンタ３６は０にリセットされる。なお、このとき切替スイッチ３１に接続される電圧は、入力電圧Ｖｉｎや周辺温度やその他環境に依存しないバイアス電圧であるようにし、例えば基準電圧Ｖｒｅｆであってもよく、以下基準電圧Ｖｒｅｆを使用した場合を例にして説明する。切替スイッチ３１が基準電圧Ｖｒｅｆに接続されると同時に、前記第１フェーズでコンデンサ３７に充電された電荷が放出される。コンデンサ３７に充電された電荷が完全に放出されるとコンパレータ３３の出力信号の信号レベルが反転することを利用して、コンデンサ３７に充電された電荷の放出が開始された瞬間から、該放出が完全に終了するまでの時間を測定器で測定する。

該測定した時間をｔｘとし、電荷放出終了時にカウンタ３６のカウント値がＮｘであったとすると、ｔｘ＝Ｎｘ×ｔが成り立つ。簡単な考察により、入力電圧Ｖｉｎは、図９に示しているように下記（１２）式によってデジタル値Ｎｘに変換される。
Ｎｘ＝Ｎｃ／Ｖｒｅｆ×Ｖｉｎ………………（１２）
なお、基準電圧Ｖｒｅｆは製造ばらつきを有しているため、Ａ／Ｄコンバータ１３の入力−出力特性もばらつきを有している。

図５の場合も図１と同様に、第１の電圧源回路２の出力電圧であるＰＴＡＴ電圧Ｖｐは、製造ばらつきによる、温度係数に関するばらつきとＤＣ電圧に関するばらつきを有しており、第２の電圧源回路３の出力電圧である基準電圧Ｖｒｅｆも製造ばらつきによるＤＣ電圧に関するばらつきを有している。したがって、温度検出回路１０の出力信号も、製造ばらつきによる、温度係数に関するばらつきと信号レベルに関するばらつきを有している。このため、図５の温度検出回路１０においても、図１の場合と同様に常温時と高温時での温度検出回路の出力信号から、製造ばらつきによる、温度係数に関するばらつきと信号レベルに関するばらつきに対する補正を行う。以下、該補正の手順について説明する。

はじめに、前記（１２）式の入力電圧Ｖｉｎの係数Ｎｃ／Ｖｒｅｆを決定することにより、Ａ／Ｄコンバータ１３の入力−出力特性を特定化する。通常の室温で、切替スイッチ１２を外部端子１６に接続し、切替スイッチ３１を切替スイッチ１２の出力端ＯＵＴに接続する。外部端子１６に所定の電圧、例えば基準電圧Ｖｒｅｆを入力し、Ａ／Ｄコンバータ１３は、該基準電圧Ｖｒｅｆをデジタル値に変換する。Ａ／Ｄコンバータ１３に入力された基準電圧ＶｒｅｆのＡ／Ｄ変換を行った結果、Ａ／Ｄコンバータ１３から出力された出力デジタル値をＮＶｒｅｆとすると、基準電圧Ｖｒｅｆと出力デジタル値ＮＶｒｅｆを１対１に対応させることで前記（１２）式の入力電圧Ｖｉｎの係数Ｎｃ／Ｖｒｅｆを決定することができる。この結果、入力電圧である基準電圧Ｖｒｅｆとデジタル値ＮＶｒｅｆとの関係は、Ｎｘ＝ＮＶｒｅｆ／Ｖｒｅｆ×Ｖｉｎであるとする。

次に、切替スイッチ１２を入力端ｉｎ１に接続させ、Ａ／Ｄコンバータ１３に演算増幅回路ＡＭＰ３の出力電圧が入力されるようにする。室温Ｔ１における温度検出回路１０の出力値を測定器で測定し、該測定値をＤＷ（Ｔ１）とする。また、所定の高温Ｔ２における温度検出回路１０の出力値を測定器で測定し、該測定値をＤＷ（Ｔ２）とする。
温度検出回路１０の出力値の温度係数とレベルを所望のものにするためには、抵抗Ｒ４の抵抗値ｒ４が抵抗値ｒ４ｔになるように抵抗Ｒ４をトリミングすることにより、抵抗比ｒ４／ｒ３をｒ４ｔ／ｒ３になるようにする。ｒ４ｔ／ｒ３は、下記（１３）式のようになる。
ｒ４ｔ／ｒ３＝１６／｛ＤＷ（Ｔ２）−ＤＷ（Ｔ１）｝／（Ｔ２−Ｔ１）………………（１３）

抵抗Ｒ４をトリミングした段階では温度検出回路１０の出力値の温度係数は所望のものになっているが、温度検出回路１０の出力値のレベルは所望のものになっていない。したがって、下記（１４）式で示す値をデジタル減算回路１４で減じる必要がある。
（１＋ｒ４ｔ／ｒ３）×Ｖｒｅｆ−（ｒ４ｔ／ｒ３）×｛ＤＷ（Ｔ１）／ＮＶｒｅｆ／Ｖｒｅｆ｝−１６×Ｔ１………………（１４）

前記（１４）式を２進数に変換し、デジタル減算回路１４中の対応するｂｉｔをレーザーでトリミングすることで減算する数を生成し、Ａ／Ｄコンバータ１３の出力値を前記（１４）式の数で減算する。なお、該トリミングで減算する数を設定する代わりにＲＡＭ等の記憶回路を使用してもよい。
このように、本第２の実施の形態における温度検出回路は、室温Ｔ１における温度検出回路１０の出力値ＤＷ（Ｔ１）と室温Ｔ２における温度検出回路１０の出力値ＤＷ（Ｔ２）の情報が得られさえすれば、前記（１３）及び（１４）式にしたがって、抵抗Ｒ４とデジタル減算器１４中の減算する数に対応するｂｉｔを同時にトリミングすることで、所望の温度係数とレベルを持ったデジタル値を出力できる、高精度な温度検出を行うことができる。

本発明の第１の実施の形態における温度検出回路の回路例を示した図である。 図１における第１及び第２の各電圧源回路２，３の回路例を示した図である。 本発明の第１の実施の形態における温度検出回路の他の回路例を示した図である。 製造ばらつきを有する出力電圧Ｖｔ（Ｔ）が、所望の温度係数とＤＣ電圧を持った出力電圧Ｖｔ１（Ｔ）に補正されたことを示した図である。 本発明の第２の実施の形態における温度検出回路の回路例を示した図である。 図５の出力信号ＤＷの特性例を示した図である。 図５のＡ／Ｄコンバータ１３の回路例を示した図である。 時間ｔと図７の演算増幅回路３２の出力電圧Ｖｏｕｔとの関係例を示した図である。 入力電圧Ｖｉｎとデジタル値Ｎｘとの関係例を示した図である。 従来の温度検出回路の回路例を示した図である。 図１０の第１及び第２の各電圧源回路１０１，１０２の回路例を示した図である。

符号の説明

１，１０ 温度検出回路
２ 第１の電圧源回路
３ 第２の電圧源回路
４ 補正回路
５ 減算増幅回路
１２ 切替スイッチ
１３ Ａ／Ｄコンバータ
１４ デジタル減算回路
１５ 制御回路
２１ 設定回路
２２ 減算回路
Ｍ１ａ，Ｍ１ｂ，Ｍ２ａ，Ｍ２ｂ 電界効果トランジスタ
ＡＭＰ１〜ＡＭＰ３ 演算増幅回路
Ｒ１〜Ｒ４ 抵抗

Claims (16)

1. 検出した温度に応じた電圧を生成して出力電圧として出力する温度検出回路において、
   複数の電界効果トランジスタのゲート電極の仕事関数差を用いて、温度係数を有する第１電圧を生成する第１の電圧源回路部と、
   複数の電界効果トランジスタにおけるゲート電極の仕事関数差を用いて、温度変化に依存しない所定の基準電圧を生成する第２の電圧源回路部と、
   前記基準電圧の電圧補正を行って出力する補正回路部と、
   前記第１電圧と該補正回路部の出力電圧との減算を行い更に増幅して前記出力電圧として出力する、該出力電圧における温度係数に対して補正可能な減算増幅回路部と、
   を備えることを特徴とする温度検出回路。
2. 前記補正回路部は、前記第１電圧を分圧して出力し、該第１電圧の分圧比を可変して前記補正を行うことを特徴とする請求項１記載の温度検出回路。
3. 前記補正回路部は、
   前記基準電圧のインピーダンス変換を行って出力する第１のインピーダンス変換回路と、
   該第１のインピーダンス変換回路の出力電圧を分圧して出力する、分圧比可変の分圧回路と、
   該分圧回路の出力電圧のインピーダンス変換を行って出力する第２のインピーダンス変換回路と、
   を備えることを特徴とする請求項２記載の温度検出回路。
4. 前記補正回路部は、前記第１電圧を昇圧して出力し、該第１電圧の昇圧率を可変して前記補正を行うことを特徴とする請求項１記載の温度検出回路。
5. 前記補正回路部は、
   前記基準電圧のインピーダンス変換を行って出力する第１のインピーダンス変換回路と、
   該第１のインピーダンス変換回路の出力電圧を昇圧して出力する、昇圧比可変の昇圧回路と、
   該昇圧回路の出力電圧のインピーダンス変換を行って出力する第２のインピーダンス変換回路と、
   を備えることを特徴とする請求項４記載の温度検出回路。
6. 前記減算増幅回路部は、
   一方の入力端である第１入力端に前記第１電圧が入力され、出力端から出力する電圧が前記出力電圧をなす演算増幅回路と、
   前記補正回路部の出力端と該演算増幅回路の他方の入力端である第２入力端との間に接続された固定抵抗と、
   前記演算増幅回路における、出力端と前記第２入力端との間に接続された可変抵抗と、
   を備え、
   前記可変抵抗の抵抗値を可変させることによって、前記出力電圧における温度係数の補正を行うことを特徴とする請求項１、２、３、４又は５記載の温度検出回路。
7. 検出した温度に応じたデジタル値を生成して出力信号として出力する温度検出回路において、
   複数の電界効果トランジスタのゲート電極の仕事関数差を用いて、温度係数を有する第１電圧を生成する第１の電圧源回路部と、
   複数の電界効果トランジスタにおけるゲート電極の仕事関数差を用いて、温度変化に依存しない所定の基準電圧を生成する第２の電圧源回路部と、
   前記第１電圧と前記基準電圧との減算を行い更に増幅して出力する、該出力電圧における温度係数に対して補正可能な減算増幅回路部と、
   該減算増幅回路部の出力電圧を所定の方法でＡ／Ｄ変換して出力するＡ／Ｄ変換回路部と、
   該Ａ／Ｄ変換回路部の出力データを、設定された値だけ可変して補正し前記出力信号として出力する補正回路部と、
   を備えることを特徴とする温度検出回路。
8. 前記減算増幅回路部は、
   一方の入力端である第１入力端に前記第１電圧が入力されると共に、他方の入力端である第２入力端に前記基準電圧が入力され、出力端から出力する電圧が前記Ａ／Ｄ変換回路部に入力される演算増幅回路と、
   前記第１の電圧源回路部の出力端と該演算増幅回路の第１入力端との間に接続された固定抵抗と、
   前記演算増幅回路における、出力端と前記第１入力端との間に接続された可変抵抗と、
   を備え、
   前記可変抵抗の抵抗値を可変させることによって、前記出力信号における温度係数の補正を行うことを特徴とする請求項７記載の温度検出回路。
9. 前記補正回路部は、前記Ａ／Ｄ変換回路部の出力データを設定された値だけ減算して前記出力信号として出力することを特徴とする請求項７又は８記載の温度検出回路。
10. 前記補正回路部は、
    前記減算を行う減算値が設定される設定回路と、
    前記Ａ／Ｄ変換回路部の出力データを、該設定回路に設定された前記減算値だけ減算させて前記出力信号として出力する減算回路と、
    を備えることを特徴とする請求項９記載の温度検出回路。
11. 前記Ａ／Ｄ変換回路部は、
    入力された制御信号に応じて、前記減算増幅回路部の出力電圧又は外部から入力された入力電圧のいずれか一方を排他的に選択して出力する切替スイッチと、
    該切替スイッチを介して入力された電圧を所定の方法でＡ／Ｄ変換して前記補正回路部に出力するＡ／Ｄ変換回路と、
    前記切替スイッチの動作制御を行う制御回路と、
    を備えることを特徴とする請求項７、８、９又は１０記載の温度検出回路。
12. 前記第１の電圧源回路は、高濃度ｎ型ゲートを有するデプレッション型の第１の電界効果トランジスタと、高濃度ｐ型ゲートを有する第２の電界効果トランジスタとを備え、導電型の極性が異なるポリシリコンゲートを有する該第１及び第２の各電界効果トランジスタにおけるゲート電極の仕事関数差を用いて、温度係数を有する前記第１電圧を生成することを特徴とする請求項１、２、３、４、５、６、７、８、９、１０又は１１記載の温度検出回路。
13. 前記第１及び第２の各電界効果トランジスタは、チャネル長が異なることを特徴とする請求項１２記載の温度検出回路。
14. 前記第２の電圧源回路は、高濃度ｎ型ゲートを有するデプレッション型の第３の電界効果トランジスタと、高濃度ｐ型ゲートを有する第４の電界効果トランジスタとを備え、導電型の極性が異なるポリシリコンゲートを有する該第３及び第４の各電界効果トランジスタにおけるゲート電極の仕事関数差を用いて、温度変化に依存しない基準電圧を生成することを特徴とする請求項１、２、３、４、５、６、７、８、９、１０、１１、１２又は１３記載の温度検出回路。
15. 前記第３及び第４の各電界効果トランジスタは、チャネル長が異なることを特徴とする請求項１４記載の温度検出回路。
16. 前記第３及び第４の各電界効果トランジスタは、前記基準電圧が温度特性を有しないように各チャネル長の比が設定されることを特徴とする請求項１５記載の温度検出回路。

Images