JP5031535B2 - 温度検出回路 - Google Patents
温度検出回路 Download PDFInfo
- Publication number
- JP5031535B2 JP5031535B2 JP2007313387A JP2007313387A JP5031535B2 JP 5031535 B2 JP5031535 B2 JP 5031535B2 JP 2007313387 A JP2007313387 A JP 2007313387A JP 2007313387 A JP2007313387 A JP 2007313387A JP 5031535 B2 JP5031535 B2 JP 5031535B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- temperature detection
- temperature
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Measuring Temperature Or Quantity Of Heat (AREA)
Description
このような温度検出回路100は、図10に示すように、絶対温度の1次関数となる電圧を発生させる第1の電圧源回路101と、周辺温度の影響を受けることがない所定の基準電圧を発生させる第2の電圧源回路102とを備えていた。
図11は、図10の第1の電圧源回路101及び第2の電圧源回路102の回路例を示した図であり、第1及び第2の各電圧源回路101及び102は同じ回路構成をなしている。但し、図11の2つの電界効果トランジスタにおけるゲート幅W/ゲート長Lの比は、第1の電圧源回路101と第2の電圧源回路102とで異なっている。また、図11の括弧内に示した符号は、第2の電圧源回路102の場合を示している。
Vth101=φm(Ng)−φs−Qf/Cox+2×φf−Qb/Cox………………(a)
Vth102=φm(Pg)−φs−Qf/Cox+2×φf−Qb/Cox………………(b)
更に、ゲートの仕事関数φmは
φm=χ+Eg/2±φf………………(c)
で表すことができ、前記(c)式の右辺第3項目の符号は、ゲートがP型であれば+に、ゲートがN型であれば−になる。但し、Egは、シリコンのバンドギャップを示している。
Vout=φm(Pg)−(β101/β102)1/2×φm(Ng)−{1−(β101/β102)1/2}×(φs+Qf/Cox−2×φf+Qb/Cox)
=−{log(Pg/Ni)+(β101/β102)1/2log(Ng/Ni)}×kT/q+{1−(β101/β102)1/2}×{χ+Eg/2−(φs+Qf/Cox−2×φf+Qb/Cox)}………………(d)
なお、前記(d)式において、kはボルツマン定数を、qは電子の電荷量を、Tは絶対温度を、Niは真性半導体のキャリア濃度をそれぞれ示している。
これらのことから、第1の電圧源回路101から出力されるPTAT電圧Vpと、第2の電圧源回路102から出力される基準電圧Vrefは、共に負の2次係数を持つ温度Tの2次関数になる。PTAT電圧Vpと基準電圧Vrefは、共に10−7オーダの負の2次係数を有し、かつ(PTAT電圧Vpの2次係数の絶対値)>(基準電圧Vrefの2次係数の絶対値)となることが実験より分かっている。
Vp=a101×T2+b101×T+c101………………(e)
Vref=a102×T2+b102×T+c102………………(f)
PTAT電圧Vpと基準電圧Vrefとを減算し増幅した電圧が、温度検出回路100の温度検出電圧Vtempとして出力され、温度検出電圧Vtempは、下記(g)式のように示すことができる。なお、下記(g)式において、kは増幅率を示している。
Vtemp=k×{(a101−a102)×T2+(b101−b102)×T+(c101−c102)}………………(g)
複数の電界効果トランジスタにおけるゲート電極の仕事関数差を用いて、温度係数を有する第1電圧を生成する第1の電圧源回路部と、
複数の電界効果トランジスタにおけるゲート電極の仕事関数差を用いて、温度変化に依存しない所定の基準電圧を生成する第2の電圧源回路部と、
前記基準電圧の電圧補正を行って出力する補正回路部と、
前記第1電圧と該補正回路部の出力電圧との減算を行い更に増幅して前記温度検出電圧として出力する減算増幅回路部と、
を備え、
前記補正回路部は、前記基準電圧を分圧して出力し、前記検出した温度が第1所定値以下になると、電圧が低下する方向に前記温度検出電圧がシフトするように該分圧比を変えて前記基準電圧の電圧補正を行うものである。
前記基準電圧のインピーダンス変換を行って出力する第1インピーダンス変換回路と、
前記温度検出電圧と前記参照電圧との電圧比較を行い、該比較結果を示す信号を出力する電圧比較回路と、
該電圧比較回路の出力信号に応じて変えた分圧比で、前記第1インピーダンス変換回路の出力電圧を分圧して出力する分圧回路と、
を備えるようにした。
前記第1インピーダンス変換回路の出力端と接地電圧との間に直列に接続された第2抵抗及び第1抵抗と、
第3抵抗と、
前記電圧比較回路の出力信号に応じてスイッチングを行い、前記第2抵抗に該第3抵抗を並列に接続するスイッチと、
を備えるようにした。
複数の電界効果トランジスタにおけるゲート電極の仕事関数差を用いて、温度係数を有する第1電圧を生成する第1の電圧源回路部と、
複数の電界効果トランジスタにおけるゲート電極の仕事関数差を用いて、温度変化に依存しない所定の基準電圧を生成する第2の電圧源回路部と、
前記基準電圧の電圧補正を行って出力する補正回路部と、
前記第1電圧と該補正回路部の出力電圧との減算を行い更に増幅して前記温度検出電圧として出力する減算増幅回路部と、
を備え、
前記補正回路部は、前記基準電圧を分圧して出力し、前記検出した温度が第2所定値以上になると、電圧が低下する方向に前記温度検出電圧がシフトするように該分圧比を変えて前記基準電圧の電圧補正を行うものである。
前記基準電圧のインピーダンス変換を行って出力する第1インピーダンス変換回路と、
前記温度に応じて変えた分圧比で、前記第1インピーダンス変換回路の出力電圧を分圧して出力する分圧回路と、
を備えるようにした。
前記第1インピーダンス変換回路の出力端と接地電圧との間に直列に接続された第2抵抗及び第1抵抗と、
該第1抵抗に並列に接続され、制御電極にはオフするように制御信号が入力されたトランジスタと、
を備え、
前記トランジスタは、温度が上昇するとオフリーク電流が流れることにより前記分圧比を変えるようにした。
前記第1電圧のインピーダンス変換を行って出力する第2インピーダンス変換回路と、
一方の入力端である第1入力端に前記補正回路部の出力電圧が入力され、出力端から前記温度検出電圧を出力する演算増幅回路と、
該演算増幅回路の他方の入力端である第2入力端と前記第2インピーダンス変換回路の出力端との間に接続された第4抵抗と、
前記演算増幅回路の出力端と、前記演算増幅回路の第2入力端との間に接続された第5抵抗と、
を備えるようにした。
第1の実施の形態.
図1は、本発明の第1の実施の形態における温度検出回路の回路例を示した図である。
図1において、温度検出回路1は、第1の電圧源回路2と、第2の電圧源回路3と、補正回路4と、減算増幅回路5とで構成されている。第1の電圧源回路2は、2つの電界効果トランジスタにおけるゲート電極の仕事関数差を用いて、負の温度係数を有する正のPTAT電圧Vpを生成して出力する。
補正回路4は、演算増幅回路11、コンパレータ12、アナログスイッチ13及び抵抗R1〜R3で構成され、アナログスイッチ13は、PMOSトランジスタM1、NMOSトランジスタM2及びインバータ14で構成されている。減算増幅回路5は、演算増幅回路21,22及び抵抗R4,R5で構成されている。
なお、第1の電圧源回路2は第1の電圧源回路部を、第2の電圧源回路3は第2の電圧源回路部を、補正回路4は補正回路部を、減算増幅回路5は減算増幅回路部をそれぞれなす。また、演算増幅回路11は第1インピーダンス変換回路を、演算増幅回路22は第2インピーダンス変換回路をそれぞれなし、抵抗R1〜R3及びアナログスイッチ13は分圧回路をなし、PTAT電圧Vpは第1電圧をなす。
Vth1=φm(Ng)−φs−Qf/Cox+2×φf−Qb/Cox………………(1)
Vth2=φm(Pg)−φs−Qf/Cox+2×φf−Qb/Cox………………(2)
更に、ゲートの仕事関数φmは
φm=χ+Eg/2±φf………………(3)
で表すことができ、前記(3)式の右辺第3項目の符号は、ゲートがP型であれば+に、ゲートがN型であれば−になる。但し、Egは、シリコンのバンドギャップを示している。
Vout=φm(Pg)−(β1/β2)1/2×φm(Ng)−{1−(β1/β2)1/2}×(φs+Qf/Cox−2×φf+Qb/Cox)
=−{log(Pg/Ni)+(β1/β2)1/2log(Ng/Ni)}×kT/q+{1−(β1/β2)1/2}×{χ+Eg/2−(φs+Qf/Cox−2×φf+Qb/Cox)}………………(4)
なお、前記(4)式において、kはボルツマン定数を、qは電子の電荷量を、Tは絶対温度を、Niは真性半導体のキャリア濃度をそれぞれ示している。
これらのことから、第1の電圧源回路2から出力されるPTAT電圧Vpと、第2の電圧源回路3から出力される基準電圧Vrefは、共に負の2次係数を持つ温度Tの2次関数になる。PTAT電圧Vpと基準電圧Vrefは、共に10−7オーダの負の2次係数を有し、かつ(PTAT電圧Vpの2次係数の絶対値)>(基準電圧Vrefの2次係数の絶対値)となることが実験より分かっている。
Vtemp(T)=r1/(r1+r2)×(1+r5/r4)×Vref−r5/r4×Vp(T)………………(5)
前記(5)式から、PTAT電圧Vp(T)と、基準電圧Vrefの2次係数である(1+r5/r4)及び{r1/(r1+r2)}の値次第で、温度検出電圧Vtemp(T)は、上に凸又は下に凸の2次曲線を描くが、以下の説明では、温度検出電圧Vtemp(T)が下に凸の2次曲線を描くことを前提に説明する。
温度検出回路1では、コンパレータ12、抵抗R3及びアナログスイッチ13を設けることにより、低温領域での温度検出電圧Vtempを低下させるようにシフトさせて、DISの値が小さくなるようにする。すなわち、前記(5)式の{r1/(r1+r2)}の値が大きくなるようにして、電圧が低下する方向に温度検出電圧Vtemp(T)をシフトさせる。
前記第1の実施の形態では、温度T1以下のときに、温度検出電圧Vtempを、電圧が低下する方向にシフトさせるようにしたが、温度T1よりも高い第2所定値をなす温度T2以上のときに、温度検出電圧Vtempを、電圧が低下する方向にシフトさせるようにしてもよく、このようにしたものを本発明の第2の実施の形態とする。
図5は、本発明の第2の実施の形態における温度検出回路の回路例を示した図である。なお、図5では、図1と同じもの又は同様のものは同じ符号で示し、ここではその説明を省略すると共に図1との相違点のみ説明する。
図5における図1との相違点は、図1のコンパレータ12、抵抗R3及びアナログスイッチ13をなくし、NMOSトランジスタM11を追加したことにある。これに伴って、図1の補正回路4を補正回路4aにし、図1の温度検出回路1を温度検出回路1aにした。
NMOSトランジスタM11は、抵抗R1に並列に接続され、ゲートが接地電圧に接続されて常時オフしている。すなわち、抵抗R1に非常に大きな抵抗値の抵抗を並列に接続したことと等価である。
このように、本第2の実施の形態における温度検出回路は、温度T2以上の高温領域になると、NMOSトランジスタM11にオフリークが生じることにより、温度検出電圧Vtempを、電圧が低下する方向にシフトさせるようにした。このため、前記第1の実施の形態と同様に、前記DISの値を小さくすることができ温度検出電圧Vtempをより線形に近づけることができるため、温度検出精度を向上させることができる。
前記第1の実施の形態による低温領域の温度検出電圧Vtempの低下と、前記第2の実施の形態による高温領域の温度検出電圧Vtempの低下とをそれぞれ行うようにしてもよく、このようにしたものを本発明の第3の実施の形態とする。
図8は、本発明の第3の実施の形態における温度検出回路の回路例を示した図である。なお、図8では、図1及び図5と同じもの又は同様のものは同じ符号で示し、ここではその説明を省略すると共に図1との相違点のみ説明する。
図8における図1との相違点は、NMOSトランジスタM11を追加したことにある。これに伴って、図1の補正回路4を補正回路4bにし、図1の温度検出回路1を温度検出回路1bにした。
NMOSトランジスタM11は、抵抗R1に並列に接続され、ゲートが接地電圧に接続されて常時オフしている。すなわち、抵抗R1に非常に大きな抵抗値の抵抗を並列に接続したことと等価である。
このようにすることにより、本第3の実施の形態における温度検出回路は、温度検出電圧Vtempが、図4と図7を合わせた図9のような特性になり、DISの値を更に小さくすることができ、温度検出電圧Vtempの特性を更に直線に近づけることができるため、温度検出精度を更に向上させることができる。
2 第1の電源回路
3 第2の電源回路
4,4a,4b 補正回路
5 減算増幅回路
11,21,22 演算増幅回路
12 コンパレータ
13 アナログスイッチ
14 インバータ
R1〜R5 抵抗
M1 PMOSトランジスタ
M2,M11 NMOSトランジスタ
Claims (9)
- 検出した温度に応じた電圧を生成して温度検出電圧として出力する温度検出回路において、
複数の電界効果トランジスタにおけるゲート電極の仕事関数差を用いて、温度係数を有する第1電圧を生成する第1の電圧源回路部と、
複数の電界効果トランジスタにおけるゲート電極の仕事関数差を用いて、温度変化に依存しない所定の基準電圧を生成する第2の電圧源回路部と、
前記基準電圧の電圧補正を行って出力する補正回路部と、
前記第1電圧と該補正回路部の出力電圧との減算を行い更に増幅して前記温度検出電圧として出力する減算増幅回路部と、
を備え、
前記補正回路部は、前記基準電圧を分圧して出力し、前記検出した温度が第1所定値以下になると、電圧が低下する方向に前記温度検出電圧がシフトするように該分圧比を変えて前記基準電圧の電圧補正を行うことを特徴とする温度検出回路。 - 前記補正回路部は、前記温度検出電圧と所定の参照電圧との電圧比較を行って、前記検出した温度が前記第1所定値以下であるか否かの検出を行うことを特徴とする請求項1記載の温度検出回路。
- 前記補正回路部は、
前記基準電圧のインピーダンス変換を行って出力する第1インピーダンス変換回路と、
前記温度検出電圧と前記参照電圧との電圧比較を行い、該比較結果を示す信号を出力する電圧比較回路と、
該電圧比較回路の出力信号に応じて変えた分圧比で、前記第1インピーダンス変換回路の出力電圧を分圧して出力する分圧回路と、
を備えることを特徴とする請求項2記載の温度検出回路。 - 前記分圧回路は、
前記第1インピーダンス変換回路の出力端と接地電圧との間に直列に接続された第2抵抗及び第1抵抗と、
第3抵抗と、
前記電圧比較回路の出力信号に応じてスイッチングを行い、前記第2抵抗に該第3抵抗を並列に接続するスイッチと、
を備えることを特徴とする請求項3記載の温度検出回路。 - 前記補正回路部は、前記検出した温度が前記第1所定値よりも大きい第2所定値以上になると、電圧が低下する方向に前記温度検出電圧がシフトするように前記基準電圧の電圧補正を行うことを特徴とする請求項1、2、3又は4記載の温度検出回路。
- 検出した温度に応じた電圧を生成して温度検出電圧として出力する温度検出回路において、
複数の電界効果トランジスタにおけるゲート電極の仕事関数差を用いて、温度係数を有する第1電圧を生成する第1の電圧源回路部と、
複数の電界効果トランジスタにおけるゲート電極の仕事関数差を用いて、温度変化に依存しない所定の基準電圧を生成する第2の電圧源回路部と、
前記基準電圧の電圧補正を行って出力する補正回路部と、
前記第1電圧と該補正回路部の出力電圧との減算を行い更に増幅して前記温度検出電圧として出力する減算増幅回路部と、
を備え、
前記補正回路部は、前記基準電圧を分圧して出力し、前記検出した温度が第2所定値以上になると、電圧が低下する方向に前記温度検出電圧がシフトするように該分圧比を変えて前記基準電圧の電圧補正を行うことを特徴とする温度検出回路。 - 前記補正回路部は、
前記基準電圧のインピーダンス変換を行って出力する第1インピーダンス変換回路と、
前記温度に応じて変えた分圧比で、前記第1インピーダンス変換回路の出力電圧を分圧して出力する分圧回路と、
を備えることを特徴とする請求項6記載の温度検出回路。 - 前記分圧回路は、
前記第1インピーダンス変換回路の出力端と接地電圧との間に直列に接続された第2抵抗及び第1抵抗と、
該第1抵抗に並列に接続され、制御電極にはオフするように制御信号が入力されたトランジスタと、
を備え、
前記トランジスタは、温度が上昇するとオフリーク電流が流れることにより前記分圧比を変えることを特徴とする請求項7記載の温度検出回路。 - 前記減算増幅回路部は、
前記第1電圧のインピーダンス変換を行って出力する第2インピーダンス変換回路と、
一方の入力端である第1入力端に前記補正回路部の出力電圧が入力され、出力端から前記温度検出電圧を出力する演算増幅回路と、
該演算増幅回路の他方の入力端である第2入力端と前記第2インピーダンス変換回路の出力端との間に接続された第4抵抗と、
前記演算増幅回路の出力端と、前記演算増幅回路の第2入力端との間に接続された第5抵抗と、
を備えることを特徴とする請求項1、2、3、4、5、6、7又は8記載の温度検出回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007313387A JP5031535B2 (ja) | 2007-12-04 | 2007-12-04 | 温度検出回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007313387A JP5031535B2 (ja) | 2007-12-04 | 2007-12-04 | 温度検出回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009139130A JP2009139130A (ja) | 2009-06-25 |
JP5031535B2 true JP5031535B2 (ja) | 2012-09-19 |
Family
ID=40869894
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007313387A Expired - Fee Related JP5031535B2 (ja) | 2007-12-04 | 2007-12-04 | 温度検出回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5031535B2 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8489044B2 (en) * | 2011-08-11 | 2013-07-16 | Fujitsu Semiconductor Limited | System and method for reducing or eliminating temperature dependence of a coherent receiver in a wireless communication device |
JP2016183932A (ja) | 2015-03-26 | 2016-10-20 | 株式会社東芝 | 温度センサ回路 |
CN106226934B (zh) * | 2016-09-06 | 2023-06-23 | 合肥京东方光电科技有限公司 | 一种检测电路、显示基板、显示面板、显示装置 |
CN109084911B (zh) * | 2018-09-12 | 2024-02-20 | 上海艾为电子技术股份有限公司 | 温度检测采样电路及音频放大器芯片 |
JP7302417B2 (ja) * | 2019-10-02 | 2023-07-04 | セイコーエプソン株式会社 | 温度検出回路、電気光学装置および電子機器 |
JPWO2022209544A1 (ja) * | 2021-04-01 | 2022-10-06 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61294321A (ja) * | 1985-06-21 | 1986-12-25 | Matsushita Seiko Co Ltd | 温度検知回路 |
JPH08247783A (ja) * | 1995-03-13 | 1996-09-27 | Omron Corp | トランスデューサ |
JP2006242894A (ja) * | 2005-03-07 | 2006-09-14 | Ricoh Co Ltd | 温度検出回路 |
-
2007
- 2007-12-04 JP JP2007313387A patent/JP5031535B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2009139130A (ja) | 2009-06-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4990049B2 (ja) | 温度検出回路 | |
JP4768339B2 (ja) | 温度検出回路およびそれを用いた発振周波数補正装置 | |
JP5031535B2 (ja) | 温度検出回路 | |
JP6211887B2 (ja) | ボルテージレギュレータ | |
US20060197581A1 (en) | Temperature detecting circuit | |
JP4603378B2 (ja) | 基準電圧回路 | |
JP5006739B2 (ja) | 温度検出回路およびそれを用いた電子機器 | |
US8026756B2 (en) | Bandgap voltage reference circuit | |
JP5300085B2 (ja) | 基準電圧発生回路 | |
US11965783B2 (en) | Temperature sensing circuit | |
US7965128B2 (en) | Semiconductor device, and power source and processor provided with the same | |
JP2011033535A (ja) | 温度検出回路 | |
JP2013140133A (ja) | 磁気ホールセンサ | |
JP2007187559A (ja) | 温度検出回路 | |
JP2007249523A (ja) | 定電圧回路 | |
US20120327972A1 (en) | Temperature sensor | |
JP2007187558A (ja) | 温度検出回路 | |
US10914618B2 (en) | Readout circuit for sensor and readout method thereof | |
JP5033549B2 (ja) | 温度検出装置 | |
JP2005031032A (ja) | 電流測定回路およびそれを用いた定電流回路 | |
JP2008066649A (ja) | 電圧源回路 | |
JP2008304346A (ja) | 半導体温度センサ | |
JP4424762B2 (ja) | 圧力センサー | |
JP2005134298A (ja) | 電圧発生回路 | |
JP5315184B2 (ja) | 温度検出回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100804 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120309 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120313 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120509 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120529 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120627 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150706 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |