JP4424762B2 - 圧力センサー - Google Patents
圧力センサー Download PDFInfo
- Publication number
- JP4424762B2 JP4424762B2 JP00302798A JP302798A JP4424762B2 JP 4424762 B2 JP4424762 B2 JP 4424762B2 JP 00302798 A JP00302798 A JP 00302798A JP 302798 A JP302798 A JP 302798A JP 4424762 B2 JP4424762 B2 JP 4424762B2
- Authority
- JP
- Japan
- Prior art keywords
- pressure sensor
- node
- voltage
- temperature
- resistance element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Measurement Of Force In General (AREA)
- Measuring Fluid Pressure (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、温度補償回路およびそれを用いて構成した圧力センサーに関するものである。
【０００２】
【従来の技術】
現在一般的に使われている圧力センサーのプロセスは、ダイヤフラム構造や容量など特殊な加工により構成されている。このような圧力センサーは、外部から加えられた力学的応力を半導体基板上に形成された抵抗素子などにより、増幅回路のオフセット電圧に変換する。増幅回路でこのオフセット電圧の変化分を増幅した後、比較回路などにより検出することで、圧力の変化を検出する。
【０００３】
【発明が解決しようとする課題】
ところで、上述した従来の圧力センサーはダイヤフラム構造や容量など特殊な加工を必要とするため、普通のシリコンウェーハプロセスよりコストが高くなるという不利益がある。さらに、圧力センサーを半導体基板上に形成される電子回路により構成する場合、回路素子の温度特性により回路のパラメータが変化し、得られた測定値に温度変化に起因する雑音が混入される。
【０００４】
例えば、シリコン基板上に形成された電子回路により圧力センサーを形成した後、半導体チップをモールドで封止するので、温度変化によるモールドストレスが問題になる。温度変化によるモールドストレスの変化は、センサーが対象とする圧力より大きい場合に、圧力センサーとして使用できなくなる。このため、圧力センサーの精度を向上させるために、モールドストレスによる雑音の除去は大きな課題となる。その一つの対策として、半導体チップの動作環境温度に応じて、温度変化を補正できる温度補償回路を圧力センサーに内蔵することが必要となる。この温度補償回路を圧力センサーを形成する他の回路部分と同様なプロセスにより形成できれば、回路コストの低減を実現可能である。
【０００５】
このため、シリコンプロセスにダイヤフラムなどの特殊なプロセスを要せず、通常のシリコンプロセスにより形成した電子回路で圧力センサーを構成可能であれば、安価な圧力センサーを実現でき、且つ、全ての回路を一つの半導体チップ上に形成可能な場合に、回路特性のバラツキによる精度の低下などを回避可能で、安価且つ高精度な圧力センサーを実現できる。
【０００６】
本発明は、かかる事情に鑑みてなされたものであり、その目的は、製造コストを削減でき、通常のシリコンプロセスで形成でき、高精度且つ安価な圧力センサーを提供することにある。
【０００７】
【課題を解決するための手段】
上記目的を達成するため、本発明の圧力センサーは、印加される圧力が所定の値を超えたことを検出して出力信号の論理レベルが反転する演算回路を有する圧力センサーであって、上記演算回路が、上記演算回路の差動入力回路を構成する第１及び第２のトランジスタと、上記第１及び第２のトランジスタの制御端子にそれぞれ接続された第１及び第２の入力端子と、所定の電圧が印加され、上記第１及び第２の入力端子が共通に接続される第１のノードと、上記第１及び第２のトランジスタのエミッタが共通に接続される第２のノードと、上記第２のノードに電流を供給する第１の電流源と、上記第１のトランジスタの電流路に挿入され、印加される圧力に応じて抵抗値が変化する第１の抵抗素子と、上記第２のトランジスタの電流路に挿入され、印加される圧力に応じて抵抗値が変化する第２の抵抗素子とを有する。
【０００８】
好適には、本発明の圧力センサーは、第２の電流源と、上記第２の電流源の電流路に挿入された第３の抵抗素子とを更に有し、上記第１のノードが上記第２の電流源と上記第３の抵抗素子との接続中点である。
【０００９】
更に、好適には、本発明の圧力センサーは、上記第１の抵抗素子に直列に接続されて上記第１のトランジスタの電流路に挿入された第４の抵抗素子と、第３の電流源と、上記第３の電流源の電流路に挿入された温度依存型回路素子と、上記第３の電流源と上記温度依存型回路素子との接続中点と上記第１の抵抗素子と上記第４の抵抗素子との接続中点との間に接続された第５の抵抗素子とを更に有し、上記温度依存型回路素子の電圧降下の電圧が上記第４及び第５の抵抗素子により実質的に分圧される。
【００１３】
【発明の実施の形態】
第１参考例
図１は本発明に係る温度補償回路の一参考例を示す回路図である。図示のように、本参考例の温度補償回路１００は、基準電圧ＶREF を供給する電圧源ＶＳ１、電流源ＩＳ１、ダイオードＤ１、抵抗素子Ｒ１，Ｒ２，Ｒ２'，Ｒ３，Ｒ４、可変抵抗素子ＲT およびコンパレータＣＭＰ１により構成されている。
【００１４】
電圧源ＶＳ１のプラス端子とマイナス端子はそれぞれノードＮＤ０とノードＮＤ５に接続されている。電流源ＩＳ１とダイオードＤ１は、ノードＮＤ０とノードＮＤ５との間に直列に接続され、ダイオードＤ１のアノードは電流源ＩＳ１に接続され、カソードはノードＮＤ５に接続されている。ダイオードＤ１のアノードと電流源ＩＳ１との接続点によりノードＮＤ１が形成されている。ここで、ノードＮＤ１の電圧をＶF とする。
【００１５】
抵抗素子Ｒ４と可変抵抗素子ＲT はノードＮＤ０とノードＮＤ５との間に直列に接続されている。これらの抵抗素子の接続点によりノードＮＤ２が形成されている。ここで、ノードＮＤ２の電圧をＶP とする。
さらに、抵抗素子Ｒ３、Ｒ２’およびＲ２がノードＮＤ０とノードＮＤ５との間に直列に接続されている。抵抗素子Ｒ３と抵抗素子Ｒ２’との接続点によりノードＮＤ３が形成され、抵抗素子Ｒ２’と抵抗素子Ｒ２との接続点によりノードＮＤ４が形成されている。ここで、ノードＮＤ３の電圧をＶM 、ノードＮＤ４の電圧をＶ2 とする。
【００１６】
なお、図示のように、ノードＮＤ１とノードＮＤ４との間に抵抗素子Ｒ１が接続されている。このため、ダイオードＤ１のアノードとカソード間に生じた電圧降下ＶF が抵抗素子Ｒ１およびＲ２により分圧される。
【００１７】
以下、図１を参照しつつ、本参考例の温度補償回路の動作を説明する。図示に示す温度補償回路１００において、抵抗素子Ｒ１，Ｒ２，Ｒ２'，Ｒ３，Ｒ４の抵抗値をそれぞれｒ１，ｒ２，ｒ２'，ｒ３，ｒ４として、さらに、可変抵抗素子ＲT の抵抗値をｒT とする。さらに、ここで、ｒ３およびｒ４を数ＭΩとして、且つｒ４≫ｒT ，ｒ３≫ｒ２，ｒ２'とする。
【００１８】
ダイオードＤ１の順方向電圧降下ＶF が抵抗素子Ｒ１，Ｒ２で分圧され、且つ直列に接続されている抵抗素子Ｒ３、Ｒ２’およびＲ２の抵抗値は、（ｒ３≫ｒ２，ｒ２’）を満足するので、ノードＮＤ４の電圧Ｖ2 は、次式により与えられる。
【００１９】
【数１】
Ｖ2 ＝ｒ２・ＶF ／（ｒ１＋ｒ２） …（１）
【００２０】
さらに、ノードＮＤ３の電圧ＶM の変化分ΔＶM は、ノードＮＤ４の電圧Ｖ2 の変化分ΔＶ2 と同じである。即ち
【数２】
ΔＶM ＝ΔＶ2 …（２）
【００２１】
ダイオードＤ１は、ＰＮ接合ダイオードで、その順方向電圧降下ＶF に、ほぼ−２ｍＶ／℃の温度特性を有する。このため、電圧降下ＶF を分圧する抵抗素子Ｒ１，Ｒ２の抵抗値ｒ１，ｒ２を制御することにより、ダイオードＤ１の温度特性を利用して、半導体チップ全体の温度特性を相殺することができる。
【００２２】
図２は、半導体装置全体の温度特性を示すグラフである。ここで、例としてＤＩＰ（Dual in-line package）型およびＳＯＰ（Small outline package ）型の二種類のパッケージにおける温度対オフセット電圧の特性を示している。
図示のように、何れのパッケージにおける温度対オフセット電圧の特性は、途中で臨界点がなければ、直線になっている。多くの実験データを正規化すると、同じモールド材質により形成された同型のパッケージでは、ほぼ同じ特性を示している。
【００２３】
なお、実際の半導体装置においては、各サンプルによってオフセット電圧ＶOSの直流成分が異なるが、図１に示す温度補償回路１００において、可変抵抗素子ＲT の抵抗値を調整することにより、オフセット電圧ＶOSの直流成分を低減させ、除去することができる。
【００２４】
ここで、ＤＩＰ型を例に、温度補償回路の動作原理を説明する。例えば、図２に示すように、ＤＩＰ型のパッケージでは、動作環境温度が−３０℃から７０℃に変化した場合に、オフセット電圧が１．０ｍＶ変化した。即ち、ＤＩＰ型のパッケージにおける半導体装置の温度特性は、（１．０ｍＶ／１００℃＝１０μＶ／℃）である。
【００２５】
温度上昇によるオフセット電圧の上昇は、コンパレータＣＭＰ１のしきい値電圧ＶTHが上昇ことに相当する。このオフセット電圧の上昇による影響を除去するには、コンパレータＣＭＰ１に入力された比較基準電圧ＶM をその上昇に伴って下げればよい。即ち、半導体装置の温度特性と相殺するために、温度上昇によるオフセット電圧の上昇分に対して、コンパレータＣＭＰ１の比較基準電圧ＶM を同程度に下げる必要がある。
【００２６】
このため、図１に示す温度補償回路１００において、ダイオードＤ１の電圧降下ＶF を分圧する抵抗素子Ｒ１，Ｒ２の抵抗値ｒ１，ｒ２をそれぞれ１９９ｋΩおよび１ｋΩに設定することにより、ノードＮＤ４の電圧Ｖ2 の変化分ΔＶ2 は、次式により求められる。
【００２７】
【数３】
ΔＶ2 ＝（−２ｍＶ／℃）／（1+199 ）＝−10μＶ／℃ …（３）
【００２８】
従って、式（２）により、（ΔＶM ＝ΔＶ2 ＝−10μＶ／℃）なので、コンパレータＣＭＰ１に入力される比較基準電圧ＶM の温度特性は半導体装置の温度特性と相殺できる。このように、ダイオードＤ１の順方向電圧降下を分圧した電圧をコンパレータの比較基準電圧としてコンパレータに供給することにより、モールドストレスによるコンパレータのしきい値電圧ＶTHの上昇が比較基準電圧の温度特性により抑制される。即ち、モールドストレスによる雑音が低減または除去される。
【００２９】
図３は、半導体装置の温度特性によるオフセット電圧ＶOSの変化、比較基準電圧ＶM の温度による変化および温度特性補正後の出力信号の変化を示している。
図示のように、オフセット電圧ＶOSは温度の上昇に伴い上昇し、それとは逆に比較基準電圧ＶM は温度の上昇に伴い降下する。比較基準電圧ＶM を発生する分圧用抵抗素子の抵抗値を適切に設定することにより、これら二つの温度特性が互いに相殺されるので、コンパレータの出力電圧には、温度変化により生じた雑音成分が除去される。
【００３０】
以上説明したように、本参考例によれば、ダイオードＤ１の順方向電圧降下ＶF を抵抗素子Ｒ１とＲ２で分圧し、分圧電圧Ｖ2 に応じて変化する電圧ＶM をコンパレータＣＭＰ１の比較基準電圧として供給し、抵抗素子Ｒ４と可変抵抗素子ＲT との分圧電圧ＶP をコンパレータＣＭＰ１の比較対象電圧として供給するので、分圧抵抗素子Ｒ１，Ｒ２の抵抗値を半導体装置の温度特性に応じて設定することにより、半導体装置の温度特性によるオフセット電圧の変化分と比較対象電圧ＶM の変化分が相殺されるので、コンパレータの出力電圧には、温度変化により生じた雑音成分が除去されている。
【００３１】
なお、以上説明した参考例においては、半導体装置の温度特性と逆の温度特性を有するＰＮ接合ダイオードを用いて、温度特性によるオフセット 電圧の変化を相殺させるが、本参考例はこれに限定されるものではなく、半導体装置の温度特性と逆の温度特性を有する他の回路素子を用いてもよい。例えば、 ＰＮ接合ダイオードの他に、ショットキーバリアダイオード（ＳＢＤ：Schottky barrier diode）を用いてもよい。なお、ＳＢＤの順方向降下電圧の温度特性は、ＰＮ接合ダイオードと異なり、ほぼ−１．５ｍＶ／℃である。このため、ＳＢＤ用 いた場合に、オフセット電圧ＶOSの温度特性に応じて、分圧用抵抗素子Ｒ１，Ｒ２の抵抗値を設定することが必要である。
【００３２】
また、図１に示す温度補償回路の接続先、即ち、抵抗素子Ｒ２の位置は、抵抗素子Ｒ２’の下とは限らない。半導体装置のオフセット電圧ＶOSが負の特性ならば可変抵抗素子ＲT の下側に接続し、比較対象電圧ＶP を下げるように機能させれば、オフセット電圧の温度特性を相殺することができる。
さらに、温度補償回路に対して高精度が必要なときには、ダイオードの順方向電圧降下を分圧する抵抗素子Ｒ，Ｒ２の抵抗値を調整すればよい。
【００３３】
第１実施形態
図４は 本発明に係る圧力センサーの一実施形態を示す回路図であり、温度補償回路を用いた圧力センサーの一構成例を示している。図示のように、本実施形態の圧力セ ンサー２００は、温度補償回路１０、電流源ＩＳ２，ＩＳ３、可変抵抗素子Ｒ１１、抵抗素子Ｒ１２，Ｒ１３，Ｒ１４、ｎｐｎトランジスタＱ１，Ｑ２、ｐｎｐ トランジスタＱ３，Ｑ４およびバッファＢＵＦ１，ＢＵＦ２により構成されている。
【００３４】
電流源ＩＳ２は電源電圧ＶCCの供給線とノードＮＤ１との間に接続され、電流源ＩＳ３は電源電圧ＶCCの供給線とノードＮＤ２との間に接続されている。抵抗素子Ｒ１４は、ノードＮＤ１と接地電位ＧＮＤとの間に接続されている。
トランジスタＱ３とＱ４は差動増幅回路を構成している。即ち、トランジスタＱ３，Ｑ４のエミッタがノードＮＤ２に共通に接続され、これらのベースがノードＮＤ１に共通に接続されている。トランジスタＱ３とトランジスタＱ１のコレクタ同士が接続され、接続点によりノードＮＤ３が形成され、トランジスタＱ４とトランジスタＱ２のコレクタ同士が接続され、接続点によりノードＮＤ４が構成されている。
【００３５】
トランジスタＱ１，Ｑ２のベース同士がノードＮＤ３に接続され、トランジスタＱ１のエミッタが可変抵抗素子Ｒ１１および抵抗素子Ｒ１３を介して接地されている。トランジスタＱ２のエミッタが抵抗素子Ｒ１２を介して接地されている。即ち、トランジスタＱ１，Ｑ２および抵抗素子Ｒ１１，Ｒ１３，Ｒ１２により、トランジスタＱ３，Ｑ４からなる差動増幅回路の負荷回路を構成している。
【００３６】
バッファＢＵＦ１の入力端子がノードＮＤ４に接続され、さらに、バッファＢＵＦ２の入力端子がバッファＢＵＦ１の出力端子に接続されている。このように、ノードＮＤ４は、差動増幅回路の出力ノードを形成している。ノードＮＤ４の電圧がバッファＢＵＦ１とＢＵＦ２により増幅され、出力される。
【００３７】
図４に示す回路を圧力センサーとして精度よく動作させるために、トランジスタＱ３とＱ４により構成された差動増幅回路は、対称性よく且つ高利得である必要がある。実際の回路構成上では、差動増幅回路において不足する利得を増幅段や出力バッファ段により補うことができる。また、性質上に回路全体がヒステリシス回路である必要もある。
【００３８】
なお、差動増幅回路をコンパレータと見なせるので、この場合、差動増幅回路のオフセット電圧がコンパレータのスレッショルドレベル（しきい値電圧）ＶTHに相当する。図５は、差動増幅回路のオフセット電圧ＶOS対圧力のグラフを示している。図５においては、印加する圧力が０ｋｇの場合に、オフセット電圧ＶOSが０ｍＶになるように、オフセット電圧ＶOS対圧力特性を正規化してある。図示のように、正規化された特性はほとんどバラツキがなく、直線な特性を示している。
【００３９】
図４に示す圧力センサー２００のオフセット電圧ＶOS対圧力特性の線型性を精度よく実現するために、回路構成上では幾つかの工夫が施されている。
まず、回路全体の対称性を極力保つことである。回路設計時にトランジスタおよび抵抗素子など回路を構成する基本素子について、それぞれのサイズおよび配置場所が考慮される。そして、各トランジスタのオフセットに対する影響を低減させるために、トランジスタＱ１，Ｑ２およびトランジスタＱ３，Ｑ４により構成されているそれぞれのトランジスタペアでは、各トランジスタのエミッタサイズが大きく形成され、また、複数個のトランジスタが並列且つ交互にレイアウトされる。さらに、各トランジスタに加わるストレスを小さくするために、可能な限りトランジスタを覆うメタル層（金属層）を形成するように工夫する。
【００４０】
圧力を実質的に検出するセンサーとして機能する抵抗素子、例えば、図４に示す抵抗素子Ｒ１２および可変抵抗素子Ｒ１１は、外部から加えられた圧力を受けやすいように形成される。具体的には、例えば、これらの抵抗素子の抵抗値を大きくし、さらに、抵抗素子の形状（面積）を大きくする。例えば、基板上に形成される抵抗素子の長さＬおよび幅Ｗは可能な限り大きくする。さらに、抵抗率の高いものを使う。実際に抵抗素子は、基板上の特定の領域に、例えば、イオン注入により、一定の濃度の不純物を注入することにより、基板上特定の領域の抵抗値を所定値に設定する。このため、イオン注入のとき、不純物濃度を適切に設定することにより、形成される抵抗素子の抵抗率を所定値に設定できる。さらに、ストレスを受けやすくするために、抵抗素子の表面にメタル層を形成しない。
【００４１】
以下、図４を参照しながら、本実施形態の圧力センサー２００の動作について説明する。
本例の圧力センサーにおいては、実質的に圧力を検出する素子として、上述したように、抵抗素子Ｒ１２および可変抵抗素子Ｒ１１が設けられている。これらの抵抗素子を形成するプロセスにおいて、上述した工夫が凝らされている。
【００４２】
図示の回路において、各トランジスタおよび抵抗素子の大きさを適切に設定し、且つ電流源ＩＳ２，ＩＳ３により供給されるバイアス電流を所定の電流値に設定することにより、オフセット電圧の変動の要因は、ほとんど抵抗素子Ｒ１１，Ｒ１２によるものとすることができる。そこで、外部からの圧力が加わると、抵抗素子Ｒ１，Ｒ２はピエゾ効果によりその抵抗値が変化し、これに応じて回路のオフセット電圧が遷移する。
【００４３】
図示のように、予め検出したい圧力Ｐ0 に相当するオフセット電圧を可変抵抗素子Ｒ１１でコンパレータのしきい値電圧ＶTHに対して逆の極性で与えておくと、半導体装置に加わった圧力が上記Ｐ0 に達したとき、差動増幅回路の出力、即ち、ノードＮＤ４の電位が反転し、これに応じて所定の圧力を検出することができる。このような圧力センサー２００により、外部から加えられた圧力により生じた回路のオフセット電圧の遷移を数十μＶの精度で検出することが可能である。
【００４４】
図６は本発明の参考例の圧力センサーの動作原理を説明するための概念図である。以下、図６を用いて、圧力センサーおよび温度補償回路の動作原理について説明する。図示のように、電圧源ＶＳ１により、ノードＮＤ０とノードＮＤ４との間に、基準電圧ＶREF が 設定されている。抵抗素子Ｒ２と可変抵抗素子Ｒ１がノードＮＤ０とノードＮＤ４との間に直列に接続され、これらの抵抗素子の接続点によりノードＮＤ２が形 成されている。抵抗素子Ｒ４と抵抗素子Ｒ３がノードＮＤ０とノードＮＤ４との間に直列に接続され、これらの抵抗素子の接続点によりノードＮＤ３が形成され ている。ここで、ノードＮＤ２とＮＤ３の電圧を、それぞれＶP ，ＶM とする。ノードＮＤ２の電圧ＶP がコンパレータＣＭＰ１の非反転入力端子（＋）に入力され、ノードＮＤ３の電圧ＶM がコンパレータＣＭＰ１の反転入力端子（−）に入力される。』
【００４５】
温度補償回路１０の出力端子が、ノードＮＤ２に接続されている。当該温度補償回路１０により、環境温度の変化により生じたオフセット電圧の遷移が抑制され、温度変化により生じた雑音が低減または除去される。
【００４６】
図７は、複数の圧力センサーから得たオフセット電圧ＶOS対圧力Ｐの特性を示している。この図において、特性Ｓ１〜Ｓｎは、例えば、ｎ個の圧力センサーから得られたオフセット電圧ＶOS対圧力Ｐの特性の実測値である。これらの測定値に基づき、圧力が印加されていないときのオフセット電圧ＶOSを０Ｖとすると、図示の正規化特性Ｓ０が得られる。圧力センサーにおいて、上述した幾つかの工夫を凝らすことにより、圧力Ｐが０のときのオフセット電圧を除けば、線型性のよいオフセット電圧ＶOS対圧力Ｐの特性が得られる。
【００４７】
図示のように、正規化した特性Ｓ０において、圧力がＰ1 のときにオフセット電圧ＶOSをΔＶとする。図６に示す回路において、例えば、温度補償回路１０によりノードＮＤ２に低インピーダンスで電圧ＶINが印加される。入力電圧ＶINを徐々に上昇させ、コンパレータＣＭＰ１の出力電圧ＶOUT が反転したときの入力電圧ＶINがコンパレータＣＭＰ１のしきい値電圧ＶTHになる。
【００４８】
ここで、可変抵抗素子Ｒ１の抵抗値を調整して次式の条件を満たすような抵抗値が設定される。
【数４】
ＶP ＝ＶTH−ΔＶ …（４）
【００４９】
ここで、ΔＶは検出すべき圧力Ｐ1 に相当するオフセット電圧ＶOSの変動量である。本実施形態の圧力検出方法では、図７に示すように、オフセット電圧対圧力の特性を正規化した場合に常に一定の傾きを持つ。従って、検出すべき圧力Ｐ1 の値が定まれば、それに応じてオフセット電圧の変動値ΔＶが予め分かる。
【００５０】
ここで、圧力Ｐ1 が圧力センサーに印加されると、それに応じて、回路のオフセット電圧ＶOSに変動分ΔＶが生じる。即ち、ノードＮＤ２の電圧ＶP が次式に示すようになる。
【００５１】
【数５】
ＶP ＝ＶTH−ΔＶ＋ΔＶ …（５）
【００５２】
このため、コンパレータＣＭＰ１の非反転入力端子（＋）に入力される電圧ＶP がコンパレータＣＭＰ１のしきい値電圧ＶTHに達して、コンパレータＣＭＰ１の出力電圧ＶOUT が反転する。このため、圧力センサー２００の出力電圧ＶOUT を検出することにより、外部から半導体装置に印加された圧力が所定の値Ｐ1 に達したか否かを知ることができる。
【００５３】
温度変化に応じて、圧力センサー２００のオフセット電圧ＶOSが遷移するので、圧力の検出結果には、温度変化による雑音が混入される。このため、図６に示すように、温度補償回路１０を設けて、これによりオフセット電圧ＶOSの温度特性と逆の温度特性を持つ出力電圧Ｖ10をノードＮＤ２に入力させる。なお、温度補償回路１０は、例えば、図１に示す温度補償回路１００と同じ原理で構成することができる。即ち、温度依存型回路素子、例えば、ダイオードなどの順方向電圧降下を抵抗素子により分圧して、得られた分圧電圧を温度補償回路１０の出力電圧Ｖ10として図６のノードＮＤ２に入力する。
【００５４】
図８は、温度補償回路１０の内部構成を含む圧力センサー２０５の一構成例を示す回路図である。
図示のように、電流源ＩＳ１、ダイオードＤ１および抵抗素子Ｒ１０により構成された温度補償回路１０において、ダイオードＤ１の順方向電圧降下が抵抗素子Ｒ１０と圧力センサー２０５を構成する可変抵抗素子Ｒ１により分圧され、分圧電圧Ｖ10がノードＮＤ２に入力される。
【００５５】
このため、順方向電圧降下を分圧する抵抗素子の抵抗値を調節することにより、圧力センサーのオフセット電圧ＶOSの温度特性と同じ特性を持つ分圧電圧Ｖ10を得ることが可能である。さらに、分圧電圧Ｖ10の温度特性の方向性と圧力センサーのオフセット電圧ＶOSの温度特性の方向性に応じて、この分圧電圧Ｖ10をノードＮＤ２またはノードＮＤ３に入力し、これらの温度特性を互いに相殺させることで、コンパレータＣＭＰ１の出力電圧ＶOUT における温度依存性が抑制される。このように、圧力センサーに温度補償回路を設けることにより、温度変化により生じたオフセット電圧ＶOSの遷移による影響を防止できる。
【００５６】
図９および図１０は、本発明の圧力センサーの他の参考例を示している。図９に示す圧力センサー２１０は、電圧源ＶＳ２１、抵抗素子Ｒ２１，Ｒ２２，Ｒ２３，Ｒ２４，Ｒ２６、可変抵抗素子Ｒ２５、ｐｎｐトランジスタＱ２１，Ｑ２２およびコンパレータＣＭＰ２１により構成されている。
【００５７】
トランジスタＱ２１とＱ２２のゲート同士が接続され、その接続点がトランジスタＱ２１のコレクタに接続されている。トランジスタＱ２１のエミッタが抵抗素子Ｒ２１を介してノードＮＤ１に接続され、トランジスタＱ２２のエミッタが抵抗素子Ｒ２２を介してノードＮＤ１に接続されている。抵抗素子Ｒ２３は、トランジスタＱ２１のコレクタとノードＮＤ２との間に接続され、抵抗素子Ｒ２４はトランジスタＱ２２のコレクタとノードＮＤ３との間に接続されている。
【００５８】
可変抵抗素子Ｒ２５は、ノードＮＤ２とノードＮＤ４との間に接続され、抵抗素子Ｒ２６は、ノードＮＤ３とノードＮＤ４との間に接続されている。
ノードＮＤ２はコンパレータＣＭＰ２１の非反転入力端子（＋）に接続され、ノードＮＤ３はコンパレータＣＭＰ２１の反転入力端子（−）に接続されている。さらに、ノードＮＤ１およびノードＮＤ４はそれぞれ電圧源ＶＳ２１の正および負の端子に接続されている。
【００５９】
なお、抵抗素子Ｒ２１，Ｒ２２およびトランジスタＱ２１，Ｑ２２、さらにコンパレータＣＭＰ２１の各部分に、プロセス上ではストレス対策が講じられている。例えば、これらの回路を構成する各素子の表面に圧力により生じた応力を低減できるメタル層が成層される。これに対して、抵抗素子Ｒ２３，Ｒ２４，Ｒ２６および可変抵抗素子Ｒ２５の形成領域にはストレス対策が講じられずに、これらの抵抗素子において、圧力に応じて生じた応力により抵抗値が変化するので、コンパレータＣＭＰ２１により、これらの抵抗素子の抵抗値の変化が検出され、圧力の変化が測定可能である。
【００６０】
図１０に示す圧力センサー２２０は、電圧源ＶＳ３１、抵抗素子Ｒ３１，Ｒ３２，Ｒ３４、可変抵抗素子Ｒ３３およびコンパレータＣＭＰ３１により構成されている。
抵抗素子Ｒ３１と可変抵抗素子Ｒ３３は、ノードＮＤ１とノードＮＤ４との間に直列接続され、これらの抵抗素子の接続点がノードＮＤ２を形成している。抵抗素子Ｒ３２と抵抗素子Ｒ３４は、ノードＮＤ１とノードＮＤ４との間に直列接続され、これらの抵抗素子の接続点がノードＮＤ３を形成している。
【００６１】
ノードＮＤ２はコンパレータＣＭＰ３１の非反転入力端子（＋）に接続され、ノードＮＤ３はコンパレータＣＭＰ３１の反転入力端子（−）に接続されている。さらに、ノードＮＤ１およびノードＮＤ４はそれぞれ電圧源ＶＳ３１の正および負の端子に接続されている。
【００６２】
本例の圧力センサー２２０において、コンパレータＣＭＰ３１の部分は、ストレス対策が講じられており、抵抗素子Ｒ３１，Ｒ３２，Ｒ３４および可変抵抗素子Ｒ３３の部分は、ストレス対策が講じられていない。例えば、コンパレータＣＭＰ３１を構成する各素子の表面に圧力により生じた応力を低減できるメタル層が形成される。これに対して、抵抗素子Ｒ３１，Ｒ３２，Ｒ３４および可変抵抗素子Ｒ３３の形成領域の表面には、メタル層が形成されない。このため、これらの抵抗素子において、圧力に応じて生じた応力により抵抗値が変化するので、コンパレータＣＭＰ３１により、これらの抵抗素子の抵抗値の変化が検出され、圧力が変化が測定可能である。
【００６３】
なお、図９および図１０においては、温度補償回路が省略されているが、図６または図８に示すように、電流源、ダイオードおよび当該ダイオードの順方向電圧降下を分圧する分圧抵抗素子により構成された温度補償回路の出力信号を、ノードＮＤ２またはノードＮＤ３の何れかに入力し、ダイオード順方向電圧降下の分圧電圧と圧力センサーのオフセット電圧の温度特性とを相殺させることにより、温度変化により生じた雑音を抑制することができ、圧力検出精度の向上が図れる。
【００６４】
以上説明したように、本実施形態によれば、圧力に応じて半導体基板上に形成された抵抗素子の抵抗値が変化する特性を利用して、当該抵抗素子の抵抗値に応じて生じた電圧と所定の基準電圧とを比較する比較回路が設けられ、当該比較回路の出力信号に応じて圧力が所定の値に達したか否かを検出することができる。また、圧力センサーの温度特性を除去するために、所定の温度特性を持つ温度依存型回路素子、例えば、ダイオードの順方向電圧降下を所定の分圧抵抗素子により分圧して上記基準電圧を生成することにより、基準電圧の温度特性と圧力センサーの温度特性とを互いに相殺し、圧力センサーの温度特性による影響を抑制でき、温度変化により生じた雑音を除去できる。
【００６５】
以上の説明において、温度検出用抵抗素子と所定の分圧用抵抗素子の分圧電圧を所定の基準電圧と比較するコンパレータを設けて、コンパレータの出力信号の変化によって、圧力の変化を検出するが、本発明はこれに限定されることなく、例えば、アナログ信号である上記分圧電圧を用いて、圧力を連続的に測定することも可能である。
【００６６】
【発明の効果】
以上説明したように、本発明の温度補償回路によれば、回路の温度特性により生じた出力信号の遷移を抑制でき、温度変化により生じた雑音を低減または除去できる。
また、本発明の圧力センサーではダイヤフラム構造が不要なため、製造コストの低減を実現できる。さらに、実際に圧力を検出するために設けられた抵抗素子の抵抗値が大きいため、出力インピーダンスが高く、高利得が得られるのみではなく、低消費電力を実現できる。
さらに、本発明の温度補償回路を用いた圧力センサーによれば、温度変化による影響を低減でき、半導体装置に加わった圧力を高精度で検出できる利点がある。
【図面の簡単な説明】
【図１】本発明に係る温度補償回路の一実施形態を示す回路図である。
【図２】オフセット電圧対温度の特性を示すグラフである。
【図３】温度補償回路の動作原理を示すグラフである。
【図４】温度補償回路を用いた圧力センサーの一実施形態を示す回路図である。
【図５】圧力センサーのオフセット電圧対圧力の特性を示すグラフである。
【図６】圧力センサーの動作原理を示す回路図である。
【図７】圧力センサーのオフセット電圧対圧力の特性を示す実測例および正規化特性を示すグラフである。
【図８】温度補償回路の構成を含む圧力センサーの構成を示す回路図である。
【図９】圧力センサーの一構成例を示す回路図である。
【図１０】圧力センサーの他の構成例を示す回路図である。
【符号の説明】
１０，１００…温度補償回路、２００，２０５，２１０，２２０…圧力センサー、ＶＳ１，ＶＳ２１，ＶＳ３１…電圧源、ＩＳ１，ＩＳ２，ＩＳ３…電流源、Ｄ１…ダイオード、ＣＭＰ１…コンパレータ、ＢＵＦ１，ＢＵＦ２…バッファ、Ｑ１，Ｑ２，Ｑ３，Ｑ４…トランジスタ、Ｒ１，Ｒ２，Ｒ３，Ｒ４…抵抗素子、ＲT ，Ｒ１１…可変抵抗素子、ＶCC…電源電圧、ＧＮＤ…接地電位。
【発明の属する技術分野】
本発明は、温度補償回路およびそれを用いて構成した圧力センサーに関するものである。
【０００２】
【従来の技術】
現在一般的に使われている圧力センサーのプロセスは、ダイヤフラム構造や容量など特殊な加工により構成されている。このような圧力センサーは、外部から加えられた力学的応力を半導体基板上に形成された抵抗素子などにより、増幅回路のオフセット電圧に変換する。増幅回路でこのオフセット電圧の変化分を増幅した後、比較回路などにより検出することで、圧力の変化を検出する。
【０００３】
【発明が解決しようとする課題】
ところで、上述した従来の圧力センサーはダイヤフラム構造や容量など特殊な加工を必要とするため、普通のシリコンウェーハプロセスよりコストが高くなるという不利益がある。さらに、圧力センサーを半導体基板上に形成される電子回路により構成する場合、回路素子の温度特性により回路のパラメータが変化し、得られた測定値に温度変化に起因する雑音が混入される。
【０００４】
例えば、シリコン基板上に形成された電子回路により圧力センサーを形成した後、半導体チップをモールドで封止するので、温度変化によるモールドストレスが問題になる。温度変化によるモールドストレスの変化は、センサーが対象とする圧力より大きい場合に、圧力センサーとして使用できなくなる。このため、圧力センサーの精度を向上させるために、モールドストレスによる雑音の除去は大きな課題となる。その一つの対策として、半導体チップの動作環境温度に応じて、温度変化を補正できる温度補償回路を圧力センサーに内蔵することが必要となる。この温度補償回路を圧力センサーを形成する他の回路部分と同様なプロセスにより形成できれば、回路コストの低減を実現可能である。
【０００５】
このため、シリコンプロセスにダイヤフラムなどの特殊なプロセスを要せず、通常のシリコンプロセスにより形成した電子回路で圧力センサーを構成可能であれば、安価な圧力センサーを実現でき、且つ、全ての回路を一つの半導体チップ上に形成可能な場合に、回路特性のバラツキによる精度の低下などを回避可能で、安価且つ高精度な圧力センサーを実現できる。
【０００６】
本発明は、かかる事情に鑑みてなされたものであり、その目的は、製造コストを削減でき、通常のシリコンプロセスで形成でき、高精度且つ安価な圧力センサーを提供することにある。
【０００７】
【課題を解決するための手段】
上記目的を達成するため、本発明の圧力センサーは、印加される圧力が所定の値を超えたことを検出して出力信号の論理レベルが反転する演算回路を有する圧力センサーであって、上記演算回路が、上記演算回路の差動入力回路を構成する第１及び第２のトランジスタと、上記第１及び第２のトランジスタの制御端子にそれぞれ接続された第１及び第２の入力端子と、所定の電圧が印加され、上記第１及び第２の入力端子が共通に接続される第１のノードと、上記第１及び第２のトランジスタのエミッタが共通に接続される第２のノードと、上記第２のノードに電流を供給する第１の電流源と、上記第１のトランジスタの電流路に挿入され、印加される圧力に応じて抵抗値が変化する第１の抵抗素子と、上記第２のトランジスタの電流路に挿入され、印加される圧力に応じて抵抗値が変化する第２の抵抗素子とを有する。
【０００８】
好適には、本発明の圧力センサーは、第２の電流源と、上記第２の電流源の電流路に挿入された第３の抵抗素子とを更に有し、上記第１のノードが上記第２の電流源と上記第３の抵抗素子との接続中点である。
【０００９】
更に、好適には、本発明の圧力センサーは、上記第１の抵抗素子に直列に接続されて上記第１のトランジスタの電流路に挿入された第４の抵抗素子と、第３の電流源と、上記第３の電流源の電流路に挿入された温度依存型回路素子と、上記第３の電流源と上記温度依存型回路素子との接続中点と上記第１の抵抗素子と上記第４の抵抗素子との接続中点との間に接続された第５の抵抗素子とを更に有し、上記温度依存型回路素子の電圧降下の電圧が上記第４及び第５の抵抗素子により実質的に分圧される。
【００１３】
【発明の実施の形態】
第１参考例
図１は本発明に係る温度補償回路の一参考例を示す回路図である。図示のように、本参考例の温度補償回路１００は、基準電圧ＶREF を供給する電圧源ＶＳ１、電流源ＩＳ１、ダイオードＤ１、抵抗素子Ｒ１，Ｒ２，Ｒ２'，Ｒ３，Ｒ４、可変抵抗素子ＲT およびコンパレータＣＭＰ１により構成されている。
【００１４】
電圧源ＶＳ１のプラス端子とマイナス端子はそれぞれノードＮＤ０とノードＮＤ５に接続されている。電流源ＩＳ１とダイオードＤ１は、ノードＮＤ０とノードＮＤ５との間に直列に接続され、ダイオードＤ１のアノードは電流源ＩＳ１に接続され、カソードはノードＮＤ５に接続されている。ダイオードＤ１のアノードと電流源ＩＳ１との接続点によりノードＮＤ１が形成されている。ここで、ノードＮＤ１の電圧をＶF とする。
【００１５】
抵抗素子Ｒ４と可変抵抗素子ＲT はノードＮＤ０とノードＮＤ５との間に直列に接続されている。これらの抵抗素子の接続点によりノードＮＤ２が形成されている。ここで、ノードＮＤ２の電圧をＶP とする。
さらに、抵抗素子Ｒ３、Ｒ２’およびＲ２がノードＮＤ０とノードＮＤ５との間に直列に接続されている。抵抗素子Ｒ３と抵抗素子Ｒ２’との接続点によりノードＮＤ３が形成され、抵抗素子Ｒ２’と抵抗素子Ｒ２との接続点によりノードＮＤ４が形成されている。ここで、ノードＮＤ３の電圧をＶM 、ノードＮＤ４の電圧をＶ2 とする。
【００１６】
なお、図示のように、ノードＮＤ１とノードＮＤ４との間に抵抗素子Ｒ１が接続されている。このため、ダイオードＤ１のアノードとカソード間に生じた電圧降下ＶF が抵抗素子Ｒ１およびＲ２により分圧される。
【００１７】
以下、図１を参照しつつ、本参考例の温度補償回路の動作を説明する。図示に示す温度補償回路１００において、抵抗素子Ｒ１，Ｒ２，Ｒ２'，Ｒ３，Ｒ４の抵抗値をそれぞれｒ１，ｒ２，ｒ２'，ｒ３，ｒ４として、さらに、可変抵抗素子ＲT の抵抗値をｒT とする。さらに、ここで、ｒ３およびｒ４を数ＭΩとして、且つｒ４≫ｒT ，ｒ３≫ｒ２，ｒ２'とする。
【００１８】
ダイオードＤ１の順方向電圧降下ＶF が抵抗素子Ｒ１，Ｒ２で分圧され、且つ直列に接続されている抵抗素子Ｒ３、Ｒ２’およびＲ２の抵抗値は、（ｒ３≫ｒ２，ｒ２’）を満足するので、ノードＮＤ４の電圧Ｖ2 は、次式により与えられる。
【００１９】
【数１】
Ｖ2 ＝ｒ２・ＶF ／（ｒ１＋ｒ２） …（１）
【００２０】
さらに、ノードＮＤ３の電圧ＶM の変化分ΔＶM は、ノードＮＤ４の電圧Ｖ2 の変化分ΔＶ2 と同じである。即ち
【数２】
ΔＶM ＝ΔＶ2 …（２）
【００２１】
ダイオードＤ１は、ＰＮ接合ダイオードで、その順方向電圧降下ＶF に、ほぼ−２ｍＶ／℃の温度特性を有する。このため、電圧降下ＶF を分圧する抵抗素子Ｒ１，Ｒ２の抵抗値ｒ１，ｒ２を制御することにより、ダイオードＤ１の温度特性を利用して、半導体チップ全体の温度特性を相殺することができる。
【００２２】
図２は、半導体装置全体の温度特性を示すグラフである。ここで、例としてＤＩＰ（Dual in-line package）型およびＳＯＰ（Small outline package ）型の二種類のパッケージにおける温度対オフセット電圧の特性を示している。
図示のように、何れのパッケージにおける温度対オフセット電圧の特性は、途中で臨界点がなければ、直線になっている。多くの実験データを正規化すると、同じモールド材質により形成された同型のパッケージでは、ほぼ同じ特性を示している。
【００２３】
なお、実際の半導体装置においては、各サンプルによってオフセット電圧ＶOSの直流成分が異なるが、図１に示す温度補償回路１００において、可変抵抗素子ＲT の抵抗値を調整することにより、オフセット電圧ＶOSの直流成分を低減させ、除去することができる。
【００２４】
ここで、ＤＩＰ型を例に、温度補償回路の動作原理を説明する。例えば、図２に示すように、ＤＩＰ型のパッケージでは、動作環境温度が−３０℃から７０℃に変化した場合に、オフセット電圧が１．０ｍＶ変化した。即ち、ＤＩＰ型のパッケージにおける半導体装置の温度特性は、（１．０ｍＶ／１００℃＝１０μＶ／℃）である。
【００２５】
温度上昇によるオフセット電圧の上昇は、コンパレータＣＭＰ１のしきい値電圧ＶTHが上昇ことに相当する。このオフセット電圧の上昇による影響を除去するには、コンパレータＣＭＰ１に入力された比較基準電圧ＶM をその上昇に伴って下げればよい。即ち、半導体装置の温度特性と相殺するために、温度上昇によるオフセット電圧の上昇分に対して、コンパレータＣＭＰ１の比較基準電圧ＶM を同程度に下げる必要がある。
【００２６】
このため、図１に示す温度補償回路１００において、ダイオードＤ１の電圧降下ＶF を分圧する抵抗素子Ｒ１，Ｒ２の抵抗値ｒ１，ｒ２をそれぞれ１９９ｋΩおよび１ｋΩに設定することにより、ノードＮＤ４の電圧Ｖ2 の変化分ΔＶ2 は、次式により求められる。
【００２７】
【数３】
ΔＶ2 ＝（−２ｍＶ／℃）／（1+199 ）＝−10μＶ／℃ …（３）
【００２８】
従って、式（２）により、（ΔＶM ＝ΔＶ2 ＝−10μＶ／℃）なので、コンパレータＣＭＰ１に入力される比較基準電圧ＶM の温度特性は半導体装置の温度特性と相殺できる。このように、ダイオードＤ１の順方向電圧降下を分圧した電圧をコンパレータの比較基準電圧としてコンパレータに供給することにより、モールドストレスによるコンパレータのしきい値電圧ＶTHの上昇が比較基準電圧の温度特性により抑制される。即ち、モールドストレスによる雑音が低減または除去される。
【００２９】
図３は、半導体装置の温度特性によるオフセット電圧ＶOSの変化、比較基準電圧ＶM の温度による変化および温度特性補正後の出力信号の変化を示している。
図示のように、オフセット電圧ＶOSは温度の上昇に伴い上昇し、それとは逆に比較基準電圧ＶM は温度の上昇に伴い降下する。比較基準電圧ＶM を発生する分圧用抵抗素子の抵抗値を適切に設定することにより、これら二つの温度特性が互いに相殺されるので、コンパレータの出力電圧には、温度変化により生じた雑音成分が除去される。
【００３０】
以上説明したように、本参考例によれば、ダイオードＤ１の順方向電圧降下ＶF を抵抗素子Ｒ１とＲ２で分圧し、分圧電圧Ｖ2 に応じて変化する電圧ＶM をコンパレータＣＭＰ１の比較基準電圧として供給し、抵抗素子Ｒ４と可変抵抗素子ＲT との分圧電圧ＶP をコンパレータＣＭＰ１の比較対象電圧として供給するので、分圧抵抗素子Ｒ１，Ｒ２の抵抗値を半導体装置の温度特性に応じて設定することにより、半導体装置の温度特性によるオフセット電圧の変化分と比較対象電圧ＶM の変化分が相殺されるので、コンパレータの出力電圧には、温度変化により生じた雑音成分が除去されている。
【００３１】
なお、以上説明した参考例においては、半導体装置の温度特性と逆の温度特性を有するＰＮ接合ダイオードを用いて、温度特性によるオフセット 電圧の変化を相殺させるが、本参考例はこれに限定されるものではなく、半導体装置の温度特性と逆の温度特性を有する他の回路素子を用いてもよい。例えば、 ＰＮ接合ダイオードの他に、ショットキーバリアダイオード（ＳＢＤ：Schottky barrier diode）を用いてもよい。なお、ＳＢＤの順方向降下電圧の温度特性は、ＰＮ接合ダイオードと異なり、ほぼ−１．５ｍＶ／℃である。このため、ＳＢＤ用 いた場合に、オフセット電圧ＶOSの温度特性に応じて、分圧用抵抗素子Ｒ１，Ｒ２の抵抗値を設定することが必要である。
【００３２】
また、図１に示す温度補償回路の接続先、即ち、抵抗素子Ｒ２の位置は、抵抗素子Ｒ２’の下とは限らない。半導体装置のオフセット電圧ＶOSが負の特性ならば可変抵抗素子ＲT の下側に接続し、比較対象電圧ＶP を下げるように機能させれば、オフセット電圧の温度特性を相殺することができる。
さらに、温度補償回路に対して高精度が必要なときには、ダイオードの順方向電圧降下を分圧する抵抗素子Ｒ，Ｒ２の抵抗値を調整すればよい。
【００３３】
第１実施形態
図４は 本発明に係る圧力センサーの一実施形態を示す回路図であり、温度補償回路を用いた圧力センサーの一構成例を示している。図示のように、本実施形態の圧力セ ンサー２００は、温度補償回路１０、電流源ＩＳ２，ＩＳ３、可変抵抗素子Ｒ１１、抵抗素子Ｒ１２，Ｒ１３，Ｒ１４、ｎｐｎトランジスタＱ１，Ｑ２、ｐｎｐ トランジスタＱ３，Ｑ４およびバッファＢＵＦ１，ＢＵＦ２により構成されている。
【００３４】
電流源ＩＳ２は電源電圧ＶCCの供給線とノードＮＤ１との間に接続され、電流源ＩＳ３は電源電圧ＶCCの供給線とノードＮＤ２との間に接続されている。抵抗素子Ｒ１４は、ノードＮＤ１と接地電位ＧＮＤとの間に接続されている。
トランジスタＱ３とＱ４は差動増幅回路を構成している。即ち、トランジスタＱ３，Ｑ４のエミッタがノードＮＤ２に共通に接続され、これらのベースがノードＮＤ１に共通に接続されている。トランジスタＱ３とトランジスタＱ１のコレクタ同士が接続され、接続点によりノードＮＤ３が形成され、トランジスタＱ４とトランジスタＱ２のコレクタ同士が接続され、接続点によりノードＮＤ４が構成されている。
【００３５】
トランジスタＱ１，Ｑ２のベース同士がノードＮＤ３に接続され、トランジスタＱ１のエミッタが可変抵抗素子Ｒ１１および抵抗素子Ｒ１３を介して接地されている。トランジスタＱ２のエミッタが抵抗素子Ｒ１２を介して接地されている。即ち、トランジスタＱ１，Ｑ２および抵抗素子Ｒ１１，Ｒ１３，Ｒ１２により、トランジスタＱ３，Ｑ４からなる差動増幅回路の負荷回路を構成している。
【００３６】
バッファＢＵＦ１の入力端子がノードＮＤ４に接続され、さらに、バッファＢＵＦ２の入力端子がバッファＢＵＦ１の出力端子に接続されている。このように、ノードＮＤ４は、差動増幅回路の出力ノードを形成している。ノードＮＤ４の電圧がバッファＢＵＦ１とＢＵＦ２により増幅され、出力される。
【００３７】
図４に示す回路を圧力センサーとして精度よく動作させるために、トランジスタＱ３とＱ４により構成された差動増幅回路は、対称性よく且つ高利得である必要がある。実際の回路構成上では、差動増幅回路において不足する利得を増幅段や出力バッファ段により補うことができる。また、性質上に回路全体がヒステリシス回路である必要もある。
【００３８】
なお、差動増幅回路をコンパレータと見なせるので、この場合、差動増幅回路のオフセット電圧がコンパレータのスレッショルドレベル（しきい値電圧）ＶTHに相当する。図５は、差動増幅回路のオフセット電圧ＶOS対圧力のグラフを示している。図５においては、印加する圧力が０ｋｇの場合に、オフセット電圧ＶOSが０ｍＶになるように、オフセット電圧ＶOS対圧力特性を正規化してある。図示のように、正規化された特性はほとんどバラツキがなく、直線な特性を示している。
【００３９】
図４に示す圧力センサー２００のオフセット電圧ＶOS対圧力特性の線型性を精度よく実現するために、回路構成上では幾つかの工夫が施されている。
まず、回路全体の対称性を極力保つことである。回路設計時にトランジスタおよび抵抗素子など回路を構成する基本素子について、それぞれのサイズおよび配置場所が考慮される。そして、各トランジスタのオフセットに対する影響を低減させるために、トランジスタＱ１，Ｑ２およびトランジスタＱ３，Ｑ４により構成されているそれぞれのトランジスタペアでは、各トランジスタのエミッタサイズが大きく形成され、また、複数個のトランジスタが並列且つ交互にレイアウトされる。さらに、各トランジスタに加わるストレスを小さくするために、可能な限りトランジスタを覆うメタル層（金属層）を形成するように工夫する。
【００４０】
圧力を実質的に検出するセンサーとして機能する抵抗素子、例えば、図４に示す抵抗素子Ｒ１２および可変抵抗素子Ｒ１１は、外部から加えられた圧力を受けやすいように形成される。具体的には、例えば、これらの抵抗素子の抵抗値を大きくし、さらに、抵抗素子の形状（面積）を大きくする。例えば、基板上に形成される抵抗素子の長さＬおよび幅Ｗは可能な限り大きくする。さらに、抵抗率の高いものを使う。実際に抵抗素子は、基板上の特定の領域に、例えば、イオン注入により、一定の濃度の不純物を注入することにより、基板上特定の領域の抵抗値を所定値に設定する。このため、イオン注入のとき、不純物濃度を適切に設定することにより、形成される抵抗素子の抵抗率を所定値に設定できる。さらに、ストレスを受けやすくするために、抵抗素子の表面にメタル層を形成しない。
【００４１】
以下、図４を参照しながら、本実施形態の圧力センサー２００の動作について説明する。
本例の圧力センサーにおいては、実質的に圧力を検出する素子として、上述したように、抵抗素子Ｒ１２および可変抵抗素子Ｒ１１が設けられている。これらの抵抗素子を形成するプロセスにおいて、上述した工夫が凝らされている。
【００４２】
図示の回路において、各トランジスタおよび抵抗素子の大きさを適切に設定し、且つ電流源ＩＳ２，ＩＳ３により供給されるバイアス電流を所定の電流値に設定することにより、オフセット電圧の変動の要因は、ほとんど抵抗素子Ｒ１１，Ｒ１２によるものとすることができる。そこで、外部からの圧力が加わると、抵抗素子Ｒ１，Ｒ２はピエゾ効果によりその抵抗値が変化し、これに応じて回路のオフセット電圧が遷移する。
【００４３】
図示のように、予め検出したい圧力Ｐ0 に相当するオフセット電圧を可変抵抗素子Ｒ１１でコンパレータのしきい値電圧ＶTHに対して逆の極性で与えておくと、半導体装置に加わった圧力が上記Ｐ0 に達したとき、差動増幅回路の出力、即ち、ノードＮＤ４の電位が反転し、これに応じて所定の圧力を検出することができる。このような圧力センサー２００により、外部から加えられた圧力により生じた回路のオフセット電圧の遷移を数十μＶの精度で検出することが可能である。
【００４４】
図６は本発明の参考例の圧力センサーの動作原理を説明するための概念図である。以下、図６を用いて、圧力センサーおよび温度補償回路の動作原理について説明する。図示のように、電圧源ＶＳ１により、ノードＮＤ０とノードＮＤ４との間に、基準電圧ＶREF が 設定されている。抵抗素子Ｒ２と可変抵抗素子Ｒ１がノードＮＤ０とノードＮＤ４との間に直列に接続され、これらの抵抗素子の接続点によりノードＮＤ２が形 成されている。抵抗素子Ｒ４と抵抗素子Ｒ３がノードＮＤ０とノードＮＤ４との間に直列に接続され、これらの抵抗素子の接続点によりノードＮＤ３が形成され ている。ここで、ノードＮＤ２とＮＤ３の電圧を、それぞれＶP ，ＶM とする。ノードＮＤ２の電圧ＶP がコンパレータＣＭＰ１の非反転入力端子（＋）に入力され、ノードＮＤ３の電圧ＶM がコンパレータＣＭＰ１の反転入力端子（−）に入力される。』
【００４５】
温度補償回路１０の出力端子が、ノードＮＤ２に接続されている。当該温度補償回路１０により、環境温度の変化により生じたオフセット電圧の遷移が抑制され、温度変化により生じた雑音が低減または除去される。
【００４６】
図７は、複数の圧力センサーから得たオフセット電圧ＶOS対圧力Ｐの特性を示している。この図において、特性Ｓ１〜Ｓｎは、例えば、ｎ個の圧力センサーから得られたオフセット電圧ＶOS対圧力Ｐの特性の実測値である。これらの測定値に基づき、圧力が印加されていないときのオフセット電圧ＶOSを０Ｖとすると、図示の正規化特性Ｓ０が得られる。圧力センサーにおいて、上述した幾つかの工夫を凝らすことにより、圧力Ｐが０のときのオフセット電圧を除けば、線型性のよいオフセット電圧ＶOS対圧力Ｐの特性が得られる。
【００４７】
図示のように、正規化した特性Ｓ０において、圧力がＰ1 のときにオフセット電圧ＶOSをΔＶとする。図６に示す回路において、例えば、温度補償回路１０によりノードＮＤ２に低インピーダンスで電圧ＶINが印加される。入力電圧ＶINを徐々に上昇させ、コンパレータＣＭＰ１の出力電圧ＶOUT が反転したときの入力電圧ＶINがコンパレータＣＭＰ１のしきい値電圧ＶTHになる。
【００４８】
ここで、可変抵抗素子Ｒ１の抵抗値を調整して次式の条件を満たすような抵抗値が設定される。
【数４】
ＶP ＝ＶTH−ΔＶ …（４）
【００４９】
ここで、ΔＶは検出すべき圧力Ｐ1 に相当するオフセット電圧ＶOSの変動量である。本実施形態の圧力検出方法では、図７に示すように、オフセット電圧対圧力の特性を正規化した場合に常に一定の傾きを持つ。従って、検出すべき圧力Ｐ1 の値が定まれば、それに応じてオフセット電圧の変動値ΔＶが予め分かる。
【００５０】
ここで、圧力Ｐ1 が圧力センサーに印加されると、それに応じて、回路のオフセット電圧ＶOSに変動分ΔＶが生じる。即ち、ノードＮＤ２の電圧ＶP が次式に示すようになる。
【００５１】
【数５】
ＶP ＝ＶTH−ΔＶ＋ΔＶ …（５）
【００５２】
このため、コンパレータＣＭＰ１の非反転入力端子（＋）に入力される電圧ＶP がコンパレータＣＭＰ１のしきい値電圧ＶTHに達して、コンパレータＣＭＰ１の出力電圧ＶOUT が反転する。このため、圧力センサー２００の出力電圧ＶOUT を検出することにより、外部から半導体装置に印加された圧力が所定の値Ｐ1 に達したか否かを知ることができる。
【００５３】
温度変化に応じて、圧力センサー２００のオフセット電圧ＶOSが遷移するので、圧力の検出結果には、温度変化による雑音が混入される。このため、図６に示すように、温度補償回路１０を設けて、これによりオフセット電圧ＶOSの温度特性と逆の温度特性を持つ出力電圧Ｖ10をノードＮＤ２に入力させる。なお、温度補償回路１０は、例えば、図１に示す温度補償回路１００と同じ原理で構成することができる。即ち、温度依存型回路素子、例えば、ダイオードなどの順方向電圧降下を抵抗素子により分圧して、得られた分圧電圧を温度補償回路１０の出力電圧Ｖ10として図６のノードＮＤ２に入力する。
【００５４】
図８は、温度補償回路１０の内部構成を含む圧力センサー２０５の一構成例を示す回路図である。
図示のように、電流源ＩＳ１、ダイオードＤ１および抵抗素子Ｒ１０により構成された温度補償回路１０において、ダイオードＤ１の順方向電圧降下が抵抗素子Ｒ１０と圧力センサー２０５を構成する可変抵抗素子Ｒ１により分圧され、分圧電圧Ｖ10がノードＮＤ２に入力される。
【００５５】
このため、順方向電圧降下を分圧する抵抗素子の抵抗値を調節することにより、圧力センサーのオフセット電圧ＶOSの温度特性と同じ特性を持つ分圧電圧Ｖ10を得ることが可能である。さらに、分圧電圧Ｖ10の温度特性の方向性と圧力センサーのオフセット電圧ＶOSの温度特性の方向性に応じて、この分圧電圧Ｖ10をノードＮＤ２またはノードＮＤ３に入力し、これらの温度特性を互いに相殺させることで、コンパレータＣＭＰ１の出力電圧ＶOUT における温度依存性が抑制される。このように、圧力センサーに温度補償回路を設けることにより、温度変化により生じたオフセット電圧ＶOSの遷移による影響を防止できる。
【００５６】
図９および図１０は、本発明の圧力センサーの他の参考例を示している。図９に示す圧力センサー２１０は、電圧源ＶＳ２１、抵抗素子Ｒ２１，Ｒ２２，Ｒ２３，Ｒ２４，Ｒ２６、可変抵抗素子Ｒ２５、ｐｎｐトランジスタＱ２１，Ｑ２２およびコンパレータＣＭＰ２１により構成されている。
【００５７】
トランジスタＱ２１とＱ２２のゲート同士が接続され、その接続点がトランジスタＱ２１のコレクタに接続されている。トランジスタＱ２１のエミッタが抵抗素子Ｒ２１を介してノードＮＤ１に接続され、トランジスタＱ２２のエミッタが抵抗素子Ｒ２２を介してノードＮＤ１に接続されている。抵抗素子Ｒ２３は、トランジスタＱ２１のコレクタとノードＮＤ２との間に接続され、抵抗素子Ｒ２４はトランジスタＱ２２のコレクタとノードＮＤ３との間に接続されている。
【００５８】
可変抵抗素子Ｒ２５は、ノードＮＤ２とノードＮＤ４との間に接続され、抵抗素子Ｒ２６は、ノードＮＤ３とノードＮＤ４との間に接続されている。
ノードＮＤ２はコンパレータＣＭＰ２１の非反転入力端子（＋）に接続され、ノードＮＤ３はコンパレータＣＭＰ２１の反転入力端子（−）に接続されている。さらに、ノードＮＤ１およびノードＮＤ４はそれぞれ電圧源ＶＳ２１の正および負の端子に接続されている。
【００５９】
なお、抵抗素子Ｒ２１，Ｒ２２およびトランジスタＱ２１，Ｑ２２、さらにコンパレータＣＭＰ２１の各部分に、プロセス上ではストレス対策が講じられている。例えば、これらの回路を構成する各素子の表面に圧力により生じた応力を低減できるメタル層が成層される。これに対して、抵抗素子Ｒ２３，Ｒ２４，Ｒ２６および可変抵抗素子Ｒ２５の形成領域にはストレス対策が講じられずに、これらの抵抗素子において、圧力に応じて生じた応力により抵抗値が変化するので、コンパレータＣＭＰ２１により、これらの抵抗素子の抵抗値の変化が検出され、圧力の変化が測定可能である。
【００６０】
図１０に示す圧力センサー２２０は、電圧源ＶＳ３１、抵抗素子Ｒ３１，Ｒ３２，Ｒ３４、可変抵抗素子Ｒ３３およびコンパレータＣＭＰ３１により構成されている。
抵抗素子Ｒ３１と可変抵抗素子Ｒ３３は、ノードＮＤ１とノードＮＤ４との間に直列接続され、これらの抵抗素子の接続点がノードＮＤ２を形成している。抵抗素子Ｒ３２と抵抗素子Ｒ３４は、ノードＮＤ１とノードＮＤ４との間に直列接続され、これらの抵抗素子の接続点がノードＮＤ３を形成している。
【００６１】
ノードＮＤ２はコンパレータＣＭＰ３１の非反転入力端子（＋）に接続され、ノードＮＤ３はコンパレータＣＭＰ３１の反転入力端子（−）に接続されている。さらに、ノードＮＤ１およびノードＮＤ４はそれぞれ電圧源ＶＳ３１の正および負の端子に接続されている。
【００６２】
本例の圧力センサー２２０において、コンパレータＣＭＰ３１の部分は、ストレス対策が講じられており、抵抗素子Ｒ３１，Ｒ３２，Ｒ３４および可変抵抗素子Ｒ３３の部分は、ストレス対策が講じられていない。例えば、コンパレータＣＭＰ３１を構成する各素子の表面に圧力により生じた応力を低減できるメタル層が形成される。これに対して、抵抗素子Ｒ３１，Ｒ３２，Ｒ３４および可変抵抗素子Ｒ３３の形成領域の表面には、メタル層が形成されない。このため、これらの抵抗素子において、圧力に応じて生じた応力により抵抗値が変化するので、コンパレータＣＭＰ３１により、これらの抵抗素子の抵抗値の変化が検出され、圧力が変化が測定可能である。
【００６３】
なお、図９および図１０においては、温度補償回路が省略されているが、図６または図８に示すように、電流源、ダイオードおよび当該ダイオードの順方向電圧降下を分圧する分圧抵抗素子により構成された温度補償回路の出力信号を、ノードＮＤ２またはノードＮＤ３の何れかに入力し、ダイオード順方向電圧降下の分圧電圧と圧力センサーのオフセット電圧の温度特性とを相殺させることにより、温度変化により生じた雑音を抑制することができ、圧力検出精度の向上が図れる。
【００６４】
以上説明したように、本実施形態によれば、圧力に応じて半導体基板上に形成された抵抗素子の抵抗値が変化する特性を利用して、当該抵抗素子の抵抗値に応じて生じた電圧と所定の基準電圧とを比較する比較回路が設けられ、当該比較回路の出力信号に応じて圧力が所定の値に達したか否かを検出することができる。また、圧力センサーの温度特性を除去するために、所定の温度特性を持つ温度依存型回路素子、例えば、ダイオードの順方向電圧降下を所定の分圧抵抗素子により分圧して上記基準電圧を生成することにより、基準電圧の温度特性と圧力センサーの温度特性とを互いに相殺し、圧力センサーの温度特性による影響を抑制でき、温度変化により生じた雑音を除去できる。
【００６５】
以上の説明において、温度検出用抵抗素子と所定の分圧用抵抗素子の分圧電圧を所定の基準電圧と比較するコンパレータを設けて、コンパレータの出力信号の変化によって、圧力の変化を検出するが、本発明はこれに限定されることなく、例えば、アナログ信号である上記分圧電圧を用いて、圧力を連続的に測定することも可能である。
【００６６】
【発明の効果】
以上説明したように、本発明の温度補償回路によれば、回路の温度特性により生じた出力信号の遷移を抑制でき、温度変化により生じた雑音を低減または除去できる。
また、本発明の圧力センサーではダイヤフラム構造が不要なため、製造コストの低減を実現できる。さらに、実際に圧力を検出するために設けられた抵抗素子の抵抗値が大きいため、出力インピーダンスが高く、高利得が得られるのみではなく、低消費電力を実現できる。
さらに、本発明の温度補償回路を用いた圧力センサーによれば、温度変化による影響を低減でき、半導体装置に加わった圧力を高精度で検出できる利点がある。
【図面の簡単な説明】
【図１】本発明に係る温度補償回路の一実施形態を示す回路図である。
【図２】オフセット電圧対温度の特性を示すグラフである。
【図３】温度補償回路の動作原理を示すグラフである。
【図４】温度補償回路を用いた圧力センサーの一実施形態を示す回路図である。
【図５】圧力センサーのオフセット電圧対圧力の特性を示すグラフである。
【図６】圧力センサーの動作原理を示す回路図である。
【図７】圧力センサーのオフセット電圧対圧力の特性を示す実測例および正規化特性を示すグラフである。
【図８】温度補償回路の構成を含む圧力センサーの構成を示す回路図である。
【図９】圧力センサーの一構成例を示す回路図である。
【図１０】圧力センサーの他の構成例を示す回路図である。
【符号の説明】
１０，１００…温度補償回路、２００，２０５，２１０，２２０…圧力センサー、ＶＳ１，ＶＳ２１，ＶＳ３１…電圧源、ＩＳ１，ＩＳ２，ＩＳ３…電流源、Ｄ１…ダイオード、ＣＭＰ１…コンパレータ、ＢＵＦ１，ＢＵＦ２…バッファ、Ｑ１，Ｑ２，Ｑ３，Ｑ４…トランジスタ、Ｒ１，Ｒ２，Ｒ３，Ｒ４…抵抗素子、ＲT ，Ｒ１１…可変抵抗素子、ＶCC…電源電圧、ＧＮＤ…接地電位。
Claims (7)
- 印加される圧力が所定の値を超えたことを検出して出力信号の論理レベルが反転する演算回路を有する圧力センサーであって、
上記演算回路が、
上記演算回路の差動入力回路を構成する第１及び第２のトランジスタと、
上記第１及び第２のトランジスタの制御端子にそれぞれ接続された第１及び第２の入力端子と、
所定の電圧が印加され、上記第１及び第２の入力端子が共通に接続される第１のノードと、
上記第１及び第２のトランジスタのエミッタが共通に接続される第２のノードと、
上記第２のノードに電流を供給する第１の電流源と、
上記第１のトランジスタの電流路に挿入され、印加される圧力に応じて抵抗値が変化する第１の抵抗素子と、
上記第２のトランジスタの電流路に挿入され、印加される圧力に応じて抵抗値が変化する第２の抵抗素子と、
を有する、
圧力センサー。 - 第２の電流源と、上記第２の電流源の電流路に挿入された第３の抵抗素子とを更に有し、
上記第１のノードが上記第２の電流源と上記第３の抵抗素子との接続中点である、
請求項１に記載の圧力センサー。 - 上記第１の抵抗素子に直列に接続されて上記第１のトランジスタの電流路に挿入された第４の抵抗素子と、
第３の電流源と、
上記第３の電流源の電流路に挿入された温度依存型回路素子と、
上記第３の電流源と上記温度依存型回路素子との接続中点と上記第１の抵抗素子と上記第４の抵抗素子との接続中点との間に接続された第５の抵抗素子と、
を更に有し、
上記温度依存型回路素子の電圧降下の電圧が上記第４及び第５の抵抗素子により実質的に分圧される、
請求項１又は２に記載の圧力センサー。 - 上記温度依存型回路素子がＰＮ接合ダイオードである、請求項３に記載の圧力センサー。
- 上記温度依存型回路素子がショットキーバリアダイオードである、請求項３に記載の圧力センサー。
- 上記演算回路が半導体基板に集積回路として形成されており、
上記第１及び第２のトランジスタを覆う領域に応力の影響を低減可能な保護膜が形成されている、
請求項１乃至５の何れかに記載の圧力センサー。 - 上記半導体基板がモールド樹脂により封止されてパッケージ化されている、請求項６に記載の圧力センサー。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP00302798A JP4424762B2 (ja) | 1998-01-09 | 1998-01-09 | 圧力センサー |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP00302798A JP4424762B2 (ja) | 1998-01-09 | 1998-01-09 | 圧力センサー |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007287729A Division JP2008051825A (ja) | 2007-11-05 | 2007-11-05 | 圧力センサー |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11201843A JPH11201843A (ja) | 1999-07-30 |
| JP4424762B2 true JP4424762B2 (ja) | 2010-03-03 |
Family
ID=11545846
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP00302798A Expired - Fee Related JP4424762B2 (ja) | 1998-01-09 | 1998-01-09 | 圧力センサー |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4424762B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112527043B (zh) * | 2019-09-18 | 2022-07-12 | 圣邦微电子（北京）股份有限公司 | 一种具有工艺补偿的基准电压电路 |
-
1998
- 1998-01-09 JP JP00302798A patent/JP4424762B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11201843A (ja) | 1999-07-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7400208B2 (en) | Temperature detector circuit and oscillation frequency compensation device using the same | |
| US8797026B2 (en) | Comparator circuit having latching behavior and digital output sensors therefrom | |
| JP3362858B2 (ja) | 磁気センサ | |
| US8405447B2 (en) | Semiconductor temperature sensor using bandgap generator circuit | |
| US20090256623A1 (en) | Temprature sensor circuit | |
| US6433615B2 (en) | Semiconductor device having a sensor with the temperature compensation function | |
| US8403559B2 (en) | Two-terminal semiconductor sensor device | |
| EP0773437B1 (en) | Temperature sensing device and applications thereof | |
| US7857510B2 (en) | Temperature sensing circuit | |
| JPH05256716A (ja) | 半導体装置 | |
| JP3313773B2 (ja) | 半導体装置 | |
| US7965128B2 (en) | Semiconductor device, and power source and processor provided with the same | |
| JP5031535B2 (ja) | 温度検出回路 | |
| US7405547B2 (en) | Stabilized DC power supply circuit having a current limiting circuit and a correction circuit | |
| JP3593486B2 (ja) | 電圧比較回路およびこれを用いた基板バイアス調整回路 | |
| JP4424762B2 (ja) | 圧力センサー | |
| US20050017796A1 (en) | Input protection circuit | |
| US6995588B2 (en) | Temperature sensor apparatus | |
| JP2008051825A (ja) | 圧力センサー | |
| JP2005337861A (ja) | 磁気検出装置 | |
| JP2006078204A (ja) | 電流検出回路 | |
| JPH0814616B2 (ja) | ホール素子装置 | |
| JP4586708B2 (ja) | 差動増幅器 | |
| Groiss et al. | A high accurate logarithmic amplifier system with wide input range and extreme low temperature coefficient | |
| JPH10153498A (ja) | 半導体センサ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041209 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041209 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061222 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070109 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070309 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070904 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071105 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20071109 |
|
| A912 | Removal of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20080201 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091015 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091208 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121218 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131218 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |