JP4586708B2

JP4586708B2 - 差動増幅器

Info

Publication number: JP4586708B2
Application number: JP2005316548A
Authority: JP
Inventors: 毅有水
Original assignee: Yokogawa Electric Corp
Current assignee: Yokogawa Electric Corp
Priority date: 2005-10-31
Filing date: 2005-10-31
Publication date: 2010-11-24
Anticipated expiration: 2025-10-31
Also published as: JP2007124498A

Description

本発明は、測定器やＬＳＩテスタ等に用いられる差動増幅器、特に演算増幅器と４つの分圧抵抗とがパッケージングされた１チップＩＣを用いて構成される差動増幅器に関する。

図８は従来の差動増幅器の回路構成例である。この図に示すように従来の差動増幅器２０は、差動増幅ＩＣ１０を用いて構成されている。この差動増幅ＩＣ１０は、演算増幅器１、一端が演算増幅器１の正相入力端子と接続され他端が第１の入力端子Ｐ１と接続された第１の抵抗素子２、一端が第１の抵抗素子２の一端と接続され他端が第１の出力端子Ｐ２と接続された第２の抵抗素子３、一端が演算増幅器１の逆相入力端子と接続され他端が第２の入力端子Ｐ３と接続された第３の抵抗素子４、一端が第３の抵抗素子４の一端と接続され他端が第２の出力端子Ｐ４と接続された第４の抵抗素子５、演算増幅器１の出力端と接続された第３の出力端子Ｐ５、演算増幅器１への正電源供給用の正電源供給端子Ｐ６及び負電源供給用の負電源供給端子Ｐ７から構成されている。

これらの構成要素は、同一の半導体チップ上に形成されており、以下で説明するように第１の抵抗素子２と第２の抵抗素子３との抵抗比と、第３の抵抗素子４と第４の抵抗素子５との抵抗比とは互いに精密に一致するように形成されている。

また、第１の入力端子Ｐ１は正入力端子Ｐ８と接続され、第２の入力端子Ｐ３は負入力端子Ｐ９と接続され、第１の出力端子Ｐ２は負出力端子Ｐ１０と接続され、第２の出力端子Ｐ４及び第３の出力端子Ｐ５は正出力端子Ｐ１１と接続されている。さらに、正電源供給端子Ｐ６には正電源６が接続され、負電源供給端子Ｐ７には負電源７が接続されている。
なお、負出力端子Ｐ１０はアースされている。

このように、差動増幅器２０は、上記差動増幅ＩＣ１０と、正入力端子Ｐ８、負入力端子Ｐ９、負出力端子Ｐ１０、正出力端子Ｐ１１、正電源６及び負電源７とから構成されており、正入力端子Ｐ８と負入力端子Ｐ９との間に被増幅信号を出力する被増幅信号源８が接続され、正入力端子Ｐ８とアース間にコモンモード電圧を出力するコモンモード電圧源９が接続されることにより上記被増幅信号の差動増幅処理を行い、正出力端子Ｐ１１から増幅信号を出力する。

次に、このように構成された差動増幅器２０の動作について説明する。
被増幅信号源８から出力される被増幅信号の電圧値をＶ_ｄｍ、正出力端子Ｐ１１から出力される増幅信号の電圧値をＶ_Ｏ、第１の抵抗素子２の抵抗値をＲ１、第２の抵抗素子３の抵抗値をＲ２、第３の抵抗素子４の抵抗値をＲ３、第４の抵抗素子５の抵抗値をＲ４とすると、下記関係式（１）が成立する。

つまり、第１の抵抗素子２と第２の抵抗素子３との抵抗比と、第３の抵抗素子４と第４の抵抗素子５との抵抗比とを互いに精密に一致させ、その値を定数ｋにすることにより差動増幅器２０のゲインは定数ｋに等しくなる。この定数ｋは、目的に応じて設定され、例えば０．０１〜２程度に設定される。

一方、被増幅信号源８にはコモンモード電圧源９が接続されており、このため正入力端子Ｐ８にはコモンモード電圧Ｖ_ｃｍが印加されている。通常、このコモンモード電圧Ｖ_ｃｍは、被増幅信号電圧Ｖ_ｄｍと比べて非常に大きい。しかしながら、演算増幅器１の増幅効果と、第２の出力端子Ｐ４と第３の出力端子Ｐ５とが接続されることによる負帰還作用の結果、増幅信号電圧Ｖ_Ｏはコモンモード電圧Ｖ_ｃｍの影響を受けず、上記関係式（１）に示すように、被増幅信号電圧Ｖ_ｄｍのみを検出して分圧した上で増幅信号電圧Ｖ_Ｏを出力する。
以上のように、従来の差動増幅器２０は、入力信号、つまり被増幅信号に含まれるコモンモード電圧成分を除去し、被増幅信号電圧Ｖ_ｄｍのみを増幅して出力する（例えば、下記特許文献１参照）。
特開平６−３４３０１３号公報

ところで、上記被増幅信号電圧Ｖ_ｄｍが一定の状態において、コモンモード電圧Ｖ_ｃｍの絶対値が大きく変化すると、差動増幅ＩＣ１０内部の各抵抗素子の消費電力が変化し、その結果、差動増幅ＩＣ１０のＩＣチップ温度が大きく変化する。このため、差動増幅ＩＣ１０の入力オフセット電圧が温度依存性により変化し、出力電圧である増幅信号電圧Ｖ_Ｏに誤差が発生するという問題があった。また、このような増幅信号電圧Ｖ_Ｏの温度変化は、コモンモード電圧Ｖ_ｃｍの変化時点から数秒の時定数をもって緩やかに変化する特性を示す。これは、差動増幅ＩＣ１０の熱時定数が通常数秒オーダであるためであり、このような遅い変化は、ＩＣテスタや量産用測定器においてオフセット誤差校正を行うことができないという問題があった。

本発明は、このような事情に鑑みてなされたものであり、差動増幅器において、差動増幅ＩＣの入力オフセット電圧の温度変化によって発生する増幅信号電圧の誤差を低減することを目的とする。

上記課題を解決するために、本発明では、第１の解決手段として、演算増幅器と、一端が前記演算増幅器の正相入力端子と接続され他端が正入力端子と接続された第１の抵抗素子と、一端が前記第１の抵抗素子の一端と接続され他端がアースされた負出力端子と接続された第２の抵抗素子と、一端が前記演算増幅器の逆相入力端子と接続され他端が負入力端子と接続された第３の抵抗素子と、一端が前記第３の抵抗素子の一端と接続され他端が正出力端子と接続された第４の抵抗素子とを有し、前記正入力端子と負入力端子との間に被増幅信号が入力されることによって差動増幅処理を行い、前記正出力端子から増幅信号を出力する差動増幅器であって、一端が前記第４の抵抗素子の他端と接続され、他端が前記演算増幅器の出力端子と接続され、前記正入力端子とアース間のコモンモード電圧を検出するコモンモード電圧検出用抵抗素子と、前記コモンモード電圧検出用抵抗素子にて検出されたコモンモード電圧が所定の閾値より小さい場合に、前記演算増幅器の出力端子に電流を注入もしくは前記出力端子から電流を抽出する電流調節手段とを具備することを特徴とする。

また、本発明では、第２の解決手段として、上記第１の解決手段において、前記電流調節手段は、同一の導電型を有する第１のトランジスタ及び第２のトランジスタ、第５の抵抗素子、第６の抵抗素子、直流電源から構成され、前記第１のトランジスタのベース端子は前記コモンモード電圧検出用抵抗素子の一端に接続され、エミッタ端子はコモンモード電圧検出用抵抗素子の他端に接続され、コレクタ端子は第５の抵抗素子の一端及び第２のトランジスタのベース端子に接続され、前記第５の抵抗素子の他端は直流電源に接続され、第２のトランジスタのエミッタ端子は前記第１のトランジスタのエミッタ端子と接続され、コレクタ端子は前記第６の抵抗素子の一端に接続され、第６の抵抗素子の他端は直流電源に接続されていることを特徴とする。

また、本発明では、第３の解決手段として、上記第１の解決手段において、前記電流調節手段は、同一の導電型を有する第１のトランジスタ、第２のトランジスタ及び第３のトランジスタ、第５の抵抗素子、第６の抵抗素子、直流電源から構成され、前記第１のトランジスタのベース端子は前記コモンモード電圧検出用抵抗素子の一端に接続され、エミッタ端子はコモンモード電圧検出用抵抗素子の他端に接続され、コレクタ端子は第５の抵抗素子の一端、第２のトランジスタのベース端子及び第３のトランジスタのコレクタ端子に接続され、前記第５の抵抗素子の他端は直流電源に接続され、第２のトランジスタのエミッタ端子は前記第１のトランジスタのエミッタ端子及び第３のトランジスタのベース端子と接続され、コレクタ端子は前記第６の抵抗素子の一端に接続され、第６の抵抗素子の他端は直流電源に接続され、第３のトランジスタのエミッタ端子はコモンモード電圧検出用抵抗素子の一端に接続されていることを特徴とする。

また、本発明では、第４の解決手段として、上記第２または３の解決手段において、前記コモンモード電圧検出用抵抗素子の両端電圧が、前記第１のトランジスタのオン電圧と同一の値となるコモンモード電圧を前記閾値として設定し、コモンモード電圧が前記閾値より小さい場合、もしくは／及び負の閾値を設定した場合ならば負のコモンモード電圧が前記負の閾値より大きい場合、第６の抵抗素子及び第２のトランジスタのコレクタ・エミッタ間を介して直流電源により前記演算増幅器の出力端子に電流を注入もしくは前記出力端子から電流を抽出することを特徴とする。

また、本発明では、第５の解決手段として、上記第１〜５のいずれかの解決手段において、前記演算増幅器、第１の抵抗素子、第２の抵抗素子、第３の抵抗素子及び第４の抵抗素子は、１チップ半導体ＩＣ内に形成されていることを特徴とする。

本発明によれば、コモンモード電圧に応じて演算増幅器の出力端子に電流を注入もしくは前記出力端子から電流を抽出することにより、差動増幅ＩＣにおける消費電力の変化量を低減することができる。その結果、差動増幅ＩＣの温度変化を抑制し、入力オフセット電圧の温度変化によって発生する増幅信号電圧の誤差を低減することが可能である。

[第１実施形態]
以下、図面を参照して、本発明の第１実施形態について説明する。図１は本第１実施形態における差動増幅器４０の回路構成図である。なお、図１において、図８と同じ構成要素には同一符号を付し、説明を省略する。

図１に示すように、本第１実施形態における差動増幅器４０は、従来の図８の差動増幅器と比較して、新たにコモンモード電圧検出用抵抗素子２１と電流注入回路３０（電流調節手段）とを備えている。

コモンモード電圧検出用抵抗素子２１の一端は、第２の出力端子Ｐ４、正出力端子Ｐ１１及び電流注入回路３０の第１のトランジスタ３１のベース端子に接続され、他端は第３の出力端子Ｐ５、第１のトランジスタ３１のエミッタ端子及び第２のトランジスタ３４のエミッタ端子に接続されている。つまり、従来のように、第２の出力端子Ｐ４と第３の出力端子Ｐ５とを導通接続ではなく、コモンモード電圧検出用抵抗素子２１を介して接続する。

電流注入回路３０は、第１のトランジスタ３１、第５の抵抗素子３２、直流電源３３、第２のトランジスタ３４及び第６の抵抗素子３５から構成されている。第１のトランジスタ３１は、例えば、ＮＰＮ型のトランジスタであり、そのベース端子は上述したように、コモンモード電圧検出用抵抗素子２１の一端、第２の出力端子Ｐ４及び正出力端子Ｐ１１に接続され、エミッタ端子はコモンモード電圧検出用抵抗素子２１の他端及び第２のトランジスタ３４のエミッタ端子に接続され、またコレクタ端子は第５の抵抗素子３２の一端及び第２のトランジスタ３４のベース端子に接続されている。

第５の抵抗素子３２の一端は、上述したように、第１のトランジスタ３１のコレクタ端子及び第２のトランジスタ３４のベース端子に接続されており、他端は直流電源３３に接続されている。直流電源３３は、直流電圧Ｖ_ＣＣを第５の抵抗素子３２の他端に出力する。第２のトランジスタ３４は、例えば、ＮＰＮ型のトランジスタであり、そのベース端子は上述したように、第１のトランジスタ３１のコレクタ端子及び第５の抵抗素子３２の一端に接続され、エミッタ端子は第１のトランジスタ３１のエミッタ端子に接続され、またコレクタ端子は第６の抵抗素子３５の一端に接続されている。第６の抵抗素子３５の一端は、上述したように、第２のトランジスタ３４のコレクタ端子に接続されており、他端は直流電源３３に接続されている。

次に、このように構成された本第１実施形態における差動増幅器４０の動作について説明する。なお、差動増幅器４０における被増幅信号電圧Ｖ_ｄｍと増幅信号電圧Ｖ_Ｏとの関係は、従来と同様、上記関係式（１）で表され、コモンモード電圧Ｖ_ｃｍの影響を除去する作用も同じである。従って、以下では、コモンモード電圧検出用抵抗素子２１及び電流注入回路３０の動作について詳細に説明する。

まず、説明を簡単にするために、被増幅信号電圧Ｖ_ｄｍ＝０とし、第１の入力端子Ｐ１の電圧をＶ_Ｐ１、第１の出力端子Ｐ２の電圧をＶ_Ｐ２、第２の入力端子Ｐ３の電圧をＶ_Ｐ３、第２の出力端子Ｐ４の電圧をＶ_Ｐ４とすると、下記関係式（２）、（３）が成り立つ。

上記関係式（３）において、０は接地電圧を示す。上記関係式（２）、（３）より、第３の抵抗素子４と第４の抵抗素子５との直列回路に加わる電圧は、下記関係式（４）で表される。

このように、第３の抵抗素子４と第４の抵抗素子５との直列回路に加わる電圧は、コモンモード電圧Ｖ_ｃｍと同一となり、第３の抵抗素子４と第４の抵抗素子５との直列回路にはコモンモード電圧Ｖ_ｃｍに比例した電流が流れる。ここで、コモンモード電圧Ｖ_ｃｍ＞０とすると、第２の入力端子Ｐ３に流れ込む電流は、第３の抵抗素子４、第４の抵抗素子５及び第２の出力端子Ｐ４を介してコモンモード電圧検出用抵抗素子２１に流れる。つまり、コモンモード電圧検出用抵抗素子２１には、コモンモード電圧Ｖ_ｃｍに比例した電流が流れる。コモンモード電圧検出用抵抗素子２１の抵抗値をＲ２１、第３の抵抗素子４の抵抗値をＲ３、第４の抵抗素子５の抵抗値をＲ４とすると、コモンモード電圧検出用抵抗素子２１の両端電圧Ｖ_２１は下記関係式（５）で表される。

上記関係式（５）に示すように、コモンモード電圧検出用抵抗素子２１の両端電圧Ｖ_２１は、コモンモード電圧Ｖ_ｃｍに比例した電圧が発生する。つまり、このコモンモード電圧検出用抵抗素子２１を用いることによって、コモンモード電圧Ｖ_ｃｍを検出することが可能となる。

コモンモード電圧Ｖ_ｃｍ＝０の場合、コモンモード電圧検出用抵抗素子２１の両端電圧Ｖ_２１＝０となり、同様に第１のトランジスタ３１のベース・エミッタ間電圧Ｖ_ＢＥ１は０となる。一方、コモンモード電圧Ｖ_ｃｍが大きくなると、コモンモード電圧検出用抵抗素子２１の両端電圧Ｖ_２１も大きくなり、当該両端電圧Ｖ_２１が第１のトランジスタ３１のオン電圧Ｖ_ＯＮ１以上の値になった時点で、第１のトランジスタ３１がオンとなる。

このように、第１のトランジスタ３１がオンとなる瞬間のコモンモード電圧Ｖ_ｃｍをＶ _ｃｍＸとすると、上記関係式（５）より下記関係式（６）が導かれる。

すなわち、上記関係式（６）に示すように、第１のトランジスタ３１がオンとなるコモンモード電圧Ｖ_ｃｍＸは、コモンモード電圧検出用抵抗素子２１の抵抗値Ｒ２１を変えることで、任意に設定することが可能となる。

第１のトランジスタ３１がオンとなった場合、第２のトランジスタ３４のベース・エミッタ間電圧Ｖ_ＢＥ１は０となる。つまり、第１のトランジスタ３１がオンの場合、第２のトランジスタ３４はオフとなる。一方、コモンモード電圧Ｖ_ｃｍがＶ_ｃｍＸより小さい場合、つまり第１のトランジスタ３１がオフの場合、第２のトランジスタ３４のベース・エミッタ間電圧Ｖ_ＢＥ２は、第２のトランジスタ３４のオン電圧Ｖ_ＯＮ２以上の値になり、第２のトランジスタ３４はオンとなる。

第２のトランジスタ３４がオンとなった場合、直流電源３３から第６の抵抗素子３５を介して第２のトランジスタ３４のコレクタ・エミッタ間に電流が流れ、さらに第３の出力端子Ｐ５を介して演算増幅器１の出力端に電流が流れ込む（注入される）。

このように、コモンモード電圧Ｖ_ｃｍＸを閾値として、当該閾値よりコモンモード電圧Ｖ_ｃｍが小さい場合は、第１のトランジスタ３１はオフ、第２のトランジスタ３４はオンとなり、演算増幅器１の出力端に電流が注入され、コモンモード電圧Ｖ_ｃｍが閾値以上の場合、第１のトランジスタ３１はオン、第２のトランジスタ３４はオフとなり演算増幅器１の出力端への電流の注入は行われない。

上記のように、電流注入回路３０から演算増幅器１の出力端に電流が注入された場合、演算増幅器１の消費電力は増加する。注入される電流をＩ_ＰＯとし、演算増幅器１の負電源７の電圧をＶ_ＳＮ、第３の出力端子Ｐ５の電圧をＶ_Ｐ５とすると、電流Ｉ_ＰＯの注入による演算増幅器１の消費電力増分Ｐ_ＰＯは下記関係式（７）で表される。

例えば、増幅信号電圧Ｖ_Ｏの絶対値が負電源７の電圧Ｖ_ＳＮの絶対値と比べて小さい場合は、第３の出力端子Ｐ５の電圧Ｖ_Ｐ５を無視しても良いので、上記関係式（７）は下記関係式（８）のように簡略化される。

図２（ａ）は、コモンモード電圧Ｖ_ｃｍとコモンモード電圧検出用抵抗素子２１の両端電圧Ｖ_２１との関係を示し、図２（ｂ）は、コモンモード電圧Ｖ_ｃｍと演算増幅器１の出力端に注入される電流Ｉ_ＰＯとの関係を示し、また図２（ｃ）は、コモンモード電圧Ｖ_ｃｍと演算増幅器１の消費電力増分Ｐ_ＰＯとの関係を示している。これらの図に示すように、コモンモード電圧Ｖ_ｃｍが閾値であるＶ_ｃｍＸより小さい場合は、電流注入回路３０から演算増幅器１の出力端に電流Ｉ_ＰＯが注入され、演算増幅器１の消費電力がＰ_ＰＯだけ増加する。

以上のような本第１実施形態の差動増幅器４０の動作によって、コモンモード電圧Ｖ_ｃｍが大きく変化した場合に、温度変化による差動増幅ＩＣ１０の入力オフセット電圧の変化を抑制する原理について以下説明する。

図３は、コモンモード電圧Ｖ_ｃｍと差動増幅ＩＣ１０の消費電力Ｐ_Ｐとの関係を示す特性図である。図３において、破線Ｌ１は、従来の差動増幅器２０におけるコモンモード電圧Ｖ_ｃｍと差動増幅ＩＣ１０の消費電力Ｐ_Ｐとの関係を示す特性曲線であり、実線Ｌ２は、本第１実施形態の差動増幅器４０におけるコモンモード電圧Ｖ_ｃｍと差動増幅ＩＣ１０の消費電力Ｐ_Ｐとの関係を示す特性曲線である。なお、以下では、第１の抵抗素子２の抵抗値Ｒ１＝第３の抵抗素子４の抵抗値Ｒ３＝１２（ｋΩ）、第２の抵抗素子３の抵抗値Ｒ２＝第４の抵抗素子５の抵抗値Ｒ４＝６（ｋΩ）、正電源６の電圧Ｖ_ＳＰ＝１５（Ｖ）、負電源７の電圧Ｖ_ＳＮ＝−１５（Ｖ）とし、コモンモード電圧Ｖ_ｃｍが０〜３２（Ｖ）まで変化した場合を想定して説明する。

破線Ｌ１は、下記関係式（９）、（１０）に基づいて求めたものである。

ここで、コモンモード電圧Ｖ_ｃｍの最大値と比べて、負電源７の電圧Ｖ_ＳＮの絶対値は半分以下と小さいので、上記関係式（１０）の第２項は、コモンモード電圧Ｖ_ｃｍ＝３０（Ｖ）において、全体の１／５となり無視することができる。このように、上記関係式（１０）から、消費電力Ｐ_Ｐはコモンモード電圧Ｖ_ｃｍの２乗にほぼ比例し、つまり放物線状の破線Ｌ１となる。図３からわかるように、コモンモード電圧Ｖ_ｃｍが最小値から最大値まで変化した場合に、消費電力Ｐ_Ｐはおよそ０．１４（Ｗ）変化する。

例えば、差動増幅ＩＣ１０が一般的なＩＣパッケージである８ピンのＳＯＩＣである場合、その熱抵抗θ_ＪＡはおよそ１５０（°Ｃ／Ｗ）であるので、この時の差動増幅ＩＣ１０のジャンクション温度変化ΔＴ_Ｊは、下記関係式（１１）から求めることができる。

ここで、差動増幅ＩＣ１０のオフセット電圧温度係数（出力換算）が仮に７（μＶ／°Ｃ）とすると、上記ジャンクション温度変化ΔＴ_Ｊに伴う増幅信号電圧Ｖ_Ｏの変化ΔＶ_Ｏは、ΔＶ_Ｏ＝７（μＶ／°Ｃ）・２１（°Ｃ）＝１４７（μＶ）となる。つまり、同じ被増幅信号電圧Ｖ_ｄｍであっても、コモンモード電圧Ｖ_ｃｍ＝０（Ｖ）の場合と、コモンモード電圧Ｖ_ｃｍ＝３２（Ｖ）の場合とでは、増幅信号電圧Ｖ_Ｏが１４７（μＶ）変化することになる。このような増幅信号電圧Ｖ_Ｏの誤差は、上述したように、数秒の時定数をもって緩やかに変化するものであるので、従来ではＩＣテスタや量産用測定器ではオフセット誤差校正を行うことができなかった。

続いて、実線Ｌ２を用いて、本第１実施形態の電流注入回路３０を用いた場合について説明する。ここで、例えば、閾値であるコモンモード電圧Ｖ_ｃｍＸを１８．５（Ｖ）と設定する。この値は、破線Ｌ１において、消費電力Ｐ_Ｐがコモンモード電圧Ｖ_ｃｍ＝３２（Ｖ）の時のおよそ１／３になる値である。なお、このコモンモード電圧Ｖ_ｃｍＸは、上記関係式（６）に基づき、コモンモード電圧検出用抵抗素子２１の抵抗値Ｒ２１を調整することによって設定する。

さらに、電流注入回路３０からの電流注入による消費電力増分Ｐ_ＰＯがコモンモード電圧Ｖ_ｃｍ＝３２（Ｖ）の時のおよそ２／３、つまり０．０９３（Ｗ）になるように設定する。このような消費電力増分Ｐ_ＰＯを設定するには、上記関係式（８）に基づいて、電流注入回路３０から演算増幅器１の出力端に注入する電流Ｉ_ＰＯをおよそ６．２（ｍＡ）にすればよいことがわかる。なお、この演算増幅器１の出力端に注入する電流Ｉ_ＰＯは、第６の抵抗素子３５の抵抗値を調整することで設定することができる。

このように、コモンモード電圧Ｖ_ｃｍＸと演算増幅器１の出力端に注入する電流Ｉ_ＰＯとを設定すると、実線Ｌ２に示すように、コモンモード電圧Ｖ_ｃｍＸ＝１８．５（Ｖ）以下の範囲において、電流Ｉ_ＰＯが演算増幅器１の出力端に注入されることにより、消費電力Ｐ_Ｐが０．０９３（Ｗ）だけ増加することになる。ここで、実線Ｌ２において、コモンモード電圧Ｖ_ｃｍ＝０（Ｖ）の場合、消費電力Ｐ_Ｐ＝０．０９３（Ｗ）となり、コモンモード電圧Ｖ_ｃｍ＝３２（Ｖ）の場合、消費電力Ｐ_Ｐ＝０．１４（Ｗ）となる。従って、コモンモード電圧Ｖ_ｃｍが最小値から最大値まで変化した場合の、消費電力Ｐ_Ｐの変化量はおよそ０．０４７（Ｗ）と小さくなる。

つまり、本第１実施形態によると、消費電力Ｐ_Ｐの変化量を、従来の差動増幅器２０と比べて、およそ１／３に低減することができる。また、実線Ｌ２に示すように、コモンモード電圧Ｖ_ｃｍの全範囲内において、コモンモード電圧Ｖ_ｃｍ＝０（Ｖ）の時の消費電力Ｐ_Ｐ＝０．０９３（Ｗ）と、任意のコモンモード電圧Ｖ_ｃｍの時の消費電力Ｐ_Ｐとの差を常に０．０４３（Ｗ）、つまり消費電力Ｐ_Ｐの最大値０．１４（Ｗ）の１／３以内に収めることができる。

上記のように、演算増幅器１の出力端に電流Ｉ_ＰＯを注入した場合、上記関係式（１１）から、差動増幅ＩＣ１０のジャンクション温度変化はΔＴ_Ｊ＝０．０９３（Ｗ）・１５０（°Ｃ／Ｗ）＝７（°Ｃ）となり、上記ジャンクション温度変化ΔＴ_Ｊに伴う増幅信号電圧Ｖ_Ｏの変化ΔＶ_Ｏは、ΔＶ_Ｏ＝７（μＶ／°Ｃ）・７（°Ｃ）＝４９（μＶ）となる。すなわち、本第１実施形態によれば、演算増幅器１の出力端に電流Ｉ_ＰＯを注入することにより、差動増幅ＩＣ１０の消費電力Ｐ_Ｐの変化量を従来の１／３以内に収めることができ、その結果、ジャンクション温度変化ΔＴ_Ｊを低減し、増幅信号電圧Ｖ_Ｏの変化ΔＶ_Ｏ（誤差）を１／３以内に低減することができる。

図４は、本第1実施形態の差動増幅器４０の回路を実際に組み、増幅信号電圧Ｖ_Ｏの時間的変化を検証した結果である。図４において、実線Ｌ３は本第1実施形態の差動増幅器４０の回路の検証結果であり、破線Ｌ４は従来の差動増幅器２０の回路の検証結果である。この図に示すように、本第1実施形態の差動増幅器４０によれば、上記の計算どおり、従来の差動増幅器２０と比べて、増幅信号電圧Ｖ_Ｏの変化ΔＶ_Ｏ（誤差）を１／３に低減可能であることが立証された。

実際のアプリケーションにおいては、オフセット電圧精度の要求仕様は、ゼロ測定点において最も小さい値（厳しい仕様）に設定される場合が多いので、上記第１実施形態のようなコモンモード電圧Ｖ_ｃｍＸと演算増幅器１の出力端に注入する電流Ｉ_ＰＯとの設定が効果的であるといえる。

なお、上記第１実施形態において、演算増幅器１の出力端に電流Ｉ_ＰＯを注入するか否かを切り替えるための閾値であるコモンモード電圧Ｖ_ｃｍＸは、任意に設定しても良い。この場合、オフセット電圧精度の要求仕様に応じて適切に設定すれば良い。

[第２実施形態]
次に、図５を用いて本発明の第２実施形態の差動増幅器５０について説明する。なお、図５において、図１と同じ構成要素には同一符号を付し、説明を省略する。この図に示すように、本第２実施形態の差動増幅器５０は、上記第１実施形態の差動増幅器４０と比較して、電流注入回路３０に新たに第３のトランジスタ３６を備える。

この第３のトランジスタ３６は、例えば、ＮＰＮ型のトランジスタであり、そのベース端子は第１のトランジスタ３１のエミッタ端子及び第２のトランジスタ３４のエミッタ端子に接続され、エミッタ端子は第１のトランジスタ３１のベース端子、コモンモード電圧検出用抵抗素子２１の一端及び正出力端子Ｐ１１に接続され、またコレクタ端子は第１のトランジスタ３１のコレクタ端子、第５の抵抗素子３２の一端及び第２のトランジスタ３４のベース端子に接続されている。

次に、このように構成された本第２実施形態の差動増幅器５０の動作について説明する。なお、以下では、図６及び図７を用いて、新たに第３のトランジスタ３６を備えた電流注入回路３０の動作について詳細に説明する。

図６（ａ）は、コモンモード電圧Ｖ_ｃｍとコモンモード電圧検出用抵抗素子２１の両端電圧Ｖ_２１との関係を示し、図６（ｂ）は、コモンモード電圧Ｖ_ｃｍと演算増幅器１の出力端に注入される電流Ｉ_ＰＯとの関係を示し、また図６（ｃ）は、コモンモード電圧Ｖ_ｃｍと演算増幅器１の消費電力増分Ｐ_ＰＯとの関係を示している。

これらの図に示すように、コモンモード電圧Ｖ_ｃｍ≧Ｖ_ｃｍＸの場合、コモンモード電圧検出用抵抗素子２１の両端電圧Ｖ_２１は、第１のトランジスタ３２のオン電圧Ｖ_ＯＮ１以上の値となり、第１のトランジスタ３２はオンとなる。しかしながら、この時、第３のトランジスタ３６のベース・エミッタ間は逆バイアス電圧が印加されており、従って、第３のトランジスタ３６はオフとなる。第１のトランジスタ３２がオンの場合、上記第１実施形態と同様、第２のトランジスタ３４はオフとなり、演算増幅器１の出力端への電流Ｉ_ＰＯの注入は行われない。すなわち、演算増幅器１の消費電力増分Ｐ_ＰＯは０となる。

また、コモンモード電圧Ｖ_ｃｍ≦−Ｖ_ｃｍＸの場合、第１のトランジスタ３２のベース・エミッタ間には逆バイアス電圧が印加され、第１のトランジスタ３２はオフとなる。一方、第３のトランジスタ３６のベース・エミッタ間は順バイアス電圧が印加されており、従って、第３のトランジスタ３６はオンとなる。この場合、上記と同様、第２のトランジスタ３４はオフとなり、演算増幅器１の出力端への電流Ｉ_ＰＯの注入は行われない。すなわち、演算増幅器１の消費電力増分Ｐ_ＰＯは０となる。

さらに、−Ｖ_ｃｍＸ＜Ｖ_ｃｍ＜Ｖ_ｃｍＸの場合、第１のトランジスタ３２のベース・エミッタ間には、逆バイアス電圧が印加されるか（−Ｖ_ｃｍＸ＜Ｖ_ｃｍの時）、もしくはオン電圧Ｖ_ＯＮ１より低い電圧が印加される（Ｖ_ｃｍ＜Ｖ_ｃｍＸの時）ため、第１のトランジスタ３２はオフとなる。また、この場合、第３のトランジスタ３６のベース・エミッタ間には、逆バイアス電圧が印加されるか（Ｖ_ｃｍ＜Ｖ_ｃｍＸの時）、もしくは第３のトランジスタ３６のオン電圧Ｖ_ＯＮ３より低い電圧が印加される（−Ｖ_ｃｍＸ＜Ｖ_ｃｍの時）ため、第３のトランジスタ３６もオフとなる。従って、−Ｖ_ｃｍＸ＜Ｖ_ｃｍ＜Ｖ_ｃｍＸの場合、第２のトランジスタ３４はオンとなり、演算増幅器１の出力端への電流Ｉ_ＰＯの注入が行われ、演算増幅器１の消費電力はＰ_ＰＯだけ増加する。

このような電流注入回路３０の動作に基づき、上記第１実施形態の図３と同様に、コモンモード電圧Ｖ_ｃｍと差動増幅ＩＣ１０の消費電力Ｐ_Ｐとの関係を示すと図７のようになる。図７において、実線Ｌ５は、本第２実施形態の差動増幅器５０におけるコモンモード電圧Ｖ_ｃｍと差動増幅ＩＣ１０の消費電力Ｐ_Ｐとの関係を示す特性曲線である。破線Ｌ６は、従来の差動増幅器２０におけるコモンモード電圧Ｖ_ｃｍと差動増幅ＩＣ１０の消費電力Ｐ_Ｐとの関係を示す特性曲線である。

つまり、上述したように、本第２実施形態の電流注入回路３０は、コモンモード電圧Ｖ_ｃｍが正電圧または負電圧に関わらず同様の動作を行うため、消費電力Ｐ_Ｐはコモンモード電圧Ｖ_ｃｍ＝０（Ｖ）を中心として、正負対称の特性を示す。なお、図７において、コモンモード電圧Ｖ_ｃｍＸと演算増幅器１の出力端に注入する電流Ｉ_ＰＯとの設定値は、上記第１実施形態と同様である。

以上のように、上記第１実施形態における電流注入回路３０は、コモンモード電圧Ｖ_ｃｍが正電圧、つまりコモンモード電圧Ｖ_ｃｍ≧０の場合だけ動作するものであったが、本第２実施形態における第３のトランジスタ３６を備えた電流注入回路３０によれば、コモンモード電圧Ｖ_ｃｍが負電圧の場合でも正電圧の場合でも、同様の動作を行うことができる。すなわち、正負の範囲においてコモンモード電圧Ｖ_ｃｍが大きく変化した場合であっても、差動増幅ＩＣ１０の消費電力Ｐ_Ｐの変化量を従来の１／３以内に収めることができ、その結果、ジャンクション温度変化ΔＴ_Ｊを低減し、増幅信号電圧Ｖ_Ｏの変化ΔＶ_Ｏ（誤差）を１／３以内に低減することができる。

なお、本発明は、上記第１及び第２実施形態に限定されず、下記のような変形例が考えられる。

（１）上記第１及び第２実施形態では、電流注入回路３０における各トランジスタをＮＰＮ型としたが、これに限らず、ＰＮＰ型のトランジスタを用いても良い。この場合、直流電源３３として、負の直流電圧を出力する電源を用いる必要がある。また、演算増幅器１の出力端に注入する電流Ｉ_ＰＯの流れ方向も変わるため、電流注入回路３０は、演算増幅器１の出力端から電流Ｉ_ＰＯを抽出するものとなる。

（２）上記第１及び第２実施形態では、コモンモード電圧検出用抵抗素子２１及び電流注入回路３０を差動増幅ＩＣ１０の外部に構成したが、これに限らず、差動増幅ＩＣ１０内部に構成し、１チップＩＣとしても良い。

（３）上記第１及び第２実施形態では、演算増幅器１と４つの分圧抵抗とが１チップＩＣとしてパッケージングされた差動増幅ＩＣ１０を使用したが、これに限らず、演算増幅器１と４つの分圧抵抗とが別々に設けられた回路構成であっても、本発明は適用可能である。

本発明の第１実施形態における差動増幅器４０の回路構成図である。本発明の第１実施形態における電流注入動作の第１説明図である。本発明の第１実施形態における電流注入動作の第２説明図である。本発明の第１実施形態における電流注入動作の効果説明図である。本発明の第２実施形態における差動増幅器５０の回路構成図である。本発明の第２実施形態における電流注入動作の第１説明図である。本発明の第２実施形態における電流注入動作の第２説明図である。従来の差動増幅器２０の回路構成図である。

符号の説明

２０、４０、５０…差動増幅器、１０…差動増幅ＩＣ、１…演算増幅器、Ｐ１…第１の入力端子、２…第１の抵抗素子、Ｐ２…第１の出力端子、３…第２の抵抗素子、Ｐ３…第２の入力端子、４…第３の抵抗素子、Ｐ４…第２の出力端子、５…第４の抵抗素子、Ｐ５…第３の出力端子、Ｐ６…正電源供給端子、Ｐ７…負電源供給端子、Ｐ８…正入力端子、Ｐ９…負入力端子Ｐ９、Ｐ１０…負出力端子、Ｐ１１…正出力端子、６…正電源、７…負電源、８…被増幅信号源、９…コモンモード電圧源、２１…コモンモード電圧検出用抵抗素子、３０…電流注入回路

Claims

演算増幅器と、一端が前記演算増幅器の正相入力端子と接続され他端が正入力端子と接続された第１の抵抗素子と、一端が前記第１の抵抗素子の一端と接続され他端がアースされた負出力端子と接続された第２の抵抗素子と、一端が前記演算増幅器の逆相入力端子と接続され他端が負入力端子と接続された第３の抵抗素子と、一端が前記第３の抵抗素子の一端と接続され他端が正出力端子と接続された第４の抵抗素子とを有し、前記正入力端子と負入力端子との間に被増幅信号が入力されることによって差動増幅処理を行い、前記正出力端子から増幅信号を出力する差動増幅器であって、
一端が前記第４の抵抗素子の他端と接続され、他端が前記演算増幅器の出力端子と接続され、前記正入力端子とアース間のコモンモード電圧を検出するコモンモード電圧検出用抵抗素子と、
前記コモンモード電圧検出用抵抗素子にて検出されたコモンモード電圧が所定の閾値より小さい場合に、前記演算増幅器の出力端子に電流を注入もしくは前記出力端子から電流を抽出する電流調節手段と
を具備することを特徴とする差動増幅器。
前記電流調節手段は、同一の導電型を有する第１のトランジスタ及び第２のトランジスタ、第５の抵抗素子、第６の抵抗素子、直流電源から構成され、
前記第１のトランジスタのベース端子は前記コモンモード電圧検出用抵抗素子の一端に接続され、エミッタ端子はコモンモード電圧検出用抵抗素子の他端に接続され、コレクタ端子は第５の抵抗素子の一端及び第２のトランジスタのベース端子に接続され、前記第５の抵抗素子の他端は直流電源に接続され、第２のトランジスタのエミッタ端子は前記第１のトランジスタのエミッタ端子と接続され、コレクタ端子は前記第６の抵抗素子の一端に接続され、第６の抵抗素子の他端は直流電源に接続されていることを特徴とする請求項１記載の差動増幅器。
前記電流調節手段は、同一の導電型を有する第１のトランジスタ、第２のトランジスタ及び第３のトランジスタ、第５の抵抗素子、第６の抵抗素子、直流電源から構成され、
前記第１のトランジスタのベース端子は前記コモンモード電圧検出用抵抗素子の一端に接続され、エミッタ端子はコモンモード電圧検出用抵抗素子の他端に接続され、コレクタ端子は第５の抵抗素子の一端、第２のトランジスタのベース端子及び第３のトランジスタのコレクタ端子に接続され、前記第５の抵抗素子の他端は直流電源に接続され、第２のトランジスタのエミッタ端子は前記第１のトランジスタのエミッタ端子及び第３のトランジスタのベース端子と接続され、コレクタ端子は前記第６の抵抗素子の一端に接続され、第６の抵抗素子の他端は直流電源に接続され、第３のトランジスタのエミッタ端子はコモンモード電圧検出用抵抗素子の一端に接続されていることを特徴とする請求項１記載の差動増幅器。
前記コモンモード電圧検出用抵抗素子の両端電圧が、前記第１のトランジスタのオン電圧と同一の値となるコモンモード電圧を前記閾値として設定し、コモンモード電圧が前記閾値より小さい場合、もしくは／及び負の閾値を設定した場合ならば負のコモンモード電圧が前記負の閾値より大きい場合、第６の抵抗素子及び第２のトランジスタのコレクタ・エミッタ間を介して直流電源により前記演算増幅器の出力端子に電流を注入もしくは前記出力端子から電流を抽出することを特徴とする請求項２または３に記載の差動増幅器。
前記演算増幅器、第１の抵抗素子、第２の抵抗素子、第３の抵抗素子及び第４の抵抗素子は、１チップ半導体ＩＣ内に形成されていることを特徴とする請求項１〜４のいずれか一項に記載の差動増幅器。