JPH11201843A - 温度補償回路およびそれを用いた圧力センサー - Google Patents
温度補償回路およびそれを用いた圧力センサーInfo
- Publication number
- JPH11201843A JPH11201843A JP302798A JP302798A JPH11201843A JP H11201843 A JPH11201843 A JP H11201843A JP 302798 A JP302798 A JP 302798A JP 302798 A JP302798 A JP 302798A JP H11201843 A JPH11201843 A JP H11201843A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- temperature
- circuit
- pressure sensor
- resistance element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Measurement Of Force In General (AREA)
- Measuring Fluid Pressure (AREA)
Abstract
(57)【要約】
【課題】 製造コストを削減でき、通常のシリコンプロ
セスで形成でき、高精度且つ安価な圧力センサーを実現
する。 【解決手段】 圧力に応じて半導体基板上に形成された
抵抗素子Ｒ１１の抵抗値が変化する特性を利用して、抵
抗素子Ｒ１１の抵抗値に応じて生じた電圧と所定の基準
電圧とを比較する比較回路が設けられ、当該比較回路の
出力信号に応じて圧力が所定の値に達したか否かを検出
することができる。また、圧力センサーの温度特性を除
去するため温度補償回路１０を設けて、所定の温度特性
を持つ温度依存型回路素子、例えば、ダイオードの順方
向電圧降下を所定の分圧抵抗素子により分圧して上記基
準電圧を生成することにより、基準電圧の温度特性と圧
力センサーの温度特性とを互いに相殺させ、圧力センサ
ーの温度特性による影響を抑制でき、温度変化により生
じた雑音を除去できる。
セスで形成でき、高精度且つ安価な圧力センサーを実現
する。 【解決手段】 圧力に応じて半導体基板上に形成された
抵抗素子Ｒ１１の抵抗値が変化する特性を利用して、抵
抗素子Ｒ１１の抵抗値に応じて生じた電圧と所定の基準
電圧とを比較する比較回路が設けられ、当該比較回路の
出力信号に応じて圧力が所定の値に達したか否かを検出
することができる。また、圧力センサーの温度特性を除
去するため温度補償回路１０を設けて、所定の温度特性
を持つ温度依存型回路素子、例えば、ダイオードの順方
向電圧降下を所定の分圧抵抗素子により分圧して上記基
準電圧を生成することにより、基準電圧の温度特性と圧
力センサーの温度特性とを互いに相殺させ、圧力センサ
ーの温度特性による影響を抑制でき、温度変化により生
じた雑音を除去できる。
Description
【０００１】
【発明の属する技術分野】本発明は、温度補償回路およ
びそれを用いて構成した圧力センサーに関するものであ
る。
びそれを用いて構成した圧力センサーに関するものであ
る。
【０００２】
【従来の技術】現在一般的に使われている圧力センサー
のプロセスは、ダイヤフラム構造や容量など特殊な加工
により構成されている。このような圧力センサーは、外
部から加えられた力学的応力を半導体基板上に形成され
た抵抗素子などにより、増幅回路のオフセット電圧に変
換する。増幅回路でこのオフセット電圧の変化分を増幅
した後、比較回路などにより検出することで、圧力の変
化を検出する。
のプロセスは、ダイヤフラム構造や容量など特殊な加工
により構成されている。このような圧力センサーは、外
部から加えられた力学的応力を半導体基板上に形成され
た抵抗素子などにより、増幅回路のオフセット電圧に変
換する。増幅回路でこのオフセット電圧の変化分を増幅
した後、比較回路などにより検出することで、圧力の変
化を検出する。
【０００３】
【発明が解決しようとする課題】ところで、上述した従
来の圧力センサーはダイヤフラム構造や容量など特殊な
加工を必要とするため、普通のシリコンウェーハプロセ
スよりコストが高くなるという不利益がある。さらに、
圧力センサーを半導体基板上に形成される電子回路によ
り構成する場合、回路素子の温度特性により回路のパラ
メータが変化し、得られた測定値に温度変化に起因する
雑音が混入される。
来の圧力センサーはダイヤフラム構造や容量など特殊な
加工を必要とするため、普通のシリコンウェーハプロセ
スよりコストが高くなるという不利益がある。さらに、
圧力センサーを半導体基板上に形成される電子回路によ
り構成する場合、回路素子の温度特性により回路のパラ
メータが変化し、得られた測定値に温度変化に起因する
雑音が混入される。
【０００４】例えば、シリコン基板上に形成された電子
回路により圧力センサーを形成した後、半導体チップを
モールドで封止するので、温度変化によるモールドスト
レスが問題になる。温度変化によるモールドストレスの
変化は、センサーが対象とする圧力より大きい場合に、
圧力センサーとして使用できなくなる。このため、圧力
センサーの精度を向上させるために、モールドストレス
による雑音の除去は大きな課題となる。その一つの対策
として、半導体チップの動作環境温度に応じて、温度変
化を補正できる温度補償回路を圧力センサーに内蔵する
ことが必要となる。この温度補償回路を圧力センサーを
形成する他の回路部分と同様なプロセスにより形成でき
れば、回路コストの低減を実現可能である。
回路により圧力センサーを形成した後、半導体チップを
モールドで封止するので、温度変化によるモールドスト
レスが問題になる。温度変化によるモールドストレスの
変化は、センサーが対象とする圧力より大きい場合に、
圧力センサーとして使用できなくなる。このため、圧力
センサーの精度を向上させるために、モールドストレス
による雑音の除去は大きな課題となる。その一つの対策
として、半導体チップの動作環境温度に応じて、温度変
化を補正できる温度補償回路を圧力センサーに内蔵する
ことが必要となる。この温度補償回路を圧力センサーを
形成する他の回路部分と同様なプロセスにより形成でき
れば、回路コストの低減を実現可能である。
【０００５】このため、シリコンプロセスにダイヤフラ
ムなどの特殊なプロセスを要せず、通常のシリコンプロ
セスにより形成した電子回路で圧力センサーを構成可能
であれば、安価な圧力センサーを実現でき、且つ、全て
の回路を一つの半導体チップ上に形成可能な場合に、回
路特性のバラツキによる精度の低下などを回避可能で、
安価且つ高精度な圧力センサーを実現できる。
ムなどの特殊なプロセスを要せず、通常のシリコンプロ
セスにより形成した電子回路で圧力センサーを構成可能
であれば、安価な圧力センサーを実現でき、且つ、全て
の回路を一つの半導体チップ上に形成可能な場合に、回
路特性のバラツキによる精度の低下などを回避可能で、
安価且つ高精度な圧力センサーを実現できる。
【０００６】本発明は、かかる事情に鑑みてなされたも
のであり、その目的は、製造コストを削減でき、通常の
シリコンプロセスで形成でき、高精度且つ安価な圧力セ
ンサーを提供することにある。
のであり、その目的は、製造コストを削減でき、通常の
シリコンプロセスで形成でき、高精度且つ安価な圧力セ
ンサーを提供することにある。
【０００７】
【課題を解決するための手段】上記目的を達成するた
め、本発明の温度補償回路は、所定の温度特性を有し、
温度変化に応じて出力電圧が変化する温度依存型回路素
子と、上記温度依存型回路素子の出力電圧を少なくとも
二つの抵抗素子で分圧して基準電圧を発生する基準電圧
発生回路と、上記基準電圧発生回路から得た上記基準電
圧を入力電圧と比較して当該比較結果に応じた上記出力
信号を得る比較回路とを有する。
め、本発明の温度補償回路は、所定の温度特性を有し、
温度変化に応じて出力電圧が変化する温度依存型回路素
子と、上記温度依存型回路素子の出力電圧を少なくとも
二つの抵抗素子で分圧して基準電圧を発生する基準電圧
発生回路と、上記基準電圧発生回路から得た上記基準電
圧を入力電圧と比較して当該比較結果に応じた上記出力
信号を得る比較回路とを有する。
【０００８】また、本発明では、好適には、上記比較回
路のオフセット電圧が温度変化に応じて遷移し、上記基
準電圧を発生する複数の抵抗素子の抵抗値は上記比較回
路のオフセット電圧および上記温度依存型回路素子の出
力電圧の温度特性に応じて設定される。
路のオフセット電圧が温度変化に応じて遷移し、上記基
準電圧を発生する複数の抵抗素子の抵抗値は上記比較回
路のオフセット電圧および上記温度依存型回路素子の出
力電圧の温度特性に応じて設定される。
【０００９】また、本発明の圧力センサーは、外部から
加えられた応力に応じて抵抗値が変化する圧力検出用抵
抗素子と、所定の電源電圧と共通電位間に上記圧力検出
用抵抗素子と直列接続されている分圧用抵抗素子と、上
記圧力検出用抵抗素子と上記分圧用抵抗素子により生じ
た分圧電圧と所定の基準電圧とを比較して当該比較結果
に応じた信号を出力する比較回路とを有する。
加えられた応力に応じて抵抗値が変化する圧力検出用抵
抗素子と、所定の電源電圧と共通電位間に上記圧力検出
用抵抗素子と直列接続されている分圧用抵抗素子と、上
記圧力検出用抵抗素子と上記分圧用抵抗素子により生じ
た分圧電圧と所定の基準電圧とを比較して当該比較結果
に応じた信号を出力する比較回路とを有する。
【００１０】さらに本発明の圧力センサーは、外部から
加えられた応力に応じて抵抗値が変化する圧力検出用抵
抗素子と、所定の電源電圧と共通電位間に上記圧力検出
用抵抗素子と直列接続されている第１の分圧用抵抗素子
と、所定の温度特性を有し、温度変化に応じて出力電圧
が変化する温度依存型回路素子と、上記温度依存型回路
素子の出力電圧を分圧する抵抗素子で構成される分圧回
路と、上記分圧回路から得た分圧電圧に応じて基準電圧
を発生し、上記圧力検出用抵抗素子と上記第１の分圧用
抵抗素子により生じた分圧電圧と上記基準電圧とを比較
して当該比較結果に応じた信号を出力する比較回路とを
有する。
加えられた応力に応じて抵抗値が変化する圧力検出用抵
抗素子と、所定の電源電圧と共通電位間に上記圧力検出
用抵抗素子と直列接続されている第１の分圧用抵抗素子
と、所定の温度特性を有し、温度変化に応じて出力電圧
が変化する温度依存型回路素子と、上記温度依存型回路
素子の出力電圧を分圧する抵抗素子で構成される分圧回
路と、上記分圧回路から得た分圧電圧に応じて基準電圧
を発生し、上記圧力検出用抵抗素子と上記第１の分圧用
抵抗素子により生じた分圧電圧と上記基準電圧とを比較
して当該比較結果に応じた信号を出力する比較回路とを
有する。
【００１１】本発明によれば、所定の温度特性を持つ温
度依存型回路素子の出力電圧に応じた基準電圧が発生さ
れ、当該基準電圧と一定の温度特性を有する回路の入力
電圧とを比較することにより、当該回路の温度特性によ
る出力信号の遷移を抑制でき、回路の温度特性により出
力信号に生じる雑音を低減または除去できる。
度依存型回路素子の出力電圧に応じた基準電圧が発生さ
れ、当該基準電圧と一定の温度特性を有する回路の入力
電圧とを比較することにより、当該回路の温度特性によ
る出力信号の遷移を抑制でき、回路の温度特性により出
力信号に生じる雑音を低減または除去できる。
【００１２】また、本発明の圧力センサーによれば、外
部から加えられる応力に応じて半導体装置に圧力が生じ
て、当該圧力に応じて半導体基板上に形成された圧力検
出用抵抗素子の抵抗値が変化するので、他の直列接続し
た分圧用抵抗素子により、圧力検出用抵抗素子の抵抗値
の変化に応じて変化する分圧電圧が得られる。当該分圧
電圧が所定の基準電圧と比較されるので、当該比較結果
に応じて圧力が測定できる。さらに、基準電圧を発生す
る回路において、上述した温度補償回路を用いることに
より、発生された基準電圧が温度変化による影響を受け
ることなく、温度に依存せず常に安定した基準電圧が得
られ、温度変化による雑音に影響されず、高精度の圧力
センサーを実現できる。
部から加えられる応力に応じて半導体装置に圧力が生じ
て、当該圧力に応じて半導体基板上に形成された圧力検
出用抵抗素子の抵抗値が変化するので、他の直列接続し
た分圧用抵抗素子により、圧力検出用抵抗素子の抵抗値
の変化に応じて変化する分圧電圧が得られる。当該分圧
電圧が所定の基準電圧と比較されるので、当該比較結果
に応じて圧力が測定できる。さらに、基準電圧を発生す
る回路において、上述した温度補償回路を用いることに
より、発生された基準電圧が温度変化による影響を受け
ることなく、温度に依存せず常に安定した基準電圧が得
られ、温度変化による雑音に影響されず、高精度の圧力
センサーを実現できる。
【００１３】
【発明の実施の形態】第１実施形態 図１は本発明に係る温度補償回路の一実施形態を示す回
路図である。図示のように、本実施形態の温度補償回路
１００は、基準電圧ＶREF を供給する電圧源ＶＳ１、電
流源ＩＳ１、ダイオードＤ１、抵抗素子Ｒ１，Ｒ２，Ｒ
２’，Ｒ３，Ｒ４、可変抵抗素子ＲT およびコンパレー
タＣＭＰ１により構成されている。
路図である。図示のように、本実施形態の温度補償回路
１００は、基準電圧ＶREF を供給する電圧源ＶＳ１、電
流源ＩＳ１、ダイオードＤ１、抵抗素子Ｒ１，Ｒ２，Ｒ
２’，Ｒ３，Ｒ４、可変抵抗素子ＲT およびコンパレー
タＣＭＰ１により構成されている。
【００１４】電圧源ＶＳ１のプラス端子とマイナス端子
はそれぞれノードＮＤ０とノードＮＤ５に接続されてい
る。電流源ＩＳ１とダイオードＤ１は、ノードＮＤ０と
ノードＮＤ５との間に直列に接続され、ダイオードＤ１
のアノードは電流源ＩＳ１に接続され、カソードはノー
ドＮＤ５に接続されている。ダイオードＤ１のアノード
と電流源ＩＳ１との接続点によりノードＮＤ１が形成さ
れている。ここで、ノードＮＤ１の電圧をＶF とする。
はそれぞれノードＮＤ０とノードＮＤ５に接続されてい
る。電流源ＩＳ１とダイオードＤ１は、ノードＮＤ０と
ノードＮＤ５との間に直列に接続され、ダイオードＤ１
のアノードは電流源ＩＳ１に接続され、カソードはノー
ドＮＤ５に接続されている。ダイオードＤ１のアノード
と電流源ＩＳ１との接続点によりノードＮＤ１が形成さ
れている。ここで、ノードＮＤ１の電圧をＶF とする。
【００１５】抵抗素子Ｒ４と可変抵抗素子ＲT はノード
ＮＤ０とノードＮＤ５との間に直列に接続されている。
これらの抵抗素子の接続点によりノードＮＤ２が形成さ
れている。ここで、ノードＮＤ２の電圧をＶP とする。
さらに、抵抗素子Ｒ３、Ｒ２’およびＲ２がノードＮＤ
０とノードＮＤ５との間に直列に接続されている。抵抗
素子Ｒ３と抵抗素子Ｒ２’との接続点によりノードＮＤ
３が形成され、抵抗素子Ｒ２’と抵抗素子Ｒ２との接続
点によりノードＮＤ４が形成されている。ここで、ノー
ドＮＤ３の電圧をＶM 、ノードＮＤ４の電圧をＶ2 とす
る。
ＮＤ０とノードＮＤ５との間に直列に接続されている。
これらの抵抗素子の接続点によりノードＮＤ２が形成さ
れている。ここで、ノードＮＤ２の電圧をＶP とする。
さらに、抵抗素子Ｒ３、Ｒ２’およびＲ２がノードＮＤ
０とノードＮＤ５との間に直列に接続されている。抵抗
素子Ｒ３と抵抗素子Ｒ２’との接続点によりノードＮＤ
３が形成され、抵抗素子Ｒ２’と抵抗素子Ｒ２との接続
点によりノードＮＤ４が形成されている。ここで、ノー
ドＮＤ３の電圧をＶM 、ノードＮＤ４の電圧をＶ2 とす
る。
【００１６】なお、図示のように、ノードＮＤ１とノー
ドＮＤ４との間に抵抗素子Ｒ１が接続されている。この
ため、ダイオードＤ１のアノードとカソード間に生じた
電圧降下ＶF が抵抗素子Ｒ１およびＲ２により分圧され
る。
ドＮＤ４との間に抵抗素子Ｒ１が接続されている。この
ため、ダイオードＤ１のアノードとカソード間に生じた
電圧降下ＶF が抵抗素子Ｒ１およびＲ２により分圧され
る。
【００１７】以下、図１を参照しつつ、本実施形態の温
度補償回路の動作を説明する。図示に示す温度補償回路
１００において、抵抗素子Ｒ１，Ｒ２，Ｒ２’，Ｒ３，
Ｒ４の抵抗値をそれぞれｒ１，ｒ２，ｒ２’，ｒ３，ｒ
４として、さらに、可変抵抗素子ＲT の抵抗値をｒT と
する。さらに、ここで、ｒ３およびｒ４を数ＭΩとし
て、且つｒ４≫ｒT ，ｒ３≫ｒ２，ｒ２’とする。
度補償回路の動作を説明する。図示に示す温度補償回路
１００において、抵抗素子Ｒ１，Ｒ２，Ｒ２’，Ｒ３，
Ｒ４の抵抗値をそれぞれｒ１，ｒ２，ｒ２’，ｒ３，ｒ
４として、さらに、可変抵抗素子ＲT の抵抗値をｒT と
する。さらに、ここで、ｒ３およびｒ４を数ＭΩとし
て、且つｒ４≫ｒT ，ｒ３≫ｒ２，ｒ２’とする。
【００１８】ダイオードＤ１の順方向電圧降下ＶF が抵
抗素子Ｒ１，Ｒ２で分圧され、且つ直列に接続されてい
る抵抗素子Ｒ３、Ｒ２’およびＲ２の抵抗値は、（ｒ３
≫ｒ２，ｒ２’）を満足するので、ノードＮＤ４の電圧
Ｖ2 は、次式により与えられる。
抗素子Ｒ１，Ｒ２で分圧され、且つ直列に接続されてい
る抵抗素子Ｒ３、Ｒ２’およびＲ２の抵抗値は、（ｒ３
≫ｒ２，ｒ２’）を満足するので、ノードＮＤ４の電圧
Ｖ2 は、次式により与えられる。
【００１９】
【数１】 Ｖ2 ＝ｒ２・ＶF ／（ｒ１＋ｒ２） …（１）
【００２０】さらに、ノードＮＤ３の電圧ＶM の変化分
ΔＶM は、ノードＮＤ４の電圧Ｖ2の変化分ΔＶ2 と同
じである。即ち
ΔＶM は、ノードＮＤ４の電圧Ｖ2の変化分ΔＶ2 と同
じである。即ち
【数２】 ΔＶM ＝ΔＶ2 …（２）
【００２１】ダイオードＤ１は、ＰＮ接合ダイオード
で、その順方向電圧降下ＶF に、ほぼ−２ｍＶ／℃の温
度特性を有する。このため、電圧降下ＶF を分圧する抵
抗素子Ｒ１，Ｒ２の抵抗値ｒ１，ｒ２を制御することに
より、ダイオードＤ１の温度特性を利用して、半導体チ
ップ全体の温度特性を相殺することができる。
で、その順方向電圧降下ＶF に、ほぼ−２ｍＶ／℃の温
度特性を有する。このため、電圧降下ＶF を分圧する抵
抗素子Ｒ１，Ｒ２の抵抗値ｒ１，ｒ２を制御することに
より、ダイオードＤ１の温度特性を利用して、半導体チ
ップ全体の温度特性を相殺することができる。
【００２２】図２は、半導体装置全体の温度特性を示す
グラフである。ここで、例としてＤＩＰ（Dual in-line
package）型およびＳＯＰ（Small outline package ）
型の二種類のパッケージにおける温度対オフセット電圧
の特性を示している。図示のように、何れのパッケージ
における温度対オフセット電圧の特性は、途中で臨界点
がなければ、直線になっている。多くの実験データを正
規化すると、同じモールド材質により形成された同型の
パッケージでは、ほぼ同じ特性を示している。
グラフである。ここで、例としてＤＩＰ（Dual in-line
package）型およびＳＯＰ（Small outline package ）
型の二種類のパッケージにおける温度対オフセット電圧
の特性を示している。図示のように、何れのパッケージ
における温度対オフセット電圧の特性は、途中で臨界点
がなければ、直線になっている。多くの実験データを正
規化すると、同じモールド材質により形成された同型の
パッケージでは、ほぼ同じ特性を示している。
【００２３】なお、実際の半導体装置においては、各サ
ンプルによってオフセット電圧ＶOSの直流成分が異なる
が、図１に示す温度補償回路１００において、可変抵抗
素子ＲT の抵抗値を調整することにより、オフセット電
圧ＶOSの直流成分を低減させ、除去することができる。
ンプルによってオフセット電圧ＶOSの直流成分が異なる
が、図１に示す温度補償回路１００において、可変抵抗
素子ＲT の抵抗値を調整することにより、オフセット電
圧ＶOSの直流成分を低減させ、除去することができる。
【００２４】ここで、ＤＩＰ型を例に、温度補償回路の
動作原理を説明する。例えば、図２に示すように、ＤＩ
Ｐ型のパッケージでは、動作環境温度が−３０℃から７
０℃に変化した場合に、オフセット電圧が１．０ｍＶ変
化した。即ち、ＤＩＰ型のパッケージにおける半導体装
置の温度特性は、（１．０ｍＶ／１００℃＝１０μＶ／
℃）である。
動作原理を説明する。例えば、図２に示すように、ＤＩ
Ｐ型のパッケージでは、動作環境温度が−３０℃から７
０℃に変化した場合に、オフセット電圧が１．０ｍＶ変
化した。即ち、ＤＩＰ型のパッケージにおける半導体装
置の温度特性は、（１．０ｍＶ／１００℃＝１０μＶ／
℃）である。
【００２５】温度上昇によるオフセット電圧の上昇は、
コンパレータＣＭＰ１のしきい値電圧ＶTHが上昇ことに
相当する。このオフセット電圧の上昇による影響を除去
するには、コンパレータＣＭＰ１に入力された比較基準
電圧ＶM をその上昇に伴って下げればよい。即ち、半導
体装置の温度特性と相殺するために、温度上昇によるオ
フセット電圧の上昇分に対して、コンパレータＣＭＰ１
の比較基準電圧ＶM を同程度に下げる必要がある。
コンパレータＣＭＰ１のしきい値電圧ＶTHが上昇ことに
相当する。このオフセット電圧の上昇による影響を除去
するには、コンパレータＣＭＰ１に入力された比較基準
電圧ＶM をその上昇に伴って下げればよい。即ち、半導
体装置の温度特性と相殺するために、温度上昇によるオ
フセット電圧の上昇分に対して、コンパレータＣＭＰ１
の比較基準電圧ＶM を同程度に下げる必要がある。
【００２６】このため、図１に示す温度補償回路１００
において、ダイオードＤ１の電圧降下ＶF を分圧する抵
抗素子Ｒ１，Ｒ２の抵抗値ｒ１，ｒ２をそれぞれ１９９
ｋΩおよび１ｋΩに設定することにより、ノードＮＤ４
の電圧Ｖ2 の変化分ΔＶ2 は、次式により求められる。
において、ダイオードＤ１の電圧降下ＶF を分圧する抵
抗素子Ｒ１，Ｒ２の抵抗値ｒ１，ｒ２をそれぞれ１９９
ｋΩおよび１ｋΩに設定することにより、ノードＮＤ４
の電圧Ｖ2 の変化分ΔＶ2 は、次式により求められる。
【００２７】
【数３】 ΔＶ2 ＝（−２ｍＶ／℃）／（1+199 ）＝−10μＶ／℃ …（３）
【００２８】従って、式（２）により、（ΔＶM ＝ΔＶ
2 ＝−10μＶ／℃）なので、コンパレータＣＭＰ１に入
力される比較基準電圧ＶM の温度特性は半導体装置の温
度特性と相殺できる。このように、ダイオードＤ１の順
方向電圧降下を分圧した電圧をコンパレータの比較基準
電圧としてコンパレータに供給することにより、モール
ドストレスによるコンパレータのしきい値電圧ＶTHの上
昇が比較基準電圧の温度特性により抑制される。即ち、
モールドストレスによる雑音が低減または除去される。
2 ＝−10μＶ／℃）なので、コンパレータＣＭＰ１に入
力される比較基準電圧ＶM の温度特性は半導体装置の温
度特性と相殺できる。このように、ダイオードＤ１の順
方向電圧降下を分圧した電圧をコンパレータの比較基準
電圧としてコンパレータに供給することにより、モール
ドストレスによるコンパレータのしきい値電圧ＶTHの上
昇が比較基準電圧の温度特性により抑制される。即ち、
モールドストレスによる雑音が低減または除去される。
【００２９】図３は、半導体装置の温度特性によるオフ
セット電圧ＶOSの変化、比較基準電圧ＶM の温度による
変化および温度特性補正後の出力信号の変化を示してい
る。図示のように、オフセット電圧ＶOSは温度の上昇に
伴い上昇し、それとは逆に比較基準電圧ＶM は温度の上
昇に伴い降下する。比較基準電圧ＶM を発生する分圧用
抵抗素子の抵抗値を適切に設定することにより、これら
二つの温度特性が互いに相殺されるので、コンパレータ
の出力電圧には、温度変化により生じた雑音成分が除去
される。
セット電圧ＶOSの変化、比較基準電圧ＶM の温度による
変化および温度特性補正後の出力信号の変化を示してい
る。図示のように、オフセット電圧ＶOSは温度の上昇に
伴い上昇し、それとは逆に比較基準電圧ＶM は温度の上
昇に伴い降下する。比較基準電圧ＶM を発生する分圧用
抵抗素子の抵抗値を適切に設定することにより、これら
二つの温度特性が互いに相殺されるので、コンパレータ
の出力電圧には、温度変化により生じた雑音成分が除去
される。
【００３０】以上説明したように、本実施形態によれ
ば、ダイオードＤ１の順方向電圧降下ＶF を抵抗素子Ｒ
１とＲ２で分圧し、分圧電圧Ｖ2 に応じて変化する電圧
ＶM をコンパレータＣＭＰ１の比較基準電圧として供給
し、抵抗素子Ｒ４と可変抵抗素子ＲT との分圧電圧ＶP
をコンパレータＣＭＰ１の比較対象電圧として供給する
ので、分圧抵抗素子Ｒ１，Ｒ２の抵抗値を半導体装置の
温度特性に応じて設定することにより、半導体装置の温
度特性によるオフセット電圧の変化分と比較対象電圧Ｖ
M の変化分が相殺されるので、コンパレータの出力電圧
には、温度変化により生じた雑音成分が除去されてい
る。
ば、ダイオードＤ１の順方向電圧降下ＶF を抵抗素子Ｒ
１とＲ２で分圧し、分圧電圧Ｖ2 に応じて変化する電圧
ＶM をコンパレータＣＭＰ１の比較基準電圧として供給
し、抵抗素子Ｒ４と可変抵抗素子ＲT との分圧電圧ＶP
をコンパレータＣＭＰ１の比較対象電圧として供給する
ので、分圧抵抗素子Ｒ１，Ｒ２の抵抗値を半導体装置の
温度特性に応じて設定することにより、半導体装置の温
度特性によるオフセット電圧の変化分と比較対象電圧Ｖ
M の変化分が相殺されるので、コンパレータの出力電圧
には、温度変化により生じた雑音成分が除去されてい
る。
【００３１】なお、以上説明した実施形態においては、
半導体装置の温度特性と逆の温度特性を有するＰＮ接合
ダイオードを用いて、温度特性によるオフセット電圧の
変化を相殺させるが、本発明はこれに限定されるもので
はなく、半導体装置の温度特性と逆の温度特性を有する
他の回路素子を用いてもよい。例えば、ＰＮ接合ダイオ
ードの他に、ショットキーバリアダイオード（ＳＢＤ：
Schottky barrier diode）を用いてもよい。なお、ＳＢ
Ｄの順方向降下電圧の温度特性は、ＰＮ接合ダイオード
と異なり、ほぼ−１．５ｍＶ／℃である。このため、Ｓ
ＢＤ用いた場合に、オフセット電圧ＶOSの温度特性に応
じて、分圧用抵抗素子Ｒ１，Ｒ２の抵抗値を設定するこ
とが必要である。
半導体装置の温度特性と逆の温度特性を有するＰＮ接合
ダイオードを用いて、温度特性によるオフセット電圧の
変化を相殺させるが、本発明はこれに限定されるもので
はなく、半導体装置の温度特性と逆の温度特性を有する
他の回路素子を用いてもよい。例えば、ＰＮ接合ダイオ
ードの他に、ショットキーバリアダイオード（ＳＢＤ：
Schottky barrier diode）を用いてもよい。なお、ＳＢ
Ｄの順方向降下電圧の温度特性は、ＰＮ接合ダイオード
と異なり、ほぼ−１．５ｍＶ／℃である。このため、Ｓ
ＢＤ用いた場合に、オフセット電圧ＶOSの温度特性に応
じて、分圧用抵抗素子Ｒ１，Ｒ２の抵抗値を設定するこ
とが必要である。
【００３２】また、図１に示す温度補償回路の接続先、
即ち、抵抗素子Ｒ２の位置は、抵抗素子Ｒ２’の下とは
限らない。半導体装置のオフセット電圧ＶOSが負の特性
ならば可変抵抗素子ＲT の下側に接続し、比較対象電圧
ＶP を下げるように機能させれば、オフセット電圧の温
度特性を相殺することができる。さらに、温度補償回路
に対して高精度が必要なときには、ダイオードの順方向
電圧降下を分圧する抵抗素子Ｒ，Ｒ２の抵抗値を調整す
ればよい。
即ち、抵抗素子Ｒ２の位置は、抵抗素子Ｒ２’の下とは
限らない。半導体装置のオフセット電圧ＶOSが負の特性
ならば可変抵抗素子ＲT の下側に接続し、比較対象電圧
ＶP を下げるように機能させれば、オフセット電圧の温
度特性を相殺することができる。さらに、温度補償回路
に対して高精度が必要なときには、ダイオードの順方向
電圧降下を分圧する抵抗素子Ｒ，Ｒ２の抵抗値を調整す
ればよい。
【００３３】第２実施形態 図４は本発明に係る圧力センサーの一実施形態を示す回
路図であり、温度補償回路を用いた圧力センサーの一構
成例を示している。図示のように、本実施形態の圧力セ
ンサー２００は、温度補償回路１０、電流源ＩＳ２，Ｉ
Ｓ３、可変抵抗素子Ｒ１１、抵抗素子Ｒ１２，Ｒ１３，
Ｒ１４、ｎｐｎトランジスタＱ１，Ｑ２、ｐｎｐトラン
ジスタＱ３，Ｑ４およびバッファＢＵＦ１，ＢＵＦ２に
より構成されている。
路図であり、温度補償回路を用いた圧力センサーの一構
成例を示している。図示のように、本実施形態の圧力セ
ンサー２００は、温度補償回路１０、電流源ＩＳ２，Ｉ
Ｓ３、可変抵抗素子Ｒ１１、抵抗素子Ｒ１２，Ｒ１３，
Ｒ１４、ｎｐｎトランジスタＱ１，Ｑ２、ｐｎｐトラン
ジスタＱ３，Ｑ４およびバッファＢＵＦ１，ＢＵＦ２に
より構成されている。
【００３４】電流源ＩＳ２は電源電圧ＶCCの供給線とノ
ードＮＤ１との間に接続され、電流源ＩＳ３は電源電圧
ＶCCの供給線とノードＮＤ２との間に接続されている。
抵抗素子Ｒ１４は、ノードＮＤ１と接地電位ＧＮＤとの
間に接続されている。トランジスタＱ３とＱ４は差動増
幅回路を構成している。即ち、トランジスタＱ３，Ｑ４
のエミッタがノードＮＤ２に共通に接続され、これらの
ベースがノードＮＤ１に共通に接続されている。トラン
ジスタＱ３とトランジスタＱ１のコレクタ同士が接続さ
れ、接続点によりノードＮＤ３が形成され、トランジス
タＱ４とトランジスタＱ２のコレクタ同士が接続され、
接続点によりノードＮＤ４が構成されている。
ードＮＤ１との間に接続され、電流源ＩＳ３は電源電圧
ＶCCの供給線とノードＮＤ２との間に接続されている。
抵抗素子Ｒ１４は、ノードＮＤ１と接地電位ＧＮＤとの
間に接続されている。トランジスタＱ３とＱ４は差動増
幅回路を構成している。即ち、トランジスタＱ３，Ｑ４
のエミッタがノードＮＤ２に共通に接続され、これらの
ベースがノードＮＤ１に共通に接続されている。トラン
ジスタＱ３とトランジスタＱ１のコレクタ同士が接続さ
れ、接続点によりノードＮＤ３が形成され、トランジス
タＱ４とトランジスタＱ２のコレクタ同士が接続され、
接続点によりノードＮＤ４が構成されている。
【００３５】トランジスタＱ１，Ｑ２のベース同士がノ
ードＮＤ３に接続され、トランジスタＱ１のエミッタが
可変抵抗素子Ｒ１１および抵抗素子Ｒ１３を介して接地
されている。トランジスタＱ２のエミッタが抵抗素子Ｒ
１２を介して接地されている。即ち、トランジスタＱ
１，Ｑ２および抵抗素子Ｒ１１，Ｒ１３，Ｒ１２によ
り、トランジスタＱ３，Ｑ４からなる差動増幅回路の負
荷回路を構成している。
ードＮＤ３に接続され、トランジスタＱ１のエミッタが
可変抵抗素子Ｒ１１および抵抗素子Ｒ１３を介して接地
されている。トランジスタＱ２のエミッタが抵抗素子Ｒ
１２を介して接地されている。即ち、トランジスタＱ
１，Ｑ２および抵抗素子Ｒ１１，Ｒ１３，Ｒ１２によ
り、トランジスタＱ３，Ｑ４からなる差動増幅回路の負
荷回路を構成している。
【００３６】バッファＢＵＦ１の入力端子がノードＮＤ
４に接続され、さらに、バッファＢＵＦ２の入力端子が
バッファＢＵＦ１の出力端子に接続されている。このよ
うに、ノードＮＤ４は、差動増幅回路の出力ノードを形
成している。ノードＮＤ４の電圧がバッファＢＵＦ１と
ＢＵＦ２により増幅され、出力される。
４に接続され、さらに、バッファＢＵＦ２の入力端子が
バッファＢＵＦ１の出力端子に接続されている。このよ
うに、ノードＮＤ４は、差動増幅回路の出力ノードを形
成している。ノードＮＤ４の電圧がバッファＢＵＦ１と
ＢＵＦ２により増幅され、出力される。
【００３７】図４に示す回路を圧力センサーとして精度
よく動作させるために、トランジスタＱ３とＱ４により
構成された差動増幅回路は、対称性よく且つ高利得であ
る必要がある。実際の回路構成上では、差動増幅回路に
おいて不足する利得を増幅段や出力バッファ段により補
うことができる。また、性質上に回路全体がヒステリシ
ス回路である必要もある。
よく動作させるために、トランジスタＱ３とＱ４により
構成された差動増幅回路は、対称性よく且つ高利得であ
る必要がある。実際の回路構成上では、差動増幅回路に
おいて不足する利得を増幅段や出力バッファ段により補
うことができる。また、性質上に回路全体がヒステリシ
ス回路である必要もある。
【００３８】なお、差動増幅回路をコンパレータと見な
せるので、この場合、差動増幅回路のオフセット電圧が
コンパレータのスレッショルドレベル（しきい値電圧）
ＶTHに相当する。図５は、差動増幅回路のオフセット電
圧ＶOS対圧力のグラフを示している。図５においては、
印加する圧力が０ｋｇの場合に、オフセット電圧ＶOSが
０ｍＶになるように、オフセット電圧ＶOS対圧力特性を
正規化してある。図示のように、正規化された特性はほ
とんどバラツキがなく、直線な特性を示している。
せるので、この場合、差動増幅回路のオフセット電圧が
コンパレータのスレッショルドレベル（しきい値電圧）
ＶTHに相当する。図５は、差動増幅回路のオフセット電
圧ＶOS対圧力のグラフを示している。図５においては、
印加する圧力が０ｋｇの場合に、オフセット電圧ＶOSが
０ｍＶになるように、オフセット電圧ＶOS対圧力特性を
正規化してある。図示のように、正規化された特性はほ
とんどバラツキがなく、直線な特性を示している。
【００３９】図４に示す圧力センサー２００のオフセッ
ト電圧ＶOS対圧力特性の線型性を精度よく実現するため
に、回路構成上では幾つかの工夫が施されている。ま
ず、回路全体の対称性を極力保つことである。回路設計
時にトランジスタおよび抵抗素子など回路を構成する基
本素子について、それぞれのサイズおよび配置場所が考
慮される。そして、各トランジスタのオフセットに対す
る影響を低減させるために、トランジスタＱ１，Ｑ２お
よびトランジスタＱ３，Ｑ４により構成されているそれ
ぞれのトランジスタペアでは、各トランジスタのエミッ
タサイズが大きく形成され、また、複数個のトランジス
タが並列且つ交互にレイアウトされる。さらに、各トラ
ンジスタに加わるストレスを小さくするために、可能な
限りトランジスタを覆うメタル層（金属層）を形成する
ように工夫する。
ト電圧ＶOS対圧力特性の線型性を精度よく実現するため
に、回路構成上では幾つかの工夫が施されている。ま
ず、回路全体の対称性を極力保つことである。回路設計
時にトランジスタおよび抵抗素子など回路を構成する基
本素子について、それぞれのサイズおよび配置場所が考
慮される。そして、各トランジスタのオフセットに対す
る影響を低減させるために、トランジスタＱ１，Ｑ２お
よびトランジスタＱ３，Ｑ４により構成されているそれ
ぞれのトランジスタペアでは、各トランジスタのエミッ
タサイズが大きく形成され、また、複数個のトランジス
タが並列且つ交互にレイアウトされる。さらに、各トラ
ンジスタに加わるストレスを小さくするために、可能な
限りトランジスタを覆うメタル層（金属層）を形成する
ように工夫する。
【００４０】圧力を実質的に検出するセンサーとして機
能する抵抗素子、例えば、図４に示す抵抗素子Ｒ１２お
よび可変抵抗素子Ｒ１１は、外部から加えられた圧力を
受けやすいように形成される。具体的には、例えば、こ
れらの抵抗素子の抵抗値を大きくし、さらに、抵抗素子
の形状（面積）を大きくする。例えば、基板上に形成さ
れる抵抗素子の長さＬおよび幅Ｗは可能な限り大きくす
る。さらに、抵抗率の高いものを使う。実際に抵抗素子
は、基板上の特定の領域に、例えば、イオン注入によ
り、一定の濃度の不純物を注入することにより、基板上
特定の領域の抵抗値を所定値に設定する。このため、イ
オン注入のとき、不純物濃度を適切に設定することによ
り、形成される抵抗素子の抵抗率を所定値に設定でき
る。さらに、ストレスを受けやすくするために、抵抗素
子の表面にメタル層を形成しない。
能する抵抗素子、例えば、図４に示す抵抗素子Ｒ１２お
よび可変抵抗素子Ｒ１１は、外部から加えられた圧力を
受けやすいように形成される。具体的には、例えば、こ
れらの抵抗素子の抵抗値を大きくし、さらに、抵抗素子
の形状（面積）を大きくする。例えば、基板上に形成さ
れる抵抗素子の長さＬおよび幅Ｗは可能な限り大きくす
る。さらに、抵抗率の高いものを使う。実際に抵抗素子
は、基板上の特定の領域に、例えば、イオン注入によ
り、一定の濃度の不純物を注入することにより、基板上
特定の領域の抵抗値を所定値に設定する。このため、イ
オン注入のとき、不純物濃度を適切に設定することによ
り、形成される抵抗素子の抵抗率を所定値に設定でき
る。さらに、ストレスを受けやすくするために、抵抗素
子の表面にメタル層を形成しない。
【００４１】以下、図４を参照しながら、本実施形態の
圧力センサー２００の動作について説明する。本例の圧
力センサーにおいては、実質的に圧力を検出する素子と
して、上述したように、抵抗素子Ｒ１２および可変抵抗
素子Ｒ１１が設けられている。これらの抵抗素子を形成
するプロセスにおいて、上述した工夫が凝らされてい
る。
圧力センサー２００の動作について説明する。本例の圧
力センサーにおいては、実質的に圧力を検出する素子と
して、上述したように、抵抗素子Ｒ１２および可変抵抗
素子Ｒ１１が設けられている。これらの抵抗素子を形成
するプロセスにおいて、上述した工夫が凝らされてい
る。
【００４２】図示の回路において、各トランジスタおよ
び抵抗素子の大きさを適切に設定し、且つ電流源ＩＳ
２，ＩＳ３により供給されるバイアス電流を所定の電流
値に設定することにより、オフセット電圧の変動の要因
は、ほとんど抵抗素子Ｒ１，Ｒ２によるものとすること
ができる。そこで、外部からの圧力が加わると、抵抗素
子Ｒ１，Ｒ２はピエゾ効果によりその抵抗値が変化し、
これに応じて回路のオフセット電圧が遷移する。
び抵抗素子の大きさを適切に設定し、且つ電流源ＩＳ
２，ＩＳ３により供給されるバイアス電流を所定の電流
値に設定することにより、オフセット電圧の変動の要因
は、ほとんど抵抗素子Ｒ１，Ｒ２によるものとすること
ができる。そこで、外部からの圧力が加わると、抵抗素
子Ｒ１，Ｒ２はピエゾ効果によりその抵抗値が変化し、
これに応じて回路のオフセット電圧が遷移する。
【００４３】図示のように、予め検出したい圧力Ｐ0 に
相当するオフセット電圧を可変抵抗素子Ｒ１１でコンパ
レータのしきい値電圧ＶTHに対して逆の極性で与えてお
くと、半導体装置に加わった圧力が上記Ｐ0 に達したと
き、差動増幅回路の出力、即ち、ノードＮＤ４の電位が
反転し、これに応じて所定の圧力を検出することができ
る。このような圧力センサー２００により、外部から加
えられた圧力により生じた回路のオフセット電圧の遷移
を数十μＶの精度で検出することが可能である。
相当するオフセット電圧を可変抵抗素子Ｒ１１でコンパ
レータのしきい値電圧ＶTHに対して逆の極性で与えてお
くと、半導体装置に加わった圧力が上記Ｐ0 に達したと
き、差動増幅回路の出力、即ち、ノードＮＤ４の電位が
反転し、これに応じて所定の圧力を検出することができ
る。このような圧力センサー２００により、外部から加
えられた圧力により生じた回路のオフセット電圧の遷移
を数十μＶの精度で検出することが可能である。
【００４４】図６は本実施形態の圧力センサーの動作原
理を説明するための概念図である。以下、図６を用い
て、圧力センサーおよび温度補償回路の動作原理につい
て説明する。図示のように、電圧源ＶＳ１により、ノー
ドＮＤ０とノードＮＤ４との間に、基準電圧ＶREF が設
定されている。抵抗素子Ｒ２と可変抵抗素子Ｒ１がノー
ドＮＤ０とノードＮＤ４との間に直列に接続され、これ
らの抵抗素子の接続点によりノードＮＤ２が形成されて
いる。抵抗素子Ｒ４と抵抗素子Ｒ３がノードＮＤ０とノ
ードＮＤ４との間に直列に接続され、これらの抵抗素子
の接続点によりノードＮＤ３が形成されている。ここ
で、ノードＮＤ２とＮＤ３の電圧を、それぞれＶP ，Ｖ
M とする。ノードＮＤ２の電圧ＶP がコンパレータＣＭ
Ｐ１の非反転入力端子（＋）に入力され、ノードＮＤ３
の電圧ＶM がコンパレータＣＭＰ１の反転入力端子
（−）に入力される。
理を説明するための概念図である。以下、図６を用い
て、圧力センサーおよび温度補償回路の動作原理につい
て説明する。図示のように、電圧源ＶＳ１により、ノー
ドＮＤ０とノードＮＤ４との間に、基準電圧ＶREF が設
定されている。抵抗素子Ｒ２と可変抵抗素子Ｒ１がノー
ドＮＤ０とノードＮＤ４との間に直列に接続され、これ
らの抵抗素子の接続点によりノードＮＤ２が形成されて
いる。抵抗素子Ｒ４と抵抗素子Ｒ３がノードＮＤ０とノ
ードＮＤ４との間に直列に接続され、これらの抵抗素子
の接続点によりノードＮＤ３が形成されている。ここ
で、ノードＮＤ２とＮＤ３の電圧を、それぞれＶP ，Ｖ
M とする。ノードＮＤ２の電圧ＶP がコンパレータＣＭ
Ｐ１の非反転入力端子（＋）に入力され、ノードＮＤ３
の電圧ＶM がコンパレータＣＭＰ１の反転入力端子
（−）に入力される。
【００４５】温度補償回路１０の出力端子が、ノードＮ
Ｄ２に接続されている。当該温度補償回路１０により、
環境温度の変化により生じたオフセット電圧の遷移が抑
制され、温度変化により生じた雑音が低減または除去さ
れる。
Ｄ２に接続されている。当該温度補償回路１０により、
環境温度の変化により生じたオフセット電圧の遷移が抑
制され、温度変化により生じた雑音が低減または除去さ
れる。
【００４６】図７は、複数の圧力センサーから得たオフ
セット電圧ＶOS対圧力Ｐの特性を示している。この図に
おいて、特性Ｓ１〜Ｓｎは、例えば、ｎ個の圧力センサ
ーから得られたオフセット電圧ＶOS対圧力Ｐの特性の実
測値である。これらの測定値に基づき、圧力が印加され
ていないときのオフセット電圧ＶOSを０Ｖとすると、図
示の正規化特性Ｓ０が得られる。圧力センサーにおい
て、上述した幾つかの工夫を凝らすことにより、圧力Ｐ
が０のときのオフセット電圧を除けば、線型性のよいオ
フセット電圧ＶOS対圧力Ｐの特性が得られる。
セット電圧ＶOS対圧力Ｐの特性を示している。この図に
おいて、特性Ｓ１〜Ｓｎは、例えば、ｎ個の圧力センサ
ーから得られたオフセット電圧ＶOS対圧力Ｐの特性の実
測値である。これらの測定値に基づき、圧力が印加され
ていないときのオフセット電圧ＶOSを０Ｖとすると、図
示の正規化特性Ｓ０が得られる。圧力センサーにおい
て、上述した幾つかの工夫を凝らすことにより、圧力Ｐ
が０のときのオフセット電圧を除けば、線型性のよいオ
フセット電圧ＶOS対圧力Ｐの特性が得られる。
【００４７】図示のように、正規化した特性Ｓ０におい
て、圧力がＰ1 のときにオフセット電圧ＶOSをΔＶとす
る。図６に示す回路において、例えば、温度補償回路１
０によりノードＮＤ２に低インピーダンスで電圧ＶINが
印加される。入力電圧ＶINを徐々に上昇させ、コンパレ
ータＣＭＰ１の出力電圧ＶOUT が反転したときの入力電
圧ＶINがコンパレータＣＭＰ１のしきい値電圧ＶTHにな
る。
て、圧力がＰ1 のときにオフセット電圧ＶOSをΔＶとす
る。図６に示す回路において、例えば、温度補償回路１
０によりノードＮＤ２に低インピーダンスで電圧ＶINが
印加される。入力電圧ＶINを徐々に上昇させ、コンパレ
ータＣＭＰ１の出力電圧ＶOUT が反転したときの入力電
圧ＶINがコンパレータＣＭＰ１のしきい値電圧ＶTHにな
る。
【００４８】ここで、可変抵抗素子Ｒ１の抵抗値を調整
して次式の条件を満たすような抵抗値が設定される。
して次式の条件を満たすような抵抗値が設定される。
【数４】 ＶP ＝ＶTH−ΔＶ …（４）
【００４９】ここで、ΔＶは検出すべき圧力Ｐ1 に相当
するオフセット電圧ＶOSの変動量である。本実施形態の
圧力検出方法では、図７に示すように、オフセット電圧
対圧力の特性を正規化した場合に常に一定の傾きを持
つ。従って、検出すべき圧力Ｐ 1 の値が定まれば、それ
に応じてオフセット電圧の変動値ΔＶが予め分かる。
するオフセット電圧ＶOSの変動量である。本実施形態の
圧力検出方法では、図７に示すように、オフセット電圧
対圧力の特性を正規化した場合に常に一定の傾きを持
つ。従って、検出すべき圧力Ｐ 1 の値が定まれば、それ
に応じてオフセット電圧の変動値ΔＶが予め分かる。
【００５０】ここで、圧力Ｐ1 が圧力センサーに印加さ
れると、それに応じて、回路のオフセット電圧ＶOSに変
動分ΔＶが生じる。即ち、ノードＮＤ２の電圧ＶP が次
式に示すようになる。
れると、それに応じて、回路のオフセット電圧ＶOSに変
動分ΔＶが生じる。即ち、ノードＮＤ２の電圧ＶP が次
式に示すようになる。
【００５１】
【数５】 ＶP ＝ＶTH−ΔＶ＋ΔＶ …（５）
【００５２】このため、コンパレータＣＭＰ１の非反転
入力端子（＋）に入力される電圧Ｖ P がコンパレータＣ
ＭＰ１のしきい値電圧ＶTHに達して、コンパレータＣＭ
Ｐ１の出力電圧ＶOUT が反転する。このため、圧力セン
サー２００の出力電圧ＶOUTを検出することにより、外
部から半導体装置に印加された圧力が所定の値Ｐ1 に達
したか否かを知ることができる。
入力端子（＋）に入力される電圧Ｖ P がコンパレータＣ
ＭＰ１のしきい値電圧ＶTHに達して、コンパレータＣＭ
Ｐ１の出力電圧ＶOUT が反転する。このため、圧力セン
サー２００の出力電圧ＶOUTを検出することにより、外
部から半導体装置に印加された圧力が所定の値Ｐ1 に達
したか否かを知ることができる。
【００５３】温度変化に応じて、圧力センサー２００の
オフセット電圧ＶOSが遷移するので、圧力の検出結果に
は、温度変化による雑音が混入される。このため、図６
に示すように、温度補償回路１０を設けて、これにより
オフセット電圧ＶOSの温度特性と逆の温度特性を持つ出
力電圧Ｖ10をノードＮＤ２に入力させる。なお、温度補
償回路１０は、例えば、図１に示す温度補償回路１００
と同じ原理で構成することができる。即ち、温度依存型
回路素子、例えば、ダイオードなどの順方向電圧降下を
抵抗素子により分圧して、得られた分圧電圧を温度補償
回路１０の出力電圧Ｖ10として図６のノードＮＤ２に入
力する。
オフセット電圧ＶOSが遷移するので、圧力の検出結果に
は、温度変化による雑音が混入される。このため、図６
に示すように、温度補償回路１０を設けて、これにより
オフセット電圧ＶOSの温度特性と逆の温度特性を持つ出
力電圧Ｖ10をノードＮＤ２に入力させる。なお、温度補
償回路１０は、例えば、図１に示す温度補償回路１００
と同じ原理で構成することができる。即ち、温度依存型
回路素子、例えば、ダイオードなどの順方向電圧降下を
抵抗素子により分圧して、得られた分圧電圧を温度補償
回路１０の出力電圧Ｖ10として図６のノードＮＤ２に入
力する。
【００５４】図８は、温度補償回路１０の内部構成を含
む圧力センサー２０５の一構成例を示す回路図である。
図示のように、電流源ＩＳ１、ダイオードＤ１および抵
抗素子Ｒ１０により構成された温度補償回路１０におい
て、ダイオードＤ１の順方向電圧降下が抵抗素子Ｒ１０
と圧力センサー２０５を構成する可変抵抗素子Ｒ１によ
り分圧され、分圧電圧Ｖ10がノードＮＤ２に入力され
る。
む圧力センサー２０５の一構成例を示す回路図である。
図示のように、電流源ＩＳ１、ダイオードＤ１および抵
抗素子Ｒ１０により構成された温度補償回路１０におい
て、ダイオードＤ１の順方向電圧降下が抵抗素子Ｒ１０
と圧力センサー２０５を構成する可変抵抗素子Ｒ１によ
り分圧され、分圧電圧Ｖ10がノードＮＤ２に入力され
る。
【００５５】このため、順方向電圧降下を分圧する抵抗
素子の抵抗値を調節することにより、圧力センサーのオ
フセット電圧ＶOSの温度特性と同じ特性を持つ分圧電圧
Ｖ10を得ることが可能である。さらに、分圧電圧Ｖ10の
温度特性の方向性と圧力センサーのオフセット電圧ＶOS
の温度特性の方向性に応じて、この分圧電圧Ｖ10をノー
ドＮＤ２またはノードＮＤ３に入力し、これらの温度特
性を互いに相殺させることで、コンパレータＣＭＰ１の
出力電圧ＶOUT における温度依存性が抑制される。この
ように、圧力センサーに温度補償回路を設けることによ
り、温度変化により生じたオフセット電圧ＶOSの遷移に
よる影響を防止できる。
素子の抵抗値を調節することにより、圧力センサーのオ
フセット電圧ＶOSの温度特性と同じ特性を持つ分圧電圧
Ｖ10を得ることが可能である。さらに、分圧電圧Ｖ10の
温度特性の方向性と圧力センサーのオフセット電圧ＶOS
の温度特性の方向性に応じて、この分圧電圧Ｖ10をノー
ドＮＤ２またはノードＮＤ３に入力し、これらの温度特
性を互いに相殺させることで、コンパレータＣＭＰ１の
出力電圧ＶOUT における温度依存性が抑制される。この
ように、圧力センサーに温度補償回路を設けることによ
り、温度変化により生じたオフセット電圧ＶOSの遷移に
よる影響を防止できる。
【００５６】図９および図１０は、本発明の圧力センサ
ーの他の構成例を示している。図９に示す圧力センサー
２１０は、電圧源ＶＳ２１、抵抗素子Ｒ２１，Ｒ２２，
Ｒ２３，Ｒ２４，Ｒ２６、可変抵抗素子Ｒ２５、ｐｎｐ
トランジスタＱ２１，Ｑ２２およびコンパレータＣＭＰ
２１により構成されている。
ーの他の構成例を示している。図９に示す圧力センサー
２１０は、電圧源ＶＳ２１、抵抗素子Ｒ２１，Ｒ２２，
Ｒ２３，Ｒ２４，Ｒ２６、可変抵抗素子Ｒ２５、ｐｎｐ
トランジスタＱ２１，Ｑ２２およびコンパレータＣＭＰ
２１により構成されている。
【００５７】トランジスタＱ２１とＱ２２のゲート同士
が接続され、その接続点がトランジスタＱ２１のコレク
タに接続されている。トランジスタＱ２１のエミッタが
抵抗素子Ｒ２１を介してノードＮＤ１に接続され、トラ
ンジスタＱ２２のエミッタが抵抗素子Ｒ２２を介してノ
ードＮＤ１に接続されている。抵抗素子Ｒ２３は、トラ
ンジスタＱ２１のコレクタとノードＮＤ２との間に接続
され、抵抗素子Ｒ２４はトランジスタＱ２２のコレクタ
とノードＮＤ３との間に接続されている。
が接続され、その接続点がトランジスタＱ２１のコレク
タに接続されている。トランジスタＱ２１のエミッタが
抵抗素子Ｒ２１を介してノードＮＤ１に接続され、トラ
ンジスタＱ２２のエミッタが抵抗素子Ｒ２２を介してノ
ードＮＤ１に接続されている。抵抗素子Ｒ２３は、トラ
ンジスタＱ２１のコレクタとノードＮＤ２との間に接続
され、抵抗素子Ｒ２４はトランジスタＱ２２のコレクタ
とノードＮＤ３との間に接続されている。
【００５８】可変抵抗素子Ｒ２５は、ノードＮＤ２とノ
ードＮＤ４との間に接続され、抵抗素子Ｒ２６は、ノー
ドＮＤ３とノードＮＤ４との間に接続されている。ノー
ドＮＤ２はコンパレータＣＭＰ２１の非反転入力端子
（＋）に接続され、ノードＮＤ３はコンパレータＣＭＰ
２１の反転入力端子（−）に接続されている。さらに、
ノードＮＤ１およびノードＮＤ４はそれぞれ電圧源ＶＳ
２１の正および負の端子に接続されている。
ードＮＤ４との間に接続され、抵抗素子Ｒ２６は、ノー
ドＮＤ３とノードＮＤ４との間に接続されている。ノー
ドＮＤ２はコンパレータＣＭＰ２１の非反転入力端子
（＋）に接続され、ノードＮＤ３はコンパレータＣＭＰ
２１の反転入力端子（−）に接続されている。さらに、
ノードＮＤ１およびノードＮＤ４はそれぞれ電圧源ＶＳ
２１の正および負の端子に接続されている。
【００５９】なお、抵抗素子Ｒ２１，Ｒ２２およびトラ
ンジスタＱ２１，Ｑ２２、さらにコンパレータＣＭＰ２
１の各部分に、プロセス上ではストレス対策が講じられ
ている。例えば、これらの回路を構成する各素子の表面
に圧力により生じた応力を低減できるメタル層が成層さ
れる。これに対して、抵抗素子Ｒ２３，Ｒ２４，Ｒ２６
および可変抵抗素子Ｒ２５の形成領域にはストレス対策
が講じられずに、これらの抵抗素子において、圧力に応
じて生じた応力により抵抗値が変化するので、コンパレ
ータＣＭＰ２１により、これらの抵抗素子の抵抗値の変
化が検出され、圧力の変化が測定可能である。
ンジスタＱ２１，Ｑ２２、さらにコンパレータＣＭＰ２
１の各部分に、プロセス上ではストレス対策が講じられ
ている。例えば、これらの回路を構成する各素子の表面
に圧力により生じた応力を低減できるメタル層が成層さ
れる。これに対して、抵抗素子Ｒ２３，Ｒ２４，Ｒ２６
および可変抵抗素子Ｒ２５の形成領域にはストレス対策
が講じられずに、これらの抵抗素子において、圧力に応
じて生じた応力により抵抗値が変化するので、コンパレ
ータＣＭＰ２１により、これらの抵抗素子の抵抗値の変
化が検出され、圧力の変化が測定可能である。
【００６０】図１０に示す圧力センサー２２０は、電圧
源ＶＳ３１、抵抗素子Ｒ３１，Ｒ３２，Ｒ３４、可変抵
抗素子Ｒ３３およびコンパレータＣＭＰ３１により構成
されている。抵抗素子Ｒ３１と可変抵抗素子Ｒ３３は、
ノードＮＤ１とノードＮＤ４との間に直列接続され、こ
れらの抵抗素子の接続点がノードＮＤ２を形成してい
る。抵抗素子Ｒ３２と抵抗素子Ｒ３４は、ノードＮＤ１
とノードＮＤ４との間に直列接続され、これらの抵抗素
子の接続点がノードＮＤ３を形成している。
源ＶＳ３１、抵抗素子Ｒ３１，Ｒ３２，Ｒ３４、可変抵
抗素子Ｒ３３およびコンパレータＣＭＰ３１により構成
されている。抵抗素子Ｒ３１と可変抵抗素子Ｒ３３は、
ノードＮＤ１とノードＮＤ４との間に直列接続され、こ
れらの抵抗素子の接続点がノードＮＤ２を形成してい
る。抵抗素子Ｒ３２と抵抗素子Ｒ３４は、ノードＮＤ１
とノードＮＤ４との間に直列接続され、これらの抵抗素
子の接続点がノードＮＤ３を形成している。
【００６１】ノードＮＤ２はコンパレータＣＭＰ３１の
非反転入力端子（＋）に接続され、ノードＮＤ３はコン
パレータＣＭＰ３１の反転入力端子（−）に接続されて
いる。さらに、ノードＮＤ１およびノードＮＤ４はそれ
ぞれ電圧源ＶＳ３１の正および負の端子に接続されてい
る。
非反転入力端子（＋）に接続され、ノードＮＤ３はコン
パレータＣＭＰ３１の反転入力端子（−）に接続されて
いる。さらに、ノードＮＤ１およびノードＮＤ４はそれ
ぞれ電圧源ＶＳ３１の正および負の端子に接続されてい
る。
【００６２】本例の圧力センサー２２０において、コン
パレータＣＭＰ３１の部分は、ストレス対策が講じられ
ており、抵抗素子Ｒ３１，Ｒ３２，Ｒ３４および可変抵
抗素子Ｒ３３の部分は、ストレス対策が講じられていな
い。例えば、コンパレータＣＭＰ３１を構成する各素子
の表面に圧力により生じた応力を低減できるメタル層が
形成される。これに対して、抵抗素子Ｒ３１，Ｒ３２，
Ｒ３４および可変抵抗素子Ｒ３３の形成領域の表面に
は、メタル層が形成されない。このため、これらの抵抗
素子において、圧力に応じて生じた応力により抵抗値が
変化するので、コンパレータＣＭＰ３１により、これら
の抵抗素子の抵抗値の変化が検出され、圧力が変化が測
定可能である。
パレータＣＭＰ３１の部分は、ストレス対策が講じられ
ており、抵抗素子Ｒ３１，Ｒ３２，Ｒ３４および可変抵
抗素子Ｒ３３の部分は、ストレス対策が講じられていな
い。例えば、コンパレータＣＭＰ３１を構成する各素子
の表面に圧力により生じた応力を低減できるメタル層が
形成される。これに対して、抵抗素子Ｒ３１，Ｒ３２，
Ｒ３４および可変抵抗素子Ｒ３３の形成領域の表面に
は、メタル層が形成されない。このため、これらの抵抗
素子において、圧力に応じて生じた応力により抵抗値が
変化するので、コンパレータＣＭＰ３１により、これら
の抵抗素子の抵抗値の変化が検出され、圧力が変化が測
定可能である。
【００６３】なお、図９および図１０においては、温度
補償回路が省略されているが、図６または図８に示すよ
うに、電流源、ダイオードおよび当該ダイオードの順方
向電圧降下を分圧する分圧抵抗素子により構成された温
度補償回路の出力信号を、ノードＮＤ２またはノードＮ
Ｄ３の何れかに入力し、ダイオード順方向電圧降下の分
圧電圧と圧力センサーのオフセット電圧の温度特性とを
相殺させることにより、温度変化により生じた雑音を抑
制することができ、圧力検出精度の向上が図れる。
補償回路が省略されているが、図６または図８に示すよ
うに、電流源、ダイオードおよび当該ダイオードの順方
向電圧降下を分圧する分圧抵抗素子により構成された温
度補償回路の出力信号を、ノードＮＤ２またはノードＮ
Ｄ３の何れかに入力し、ダイオード順方向電圧降下の分
圧電圧と圧力センサーのオフセット電圧の温度特性とを
相殺させることにより、温度変化により生じた雑音を抑
制することができ、圧力検出精度の向上が図れる。
【００６４】以上説明したように、本実施形態によれ
ば、圧力に応じて半導体基板上に形成された抵抗素子の
抵抗値が変化する特性を利用して、当該抵抗素子の抵抗
値に応じて生じた電圧と所定の基準電圧とを比較する比
較回路が設けられ、当該比較回路の出力信号に応じて圧
力が所定の値に達したか否かを検出することができる。
また、圧力センサーの温度特性を除去するために、所定
の温度特性を持つ温度依存型回路素子、例えば、ダイオ
ードの順方向電圧降下を所定の分圧抵抗素子により分圧
して上記基準電圧を生成することにより、基準電圧の温
度特性と圧力センサーの温度特性とを互いに相殺し、圧
力センサーの温度特性による影響を抑制でき、温度変化
により生じた雑音を除去できる。
ば、圧力に応じて半導体基板上に形成された抵抗素子の
抵抗値が変化する特性を利用して、当該抵抗素子の抵抗
値に応じて生じた電圧と所定の基準電圧とを比較する比
較回路が設けられ、当該比較回路の出力信号に応じて圧
力が所定の値に達したか否かを検出することができる。
また、圧力センサーの温度特性を除去するために、所定
の温度特性を持つ温度依存型回路素子、例えば、ダイオ
ードの順方向電圧降下を所定の分圧抵抗素子により分圧
して上記基準電圧を生成することにより、基準電圧の温
度特性と圧力センサーの温度特性とを互いに相殺し、圧
力センサーの温度特性による影響を抑制でき、温度変化
により生じた雑音を除去できる。
【００６５】以上の説明において、温度検出用抵抗素子
と所定の分圧用抵抗素子の分圧電圧を所定の基準電圧と
比較するコンパレータを設けて、コンパレータの出力信
号の変化によって、圧力の変化を検出するが、本発明は
これに限定されることなく、例えば、アナログ信号であ
る上記分圧電圧を用いて、圧力を連続的に測定すること
も可能である。
と所定の分圧用抵抗素子の分圧電圧を所定の基準電圧と
比較するコンパレータを設けて、コンパレータの出力信
号の変化によって、圧力の変化を検出するが、本発明は
これに限定されることなく、例えば、アナログ信号であ
る上記分圧電圧を用いて、圧力を連続的に測定すること
も可能である。
【００６６】
【発明の効果】以上説明したように、本発明の温度補償
回路によれば、回路の温度特性により生じた出力信号の
遷移を抑制でき、温度変化により生じた雑音を低減また
は除去できる。また、本発明の圧力センサーではダイヤ
フラム構造が不要なため、製造コストの低減を実現でき
る。さらに、実際に圧力を検出するために設けられた抵
抗素子の抵抗値が大きいため、出力インピーダンスが高
く、高利得が得られるのみではなく、低消費電力を実現
できる。さらに、本発明の温度補償回路を用いた圧力セ
ンサーによれば、温度変化による影響を低減でき、半導
体装置に加わった圧力を高精度で検出できる利点があ
る。
回路によれば、回路の温度特性により生じた出力信号の
遷移を抑制でき、温度変化により生じた雑音を低減また
は除去できる。また、本発明の圧力センサーではダイヤ
フラム構造が不要なため、製造コストの低減を実現でき
る。さらに、実際に圧力を検出するために設けられた抵
抗素子の抵抗値が大きいため、出力インピーダンスが高
く、高利得が得られるのみではなく、低消費電力を実現
できる。さらに、本発明の温度補償回路を用いた圧力セ
ンサーによれば、温度変化による影響を低減でき、半導
体装置に加わった圧力を高精度で検出できる利点があ
る。
【図１】本発明に係る温度補償回路の一実施形態を示す
回路図である。
回路図である。
【図２】オフセット電圧対温度の特性を示すグラフであ
る。
る。
【図３】温度補償回路の動作原理を示すグラフである。
【図４】温度補償回路を用いた圧力センサーの一実施形
態を示す回路図である。
態を示す回路図である。
【図５】圧力センサーのオフセット電圧対圧力の特性を
示すグラフである。
示すグラフである。
【図６】圧力センサーの動作原理を示す回路図である。
【図７】圧力センサーのオフセット電圧対圧力の特性を
示す実測例および正規化特性を示すグラフである。
示す実測例および正規化特性を示すグラフである。
【図８】温度補償回路の構成を含む圧力センサーの構成
を示す回路図である。
を示す回路図である。
【図９】圧力センサーの一構成例を示す回路図である。
【図１０】圧力センサーの他の構成例を示す回路図であ
る。
る。
１０，１００…温度補償回路、２００，２０５，２１
０，２２０…圧力センサー、ＶＳ１，ＶＳ２１，ＶＳ３
１…電圧源、ＩＳ１，ＩＳ２，ＩＳ３…電流源、Ｄ１…
ダイオード、ＣＭＰ１…コンパレータ、ＢＵＦ１，ＢＵ
Ｆ２…バッファ、Ｑ１，Ｑ２，Ｑ３，Ｑ４…トランジス
タ、Ｒ１，Ｒ２，Ｒ３，Ｒ４…抵抗素子、ＲT ，Ｒ１１
…可変抵抗素子、ＶCC…電源電圧、ＧＮＤ…接地電位。
０，２２０…圧力センサー、ＶＳ１，ＶＳ２１，ＶＳ３
１…電圧源、ＩＳ１，ＩＳ２，ＩＳ３…電流源、Ｄ１…
ダイオード、ＣＭＰ１…コンパレータ、ＢＵＦ１，ＢＵ
Ｆ２…バッファ、Ｑ１，Ｑ２，Ｑ３，Ｑ４…トランジス
タ、Ｒ１，Ｒ２，Ｒ３，Ｒ４…抵抗素子、ＲT ，Ｒ１１
…可変抵抗素子、ＶCC…電源電圧、ＧＮＤ…接地電位。
Claims (13)
- 【請求項１】 所定の温度特性を有し、温度変化に応じ
て出力電圧が変化する温度依存型回路素子と、 上記温度依存型回路素子の出力電圧を抵抗素子で分圧し
て基準電圧を発生する基準電圧発生回路と、 上記基準電圧発生回路から得た上記基準電圧を入力電圧
と比較して当該比較結果に応じた上記出力信号を得る比
較回路とを有する温度補償回路。 - 【請求項２】 上記温度依存型回路素子はＰＮ接合ダイ
オードにより構成されている請求項１記載の温度補償回
路。 - 【請求項３】 上記温度依存型回路素子はショットキー
バリアダイオードにより構成されている請求項１記載の
温度補償回路。 - 【請求項４】 上記比較回路のオフセット電圧が温度変
化に応じて遷移する請求項１記載の温度補償回路。 - 【請求項５】 上記基準電圧を発生する複数の抵抗素子
の抵抗値は上記比較回路のオフセット電圧および上記温
度依存型回路素子の出力電圧の温度特性に応じて設定さ
れる請求項４記載の温度補償回路。 - 【請求項６】 外部から加えられた応力に応じて抵抗値
が変化する圧力検出用抵抗素子と、 所定の電源電圧と共通電位間に上記圧力検出用抵抗素子
と直列接続されている分圧用抵抗素子と、 上記圧力検出用抵抗素子と上記分圧用抵抗素子により生
じた分圧電圧と所定の基準電圧とを比較して当該比較結
果に応じた信号を出力する比較回路とを有する圧力セン
サー。 - 【請求項７】 上記圧力検出用抵抗素子は半導体基板上
の所定の領域に所定の濃度を持つ不純物拡散層により形
成されている請求項６記載の圧力センサー。 - 【請求項８】上記圧力検出用抵抗素子を除く他の回路素
子の表面には上記応力による影響を低減可能な保護膜が
形成されている請求項６記載の圧力センサー。 - 【請求項９】 上記保護膜は金属膜である請求項８記載
の圧力センサー。 - 【請求項１０】 上記基準電圧は上記所定の電源電圧と
上記共通電位間に接続されている抵抗素子で構成される
分圧回路により生成される分圧電圧である請求項６記載
の圧力センサー。 - 【請求項１１】 外部から加えられた応力に応じて抵抗
値が変化する圧力検出用抵抗素子と、 所定の電源電圧と共通電位間に上記圧力検出用抵抗素子
と直列接続されている第１の分圧用抵抗素子と、 所定の温度特性を有し、温度変化に応じて出力電圧が変
化する温度依存型回路素子と、 上記温度依存型回路素子の出力電圧を分圧する抵抗素子
で構成される分圧回路と、 上記分圧回路から得た分圧電圧に応じて基準電圧を発生
し、上記圧力検出用抵抗素子と上記第１の分圧用抵抗素
子により生じた分圧電圧と上記基準電圧とを比較して当
該比較結果に応じた信号を出力する比較回路とを有する
圧力センサー。 - 【請求項１２】 上記温度依存型回路素子はダイオード
により構成されている請求項１１記載の圧力センサー。 - 【請求項１３】 上記比較回路のしきい値電圧が温度に
応じて変化し、上記分圧回路を構成する上記抵抗素子の
抵抗値が上記比較回路のしきい値電圧および上記温度依
存型回路素子の出力電圧の温度特性に応じて設定される
請求項１１記載の圧力センサー。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP00302798A JP4424762B2 (ja) | 1998-01-09 | 1998-01-09 | 圧力センサー |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP00302798A JP4424762B2 (ja) | 1998-01-09 | 1998-01-09 | 圧力センサー |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007287729A Division JP2008051825A (ja) | 2007-11-05 | 2007-11-05 | 圧力センサー |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11201843A true JPH11201843A (ja) | 1999-07-30 |
| JP4424762B2 JP4424762B2 (ja) | 2010-03-03 |
Family
ID=11545846
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP00302798A Expired - Fee Related JP4424762B2 (ja) | 1998-01-09 | 1998-01-09 | 圧力センサー |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4424762B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112527043A (zh) * | 2019-09-18 | 2021-03-19 | 圣邦微电子（北京）股份有限公司 | 一种具有工艺补偿的基准电压电路 |
-
1998
- 1998-01-09 JP JP00302798A patent/JP4424762B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112527043A (zh) * | 2019-09-18 | 2021-03-19 | 圣邦微电子（北京）股份有限公司 | 一种具有工艺补偿的基准电压电路 |
| CN112527043B (zh) * | 2019-09-18 | 2022-07-12 | 圣邦微电子（北京）股份有限公司 | 一种具有工艺补偿的基准电压电路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4424762B2 (ja) | 2010-03-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8152371B2 (en) | Temperature sensor circuit with reference voltage that exhibits the same nonlinear temperature response as the temperature sensor | |
| US7400208B2 (en) | Temperature detector circuit and oscillation frequency compensation device using the same | |
| KR101829416B1 (ko) | 보상된 밴드갭 | |
| US7978000B2 (en) | Semiconductor temperature sensor using bandgap generator circuit | |
| US6433615B2 (en) | Semiconductor device having a sensor with the temperature compensation function | |
| JP7024703B2 (ja) | 電力増幅回路及び電子機器 | |
| US20100237926A1 (en) | Voltage generating circuit | |
| US6215353B1 (en) | Stable voltage reference circuit | |
| JP5031535B2 (ja) | 温度検出回路 | |
| US6825709B2 (en) | Temperature compensation circuit for a hall element | |
| JP3408161B2 (ja) | 温度検出回路及び光電変換回路 | |
| JP6270002B2 (ja) | 擬似抵抗回路及び電荷検出回路 | |
| US20070030036A1 (en) | Voltage comparator having hysteresis characteristics | |
| JP3195770B2 (ja) | 基準電圧発生回路 | |
| JP4424762B2 (ja) | 圧力センサー | |
| JPS62191907A (ja) | 半導体回路 | |
| US20040217783A1 (en) | Temperature sensor apparatus | |
| JP2008051825A (ja) | 圧力センサー | |
| KR100569555B1 (ko) | 온도 감지 회로 | |
| US5488296A (en) | Temperature compensated magnetically sensitive circuit | |
| JP2005337861A (ja) | 磁気検出装置 | |
| US20230408604A1 (en) | Sensor output compensation circuit | |
| Groiss et al. | A high accurate logarithmic amplifier system with wide input range and extreme low temperature coefficient | |
| US20240061053A1 (en) | Sensor device | |
| JP3105716B2 (ja) | カレントミラー回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041209 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041209 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061222 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070109 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070309 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070904 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071105 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20071109 |
|
| A912 | Removal of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20080201 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091015 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091208 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121218 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131218 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |