JP2023041510A - 電流電圧変換回路および電圧調整回路 - Google Patents

Abstract

【課題】変換特性の線形性が良好で、小面積化及び低消費電力化が可能な電流電圧変換回路を提供する。【解決手段】電流電圧変換回路１は、第１カレントミラー回路２１および負荷抵抗３１、ならびに第２カレントミラー回路２２およびプルアップ抵抗３２で構成されるプルアップ回路を備え、第１カレントミラー回路２１の出力が、負荷抵抗３１を経由して基準電位に接続していると共に、プルアップ抵抗３２を経由して第２カレントミラー回路２２の出力に接続している。電流電圧変換回路１は、第１カレントミラー回路２１に可変電流Ｉvが入力されて、プルアップ抵抗３２を経由して電圧Ｖoutを、電流Ｉvに対応して大きさを変化させて出力する。さらに、第２カレントミラー回路２２に参照電流ＩRefが入力されることにより、出力電圧Ｖoutが電源電圧ＶDD寄りにシフトする。【選択図】図１

Description

本発明は、電流電圧変換回路、およびこれを備えた電圧調整回路に関する。

テラヘルツ帯無線通信技術は、広帯域で高速通信が可能であることから、電波資源の有効利用のために実用化が期待されている。通信システムは、複数のアンテナと各アンテナに接続されるＲＦフロントエンドを備え、ＲＦフロントエンドとして、低コストなＣＭＯＳ集積回路の適用が有望視されている。テラヘルツ帯無線通信を低電力で行うために電波の高い指向性制御が要求され、そのために、アンテナに接続される多数のＣＭＯＳ集積回路内の要素回路の各種電圧を高精度に調整する必要がある。しかしながら、ＣＭＯＳ集積回路は、ＭＯＳＦＥＴ（金属酸化膜半導体電界効果トランジスタ）の特性のばらつきが大きいので、テラヘルツ帯動作を実現するための高精度な出力電圧調整の実現が困難である。また、電圧調整回路は、電圧の調整対象が多数に及ぶことから、小面積かつ低消費電力であることが要求され、微細化するために電源電圧を低く抑制する必要がある。

一例として図１１に示すように、電圧調整回路１１０は、アナログ電流Ｉ_vを出力する可変電流源１０４を内蔵するＤ／Ａ変換器、および電流Ｉ_vをその大きさに対応した電圧Ｖ_outに変換する電流電圧変換回路１０１で構成される。Ｄ／Ａ変換器は、サーモメータコード方式によるものが、アナログ電流Ｉ_vの増減が安定しているので好適である（例えば、非特許文献１，２）。サーモメータコード方式のＤ／Ａ変換器は、可変電流源１０４が（２ⁿ－１）個の単位電流源１４１を並列に接続して構成され、単位電流源１４１毎に設けられたスイッチング素子１４２のＯＮ／ＯＦＦを切り替える信号を出力するＢＴ（Binary to Thermometer）デコーダ１４３をさらに備える。ＢＴデコーダ１４３は、バイナリコードのデジタル信号Ｂ１，Ｂ２，…，Ｂｎを、サーモメータコードのデジタル信号Ｔ１，Ｔ２，…，Ｔ(２ⁿ－１)に変換する。電流電圧変換回路１０１は、２個のトランジスタを備える一組のカレントミラー回路１２１およびその出力に接続された負荷抵抗１３１を備え（例えば、特許文献１）、カレントミラー回路１２１に電流Ｉ_vを入力して電圧Ｖ_outを出力する。

このような電流電圧変換回路１０１は、図３に示すように、電圧Ｖ_outが大きくなって電源電圧Ｖ_DDに近付くにしたがい変換特性の線形性が低下して、最大出力電圧Ｖ_{out_MAX}（＜Ｖ_DD）で頭打ちになる。そのため、電流電圧変換回路は、電源電圧Ｖ_DDを大きくして、動作範囲を、電源電圧Ｖ_DDに対して低電圧域の線形性の良好な範囲とするか、階調数２ⁿを増やして線形性の低下を補う必要がある。しかし、電源電圧Ｖ_DDを大きくすると、高耐圧のトランジスタを使用するために、回路の小面積化や高速動作が困難になる。一方、サーモメータコード方式のＤ／Ａ変換器の可変電流源１０４は、階調数２ⁿに比例して面積が増大する。そこで、電流電圧変換回路は、変換特性の線形性を向上するために、トランジスタを２段備えるカスコードカレントミラーを適用した回路やＯＰ－ＡＭＰを備える回路が提案されている（例えば、非特許文献３、特許文献２）。また、ＯＰ－ＡＭＰを用いて電圧のレベルを変換する回路が提案されている（例えば、特許文献３）。

特開２００８－５２７２号公報 特開２０００－１１４８９１号公報 特許第５９９７６２０号公報

Tyler Moody, Saiyu Ren, Robert Ewing, "10 bit current steering DAC in 90 nm technology", NAECON 2014 - IEEE National Aerospace and Electronics Conference, 2014, pp. 337-341 Kyaw Kyaw, Randall L. Geiger, "Multi-dimensional Approach to High Resolution and High Speed Binary-to-Thermometer Decoding", The 16th International Conference on Microelectronics, 2004, pp. 509-512 B. Razavi, "Design of Analog CMOS Integrated Circuit", McGraw-Hill, pp. 135-143, 2001

カスコードカレントミラーやＯＰ－ＡＭＰを用いた電流電圧変換回路は、変換特性の線形性は改善されるが、電源電圧Ｖ_DDに対する有効な動作範囲がいっそう狭くなる。さらにＯＰ－ＡＭＰを備えた回路は、消費電力が増大し、また、発振防止用キャパシタのための大きな面積が必要となる。

本発明は、前記問題点に鑑みてなされたものであり、変換特性の線形性が良好で、小面積化及び低消費電力化が可能な電流電圧変換回路、およびこのような回路を備えた高精度の電圧調整回路を提供することを課題とする。

本願発明者らは、カレントミラーと負荷抵抗を備える電流電圧変換回路に、プルアップ回路として、抵抗とカレントミラーをさらに追加することに想到した。本発明に係る電流電圧変換回路は、第１のカレントミラー回路と、第１の抵抗器と、第２のカレントミラー回路と、第２の抵抗器と、を備え、前記第１のカレントミラー回路の出力が、前記第１の抵抗器を経由して基準電位に接続していると共に、前記第２の抵抗器を経由して前記第２のカレントミラー回路の出力に接続している構成であり、前記第１のカレントミラー回路に電流が入力されて、前記第２の抵抗器を経由して電圧を出力する。

本発明に係る電圧調整回路は、前記電流電圧変換回路と、前記電流電圧変換回路の前記第１のカレントミラー回路に電流を入力する可変電流源と、前記第２のカレントミラー回路に電流を入力する定電流源または可変電流源と、を備える構成である。

本発明によれば、小面積化及び低消費電力化が可能であり、線形性の良好な電流電圧変換回路、および高精度な電圧調整回路が得られる。

本発明の第１実施形態に係る電流電圧変換回路を備える電圧調整回路の構造を説明する回路図である。 本発明の実施形態に係る電圧調整回路のＤ／Ａ変換器の構造を説明する回路図である。 従来の電流電圧変換回路の変換特性を説明する図である。 本発明の第１実施形態に係る電流電圧変換回路の変換特性を説明する図である。 本発明の第１実施形態の第１の変形例に係る電圧調整回路の構造を説明する回路図である。 本発明の第１実施形態の第２の変形例に係る電圧調整回路の構造を説明する回路図である。 本発明の第２実施形態に係る電圧調整回路の構造を説明する回路図である。 本発明の第２実施形態の変形例に係る電圧調整回路の構造を説明する回路図である。 本発明の第１実施形態に係る電圧調整回路のシミュレーションによる電流電圧変換特性を示すグラフである。 本発明の第２実施形態に係る電圧調整回路のシミュレーションによる電流電圧変換特性を示すグラフである。 従来の電圧調整回路の構造を説明する回路図である。

本発明に係る電圧調整回路および電流電圧変換回路を実施するための形態について、図を参照して説明する。同一、同質の構造の要素については、同じ符号を付し、説明を適宜省略する。

〔電圧調整回路〕
図１に示すように、本発明の実施形態に係る電圧調整回路１０は、電流電圧変換回路１と、可変電流源４を内蔵するＤ／Ａ変換器４０（図２参照）と、定電流源５と、を備える。そして、電流電圧変換回路１は、第１カレントミラー回路（第１のカレントミラー回路）２１と、負荷抵抗（第１の抵抗器）３１と、第２カレントミラー回路（第２のカレントミラー回路）２２と、プルアップ抵抗（第２の抵抗器）３２と、を備え、第１カレントミラー回路２１の出力が、負荷抵抗３１を経由して基準電位に接続していると共に、プルアップ抵抗３２を経由して第２カレントミラー回路２２の出力に接続している。また、可変電流源４は電流電圧変換回路１の第１カレントミラー回路２１に電流Ｉ_vを入力し、定電流源５は第２カレントミラー回路２２に電流Ｉ_Refを入力する。電圧調整回路１０は、ｎビットのデジタル信号Ｂ１，Ｂ２，…，Ｂｎに基づき、Ｖ₀（＝０Ｖ），Ｖ₁，Ｖ₂，…，Ｖ_N-1の２ⁿ階調の電圧Ｖ_outを出力する（Ｎ＝２ⁿ）。電圧調整回路１０は、例えばテラヘルツ帯無線通信用アンテナに接続されるＲＦフロントエンドに適用されるために、その仕様にもよるが、例えば最大出力電圧Ｖ_N-1＝０．９～３．３Ｖ、階調数６４～１０２４（６～１０ビット）程度に設計される。以下、各要素について詳細に説明する。

〔第１実施形態〕
（電流電圧変換回路）
本発明の第１実施形態に係る電流電圧変換回路１は、従来の電流電圧変換回路１０１（図１１参照）と同様に、電流Ｉ_vを入力される第１カレントミラー回路２１が、その出力を、負荷抵抗３１を経由して基準電位に接続されている。電流電圧変換回路１はさらに、第２カレントミラー回路２２およびその出力に接続されたプルアップ抵抗３２をプルアップ回路として備える構造であり、プルアップ抵抗３２を経由して電圧Ｖ_outを出力する。言い換えると、電流電圧変換回路１は、第１カレントミラー回路２１の出力が２つに分岐して、その一方と基準電位の間に負荷抵抗３１が接続していて、他方と第２カレントミラー回路２２の出力の間にプルアップ抵抗３２が接続している。電流電圧変換回路１は、第１カレントミラー回路２１に電流Ｉ_vが入力され、第２カレントミラー回路２２に電流Ｉ_Refが選択的に入力されると、電流Ｉ_vの大きさと電流Ｉ_Refの入力の有無とに基づいた大きさの電圧Ｖ_outを出力する。

第１カレントミラー回路２１は、ゲートを共通接続した２個のトランジスタＭ１，Ｍ２からなるトランジスタ対で構成され、入力側（ミラー元）のトランジスタＭ１がダイオード接続された基本的な構造である。第２カレントミラー回路２２は、第１カレントミラー回路２１と同様の構造である。トランジスタはＭＯＳＦＥＴ（金属酸化膜半導体電界効果トランジスタ）であることが好ましく、電圧Ｖ_outの最小値を０Ｖ（基準電位）とするために、ＰＭＯＳトランジスタを適用する。カレントミラー回路２１，２２の計４個のトランジスタＭ１，Ｍ２，Ｍ３，Ｍ４は、同一の電源電圧Ｖ_DDで動作し、同一基板上に製造可能であれば特に限定されず、寸法（ゲート長、ゲート幅）等は、電流電圧変換回路１について所望の特性が得られるように設計される。一般的に、カレントミラー回路は、入力と出力の電流比を正確にとるために、トランジスタ対のゲート長を同じとして、ゲート幅で調整する。電源電圧Ｖ_DDは、電流電圧変換回路１の最大出力電圧Ｖ_N-1に基づいて設計され、例えばＶ_N-1＝３．０Ｖであれば、Ｖ_DD＝３．３～３．６Ｖを適用する。同様に、負荷抵抗３１およびプルアップ抵抗３２も、カレントミラー回路２１，２２と同一基板上に製造可能な構造であることが好ましく、所望の特性が得られるように各抵抗値が設計される。

（Ｄ／Ａ変換器）
Ｄ／Ａ変換器４０は、電流電圧変換回路１の第１カレントミラー回路２１に入力する電流Ｉ_vを、大きさを切り換えて出力する。Ｄ／Ａ変換器４０は、サーモメータコード方式（非特許文献１，２参照）が好ましく、一例として図２に示すように、スイッチング素子４２付きの単位電流源４１をｍ組（２^n-1－１≦ｍ＜２ⁿ－１）並列接続して構成される可変電流源４を備える。スイッチング素子４２は、ここでは、信号‘０’を入力されるとＯＦＦ（遮断）に、信号‘１’を入力されるとＯＮ（導通）になるものとする。このような構成により、可変電流源４は、Ｉ₀（＝０Ａ），Ｉ₁，Ｉ₂，…，Ｉ_mの（ｍ＋１）階調のアナログ電流Ｉ_vを出力することができる。また、１つの単位電流源４１が出力する電流は（Ｉ_m／ｍ）である。Ｄ／Ａ変換器４０はさらに、ＢＴ（Binary to Thermometer）デコーダ４３を備え、バイナリコードのデジタル信号Ｂ１，Ｂ２，…，Ｂｎを、サーモメータコードのデジタル信号Ｔ１，Ｔ２，…，Ｔｍ、およびデジタル信号Ｔｋ´に変換する。信号Ｔ１，Ｔ２，…，Ｔｍによって、可変電流源４の各スイッチング素子４２のＯＮ／ＯＦＦが切り替えられる。また、信号Ｔｋ´によって、後記の定電流源５のＯＮ／ＯＦＦが切り替えられる。このように、Ｄ／Ａ変換器４０は、サーモメータコード方式とすることにより、素子数が比較的多いが、微分非直線性（Differential nonlinearity：ＤＮＬ）が良好で、単位電流源４１の特性ばらつきがあっても、デジタル信号Ｂ１，Ｂ２，…，Ｂｎの切替えに対して単調変化な出力が得られ、ＣＭＯＳに好適である。単位電流源４１の数ｍについては、後記の電圧調整回路の駆動方法で説明する。

（定電流源）
定電流源５は、電流電圧変換回路１の第２カレントミラー回路２２に選択的に入力する定電流（参照電流）Ｉ_Refを出力する。そのために、定電流源５は、電流源５１と、ＢＴデコーダ４３が出力した信号Ｔｋ´によってＯＮ／ＯＦＦを切り替えられるスイッチング素子５２を備える。スイッチング素子５２は、可変電流源４のスイッチング素子４２と同様に、信号‘０’を入力されるとＯＦＦ（遮断）に、信号‘１’を入力されるとＯＮ（導通）になるものとする。参照電流Ｉ_Refは、第２カレントミラー回路２２のトランジスタのオフリーク電流、ノイズ、特性ばらつき等に影響されないようにある程度以上の大きさに設定される。参照電流Ｉ_Refは一方で、後記するように、第２カレントミラー回路２２の２個のトランジスタを飽和領域で動作させる大きさとすることが好ましい。

（電流電圧変換回路の変換特性）
本実施形態に係る電流電圧変換回路の変換特性について説明する。まず、図１１に示す簡易な構成の従来の電流電圧変換回路１０１を例として説明する。カレントミラー回路１２１の出力側（ミラー先、図１１における右側）のトランジスタＭ２のドレイン電流（カレントミラー回路１２１の出力電流）をＩ_Mirと表し、負荷抵抗１３１の抵抗値（負荷抵抗）をＲ_Lと表すと、電流電圧変換回路１０１の出力電圧Ｖ_outは、下式（１）で表される。カレントミラー回路１２１は、理想的には、出力側トランジスタＭ２のドレイン電流Ｉ_Mirが入力側（ミラー元、図１１における左側）のトランジスタＭ１のドレイン電流である入力電流Ｉ_vに比例するから（Ｉ_Mir＝α₁Ｉ_v、α₁：定数）、出力電圧の理想値Ｖ_{out_ideal}はＶ_{out_ideal}＝α₁Ｒ_LＩ_vであり、図３に破線で示すように、入力電流Ｉ_vに比例する。しかし実際には、実線で示すように、入力電流Ｉ_vを大きくするにしたがい、出力電圧Ｖ_outが（α₁Ｒ_LＩ_v）に対して小さくなってその差が次第に広がり、線形性が低下する。
Ｖ_out＝Ｒ_LＩ_Mir ・・・（１）

ここで、カレントミラー回路１２１の入力側のＰＭＯＳトランジスタＭ１について、Ｌ₁：ゲート長、Ｗ₁：ゲート幅、λ₁：チャネル長変調係数と表し、出力側のＰＭＯＳトランジスタＭ２について、Ｌ₂：ゲート長、Ｗ₂：ゲート幅、λ₂：チャネル長変調係数と表す。トランジスタＭ１，Ｍ２の共通のしきい値電圧をＶ_th、ゲートソース間電圧をＶ_GSと表し、出力側トランジスタＭ２のソースドレイン間電圧をＶ_DSと表す。すると、入力側トランジスタＭ１は、ダイオード接続によりソースドレイン間電圧がゲートソース間電圧Ｖ_GSと同一であるから飽和領域であり、下式（２）の関係が成立する。なお、μ：キャリアの易動度、Ｃ_OX：単位面積あたりのゲート酸化膜容量である。一方、出力側トランジスタＭ２については、ソースドレイン間電圧Ｖ_DSが入力側トランジスタと必ずしも一致しないので、ソースドレイン間電圧Ｖ_DSとピンチオフ電圧（有効ゲート電圧）（Ｖ_GS－Ｖ_th）との大小関係が変化し、下式（３）に示す飽和領域と下式（４）に示す非飽和領域（線形領域）とになる。|Ｖ_DS|＝Ｖ_DD－Ｖ_outであるから、Ｖ_out＜Ｖ_DD－(Ｖ_GS－Ｖ_th)で飽和領域、Ｖ_out＞Ｖ_DD－(Ｖ_GS－Ｖ_th)で非飽和領域となる。

出力側トランジスタＭ２が飽和領域となる、出力電圧Ｖ_outが小さくなる（Ｖ_out＜Ｖ_DD－(Ｖ_GS－Ｖ_th)）ような入力電流Ｉ_vにおいては、式（２）と式（３）より、出力電流Ｉ_Mirは下式（５）で表される。さらにここでは、理想的に、チャネル長変調効果が十分に小さい（λ₁≒０、λ₂≒０）と仮定する。すると、下式（６）で表すように、出力電流Ｉ_Mirは入力電流Ｉ_vに比例する。また、定数α₁は、下式（７）で表される。式（６）および式（７）よりＩ_Mir≒α₁Ｉ_vであるので、Ｖ_out≒Ｖ_{out_ideal}＝α₁Ｒ_LＩ_vとなる。ただし実際には、トランジスタＭ１，Ｍ２のチャネル長変調効果により、それぞれのソースドレイン間電圧同士（Ｖ_GS，Ｖ_DS）の間に誤差を生じ、出力電流Ｉ_Mirが入力電流Ｉ_vに比例せず（Ｉ_Mir＜α₁Ｉ_v）、電流－電圧変換特性は完全な線形にはならない。

入力電流Ｉ_vが増加して、出力側トランジスタＭ２が非飽和領域となる出力電圧Ｖ_out（Ｖ_out＞Ｖ_DD－(Ｖ_GS－Ｖ_th)）になると、式（４）より、出力電流Ｉ_Mirが、減少するソースドレイン間電圧Ｖ_DSにも依存するので、（α₁Ｉ_v）に対して小さくなる。また、入力電流Ｉ_vが増加するとピンチオフ電圧（Ｖ_GS－Ｖ_th）も増加するが、式（１）よりピンチオフ電圧（Ｖ_GS－Ｖ_th）は√Ｉ_vにほぼ比例して増加するので入力電流Ｉ_vが増加するにしたがい緩やかになる。したがって、出力電流Ｉ_Mirの増加は次第に緩やかになり、最終的に頭打ちになる。その結果、図３に実線で示すように、出力電圧Ｖ_outが理想値Ｖ_{out_ideal}（＝α₁Ｒ_LＩ_v）に対して次第に小さくなり、電圧Ｖ_{out_MAX}（＜Ｖ_DD）で頭打ちになる。この出力電圧の限界値Ｖ_{out_MAX}を限界出力電圧と称する。さらに、出力電圧Ｖ_outが限界値Ｖ_{out_MAX}近傍に到達すると、線形性が著しく低下し、入力電流Ｉ_vを増加させてもほとんど増加しなくなる。また、出力側トランジスタＭ２は、ソースドレイン間電圧Ｖ_DSがピンチオフ電圧（Ｖ_GS－Ｖ_th）に対して十分に小さいとき、ＯＮ抵抗が（１／β₂|Ｖ_GS－Ｖ_th|）であるから、下式（８）で表される。β₂は、出力側トランジスタＭ２の利得係数である（β₂＝(Ｗ₂／Ｌ₂)μＣ_OX）。下式（８）と式（２）より、電源電圧Ｖ_DDと出力電圧Ｖ_outとの差|Ｖ_DS|は、出力電圧Ｖ_outが限界値Ｖ_{out_MAX}に近付くと、下式（９）で表される。

これに対して、本実施形態に係る電流電圧変換回路１は、以下の動作を示す。なお、第１カレントミラー回路２１の出力側トランジスタＭ２のドレイン電流（第１カレントミラー回路２１の出力電流）をＩ_Mir、第２カレントミラー回路２２の出力側トランジスタＭ４のドレイン電流（第２カレントミラー回路２２の出力電流、プルアップ電流）をＩ_p、負荷抵抗３１の抵抗値（負荷抵抗）をＲ_L、プルアップ抵抗３２の抵抗値（プルアップ抵抗）をＲ_pと表す。電流電圧変換回路１の出力電圧Ｖ_outは下式（１０）で表される。このとき、第２カレントミラー回路２２の出力側トランジスタＭ４が飽和領域となるように、定電流源５による第２カレントミラー回路２２の入力電流（参照電流）Ｉ_Refを設定することが好ましい。これにより、Ｉ_p≒α₂Ｉ_Refとなるので、下式（１０）は下式（１１）に置き換えられる。定数α₂は、下式（１２）で表される。第２カレントミラー回路２２の入力側トランジスタＭ３について、Ｌ₃：ゲート長、Ｗ₃：ゲート幅、出力側トランジスタＭ４について、Ｌ₄：ゲート長、Ｗ₄：ゲート幅と表す。そして、定電流源５のスイッチング素子５２をＯＦＦ（Ｉ_Ref＝０Ａ、以下、プルアップ回路ＯＦＦと称する）からＯＮ（プルアップ回路ＯＮ）に切り替えると、出力電圧Ｖ_outが（(Ｒ_L＋Ｒ_p)Ｉ_p）増加することになり、電源電圧Ｖ_DD寄りにシフトする。図４に、プルアップ回路ＯＦＦにおける変換特性を黒い実線で、プルアップ回路ＯＮにおける変換特性をグレーの実線でそれぞれ示す。

このように、電流電圧変換回路１は、スイッチング素子５２のＯＮ／ＯＦＦ切替えにより、出力電圧Ｖ_outを、図４に白抜き矢印で示すようにシフトさせることができ、プルアップ回路ＯＦＦのときに低電圧域を出力し、ＯＮのときに高電圧域を出力する。詳しくは、プルアップ回路ＯＦＦのとき、Ｖ_out＝Ｖ₀（＝０Ｖ）～Ｖ_{out_MAX}´、プルアップ回路ＯＮのとき、Ｖ_out＝(Ｒ_L＋Ｒ_p)Ｉ_p～Ｖ_{out_MAX}の範囲で出力する。なお、プルアップ回路ＯＦＦのときには下式（１３）となるので、第１カレントミラー回路２１および負荷抵抗３１が電流電圧変換回路１０１と同じ構造であれば同じ出力電圧Ｖ_outとなる。したがって、限界出力電圧Ｖ_{out_MAX}´は式（９）で表される。
Ｖ_out＝Ｒ_LＩ_Mir （Ｉ_Ref＝０Ａ） ・・・（１３）

一方、プルアップ回路ＯＮにおいて、限界出力電圧Ｖ_{out_MAX}は以下の通りとなる。第２カレントミラー回路２２のトランジスタＭ３，Ｍ４の共通のしきい値電圧をＶ_th、ゲートソース間電圧をＶ_GS2と表し、出力側トランジスタＭ４のソースドレイン間電圧をＶ_DS2と表す。入力側トランジスタＭ３について、利得係数をβ₃（＝(Ｗ₃／Ｌ₃)μＣ_OX）と表し、チャネル長変調効果が十分に小さいと仮定すると下式（１４）が成立する。限界出力電圧Ｖ_{out_MAX}を出力するとき、|Ｖ_DS2|は最小値である。前記したように出力側トランジスタＭ４が飽和領域となる参照電流Ｉ_Refを入力しているとき、Ｖ_DS2≒Ｖ_GS2となり、下式（１４）より下式（１５）が成立する。下式（１５）を従来の電流電圧変換回路１０１についての式（９）と比較すると、参照電流Ｉ_Refが、電流電圧変換回路１０１の限界出力電圧、すなわちプルアップ回路ＯＦＦのときの限界出力電圧Ｖ_{out_MAX}´となるときの出力電流Ｉ_Mir（＝Ｖ_{out_MAX}´／Ｒ_L）よりも十分に小さければ、|Ｖ_DS2|を電流電圧変換回路１０１のカレントミラー回路１２１の出力側トランジスタＭ２の|Ｖ_DS|の最小値よりも小さくすることができる。その結果、限界出力電圧Ｖ_{out_MAX}をより電源電圧Ｖ_DDに近付けることができる。

参照電流Ｉ_Refは、第２カレントミラー回路２２の出力側トランジスタＭ４が非飽和領域となる大きさであってもよい。Ｖ_DS2＜Ｖ_GS2－Ｖ_thであるから下式（１６）が成立する。したがって、参照電流Ｉ_Refを十分に小さくすることで、出力側トランジスタＭ４が飽和領域となる場合と同様に、限界出力電圧Ｖ_{out_MAX}をより電源電圧Ｖ_DDに近付けることができる。また、プルアップ電流Ｉ_pは、参照電流Ｉ_Refのα₂倍よりも小さくなる（Ｉ_p＜α₂Ｉ_Ref）。

電流電圧変換回路１は、低電圧域（プルアップ回路ＯＦＦ）、高電圧域（プルアップ回路ＯＮ）のそれぞれにおいて、電流電圧変換回路１０１と同様に、出力電圧Ｖ_outが限界値Ｖ_{out_MAX}´，Ｖ_{out_MAX}に近付くにしたがい線形性が低下し、限界値Ｖ_{out_MAX}´，Ｖ_{out_MAX}近傍では入力電流Ｉ_vを増加させてもほとんど増加しなくなる。したがって、出力電圧Ｖ_outの低電圧域、高電圧域それぞれの使用上の最大値Ｖ_j，Ｖ_N-1は、線形性の低下の程度が許容範囲となる範囲に設定する。言い換えると、電流電圧変換回路１は、出力電圧Ｖ_outの使用上の最大値Ｖ_N-1に合わせて設計される。なお、前記したように高電圧域の限界出力電圧Ｖ_{out_MAX}が従来よりも大きいので、電源電圧Ｖ_DDにより近い電圧を含む広い範囲において良好な線形性で出力することができる。また、電流電圧変換回路１は、必要とする電圧の出力範囲にもよるが、出力電圧Ｖ_outの空白域がないように、低電圧域における出力電圧Ｖ_outの使用上の最大値Ｖ_jが、高電圧域の出力電圧Ｖ_outの最小値（(Ｒ_L＋Ｒ_p)Ｉ_p）以上となるように設計されることが好ましく、さらにマージンを設けることが好ましい。図４に、プルアップ回路ＯＮ，ＯＦＦのそれぞれにおける電圧調整範囲、およびそのときの電流Ｉ_vの入力範囲を両矢印で示す。

（電圧調整回路の駆動方法）
本実施形態に係る電圧調整回路の駆動方法を、図４、ならびに適宜図１および図２を参照して説明する。電圧調整回路１０は、Ｖ₀（＝０Ｖ）からＶ_N-1（≦Ｖ_{out_MAX}）までの２ⁿ階調の電圧を出力し、理想的には（Ｖ_N-1／(２ⁿ－１)）刻みで段階的に出力電圧Ｖ_outを切り換える。

前記したように、電流電圧変換回路１は、プルアップ回路のＯＮ／ＯＦＦ切替えにより、出力電圧Ｖ_outが高電圧域と低電圧域の２段階にシフトする。そこで、低電圧域をＶ₀～Ｖ_jの範囲、高電圧域をＶ_k～Ｖ_N-1の範囲に、それぞれ設定する（１≦ｊ≦２ⁿ－２，１≦ｋ≦ｊ＋１，Ｎ＝２ⁿ，０Ｖ＜Ｖ_j≦Ｖ_{out_MAX}´，(Ｒ_L＋Ｒ_p)Ｉ_p≦Ｖ_k＜Ｖ_N-1≦Ｖ_{out_MAX}）。そして、低電圧域において、Ｖ_out＝Ｖ₀（＝０Ｖ）となる入力電流Ｉ_vをＩ₀（＝０Ａ）、Ｖ_out＝Ｖ_jとなる入力電流Ｉ_vをＩ_j（Ｉ₀＜Ｉ_j≦Ｉ_m）と表す。一方、高電圧域において、Ｖ_out＝Ｖ_kとなる入力電流Ｉ_vをＩ_d、Ｖ_out＝Ｖ_N-1となる入力電流Ｉ_vをＩ_e（Ｉ₀≦Ｉ_d＜Ｉ_e≦Ｉ_m）と表す。なお、Ｎ－１－ｋ＝ｅ－ｄとし、したがって、ｄ＝ｋ＋ｅ－Ｎ＋１である。さらに、電流Ｉ_j，Ｉ_eの大きい方を、可変電流源４が出力する最大電流Ｉ_mに設定する。図４ではＩ_j＜Ｉ_eとし、したがって、Ｉ_e＝Ｉ_mとする。

以上より、電圧調整回路１０は、低電圧域におけるｉ階調目（０≦ｉ≦ｊ）の電圧Ｖ_iを出力するためには、スイッチング素子５２をＯＦＦにし、可変電流源４がｉ階調目の電流Ｉ_iを出力するようにｉ個のスイッチング素子４２をＯＮにする。したがって、ＢＴデコーダ４３は、信号Ｔｋ´を‘０’にして定電流源５に出力し、信号Ｔ１，Ｔ２，…，Ｔｍのうちｉ番目までを‘１’に、（ｉ＋１）番目以降を‘０’にして、可変電流源４に出力する。一方、高電圧域におけるｉ階調目（ｋ≦ｉ≦Ｎ－１）の電圧Ｖ_iを出力するためには、スイッチング素子５２をＯＮにし、可変電流源４が（ｉ－(ｋ－ｄ)）階調目の電流Ｉ_i-k+dを出力するように（ｉ－(ｋ－ｄ)）（＝ｉ－(Ｎ－１－ｅ)）個のスイッチング素子４２をＯＮにする。したがって、ＢＴデコーダ４３は、信号Ｔｋ´を‘１’にして定電流源５に出力し、信号Ｔ１，Ｔ２，…，Ｔｍのうち（ｉ－(ｋ－ｄ)）番目までを‘１’に、（ｉ－(ｋ－ｄ)＋１）番目以降を‘０’にして、可変電流源４に出力する。簡潔に説明するために、階調数１６（ｎ＝４）、ｊ＝７、ｋ＝８、ｄ＝２として、バイナリコードのデジタル信号Ｂ１，Ｂ２，Ｂ３，Ｂ４、サーモメータコードのデジタル信号Ｔ１，Ｔ２，…，Ｔ９、およびスイッチング素子５２に入力する信号Ｔ８´を表１に示す。

低電圧域と高電圧域とは互いに、出力電圧Ｖ_outの範囲と入力電流Ｉ_vの範囲との比がより近いことが好ましく、理想的には一致、すなわち(Ｖ_j－Ｖ₀)／(Ｉ_j－Ｉ₀)＝(Ｖ_N-1－Ｖ_k)／(Ｉ_e－Ｉ_d)とする。また、（Ｉ_d－Ｉ₀）（＝Ｉ_d）および（Ｉ_e－Ｉ_j）はそれぞれ、（Ｉ_m／ｍ）の整数倍により近いことが好ましく、理想的には（Ｉ_m／ｍ）の整数倍と一致する。このような構成により、電圧調整回路１０は、出力電圧Ｖ_outを（Ｖ_N-1／(２ⁿ－１)）刻みで線形的に変化させることができる。なお、低電圧域と高電圧域とでそれぞれの出力電圧Ｖ_outの範囲の広さは特に規定されず、均等に配分されていてもよいし、一方が他方よりも広い範囲に設定されていてもよい。図４では簡潔に説明するために、ｋ＝ｊ＋１として低電圧域と高電圧域とで使用する出力電圧Ｖ_outが重複せず、また、電圧調整範囲を低電圧域と高電圧域とに二等分してＶ_k-1－Ｖ₀＝Ｖ_m－Ｖ_k、したがってｋ＝２^n-1とする。さらに、(Ｖ_j－Ｖ₀)／(Ｉ_j－Ｉ₀)＝(Ｖ_N-1－Ｖ_k)／(Ｉ_m－Ｉ_d)より、Ｉ_j－Ｉ₀＝Ｉ_m－Ｉ_d、すなわちＩ_k-1＝Ｉ_m－Ｉ_dとする。

電圧調整回路１０は、低電圧域と高電圧域とで重複する出力電圧Ｖ_outの範囲が狭いほど、また、（Ｉ_d－Ｉ₀）（＝Ｉ_d）および|Ｉ_e－Ｉ_j|が小さいほど、可変電流源４が出力する電流Ｉ_vの階調数（ｍ＋１）が、出力電圧Ｖ_outの階調数２ⁿに対してより少なくてよく、可変電流源４を小型化することができる。具体的には、低電圧域と高電圧域とで出力電圧Ｖ_outが重複せず（ｋ＝ｊ＋１）、Ｉ_d＝Ｉ₀（＝０Ａ）かつＩ_e＝Ｉ_j＝Ｉ_m、すなわち低電圧域と高電圧域とでそれぞれの出力電圧Ｖ_outの範囲が均等に配分されている場合に、ｍは最小値（２^n-1－１）となる。また、この場合、ｋ＝２^n-1であるから、直接にデジタル信号Ｂ(ｎ－１)でスイッチング素子５２のＯＮ／ＯＦＦを切り替えることもできる。

（変形例）
電圧調整回路１０は、２ⁿ階調の出力電圧Ｖ₀，Ｖ₁，Ｖ₂，…，Ｖ_N-1すべてについて、１階調あたり電流Ｉ_vの１階調で変化させなくてもよい。具体的には、高電圧域、特に線形性が低くなる限界出力電圧Ｖ_{out_MAX}近傍においては、１階調を電流Ｉ_vの２階調以上で変化させてもよい。このような構成により、電源電圧Ｖ_DDのより近くまで良好な線形性で出力することができる。

電圧調整回路１０は、定電流源５に代えて、参照電流Ｉ_Refの大きさを２段階以上に切り換えて出力する可変電流源を備えていてもよい（図示せず）。このような参照電流Ｉ_Refを出力する可変電流源は、例えば可変電流源４と同様に、スイッチング素子５２付きの電流源５１を２組以上並列接続して構成される。ただし、各電流源５１の出力電流が同じでなくてもよく、第２カレントミラー回路２２が出力するプルアップ電流Ｉ_pを所望の大きさとする参照電流Ｉ_Refが得られるように構成される。参照電流Ｉ_Refの大きさを例えば２段階に切り換えることにより、出力電圧Ｖ_outを、Ｉ_Ref＝０Ａを含めて３段階（低電圧域、中電圧域、高電圧域）にシフトさせることができる。このような構成により、電流Ｉ_vの階調数（ｍ＋１）を、出力電圧Ｖ_outの階調数２ⁿに対してより少なくすることができる。

前記実施形態に係る電流電圧変換回路は、第１、第２の各カレントミラー回路に入力する電流が０Ａであっても、入力側のトランジスタがダイオード接続されていることにより、微小な電流が出力して、出力電圧が０Ｖ（基準電位）にならない場合がある。そこで、カレントミラー回路に、スイッチング素子としてトランジスタを挿入する。以下、本発明の第１実施形態の変形例に係る電流電圧変換回路について、図５および図６を参照して説明する。

図５に示すように、本発明の第１実施形態の第１の変形例に係る電流電圧変換回路１Ａは、第１カレントミラー回路（第１のカレントミラー回路）２１Ａと、負荷抵抗（第１の抵抗器）３１と、カレントミラー回路（第２のカレントミラー回路）２２Ａと、プルアップ抵抗（第２の抵抗器）３２と、を備え、第１カレントミラー回路２１Ａの出力が、負荷抵抗３１を経由して基準電位に接続していると共に、プルアップ抵抗３２を経由して第２カレントミラー回路２２Ａの出力に接続している。また、電流電圧変換回路１Ａを備える電圧調整回路１０Ａは、電流電圧変換回路１Ａの第１カレントミラー回路２１Ａに電流Ｉ_vを入力する可変電流源４、および第２カレントミラー回路２２Ａに参照電流Ｉ_Refを入力する定電流源５をさらに備える。

第１カレントミラー回路２１Ａは、ゲートを共通接続した２個のトランジスタからなるトランジスタ対を２組、直列に接続して構成され、ソース側（上段）の入力側のトランジスタＭ１がダイオード接続され、ドレイン側（下段）のトランジスタ対Ｍ７，Ｍ８のゲートに外部信号Ｔ０Ｂが入力される構造である。第２カレントミラー回路２２Ａは、第１カレントミラー回路２１Ａと同一構造であり、ドレイン側のトランジスタ対Ｍ９，Ｍ１０のゲートに外部信号Ｔ０Ｂが入力される。言い換えると、電流電圧変換回路１Ａは、前記実施形態に係る電流電圧変換回路１（図１参照）に対して、１組のトランジスタ対で構成されたカレントミラー回路２１，２２のトランジスタＭ１，Ｍ２，Ｍ３，Ｍ４のそれぞれのドレイン側に、スイッチング素子としてトランジスタＭ７，Ｍ８，Ｍ９，Ｍ１０を挿入した構成である。トランジスタＭ７，Ｍ８，Ｍ９，Ｍ１０は、ＯＮ（導通）状態で非飽和領域となって、そのソースドレイン間電圧が十分に小さくなるように設計されることが好ましい。

カレントミラー回路２１Ａ，２２Ａに入力する信号Ｔ０Ｂは、Ｖ_out＝０Ｖを出力するときには電源電圧Ｖ_DDを入力して、トランジスタＭ７，Ｍ８，Ｍ９，Ｍ１０をＯＦＦ（遮断）にする。それ以外のときには、信号Ｔ０Ｂは０Ｖを入力して、トランジスタＭ７，Ｍ８，Ｍ９，Ｍ１０をＯＮ（導通）にする。信号Ｔ０Ｂは、信号Ｔｋ´と同様にＢＴデコーダ４３から出力されるように構成することができる。本変形例に係る電流電圧変換回路１Ａは、Ｔ０Ｂ＝Ｖ_DDのときには、流れる電流がオフリーク電流のみとなって実質的に０となり、Ｖ_out＝０Ｖで安定する。なお、このとき、信号Ｔ１，Ｔ２，…，Ｔｍ、および信号Ｔｋ´は‘０’でなくてもよい。

本変形例に係る電流電圧変換回路１Ａは、第２カレントミラー回路２２Ａがトランジスタを２段に直列に接続して構成されているので、第１実施形態に係る電流電圧変換回路１と比較して、出力電圧Ｖ_outの電源電圧Ｖ_DDに対する電圧降下が大きく、限界値Ｖ_{out_MAX}が小さい。そこで、電圧降下を抑制するために、前記したようにトランジスタＭ９，Ｍ１０のソースドレイン間電圧が十分に小さくなるように設計されると共に、参照電流Ｉ_Refを小さく設定することが好ましい。

スイッチング素子となるトランジスタをカレントミラー回路のトランジスタに直列に接続しない構成とすることもできる。図６に示すように、本発明の第１実施形態の第２の変形例に係る電流電圧変換回路１Ｂは、第１カレントミラー回路（第１のカレントミラー回路）２１Ｂと、負荷抵抗（第１の抵抗器）３１と、カレントミラー回路（第２のカレントミラー回路）２２Ｂと、プルアップ抵抗（第２の抵抗器）３２と、を備え、第１カレントミラー回路２１Ｂの出力が、負荷抵抗３１を経由して基準電位に接続していると共に、プルアップ抵抗３２を経由して第２カレントミラー回路２２Ｂの出力に接続している。また、電流電圧変換回路１Ｂを備える電圧調整回路１０Ｂは、電流電圧変換回路１Ｂの第１カレントミラー回路２１Ｂに電流Ｉ_vを入力する可変電流源４、および第２カレントミラー回路２２Ａに参照電流Ｉ_Refを入力する定電流源５をさらに備える。

第１カレントミラー回路２１Ｂは、前記実施形態に係る電流電圧変換回路１（図１参照）のカレントミラー回路２１に、その入力側のトランジスタＭ１にさらにトランジスタＭ７を並列に接続して構成され、トランジスタＭ７のゲートに外部信号Ｔ０が入力される構造である。第２カレントミラー回路２２Ｂは、第１カレントミラー回路２１Ｂと同一構造であり、カレントミラー回路２２の入力側のトランジスタＭ３に並列に接続したトランジスタＭ９のゲートに外部信号Ｔ０が入力される。トランジスタＭ７，Ｍ９は、ＯＮ（導通）状態で非飽和領域となって、そのソースドレイン間電圧が十分に小さくなるように設計されることが好ましい。

カレントミラー回路２１Ｂ，２２Ｂに入力する信号Ｔ０は、Ｖ_out＝０Ｖを出力するときには０Ｖを入力して、トランジスタＭ７，Ｍ９をＯＮ（導通）にする。それ以外のときには、信号Ｔ０は電源電圧Ｖ_DDを入力して、トランジスタＭ７，Ｍ９をＯＦＦ（遮断）にする。信号Ｔ０は、信号Ｔｋ´と同様にＢＴデコーダ４３から出力されるように構成することができる。本変形例に係る電流電圧変換回路１Ｂは、Ｔ０＝Ｖ_DDのときには、トランジスタＭ７，Ｍ９が存在しない状態となって、前記実施形態に係る電流電圧変換回路１と同様に動作する。一方、Ｔ０＝０Ｖのときには、第１カレントミラー回路２１Ｂにおいては、トランジスタＭ１，Ｍ２が、ゲートにトランジスタＭ７を経由して電源電圧Ｖ_DDが入力されてＯＦＦになる。同様に、第２カレントミラー回路２２Ｂにおいては、トランジスタＭ３，Ｍ４が、ゲートにトランジスタＭ９を経由して電源電圧Ｖ_DDが入力されてＯＦＦになる。その結果、電流電圧変換回路１Ｂは、流れる電流がオフリーク電流のみとなって実質的に０となり、Ｖ_out＝０Ｖで安定する。なお、このとき、信号Ｔ１，Ｔ２，…，Ｔｍ、および信号Ｔｋ´は‘０’とする（Ｉ_v＝０Ａ、Ｉ_Ref＝０Ａ）。

第１実施形態の変形例に係る電流電圧変換回路は、例えば、第１カレントミラー回路２１Ａと第２のカレントミラー回路２２Ｂを備える構成であってもよい。この場合には、第１カレントミラー回路２１Ａには信号Ｔ０Ｂを入力し、第２のカレントミラー回路２２Ｂには信号Ｔ０を入力する。

〔第２実施形態〕
第１実施形態に係る電流電圧変換回路は、第１カレントミラー回路のトランジスタが飽和領域となる入力電流の範囲においても、トランジスタのチャネル長変調効果によって、電流－電圧変換特性の線形性が不完全である。そこで、第１カレントミラー回路をカスコードカレントミラー回路とすることにより、線形性を向上させる。以下、本発明の第２実施形態に係る電流電圧変換回路について、図７を参照して説明する。

（電流電圧変換回路）
図７に示すように、本発明の第２実施形態に係る電流電圧変換回路１Ｃは、カスコードカレントミラー回路である第１カレントミラー回路（第１のカレントミラー回路）２１Ｃと、負荷抵抗（第１の抵抗器）３１と、第２カレントミラー回路（第２のカレントミラー回路）２２と、プルアップ抵抗（第２の抵抗器）３２と、を備え、第１カレントミラー回路２１Ｃの出力が、負荷抵抗３１を経由して基準電位に接続していると共に、プルアップ抵抗３２を経由して第２カレントミラー回路２２の出力に接続している。また、電流電圧変換回路１Ｃを備える電圧調整回路１０Ｃは、電流電圧変換回路１Ｃの第１カレントミラー回路２１Ｃに電流Ｉ_vを入力する可変電流源４、および第２カレントミラー回路２２に参照電流Ｉ_Refを入力する定電流源５をさらに備える。すなわち、電圧調整回路１０Ｃは、第１実施形態に係る電圧調整回路１０の、電流電圧変換回路１の第１カレントミラー回路２１を第１カレントミラー回路２１Ｃに置き換えた構成である。

第１カレントミラー回路２１Ｃは、ゲートを共通接続した２個のトランジスタからなるトランジスタ対を２組、直列に接続して構成され、各組の入力側のトランジスタＭ１，Ｍ５がそれぞれダイオード接続された一般的な構造のカスコードカレントミラー回路である。トランジスタＭ５，Ｍ６は、トランジスタＭ１，Ｍ２および第２カレントミラー回路２２のトランジスタＭ３，Ｍ４と共に、同一の電源電圧Ｖ_DDで動作し、同一基板上に製造可能であれば特に限定されず、寸法（ゲート長、ゲート幅）等は、電流電圧変換回路１Ｃについて所望の特性が得られるように設計される。なお、一般的に、下式（１７）が成立するように設計される。トランジスタＭ１について、Ｌ₁：ゲート長、Ｗ₁：ゲート幅と表し、トランジスタＭ２について、Ｌ₂：ゲート長、Ｗ₂：ゲート幅と表し、トランジスタＭ５について、Ｌ₅：ゲート長、Ｗ₅：ゲート幅と表し、トランジスタＭ６について、Ｌ₆：ゲート長、Ｗ₆：ゲート幅と表す。

第１カレントミラー回路２１Ｃによれば、ドレイン側（下段）のトランジスタ対Ｍ５，Ｍ６が、飽和領域において、それぞれのトランジスタのチャネル長変調効果が低減されて、ソースドレイン間電圧同士の間の誤差が解消される。その結果、第１カレントミラー回路２１Ｃの出力電流Ｉ_Mirの入力電流Ｉ_vに対する誤差が抑制され、飽和領域となる入力電流Ｉ_vにおいて電流電圧変換回路１Ｃの電流－電圧変換特性の線形性が向上する。なお、第１カレントミラー回路２１Ｃはトランジスタを２段直列に接続しているので、１組のトランジスタ対で構成された第１カレントミラー回路２１を備える第１実施形態に係る電流電圧変換回路１（図１参照）と比較して、電流電圧変換回路１Ｃは出力電圧Ｖ_outの電源電圧Ｖ_DDに対する電圧降下が大きく、限界値Ｖ_{out_MAX}´が小さい。しかし、電流電圧変換回路１Ｃは、電流電圧変換回路１と同様に、第２カレントミラー回路２２およびプルアップ抵抗３２で構成されたプルアップ回路を備えることにより、限界出力電圧Ｖ_{out_MAX}を電源電圧Ｖ_DDに近付けることができる。

本実施形態に係る電圧調整回路１０Ｃは、第１実施形態に係る電圧調整回路１０と同様に、プルアップ回路のＯＮ／ＯＦＦを切り替えることにより、出力電圧Ｖ_outを高電圧域と低電圧域の２段階にシフトさせることができる。

（変形例）
電圧調整回路１０Ｃは、第１実施形態と同様に、定電流源５に代えて可変電流源を備えていてもよい（図示せず）。また、電流電圧変換回路１Ｃは、カレントミラー回路２１Ｃ，２２が、図５または図６に示す第１実施形態の変形例のように、スイッチング素子を備えていてもよい。具体的には、第２カレントミラー回路２２Ａまたは第２カレントミラー回路２２Ｂを備えると共に、第１カレントミラー回路２１Ｃが、トランジスタＭ５，Ｍ６のドレイン側にトランジスタＭ７，Ｍ８を挿入し、ゲートに信号Ｔ０Ｂを入力する。または、第１カレントミラー回路２１Ｃは、電源電圧Ｖ_DDとトランジスタＭ５のドレインとの間にトランジスタＭ７を挿入し、ゲートに信号Ｔ０を入力する。

電流電圧変換回路は、第１カレントミラー回路が低電圧カスコードカレントミラー回路であってもよい。図８に示すように、本発明の第２実施形態の変形例に係る電流電圧変換回路１Ｄは、低電圧カスコードカレントミラー回路である第１カレントミラー回路（第１のカレントミラー回路）２１Ｄと、負荷抵抗（第１の抵抗器）３１と、第２カレントミラー回路（第２のカレントミラー回路）２２と、プルアップ抵抗（第２の抵抗器）３２と、を備え、第１カレントミラー回路２１Ｄの出力が、負荷抵抗３１を経由して基準電位に接続していると共に、プルアップ抵抗３２を経由して第２カレントミラー回路２２の出力に接続している。電流電圧変換回路１Ｄはさらに、バイアス電圧生成抵抗３３を、第１カレントミラー回路２１Ｄの入力（可変電流源４との間）に挿入して備える。第１カレントミラー回路２１Ｄは、ゲートを共通接続した２個のトランジスタからなるトランジスタ対を２組、直列に接続して備え、ソース側（上段）のトランジスタ対Ｍ１，Ｍ２のゲートを、ドレイン側（下段）における入力側（ミラー元）のトランジスタＭ５のドレインに接続して構成される。また、第１カレントミラー回路２１Ｄは、ドレイン側のトランジスタ対Ｍ５，Ｍ６のゲートにバイアス電圧が印加される。ここでは、一例としてバイアス電圧生成抵抗３３を可変電流源４の出力に挿入し、可変電流源４とバイアス電圧生成抵抗３３との間からバイアス電圧を出力する。

電圧調整回路１０Ｄは、第１実施形態に係る電圧調整回路１０と同様に、定電流源５に代えて可変電流源を備えていてもよい（図示せず）。また、電流電圧変換回路１Ｄは、第２実施形態に係る電流電圧変換回路１Ｃと同様に、カレントミラー回路２１Ｄ，２２が、図５または図６に示す第１実施形態の変形例のように、スイッチング素子を備えていてもよい。

以上、本発明に係る電圧調整回路および電流電圧変換回路を実施するための実施形態について述べてきたが、以下に、本発明の効果を確認した実施例について説明する。なお、本発明は、この実施例および前記実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能である。

実施例１として、図１に示す本発明の第１実施形態に係る電流電圧変換回路１を設計し、その電流－電圧変換のシミュレーションを、ＳＰＩＣＥ系回路シミュレータ（Spectre）を使用して実行した。実施例１は、第１カレントミラー回路２１と第２カレントミラー回路２２が、それぞれ電源電圧１．０Ｖ対応の２個のＰＭＯＳを備える同一の構造とした。カレントミラー回路２１，２２は、出力側のＰＭＯＳが入力側のＰＭＯＳの２倍のゲート幅とし、同一のゲート長とした（α₁＝２，α₂＝２）。電源電圧Ｖ_DD＝１．０Ｖとして、プルアップ回路ＯＮでの出力電圧Ｖ_outの最小値が約０．４Ｖ_DD（＝０．４０Ｖ）となるように、負荷抵抗Ｒ_L＝１．４２１ｋΩ、プルアップ抵抗Ｒ_p＝２．８４２ｋΩとし、参照電流Ｉ_Ref＝４０μＡとした。また、実施例１の電流電圧変換回路１に対して、プルアップ抵抗３２のない、すなわち第１カレントミラー回路２１と第２カレントミラー回路２２の出力同士を接続した比較例１（Ｉ_Ref＝３６０μＡ）、および図１１に示す従来の電流電圧変換回路１０１（従来例１－１：Ｒ_L＝１．４２１ｋΩ、従来例１－２：Ｒ_L＝２．８４２ｋΩ）を比較対象とした。

実施例１、比較例１、および従来例１－１，１－２について、電源電圧Ｖ_DD＝１．０Ｖ、入力電流Ｉ_v＝０～５００μＡの範囲での出力電圧Ｖ_outを算出し、電流電圧変換特性を図９に示す。

図９に示すように、本発明に係る実施例１は、プルアップ回路のＯＮ／ＯＦＦ切替えにより、プルアップ回路のない従来例１－１，１－２と比較して、電源電圧Ｖ_DDにより近い高い電圧域まで良好な線形性が得られた。また、プルアップ抵抗のない比較例１は、プルアップ回路ＯＮによる高電圧域が、実施例１と比較して、最小出力電圧が高く、出力可能な電圧範囲が狭かった。なお、本シミュレーションでは、出力電圧Ｖ_outが０Ｖ近傍においては、短チャネル効果により、第２カレントミラー回路２２の出力側の電流Ｉ_pが理想値よりも大きくなった（Ｉ_p＞２Ｉ_Ref）。

実施例２として、図７に示す本発明の第２実施形態に係る電流電圧変換回路１Ｃを設計し、その電流－電圧変換のシミュレーションを、実施例１と同様に実行した。実施例２は、第２カレントミラー回路２２は実施例１と同一の構造とした。第１カレントミラー回路２１Ｃは、実施例１の第１カレントミラー回路２１を構成するトランジスタ対（２個のＰＭＯＳ）を２組、２段に接続したカスコードカレントミラー回路とした。負荷抵抗Ｒ_L＝１．４２１ｋΩ、プルアップ抵抗Ｒ_p＝７．１０５ｋΩとし、参照電流Ｉ_Ref＝１５μＡとした。また、実施例２の電流電圧変換回路１Ａに対して、プルアップ抵抗３２のない、すなわち第１カレントミラー回路２１Ｃと第２カレントミラー回路２２の出力同士を接続した比較例２（Ｉ_Ref＝２７０μＡ）、および図１１に示す従来の電流電圧変換回路１０１のカレントミラー回路１２１を第１カレントミラー回路２１Ｃに置き換えた従来例２（Ｒ_L＝２．８４２ｋΩ）を比較対象とした。

実施例２、比較例２、および従来例２について、電源電圧Ｖ_DD＝１．０Ｖ、入力電流Ｉ_v＝０～３００μＡの範囲での出力電圧Ｖ_outを算出し、電流電圧変換特性を図１０に示す。

図１０に示すように、本発明に係る実施例２は、実施例１と同様に、プルアップ回路のＯＮ／ＯＦＦ切替えにより、従来例２と比較して、電源電圧Ｖ_DDにより近い高い電圧域まで良好な線形性が得られ、さらに実施例１よりも線形性が良好であった。また、プルアップ抵抗のない比較例２は、比較例１と同様に、プルアップ回路ＯＮによる高電圧域が、実施例２と比較して、最小出力電圧が高く、出力可能な電圧範囲が狭かった。

１０，１０Ａ，１０Ｂ，１０Ｃ，１０Ｄ 電圧調整回路
１，１Ａ，１Ｂ，１Ｃ，１Ｄ 電流電圧変換回路
２１，２１Ａ，２１Ｂ，２１Ｃ，２１Ｄ 第１カレントミラー回路（第１のカレントミラー回路）
２２，２２Ａ，２２Ｂ 第２カレントミラー回路（第２のカレントミラー回路）
３１ 負荷抵抗（第１の抵抗器）
３２ プルアップ抵抗（第２の抵抗器）
４０ Ｄ／Ａ変換器
４ 可変電流源
５ 定電流源

Claims (5)

1. 第１のカレントミラー回路と、第１の抵抗器と、第２のカレントミラー回路と、第２の抵抗器と、を備え、
   前記第１のカレントミラー回路の出力は、前記第１の抵抗器を経由して基準電位に接続していると共に、前記第２の抵抗器を経由して前記第２のカレントミラー回路の出力に接続していて、
   前記第１のカレントミラー回路に電流が入力されて、前記第２の抵抗器を経由して電圧を出力する電流電圧変換回路。
2. 前記第１のカレントミラー回路および前記第２のカレントミラー回路の少なくとも一方は、トランジスタを２個以上直列に接続して備える請求項１に記載の電流電圧変換回路。
3. 前記第１のカレントミラー回路は、カスコードカレントミラー回路である請求項２に記載の電流電圧変換回路。
4. 請求項１乃至請求項３のいずれか一項に記載の電流電圧変換回路と、前記電流電圧変換回路の前記第１のカレントミラー回路に電流を入力する可変電流源と、前記第２のカレントミラー回路に電流を入力する定電流源または可変電流源と、を備える電圧調整回路。
5. 前記第１のカレントミラー回路に電流を入力する可変電流源は、サーモメータコード方式である請求項４に記載の電圧調整回路。

Images