JP4827977B2 - 電流駆動型ｄ／ａコンバータのバイアス回路 - Google Patents

Description

この発明は、電流駆動型Ｄ／Ａコンバータのバイアス回路に関するものである。

ＭＯＳトランジスタによる電流駆動型Ｄ／Ａコンバータでは、電流スイッチをトランジスタで実現している。従来の電流駆動型Ｄ／Ａコンバータでは、図７に示すように、ＮＭＯＳトランジスタの電流スイッチの場合、電流スイッチをオフにするオフ制御電圧にグランド電圧を用いていた（例えば、非特許文献１参照）。オンからオフに切り替わる際、または、オフからオンに切り替わる際には、電流スイッチが実際にオフする電圧よりも大きな振幅がスイッチトランジスタのゲート電極に印加されていた。

このため、図８に示すように、スイッチトランジスタの寄生容量を介して必要以上に大きな電荷注入が生じていた。これがノイズとなってＤ／Ａコンバータの精度劣化や変換速度が制限される要因となっていた。

さらに、図９に示すように、オンからオフするスイッチトランジスタでは、オフした瞬間にオン状態で寄生容量に保存されていた電荷がグランド端子に流れ込む。このため、瞬間的にグランド端子に大きな充放電電流が流れる。この電流とグランド端子の寄生抵抗および寄生インダクタによってグランド端子電圧が揺れ、Ｄ／Ａコンバータの性能劣化の要因となっていた。

同様に、ＰＭＯＳトランジスタで実現されるスイッチトランジスタにおいても大きい電荷注入、電源電圧のノイズが発生していた。

また、図１０に示すように、カスコード接続された電流源（Ｍ１とＭ２）では、電流源トランジスタＭ１とカスコードトランジスタＭ２を共に飽和領域で使用する。したがって、電流源トランジスタＭ１を飽和させるようにカスコードトランジスタＭ２のバイアス電圧を設定する必要がある。このためのバイアス回路としてダイオード接続したトランジスタＭ３が用いられてきた。Ｍ２とＭ３のしきい値電圧が同じ場合、Ｍ１を飽和させるＭ３のチャネル幅／チャネル長比（Ｗ／Ｌ）３の条件は以下の式（１）で求められる。

ここで、Ｋ＝（Ｗ／Ｌ）２／（Ｗ／Ｌ）１である。この場合、（Ｗ／Ｌ）３は（Ｗ／Ｌ）１，（Ｗ／Ｌ）２の素子サイズから決定されるため、半導体集積回路では精度良く決定することが可能である。

しかしながら、実際の回路においては、Ｍ２とＭ３のしきい値電圧Ｖｔｈ２とＶｔｈ３は基板バイアス効果により異なる。このため、Ｍ１を飽和領域で動作させるための（Ｗ／Ｌ）３の条件は、

となり、Ｉ０，Ｖｔｈ２，Ｖｔｈ３に依存する。ここで、Ｉｏｕｔ＝ＩｒｅｆをＩ０とする。したがって、Ｉ０，Ｖｔｈ２やＶｔｈ３の製造ばらつきを考慮して、余裕を持たせたバイアス電圧値を生成する必要があった。このため、低電圧回路やＭ２のドレイン電圧が小さい回路では実現が困難になっていた。

"Ａｎ ８０−ＭＨＺ ８−ｂｉｔ ＣＭＯＳ Ｄ／Ａ Ｃｏｎｖｅｒｔｅｒ，"ＩＥＥＥ Ｊ．Ｓｏｌｉｄ−Ｓｔａｔｅ Ｃｉｒｃｕｉｔｓ，ｖｏｌ．ＳＣ−２１，ｐｐ．９８３−９８８，Ｄｅｃ．１９８６．

従来の電流駆動型Ｄ／Ａコンバータは以上のように構成されているので、電流駆動型Ｄ／Ａコンバータの電流スイッチの制御電圧振幅が不必要に大きいことによって生じる電荷注入によるノイズが発生しており、性能劣化の要因となっていた。

また、オフする際にスイッチトランジスタのゲート電極より瞬間的に大きな充放電電流がグランドもしくは電源端子に流れ込むため、グランド電圧もしくは電源電圧にノイズが生じ、Ｄ／Ａコンバータの性能劣化の要因となるなどの課題があった。
さらに、従来のカスコード接続電流源のバイアス回路では、基板バイアス効果によるしきい値電圧Ｖｔｈの変化のために、電流値、Ｖｔｈの製造ばらつきを考慮した余裕のあるバイアス電圧を生成しなければならなかった。このため、低電圧回路や電流源の出力電圧の小さい回路では、トランジスタの飽和条件を満たすバイアス回路を構成することが困難になるなどの課題があった。

この発明は上記のような課題を解決するためになされたもので、電流スイッチトランジスタの制御電圧によって生じるノイズをより小さくし、また、電流スイッチがオフする際に生じていたグランドもしくは電源電圧のノイズを低減し、高性能な電流駆動型Ｄ／Ａコンバータを得ることを目的とする。

また、この発明は、電流値やしきい値電圧の製造ばらつきによらず適正なバイアス電圧（制御電圧）を生成し、高性能な電流駆動型Ｄ／Ａコンバータを得ることが可能な電流駆動型Ｄ／Ａコンバータのバイアス回路を得ることを目的とする。

この発明に係る電流駆動型Ｄ／Ａコンバータは、電流源に接続される電流スイッチをオフにするオフ制御電圧を、オンにするオン制御電圧に近づけた電圧に設定したものである。

この発明によれば、電流スイッチのオフ制御電圧を、オン制御電圧に近づけた電圧に設定したことにより、電流スイッチの制御電圧振幅（オン制御電圧−オフ制御電圧）が小さくなり、寄生容量を介した電荷注入によるノイズの発生を低減すると共に、オフする際の寄生容量からグランドもしくは電源への放電電流の流れ込みによるグランド電圧もしくは電源電圧のノイズの発生を低減し、高性能な電流駆動型Ｄ／Ａコンバータを得ることができる効果がある。

この発明の実施の形態１による電流駆動型Ｄ／Ａコンバータを示す回路図である。 電流源セルの実際の構成を示す回路図である。 この発明の実施の形態１による他の電流駆動型Ｄ／Ａコンバータを示す回路図である。 この発明の実施の形態２による電流駆動型Ｄ／Ａコンバータを示す回路図である。 この発明の実施の形態２による他の電流駆動型Ｄ／Ａコンバータを示す回路図である。 この発明の実施の形態３による電流駆動型Ｄ／Ａコンバータを適用したフォールデッドカスコードオペアンプ示す回路図である。 従来の電流駆動型Ｄ／Ａコンバータを示す説明図である。 従来の電流駆動型Ｄ／Ａコンバータを示す説明図である。 従来の電流駆動型Ｄ／Ａコンバータを示す説明図である。 従来のカスコード接続電流源のバイアス回路を示す説明図である。

実施の形態１．
図１はこの発明の実施の形態１による電流駆動型Ｄ／Ａコンバータを示す回路図であり、３ビットＤ／Ａコンバータの例である。

図１において、負荷抵抗ＲＬＰ，ＲＬＮは、電源にそれぞれ一方が接続されたものである。ＮＭＯＳトランジスタ（電流スイッチ）Ｍ１２Ｐは、ドレイン電極が負荷抵抗ＲＬＰの他方に接続され、ゲート電極がバイアス電圧（制御電圧）ＢＩＡＳ２，ＢＩＡＳ３が供給されるスイッチＳＷ１２Ｐに接続されたものである。ＮＭＯＳトランジスタ（電流スイッチ）Ｍ１２Ｎは、ドレイン電極が負荷抵抗ＲＬＮの他方に接続され、ゲート電極がバイアス電圧ＢＩＡＳ２，ＢＩＡＳ３が供給されるスイッチＳＷ１２Ｎに接続されたものである。ＮＭＯＳトランジスタ（電流源）Ｍ１１は、ドレイン電極がＮＭＯＳトランジスタＭ１２Ｐ，Ｍ１２Ｎの共通ソースに接続され、ゲート電極にバイアス電圧ＢＩＡＳ１が供給され、ソース電極がグランドに接続されたものである。

なお、ＮＭＯＳトランジスタＭ１１，Ｍ１２Ｐ，Ｍ１２Ｎは、１ＬＳＢ相当の電流Ｉｌｓｂを流す電流源セルを構成する。電流源として動作するＮＭＯＳトランジスタＭ１１と相補的にオン／オフする電流スイッチとして動作するＮＭＯＳトランジスタＭ１２Ｐ，Ｍ１２Ｎから構成される。ＮＭＯＳトランジスタＭ１２Ｐ，Ｍ１２Ｎは、同じサイズのトランジスタで同じ電気特性を持つ。

ＮＭＯＳトランジスタ（電流スイッチ）Ｍ２２Ｐは、ドレイン電極が負荷抵抗ＲＬＰの他方に接続され、ゲート電極がバイアス電圧ＢＩＡＳ２，ＢＩＡＳ３が供給されるスイッチＳＷ２２Ｐに接続されたものである。ＮＭＯＳトランジスタ（電流スイッチ）Ｍ２２Ｎは、ドレイン電極が負荷抵抗ＲＬＮの他方に接続され、ゲート電極がバイアス電圧ＢＩＡＳ２，ＢＩＡＳ３が供給されるスイッチＳＷ２２Ｎに接続されたものである。ＮＭＯＳトランジスタ（電流源）Ｍ２１は、ドレイン電極がＮＭＯＳトランジスタＭ２２Ｐ，Ｍ２２Ｎの共通ソースに接続され、ゲート電極にバイアス電圧ＢＩＡＳ１が供給され、ソース電極がグランドに接続されたものである。

なお、ＮＭＯＳトランジスタＭ２１，Ｍ２２Ｐ，Ｍ２２Ｎは、２×Ｉｌｓｂを流す電流源セルを構成する。

図２は電流源セルの実際の構成を示す回路図であり、ＮＭＯＳトランジスタＭ２１，Ｍ２２Ｐ，Ｍ２２Ｎは、この図２（ａ）に示すように、それぞれＭ１１，Ｍ１２Ｐ，Ｍ１２ＮのＮＭＯＳトランジスタを２個並列に接続して実現したものである。

ＮＭＯＳトランジスタ（電流スイッチ）Ｍ３２Ｐは、ドレイン電極が負荷抵抗ＲＬＰの他方に接続され、ゲート電極がバイアス電圧ＢＩＡＳ２，ＢＩＡＳ３が供給されるスイッチＳＷ３２Ｐに接続されたものである。ＮＭＯＳトランジスタ（電流スイッチ）Ｍ３２Ｎは、ドレイン電極が負荷抵抗ＲＬＮの他方に接続され、ゲート電極がバイアス電圧ＢＩＡＳ２，ＢＩＡＳ３が供給されるスイッチＳＷ３２Ｎに接続されたものである。ＮＭＯＳトランジスタ（電流源）Ｍ３１は、ドレイン電極がＮＭＯＳトランジスタＭ３２Ｐ，Ｍ３２Ｎの共通ソースに接続され、ゲート電極にバイアス電圧ＢＩＡＳ１が供給され、ソース電極がグランドに接続されたものである。

なお、ＮＭＯＳトランジスタＭ３１，Ｍ３２Ｐ，Ｍ３２Ｎは、４×Ｉｌｓｂを流す電流源セルを構成する。ＮＭＯＳトランジスタＭ３１，Ｍ３２Ｐ，Ｍ３２Ｎは、図２（ｂ）に示すように、それぞれＭ１１，Ｍ１２Ｐ，Ｍ１２ＮのＮＭＯＳトランジスタを４個並列に接続して実現したものである。

負荷抵抗ＲＬＰの他方とＮＭＯＳトランジスタＭ１２Ｐ，Ｍ２２Ｐ，Ｍ３２Ｐのドレイン電極との接続部からアナログ出力信号１が出力され、負荷抵抗ＲＬＮの他方とＮＭＯＳトランジスタＭ１２Ｎ，Ｍ２２Ｎ，Ｍ３２Ｎのドレイン電極との接続部からアナログ出力信号２が出力されるように構成されている。

制御回路は、例えば３ビットのデジタル入力信号に応じて、各電流源セルのスイッチＳＷｘＰおよびスイッチＳＷｘＮのうちの一方をオン、他方をオフさせる制御信号を生成するものである。上記のように各電流源セルの出力端子を結線させることによって、各電流源セルの出力電流の総和の電流が作られる。この電流は、電流値０から７×Ｉｌｓｂの電流までの８段階のアナログ信号電流である。この電流は負荷抵抗ＲＬＰ，ＲＬＮで電圧信号に変換され、Ｄ／Ａコンバータの出力信号として、アナログ出力信号１，２が出力される。

トランジスタＭ９１〜Ｍ９８は、電流源セルのスイッチトランジスタのバイアス電圧（制御電圧）を生成するバイアス回路である。以下、バイアス回路の構成を説明する。
ＰＭＯＳトランジスタ（第１の電流源）Ｍ９１は、ソース電極が電源（第１の電圧源）に接続されたものである。ＮＭＯＳトランジスタ（第１のＮＭＯＳトランジスタ）Ｍ９２は、ゲート電極およびドレイン電極がＰＭＯＳトランジスタＭ９１のドレイン電極に接続されると共にスイッチＳＷｘＰおよびスイッチＳＷｘＮに接続され、バイアス電圧ＢＩＡＳ２を供給可能なように構成されたものである。ＮＭＯＳトランジスタ（第２のＮＭＯＳトランジスタ）Ｍ９３は、ソース電極およびバックゲート電極がＮＭＯＳトランジスタＭ９２のソース電極に接続され、ドレイン電極が電源（第２の電圧源）に接続され、ゲート電極が参照電圧端子に接続されたものである。なお、ＮＭＯＳトランジスタＭ９２，Ｍ９３の共通ソースがスイッチＳＷｘＰおよびスイッチＳＷｘＮに接続され、バイアス電圧ＢＩＡＳ３を供給可能なように構成されたものである。ＮＭＯＳトランジスタ（第２の電流源）Ｍ９４Ａ，Ｍ９４Ｂは、それぞれのドレイン電極がＮＭＯＳトランジスタＭ９２，Ｍ９３の共通ソースに接続され、それぞれのソース電極がグランド（第３の電圧源）に接続されたものである。ＮＭＯＳトランジスタＭ９４Ａ，Ｍ９４Ｂのゲート電極にはバイアス電圧ＢＩＡＳ１が供給されるように構成されている。

ＰＭＯＳトランジスタＭ９５，Ｍ９６は、それぞれのソース電極が電源に接続され、それぞれのゲート電極がＰＭＯＳトランジスタＭ９５のドレイン電極と共にＰＭＯＳトランジスタＭ９１のゲート電極に接続されたものである。ＮＭＯＳトランジスタＭ９７は、ドレイン電極がＰＭＯＳトランジスタＭ９５のドレイン電極に接続され、ゲート電極にバイアス電圧ＢＩＡＳ１が供給され、ソース電極がグランドに接続されたものである。ＮＭＯＳトランジスタＭ９８は、ドレイン電極およびゲート電極（参照電圧端子）がＰＭＯＳトランジスタＭ９６のドレイン電極に接続されると共にＮＭＯＳトランジスタＭ９３のゲート電極に接続され、ソース電極がグランドに接続されたものである。

ＮＭＯＳトランジスタＭ９４Ａ，Ｍ９４Ｂ，Ｍ９７は、ＮＭＯＳトランジスタＭ１１と同じサイズのトランジスタである。これらはゲート電極を共有し、バイアス電圧ＢＩＡＳ１が印加されるため、Ｉｌｓｂの電流が流れている。ＰＭＯＳトランジスタＭ９５，Ｍ９６，Ｍ９１は、カレントミラー回路を構成し、ＰＭＯＳトランジスタＭ９５を流れる電流Ｉｌｓｂを、ＰＭＯＳトランジスタＭ９６，Ｍ９１にも流す。ＮＭＯＳトランジスタＭ９２は、ＮＭＯＳトランジスタＭ１２Ｐ，Ｍ１２Ｎと同じサイズのトランジスタである。ＮＭＯＳトランジスタＭ９４ＡとＮＭＯＳトランジスタＭ９２に流れる電流値はＩｌｓｂである。したがって、ＮＭＯＳトランジスタＭ９４ＡとＮＭＯＳトランジスタＭ９２で電流源セルのオンしているスイッチトランジスタ側の複製回路となっている。バイアス電圧ＢＩＡＳ２は、オンしているスイッチトランジスタ側のゲート電極に印加されるバイアス電圧であり、バイアス電圧ＢＩＡＳ３は、オフしているスイッチトランジスタ側のゲート電極に印加されるバイアス電圧である。ＮＭＯＳトランジスタＭ９３は、ＮＭＯＳトランジスタＭ１１と同じサイズで、バックゲート電極はそのＮＭＯＳトランジスタＭ９３のソース電極に接続している。なお、ＮＭＯＳトランジスタＭ９３以外のトランジスタのバックゲート電極は、ＮＭＯＳトランジスタはグラントに、ＰＭＯＳトランジスタは、電源に接続されている。

次に動作について説明する。
電流源セルのＮＭＯＳトランジスタＭ１１は、飽和領域（Ｖｇｓが一定のとき、Ｖｄｓを大きくするとＶｄｓに関らずＩｄが一定になる。これを言う）で動作する必要がある。ＮＭＯＳトランジスタＭ１１が飽和するための条件は以下の式（３）である。

Ｖｄｓ１１＞Ｖｇｓ１１−Ｖｔｈ１１ ・・・（３）
ここで、Ｖｇｓ１１は、ＮＭＯＳトランジスタＭ１１のゲート−ソース間電圧、Ｖｄｓ１１は、ＮＭＯＳトランジスタＭ１１のドレイン−ソース間電圧、Ｖｔｈ１１は、ＮＭＯＳトランジスタＭ１１のしきい値電圧である。Ｖｄｓ１１の電圧値は、ＮＭＯＳトランジスタＭ９４Ａ，Ｍ９２で構成される複製回路の対応するバイアス電圧ＢＩＡＳ３に等しくなる。また、Ｖｇｓ１１＝Ｖｇｓ９４Ａ，Ｖｔｈ１１＝Ｖｔｈ９４Ａであるから、
ＢＩＡＳ３＞Ｖｇｓ９４Ａ−Ｖｔｈ９４Ａ ・・・（４）
を満足すると、ＮＭＯＳトランジスタＭ１１も飽和領域で動作する。

ＢＩＡＳ３は以下の式（５）で得られる。
ＢＩＡＳ３＝Ｖｇｓ９８−Ｖｇｓ９３ ・・・（５）
ここで、Ｖｇｓ９８，Ｖｇｓ９３は、それぞれＮＭＯＳトランジスタＭ９８，Ｍ９３のゲート−ソース間電圧である。ここで、ＮＭＯＳトランジスタＭ９３においては、ＮＭＯＳトランジスタＭ９４Ａと同じサイズで、ドレイン電流はＩｌｓｂで、ソース電極とバックゲート電極が同一端子に接続されており、基板バイアス効果を受けないことから、ＮＭＯＳトランジスタＭ９４Ａと同じ電気特性を示し、
Ｖｇｓ９３＝Ｖｇｓ９４Ａ ・・・（６）
となる。以上式（４）から（６）よりＮＭＯＳトランジスタＭ１１を飽和させる条件は以下の式（７）にまとめられる。

Ｖｇｓ９８＞２×Ｖｇｓ９４Ａ−Ｖｔｈ９４Ａ
Ｖｇｓ９８＞２×（Ｖｇｓ９４Ａ−Ｖｔｈ９４Ａ）＋Ｖｔｈ９４Ａ ・・・（７）
ＮＭＯＳトランジスタＭ９８は、基板バイアス効果の影響を受けないので、Ｖｔｈ９８＝Ｖｔｈ９４Ａである。

また、ＭＯＳトランジスタの電流式は、

ここで、μｎは、電子の移動度、Ｃｏｘは、単位面積当たりのゲート容量である。
上式（８）より、

であるから、ＮＭＯＳトランジスタＭ９８のＷ／Ｌ比を、ＮＭＯＳトランジスタＭ９４ＡのＷ／Ｌ比の１／４以下にすることによって、上式（７）を実現することができる。
このように、ＮＭＯＳトランジスタＭ１１を飽和領域で動作させるための条件は、トランジスタのサイズ比のみで決めることができる。集積回路においてはトランジスタのサイズ比を高精度に製造することが可能であるため、容易に実現可能である。また、ＮＭＯＳトランジスタＭ９３，Ｍ９８は基板バイアス効果の影響を受けないため、製造ばらつきや動作環境の変化に伴なうしきい値電圧Ｖｔｈや電流の変化の影響を受けない。したがって、従来の回路で必要なマージンを削減することができ、より低電源電圧な回路でも動作可能になる。

なお、ＮＭＯＳトランジスタＭ２１とＭ２２ＰとＭ２２Ｎ、ＮＭＯＳトランジスタＭ３１とＭ３２ＰとＭ３２Ｎの電流源セルにおいても同様の条件で飽和する。

また、Ｖｄｓ１１＝ＢＩＡＳ３なので、バイアス電圧ＢＩＡＳ３が印加されオフするＮＭＯＳトランジスタＭ１２Ｐ，Ｍ１２Ｎ，Ｍ２２Ｐ，Ｍ２２Ｎ，Ｍ３２Ｐ，Ｍ３２Ｎにおいては、ゲート−ソース間電圧が０Ｖになり、しきい値電圧が正であれば電流は流れない。

ＮＭＯＳトランジスタＭ１２Ｐ，Ｍ１２Ｎ，Ｍ２２Ｐ，Ｍ２２Ｎ，Ｍ３２Ｐ，Ｍ３２Ｎのゲートは、バイアス電圧ＢＩＡＳ２の電圧からＢＩＡＳ３の電圧までをスイングする。従来はオフ電圧にはグランド電圧を使用していた。変化する電圧範囲が狭くなるためＮＭＯＳトランジスタＭ１２Ｐ，Ｍ１２Ｎ，Ｍ２２Ｐ，Ｍ２２Ｎ，Ｍ３２Ｐ，Ｍ３２Ｎの寄生容量を介して流れる電荷注入量が小さくなる。このためＤ／Ａコンバータのノイズが小さくなり、Ｓ／Ｎ比や動作速度等の性能が向上する。

さらに、従来の回路ではオンからオフに状態が変化するスイッチトランジスタにおいてグランドに瞬間的に大きな充放電電流が流れていた。しかし、この実施の形態１では、グランドに直接流れないため、グランドで生じるノイズが小さくなり、一層Ｓ／Ｎ比や動作速度が向上する。

なお、図１ではＮＭＯＳトランジスタで構成された電流駆動型Ｄ／Ａコンバータについて示したが、電流駆動型Ｄ／ＡコンバータはＰＭＯＳトランジスタで構成されたものであっても良い。

図３はこの発明の実施の形態１による他の電流駆動型Ｄ／Ａコンバータを示す回路図であり、３ビットＤ／ＡコンバータをＰＭＯＳトランジスタで構成した例である。

図３では図１に対して、ＮＭＯＳトランジスタがＰＭＯＳトランジスタに、ＰＭＯＳトランジスタがＮＭＯＳトランジスタにそれぞれ置き換わったために、電源およびグランド間で接続が逆転したものとなるが、その他の構成については図１と同等である。

このような回路構成でも図１と同様な効果が得られる。
以上のように、この実施の形態１によれば、ＮＭＯＳトランジスタまたはＰＭＯＳトランジスタＭ１２Ｐ，Ｍ１２Ｎ，Ｍ２２Ｐ，Ｍ２２Ｎ，Ｍ３２Ｐ，Ｍ３２Ｎのオフ制御電圧を、オン制御電圧に近づけた電圧に設定したことにより、上記ＮＭＯＳトランジスタまたはＰＭＯＳトランジスタの制御電圧振幅が小さくなり、寄生容量を介した電荷注入によるノイズの発生を低減すると共に、オフする際の寄生容量からグランドもしくは電源への放電電流の流れ込みによるグランド電圧もしくは電源電圧のノイズの発生を低減し、高性能な電流駆動型Ｄ／Ａコンバータを得ることができる。

また、ＮＭＯＳトランジスタまたはＰＭＯＳトランジスタＭ１２Ｐ，Ｍ１２Ｎ，Ｍ２２Ｐ，Ｍ２２Ｎ，Ｍ３２Ｐ，Ｍ３２Ｎのオフにするゲート−ソース間電圧を０Ｖになるようにオフ制御電圧を設定したことにより、制御電圧振幅がさらに小さくなり、寄生容量によるノイズの発生を低減し、さらに高性能な電流駆動型Ｄ／Ａコンバータを得ることができる。

さらに、基板バイアス効果によるしきい値電圧の影響を受けないバイアス電圧を生成し、低電圧や電流源の出力電圧の小さいＤ／Ａコンバータの飽和条件を満たすバイアス回路を構成することができ、高性能な電流駆動型Ｄ／Ａコンバータを得ることができる。

さらに、図１において、ＮＭＯＳトランジスタＭ９２，Ｍ９３のドレイン電極にカレントミラー（電流ミラー回路）を挿入し、ＮＭＯＳトランジスタＭ９３のドレイン電流と同じ電流値をＮＭＯＳトランジスタＭ９２に流すようにしても良く、ＰＭＯＳトランジスタＭ９１と、ＮＭＯＳトランジスタＭ９４Ａ，Ｍ９４Ｂとの電流比を高精度に設定する必要があるが、カレントミラー回路を用いることにより、これを小さな回路で容易に実現することができる。

さらに、図３において、ＰＭＯＳトランジスタＭ９２，Ｍ９３のドレイン電極にカレントミラー（電流ミラー回路）を挿入し、ＰＭＯＳトランジスタＭ９３のドレイン電流と同じ電流値をＰＭＯＳトランジスタＭ９２に流すようにしても良く、ＮＭＯＳトランジスタＭ９１と、ＰＭＯＳトランジスタＭ９４Ａ，Ｍ９４Ｂとの電流比を高精度に設定する必要があるが、カレントミラー回路を用いることにより、これを小さな回路で容易に実現することができる。

さらに、図１および図３に示した電流駆動型Ｄ／Ａコンバータのバイアス回路は、図１および図３に示した電流駆動型Ｄ／Ａコンバータの電流源セルの制御電圧供給用に適用するようにしても良いが、その他の電流駆動型Ｄ／Ａコンバータの電流源セルの制御電圧供給用に適用するようにしても良い。

さらに、図１および図３に示した電流駆動型Ｄ／Ａコンバータのバイアス回路の出力段に電圧バッファを設け、その電圧バッファを介したバイアス電圧を制御電圧として電流駆動型Ｄ／Ａコンバータの電流源セルに適用するようにしても良く、バイアス回路の出力段に電圧バッファを設けたことにより、バイアス回路の出力インピーダンスを低減することができ、ノイズの影響を受けにくいバイアス電圧を得ることができる。
実施の形態２．
図４はこの発明の実施の形態２による電流駆動型Ｄ／Ａコンバータを示す回路図であり、図４において、ＰＭＯＳトランジスタＭ９９は、ソース電極が電源に接続され、ゲート電極がＰＭＯＳトランジスタＭ９５，Ｍ９６，Ｍ９１のゲート電極に接続され、カレントミラー回路を構成したものである。ＮＭＯＳトランジスタＭ１００は、ドレイン電極およびゲート電極がＰＭＯＳトランジスタＭ９９のドレイン電極に接続されると共にバイアス電圧ＢＩＡＳ３を電流源セルに供給し、ソース電極がＮＭＯＳトランジスタＭ９２のソース電極、およびＮＭＯＳトランジスタＭ９３のソース電極およびバックゲート電極に接続されたものである。なお、その他の構成については、図１と同等である。

次に動作について説明する。
図４において、バイアス電圧ＢＩＡＳ３は、ＰＭＯＳトランジスタＭ９９およびＮＭＯＳトランジスタＭ１００により生成される。ＰＭＯＳトランジスタＭ９９のサイズを調整することにより、ＮＭＯＳトランジスタＭ１００に微小な電流を流すと、ＮＭＯＳトランジスタＭ１００のゲート−ソース間電圧は、ＮＭＯＳトランジスタＭ１００のしきい値電圧Ｖｔｈになる。この場合、スイッチトランジスタのゲート電圧の変化する範囲がさらに狭くなり、電荷注入量の削減が可能になる。

なお、図４ではＮＭＯＳトランジスタで構成された電流駆動型Ｄ／Ａコンバータについて示したが、電流駆動型Ｄ／ＡコンバータはＰＭＯＳトランジスタで構成されたものであっても良い。

図５はこの発明の実施の形態２による他の電流駆動型Ｄ／Ａコンバータを示す回路図であり、３ビットＤ／ＡコンバータをＰＭＯＳトランジスタで構成した例である。

図５では図４に対して、ＮＭＯＳトランジスタがＰＭＯＳトランジスタに、ＰＭＯＳトランジスタがＮＭＯＳトランジスタにそれぞれ置き換わったために、電源およびグランド間で接続が逆転したものとなるが、その他の構成については図４と同等である。

このような回路構成でも図４と同様な効果が得られる。
以上のように、この実施の形態２によれば、ＮＭＯＳトランジスタまたはＰＭＯＳトランジスタＭ１２Ｐ，Ｍ１２Ｎ，Ｍ２２Ｐ，Ｍ２２Ｎ，Ｍ３２Ｐ，Ｍ３２Ｎのゲート−ソース間電圧をそれらＮＭＯＳトランジスタまたはＰＭＯＳトランジスタのしきい値電圧になるようにオフ制御電圧を設定したことにより、制御電圧振幅がさらに小さくなり、寄生容量によるノイズの発生を低減し、さらに高性能な電流駆動型Ｄ／Ａコンバータを得ることができる。
実施の形態３．
図６はこの発明の実施の形態３による電流駆動型Ｄ／Ａコンバータを適用したフォールデッドカスコードオペアンプ示す回路図であり、図において、フォールデッドカスコードオペアンプにおいては、ＮＭＯＳトランジスタＭ１１Ｐ，Ｍ１１Ｎからなる差動対、ＮＭＯＳトランジスタＭ１３Ａ，Ｍ１３Ｂからなる差動対と、ＰＭＯＳトランジスタＭ１４Ｐ，Ｍ１４Ｎ，Ｍ１５Ｐ，Ｍ１５Ｎ、ＮＭＯＳトランジスタＭ１６Ｐ，Ｍ１６Ｎ，Ｍ１７Ｐ，Ｍ１７Ｎからなる出力段から構成される。入力電圧ＶＩＰ，ＶＩＮは、ＮＭＯＳトランジスタＭ１１Ｐ，Ｍ１１Ｎのゲート電極に印加される。ＰＭＯＳトランジスタＭ１５ＮおよびＮＭＯＳトランジスタＭ１６Ｎ間から出力電圧ＶＯＵＴＰが出力され、ＰＭＯＳトランジスタＭ１５ＰおよびＮＭＯＳトランジスタＭ１６Ｐ間から出力電圧ＶＯＵＴＮが出力される。フォールデッドカスコードオペアンプにおいては、全てのトランジスタは飽和領域動作する必要がある。

ＰＭＯＳトランジスタＭ２１Ｐ，Ｍ２１Ｎ，Ｍ２２Ｐ，Ｍ２２Ｎ、ＮＭＯＳトランジスタＭ２３Ｐ，Ｍ２３Ｎ，Ｍ２４Ｐ，Ｍ２４Ｎ、抵抗Ｒ１からなるバイアス回路（従来の回路）は、バイアス電圧ＢＩＡＳ１およびバイアス電圧ＢＩＡＳ４を生成するものである。
ＰＭＯＳトランジスタＭ１０１Ａ，Ｍ１０１Ｂ，Ｍ１０２，Ｍ１０５，Ｍ１０６、ＮＭＯＳトランジスタＭ１０３，Ｍ１０４，Ｍ１０７，Ｍ１０８からなるバイアス回路（実施の形態１を適用）は、バイアス電圧ＢＩＡＳ２を生成するものである。この回路は、実施の形態１における電流駆動型Ｄ／Ａコンバータのバイアス回路と同様に動作し、基板バイアス効果を受けないため、製造ばらつきや動作環境によらず、ＰＭＯＳトランジスタＭ１４Ｐ，Ｍ１４Ｎを飽和させるバイアス電圧を容易に生成することが可能である。
ＰＭＯＳトランジスタＭ２０３，Ｍ２０４，Ｍ２０７，Ｍ２０８、ＮＭＯＳトランジスタＭ２０１Ａ，Ｍ２０１Ｂ，Ｍ２０２，Ｍ２０５，Ｍ２０６からなるバイアス回路（実施の形態１を適用）は、バイアス電圧ＢＩＡＳ３を生成するものである。この回路においても同様に、基板バイアス効果を受けないため、製造ばらつきや動作環境によらず、ＰＭＯＳトランジスタＭ１７Ｐ，Ｍ１７Ｎを飽和させるバイアス電圧を容易に生成することが可能である。

以上のように、この実施の形態３によれば、バイアス電圧ＢＩＡＳ２，ＢＩＡＳ３を生成するバイアス回路に、実施の形態１のバイアス回路を適用したことにより、基板バイアス効果を受けないため、製造ばらつきや動作環境によらず、フォールデッドカスコードオペアンプにおいて、トランジスタを飽和させるバイアス電圧を容易に生成することができる。

ＢＩＡＳ１，ＢＩＡＳ４ バイアス電圧、ＢＩＡＳ２，ＢＩＡＳ３ バイアス電圧（制御電圧）、Ｍ１１，Ｍ２１，Ｍ３１ ＰＭＯＳトランジスタ ＮＭＯＳトランジスタ（電流源）、Ｍ１１Ｐ，Ｍ１１Ｎ，Ｍ１３Ａ，Ｍ１３Ｂ，Ｍ１６Ｐ，Ｍ１６Ｎ，Ｍ１７Ｐ，Ｍ１７Ｎ，Ｍ２３Ｐ，Ｍ２３Ｎ，Ｍ２４Ｐ，Ｍ２４Ｎ，Ｍ１０３，Ｍ１０４，Ｍ１０７，Ｍ１０８，Ｍ２０１Ａ，Ｍ２０１Ｂ，Ｍ２０２，Ｍ２０５，Ｍ２０６ ＮＭＯＳトランジスタ、Ｍ１２Ｐ，Ｍ１２Ｎ，Ｍ２２Ｐ，Ｍ２２Ｎ，Ｍ３２Ｐ，Ｍ３２Ｎ ＰＭＯ Ｓトランジスタ ＮＭＯＳトランジスタ（電流スイッチ）、Ｍ１４Ｐ，Ｍ１４Ｎ，Ｍ１５Ｐ，Ｍ１５Ｎ，Ｍ２１Ｐ，Ｍ２１Ｎ，Ｍ２２Ｐ，Ｍ２２Ｎ，Ｍ１０１Ａ，Ｍ１０１Ｂ，Ｍ１０２，Ｍ１０５，Ｍ１０６，Ｍ２０３，Ｍ２０４，Ｍ２０７，Ｍ２０８ ＰＭＯＳトランジスタ、Ｍ９１ ＮＭＯＳトランジスタ ＰＭＯＳトランジスタ（第１の電流源）、Ｍ９２ ＰＭＯＳトランジスタ（第１のＰＭＯＳトランジスタ） ＮＭＯＳトランジスタ（第１のＮ ＭＯＳトランジスタ）、Ｍ９３ ＰＭＯＳトランジスタ（第２のＰＭＯＳトランジスタ） ＮＭＯＳトランジスタ（第２のＮＭＯＳトランジスタ）、Ｍ９４Ａ，Ｍ９４Ｂ ＰＭＯＳトランジスタ（第２の電流源） ＮＭＯＳトランジスタ（第２の電流源）、Ｍ９５，Ｍ９６，Ｍ９８〜Ｍ１００ ＰＭＯＳトランジスタ ＮＭＯＳトランジスタ、Ｍ９７ ＰＭＯＳトランジスタ ＮＭＯＳトランジスタ、Ｒ１ 抵抗、ＲＬＰ，ＲＬＮ 負荷抵抗、ＳＷ１２Ｐ，ＳＷ１２Ｎ，ＳＷ２２Ｐ，ＳＷ２２Ｎ，ＳＷ３２Ｐ，ＳＷ３２Ｎ スイッチ、ＶＩＰ，ＶＩＮ 入力電圧、ＶＯＵＴＰ，ＶＯＵＴＮ 出力電圧。

Claims (4)

1. 一方が第１の電圧源に接続された第１の電流源と、
   ゲート電極およびドレイン電極が上記第１の電流源の他方に接続された第１のＮＭＯＳトランジスタと、
   ソース電極およびバックゲート電極が上記第１のＮＭＯＳトランジスタのソース電極に接続され、ドレイン電極が第２の電圧源に接続され、ゲート電極が参照電圧端子に接続された第２のＮＭＯＳトランジスタと、
   一方が上記第１および第２のＮＭＯＳトランジスタのソース電極に接続され、他方が第３の電圧源に接続された第２の電流源とを備えた電流駆動型Ｄ／Ａコンバータのバイアス回路。
2. 一方が第１の電圧源に接続された第１の電流源と、
   ゲート電極およびドレイン電極が上記第１の電流源の他方に接続された第１のＰＭＯＳトランジスタと、
   ソース電極およびバックゲート電極が上記第１のＰＭＯＳトランジスタのソース電極に接続され、ドレイン電極が第２の電圧源に接続され、ゲート電極が参照電圧端子に接続された第２のＰＭＯＳトランジスタと、
   一方が上記第１および第２のＰＭＯＳトランジスタのソース電極に接続され、他方が第３の電圧源に接続された第２の電流源とを備えた電流駆動型Ｄ／Ａコンバータのバイアス回路。
3. 第１および第２のＮＭＯＳトランジスタのドレイン電極に電流ミラー回路を挿入し、第２のＮＭＯＳトランジスタのドレイン電流と同じ電流値を第１のＮＭＯＳトランジスタに流すようにしたことを特徴とする請求項１記載の電流駆動型Ｄ／Ａコンバータのバイアス回路。
4. 第１および第２のＰＭＯＳトランジスタのドレイン電極に電流ミラー回路を挿入し、第２のＰＭＯＳトランジスタのドレイン電流と同じ電流値を第１のＰＭＯＳトランジスタに流すようにしたことを特徴とする請求項２記載の電流駆動型Ｄ／Ａコンバータのバイアス回路。

Images