JP4827977B2 - 電流駆動型d/aコンバータのバイアス回路 - Google Patents
電流駆動型d/aコンバータのバイアス回路 Download PDFInfo
- Publication number
- JP4827977B2 JP4827977B2 JP2010074880A JP2010074880A JP4827977B2 JP 4827977 B2 JP4827977 B2 JP 4827977B2 JP 2010074880 A JP2010074880 A JP 2010074880A JP 2010074880 A JP2010074880 A JP 2010074880A JP 4827977 B2 JP4827977 B2 JP 4827977B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- voltage
- source
- transistor
- converter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Analogue/Digital Conversion (AREA)
- Logic Circuits (AREA)
Description
さらに、従来のカスコード接続電流源のバイアス回路では、基板バイアス効果によるしきい値電圧Vthの変化のために、電流値、Vthの製造ばらつきを考慮した余裕のあるバイアス電圧を生成しなければならなかった。このため、低電圧回路や電流源の出力電圧の小さい回路では、トランジスタの飽和条件を満たすバイアス回路を構成することが困難になるなどの課題があった。
図1はこの発明の実施の形態1による電流駆動型D/Aコンバータを示す回路図であり、3ビットD/Aコンバータの例である。
PMOSトランジスタ(第1の電流源)M91は、ソース電極が電源(第1の電圧源)に接続されたものである。NMOSトランジスタ(第1のNMOSトランジスタ)M92は、ゲート電極およびドレイン電極がPMOSトランジスタM91のドレイン電極に接続されると共にスイッチSWxPおよびスイッチSWxNに接続され、バイアス電圧BIAS2を供給可能なように構成されたものである。NMOSトランジスタ(第2のNMOSトランジスタ)M93は、ソース電極およびバックゲート電極がNMOSトランジスタM92のソース電極に接続され、ドレイン電極が電源(第2の電圧源)に接続され、ゲート電極が参照電圧端子に接続されたものである。なお、NMOSトランジスタM92,M93の共通ソースがスイッチSWxPおよびスイッチSWxNに接続され、バイアス電圧BIAS3を供給可能なように構成されたものである。NMOSトランジスタ(第2の電流源)M94A,M94Bは、それぞれのドレイン電極がNMOSトランジスタM92,M93の共通ソースに接続され、それぞれのソース電極がグランド(第3の電圧源)に接続されたものである。NMOSトランジスタM94A,M94Bのゲート電極にはバイアス電圧BIAS1が供給されるように構成されている。
電流源セルのNMOSトランジスタM11は、飽和領域(Vgsが一定のとき、Vdsを大きくするとVdsに関らずIdが一定になる。これを言う)で動作する必要がある。NMOSトランジスタM11が飽和するための条件は以下の式(3)である。
ここで、Vgs11は、NMOSトランジスタM11のゲート−ソース間電圧、Vds11は、NMOSトランジスタM11のドレイン−ソース間電圧、Vth11は、NMOSトランジスタM11のしきい値電圧である。Vds11の電圧値は、NMOSトランジスタM94A,M92で構成される複製回路の対応するバイアス電圧BIAS3に等しくなる。また、Vgs11=Vgs94A,Vth11=Vth94Aであるから、
BIAS3>Vgs94A−Vth94A ・・・(4)
を満足すると、NMOSトランジスタM11も飽和領域で動作する。
BIAS3=Vgs98−Vgs93 ・・・(5)
ここで、Vgs98,Vgs93は、それぞれNMOSトランジスタM98,M93のゲート−ソース間電圧である。ここで、NMOSトランジスタM93においては、NMOSトランジスタM94Aと同じサイズで、ドレイン電流はIlsbで、ソース電極とバックゲート電極が同一端子に接続されており、基板バイアス効果を受けないことから、NMOSトランジスタM94Aと同じ電気特性を示し、
Vgs93=Vgs94A ・・・(6)
となる。以上式(4)から(6)よりNMOSトランジスタM11を飽和させる条件は以下の式(7)にまとめられる。
Vgs98>2×(Vgs94A−Vth94A)+Vth94A ・・・(7)
NMOSトランジスタM98は、基板バイアス効果の影響を受けないので、Vth98=Vth94Aである。
上式(8)より、
このように、NMOSトランジスタM11を飽和領域で動作させるための条件は、トランジスタのサイズ比のみで決めることができる。集積回路においてはトランジスタのサイズ比を高精度に製造することが可能であるため、容易に実現可能である。また、NMOSトランジスタM93,M98は基板バイアス効果の影響を受けないため、製造ばらつきや動作環境の変化に伴なうしきい値電圧Vthや電流の変化の影響を受けない。したがって、従来の回路で必要なマージンを削減することができ、より低電源電圧な回路でも動作可能になる。
以上のように、この実施の形態1によれば、NMOSトランジスタまたはPMOSトランジスタM12P,M12N,M22P,M22N,M32P,M32Nのオフ制御電圧を、オン制御電圧に近づけた電圧に設定したことにより、上記NMOSトランジスタまたはPMOSトランジスタの制御電圧振幅が小さくなり、寄生容量を介した電荷注入によるノイズの発生を低減すると共に、オフする際の寄生容量からグランドもしくは電源への放電電流の流れ込みによるグランド電圧もしくは電源電圧のノイズの発生を低減し、高性能な電流駆動型D/Aコンバータを得ることができる。
実施の形態2.
図4はこの発明の実施の形態2による電流駆動型D/Aコンバータを示す回路図であり、図4において、PMOSトランジスタM99は、ソース電極が電源に接続され、ゲート電極がPMOSトランジスタM95,M96,M91のゲート電極に接続され、カレントミラー回路を構成したものである。NMOSトランジスタM100は、ドレイン電極およびゲート電極がPMOSトランジスタM99のドレイン電極に接続されると共にバイアス電圧BIAS3を電流源セルに供給し、ソース電極がNMOSトランジスタM92のソース電極、およびNMOSトランジスタM93のソース電極およびバックゲート電極に接続されたものである。なお、その他の構成については、図1と同等である。
図4において、バイアス電圧BIAS3は、PMOSトランジスタM99およびNMOSトランジスタM100により生成される。PMOSトランジスタM99のサイズを調整することにより、NMOSトランジスタM100に微小な電流を流すと、NMOSトランジスタM100のゲート−ソース間電圧は、NMOSトランジスタM100のしきい値電圧Vthになる。この場合、スイッチトランジスタのゲート電圧の変化する範囲がさらに狭くなり、電荷注入量の削減が可能になる。
以上のように、この実施の形態2によれば、NMOSトランジスタまたはPMOSトランジスタM12P,M12N,M22P,M22N,M32P,M32Nのゲート−ソース間電圧をそれらNMOSトランジスタまたはPMOSトランジスタのしきい値電圧になるようにオフ制御電圧を設定したことにより、制御電圧振幅がさらに小さくなり、寄生容量によるノイズの発生を低減し、さらに高性能な電流駆動型D/Aコンバータを得ることができる。
実施の形態3.
図6はこの発明の実施の形態3による電流駆動型D/Aコンバータを適用したフォールデッドカスコードオペアンプ示す回路図であり、図において、フォールデッドカスコードオペアンプにおいては、NMOSトランジスタM11P,M11Nからなる差動対、NMOSトランジスタM13A,M13Bからなる差動対と、PMOSトランジスタM14P,M14N,M15P,M15N、NMOSトランジスタM16P,M16N,M17P,M17Nからなる出力段から構成される。入力電圧VIP,VINは、NMOSトランジスタM11P,M11Nのゲート電極に印加される。PMOSトランジスタM15NおよびNMOSトランジスタM16N間から出力電圧VOUTPが出力され、PMOSトランジスタM15PおよびNMOSトランジスタM16P間から出力電圧VOUTNが出力される。フォールデッドカスコードオペアンプにおいては、全てのトランジスタは飽和領域動作する必要がある。
PMOSトランジスタM101A,M101B,M102,M105,M106、NMOSトランジスタM103,M104,M107,M108からなるバイアス回路(実施の形態1を適用)は、バイアス電圧BIAS2を生成するものである。この回路は、実施の形態1における電流駆動型D/Aコンバータのバイアス回路と同様に動作し、基板バイアス効果を受けないため、製造ばらつきや動作環境によらず、PMOSトランジスタM14P,M14Nを飽和させるバイアス電圧を容易に生成することが可能である。
PMOSトランジスタM203,M204,M207,M208、NMOSトランジスタM201A,M201B,M202,M205,M206からなるバイアス回路(実施の形態1を適用)は、バイアス電圧BIAS3を生成するものである。この回路においても同様に、基板バイアス効果を受けないため、製造ばらつきや動作環境によらず、PMOSトランジスタM17P,M17Nを飽和させるバイアス電圧を容易に生成することが可能である。
Claims (4)
- 一方が第1の電圧源に接続された第1の電流源と、
ゲート電極およびドレイン電極が上記第1の電流源の他方に接続された第1のNMOSトランジスタと、
ソース電極およびバックゲート電極が上記第1のNMOSトランジスタのソース電極に接続され、ドレイン電極が第2の電圧源に接続され、ゲート電極が参照電圧端子に接続された第2のNMOSトランジスタと、
一方が上記第1および第2のNMOSトランジスタのソース電極に接続され、他方が第3の電圧源に接続された第2の電流源とを備えた電流駆動型D/Aコンバータのバイアス回路。 - 一方が第1の電圧源に接続された第1の電流源と、
ゲート電極およびドレイン電極が上記第1の電流源の他方に接続された第1のPMOSトランジスタと、
ソース電極およびバックゲート電極が上記第1のPMOSトランジスタのソース電極に接続され、ドレイン電極が第2の電圧源に接続され、ゲート電極が参照電圧端子に接続された第2のPMOSトランジスタと、
一方が上記第1および第2のPMOSトランジスタのソース電極に接続され、他方が第3の電圧源に接続された第2の電流源とを備えた電流駆動型D/Aコンバータのバイアス回路。 - 第1および第2のNMOSトランジスタのドレイン電極に電流ミラー回路を挿入し、第2のNMOSトランジスタのドレイン電流と同じ電流値を第1のNMOSトランジスタに流すようにしたことを特徴とする請求項1記載の電流駆動型D/Aコンバータのバイアス回路。
- 第1および第2のPMOSトランジスタのドレイン電極に電流ミラー回路を挿入し、第2のPMOSトランジスタのドレイン電流と同じ電流値を第1のPMOSトランジスタに流すようにしたことを特徴とする請求項2記載の電流駆動型D/Aコンバータのバイアス回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010074880A JP4827977B2 (ja) | 2010-03-29 | 2010-03-29 | 電流駆動型d/aコンバータのバイアス回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010074880A JP4827977B2 (ja) | 2010-03-29 | 2010-03-29 | 電流駆動型d/aコンバータのバイアス回路 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004252939A Division JP2006074228A (ja) | 2004-08-31 | 2004-08-31 | 電流駆動型d/aコンバータおよびそのバイアス回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010154571A JP2010154571A (ja) | 2010-07-08 |
JP4827977B2 true JP4827977B2 (ja) | 2011-11-30 |
Family
ID=42573014
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010074880A Expired - Fee Related JP4827977B2 (ja) | 2010-03-29 | 2010-03-29 | 電流駆動型d/aコンバータのバイアス回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4827977B2 (ja) |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2668172B2 (ja) * | 1990-04-23 | 1997-10-27 | 三菱電機株式会社 | 電流発生装置およびd/a変換装置 |
JPH08335881A (ja) * | 1995-06-06 | 1996-12-17 | Mitsubishi Electric Corp | 相補型電流源回路 |
JP2004080591A (ja) * | 2002-08-21 | 2004-03-11 | Oki Electric Ind Co Ltd | 電流セル回路及びdaコンバータ |
-
2010
- 2010-03-29 JP JP2010074880A patent/JP4827977B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2010154571A (ja) | 2010-07-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7292172B2 (en) | Current driven D/A converter and its bias circuit | |
CN101615049B (zh) | 参考缓冲电路 | |
KR101355684B1 (ko) | 기준 전압 회로 및 전자 기기 | |
JP5064540B2 (ja) | 電流スイッチ回路及びそれを用いたd/aコンバータ、半導体集積回路及び通信機器 | |
CN111328440B (zh) | 电流舵数模转换器 | |
JP6204772B2 (ja) | カスコード増幅器 | |
KR20070096947A (ko) | 캐스코드 회로 및 반도체 장치 | |
JP4920374B2 (ja) | Mos抵抗制御装置、mos減衰器 | |
US20090184752A1 (en) | Bias circuit | |
JP6582594B2 (ja) | 演算増幅回路 | |
US7932712B2 (en) | Current-mirror circuit | |
Shedge et al. | Analysis and design of CMOS source followers and super source follower | |
JP2012238929A (ja) | 増幅回路 | |
Zhang et al. | An input buffer for 4 GS/s 14-b time-interleaved ADC | |
JP4827977B2 (ja) | 電流駆動型d/aコンバータのバイアス回路 | |
JP4537840B2 (ja) | 電流源セルおよびそれを用いたd/aコンバータ | |
US20170019074A1 (en) | Low noise amplifier | |
CN108319323B (zh) | 一种cmos高温基准电压源 | |
KR100945723B1 (ko) | 폴디드 캐스코드 전류원 | |
CN109582077B (zh) | 低耗电电源启动重设电路与参考信号电路 | |
JP3806109B2 (ja) | 低電圧増幅回路 | |
JP2013150229A (ja) | ソースフォロワ回路 | |
JP2008235974A (ja) | 定電流制御回路および該回路を備えた半導体集積回路 | |
WO2022054192A1 (ja) | 増幅回路、および、複合回路 | |
JP5203809B2 (ja) | 電流ミラー回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20100609 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110621 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110817 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110906 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110913 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140922 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |