CN101057405A - 高速且高精度的数字－模拟转换器 - Google Patents

Abstract

一种高速、高精度的DAC具有多个电流开关。每一电流开关包含：电流源，其提供参考电流；第一和第二电路元件，其耦合到所述电流源；以及第一和第二晶体管，其分别耦合到所述第一和第二电路元件。所述第一晶体管在启用时向第一输出提供所述参考电流，且所述第二晶体管在启用时向第二输出提供所述参考电流。所述第一和第二电路元件为所述第一和第二晶体管提供源极退化，为这些晶体管扩展线性操作区域，且可用始终接通的晶体管或者用电阻器来构建。所述第一和第二晶体管以及所述第一和第二电路元件可为P通道场效晶体管(P－FET)、N通道场效晶体管(N－FET)或其它某种类型的晶体管。

Description

高速且高精度的数字-模拟转换器

技术领域

本发明大体上涉及电子电路，且更具体地说涉及一种数字-模拟转换器(DAC)。

背景技术

DAC广泛用于包含无线通信的各种应用。举例来说，无线通信系统中的无线装置通常使用传输DAC(TxDAC)将一个或一个以上数字数据流转换成一个或一个以上模拟信号，所述模拟信号经过进一步处理以产生适合于通过无线信道传输的射频(RF)输出信号。TxDAC通常经设计以满足针对无寄生动态范围(spurious free dynamic range，SFDR)、信噪比(SNR)、总谐波失真(THD)等等的严格的动态规格。这些动态规格确定来自TxDAC的模拟信号的质量(例如，频谱纯度)，且一般经设定以使得RF输出信号可满足无线系统所强加的总体规格。

大多常规的TxDAC具有不充分的线性度和/或过高的噪声最低限度，且自身无法实现满足总体无线系统规格所需要的动态性能。因此，TxDAC的动态规格往往并不严格。于是，在TxDAC后面使用额外的硬件，以进一步调整模拟信号并使得RF输出信号可满足总体无线系统规格。然而，额外的硬件会增加复杂度、提高成本，且某些参数的性能会降级，所有这些都不合乎无线装置的需要。

更新兴的无线通信系统通常具有更广泛的操作带宽且支持更高的数据速率。这些系统往往也具有更严格的系统规格，这可能会对TxDAC强加更严格的动态需要。因此，所属领域中需要一种具有良好的动态性能且适合用作TxDAC以用于无线通信的DAC。

发明内容

本文描述一种具有良好的动态性能的高速、高精度的DAC。所述DAC可用作TxDAC以用于无线通信，且也用于其它需要高速度和/或高精度的应用。

在一实施例中，DAC包含多个DAC部分，且每一DAC部分可用温度计解码或二进制解码构建，以下描述所述两者。举例来说，DAC可包含两个DAC部分，其中每一DAC部分均用温度计解码构建。在任何情况下，每一DAC部分均包含多个电流开关。每一电流开关包含：电流源，其提供参考或切换电流；第一和第二电路元件，其耦合到所述电流源；以及第一和第二晶体管，其分别耦合到所述第一和第二电路元件。第一晶体管在启用时向第一输出提供参考电流，且第二晶体管在启用时向第二输出提供参考电流。第一和第二电路元件为第一和第二晶体管提供源极退化，为这些晶体管扩展线性操作区域，且可用始终接通的晶体管或者电阻器来构建。举例来说，第一和第二晶体管以及所述第一和第二电路元件可为P通道场效晶体管(P-FET)、N通道场效晶体管(N-FET)或其它某种类型的晶体管。

以下更详细地描述本发明的各个方面和实施例。

附图说明

通过结合附图阅读下述具体描述内容将更容易了解本发明的特征和性质，在附图中相同参考符号始终相应地表示，且其中：

图1展示无线装置内的示范性传输路径；

图2展示无线装置内的改进的传输路径；

图3展示TxDAC的方框图；

图4展示同相路径的DAC；

图5展示电流开关；

图6展示P-FET退化的电流开关；

图7展示图5和6中的电流开关的转移函数；

图8A到8C展示电流开关的三种输出波形；

图9展示N-FET退化的电流开关；

图10展示另一P-FET退化的电流开关；

图11展示具有电阻退化的P-FET电流开关；和

图12展示具有电感退化的P-FET电流开关。

具体实施方式

“示范性”一词在本文中用来表示“用作实例、例子或例证”。本文中任何描述为“示范性”的实施例或设计均不必然理解为与其它实施例或设计相比是优选或有利的。

图1展示无线装置内的示范性传输路径100的方框图。TxDAC 110接收同相数据流(Idata)和正交数据流(Qdata)，将每一数据流转换成模拟信号，并提供分别用于Idata和Qdata流的差分同相模拟信号(Idac)和差分正交模拟信号(Qdac)。所述差分Idac信号由非反转Idacp信号和反转Idacm信号组成。所述差分Qdac信号由非反转Qdacp信号和反转Qdacm信号组成。混频器120a从LO产生器122接收Idac信号和同相本机振荡器(ILO)信号，用ILO信号对Idac信号进行频率向上转换，并提供经过同相调制的成分。类似地，混频器120b从LO产生器122接收Qdac信号和正交LO(QLO)信号，用QLO信号对Qdac信号进行频率向上转换，并提供经过正交调制的成分。加法器124接收经过同相和正交调制的成分并将二者相加，且提供经过调制的信号。随后，低通滤波器126对经过调制的信号进行滤波，并提供RF输出信号。低通滤波器126可用(例如)三阶巴特沃思g_m-C滤波器(third-order Butterworth g_m-C filter)来构建。DC偏移校正电路128检测并校正经过同相和正交调制的成分中的DC偏移。如果DC偏移不被校正，其会在RF输出信号的包络中加入随时间变化的成分，并使RF输出信号的频谱质量降级。

在传输路径100中，用低通滤波器126和DC偏移校正电路128在相关频带中实现期望的SNR。当TxDAC 110的动态性能使得RF输出信号无法满足总体系统规格时，便在传输路径100中包含这些电路块。然而，这些电路块会消耗电力、在集成电路(IC)上占据电路小片面积、增加成本并使某些参数的性能降级(例如相位误差)。举例来说，三阶g_m-C低通滤波器126可能会占据电路小片总面积的25到35％以用于传输路径。

图2展示无线装置内的改进的传输路径200的实施例的方框图。TxDAC 210分别接收并转换Idata和Qdata流且提供差分Idac和Qdac信号。TxDAC 210具有高精度和良好的动态性能，并且可以用下述方式来构建。由于良好的动态性能，所以可在传输路径上使用简单的电阻器电容器(RC)低通滤波器，且无需DC偏移校正电路。对于同相(I)路径，电容器212a跨越Idacp和Idacm信号耦合，且电阻器214a和216a分别耦合到Idacp和Idacm信号，以及电路接地。对于正交(Q)路径，电容器212b跨越Qdacp和Qdacm信号耦合，且电阻器214b和216b分别耦合到Qdacp和Qdacm信号，以及电路接地。用于每一路径的电容器212和电阻器214及216形成差分一阶RC低通滤波器。电阻器214a、214b、216a和216b也是TxDAC的负载电阻器。

混频器220a接收经过滤波的差分Idac信号，并用来自LO产生器222的ILO信号对经过滤波的差分Idac信号进行频率向上转换，且提供经过同相调制的成分。类似地，混频器220b接收经过滤波的差分Qdac信号，并用来自LO产生器222的QLO信号对经过滤波的差分Qdac信号进行频率向上转换，且提供经过正交调制的成分。加法器224接收经过同相和正交调制的成分并将二者相加，且提供RF输出信号。

传输路径200利用简单的RC低通滤波器来实现总体系统规格。因此，传输路径200会比图1中的传输路径100消耗较少的电力，占据较小的电路小片面积，且具有较低的成本。所有这些益处都是可能的，因为TxDAC 210比图1中的TxDAC 110具有改进的动态性能(例如，较少的失真和较低的噪声电平)。

图3展示TxDAC 210的实施例的方框图。对于此实施例，TxDAC 210包含用于I路径的N位DAC 310a和用于Q路径的N位DAC 310b，其中N可为任何整数值(例如，N＝12)。在一实施例中，每一N位DAC 310构建有两个温度计解码的DAC部分320和340。DAC部分320覆盖M个较高有效位，且DAC部分340覆盖L个较低有效位，其中L和M可为任何使得L+M＝N的整数值(例如，L＝5，M＝7且N＝12)。对于M个位的温度计解码，个别地启用等权的2^M-1个电路元件(例如，电流源)，以提供范围从0到2^M-1的输出值。对于M个位的二进制解码，个别地启用具有不同权(例如，1，2，4，...，2^M-1)的M个电路元件，以提供范围从0到2^M-1的输出值。温度计解码的DAC通常可比二进制解码的DAC提供更好的性能(例如，更好的线性度)。一般来说，每一DAC 310可构建有任何数目的部分，且每一部分可为温度计解码的或二进制解码的。

在用于I路径的DAC 310a内，触发器312a接收针对Idata流的N位输入，用时钟(CLK)为输入数据位计时以便使这些位同步，向DAC部分320a提供M个较高有效位，并向DAC部分340a提供L个较低有效位。在DAC部分320a内，温度计解码器322a接收所述M个较高有效位，并提供2^M-1个数字控制信号。锁存器/驱动器324a接收所述2^M-1个数字控制信号，并为开关326a提供2^M-1个相应的差分输入信号。开关326a还从电流源328a接收2^M-1个参考电流，且每一开关基于其差分输入信号而将其参考电流导引到Idacp或Idacm输出。锁存器324a确保对参考电流进行同步切换，以便减少Idacp和Idacm信号中的假信号能量(glitch energy)。偏置电路330a为电流源328a产生偏压。

在DAC部分340a内，温度计解码器342a接收所述L个较低有效位，并提供2^L-1个数字控制信号。锁存器/驱动器344a接收所述2^L-1个数字控制信号，并为开关346a提供2^L-1个相应的差分输入信号。开关346a还从电流源348a接收2^L-1个参考电流，且基于所述2^L-1个差分输入信号而将参考电流导引到适当的Idacp和Idacm输出。偏置电路350a为电流源348a产生偏压。

用于Q路径的DAC 310b可与用于I路径的DAC 310a用相同的方式构建。

图4展示用于I路径的DAC 310a的一部分的示意图。DAC 310a内的块328a包含2^M个电流源410，其中每一电流源410提供参考电流I_refM。电流源410可使用电流镜或所属领域中已知的其它某一电路设计来构建。虽然图3中为清晰起见未予展示，但所述2^M个电流源410从偏置电路330a接收偏压(V_biasM)。块326a包含2^M-1个开关420。每一开关420耦合到个别电流源410，并进一步从锁存器/驱动器324a接收个别的差分输入信号。每一开关420基于其差分输入信号而将参考电流I_refM从相关联的电流源410导引到Idacp或Idacm输出。

块348a包含并联耦合的2^L个P-FET 430。所有P-FET 430的源极均耦合在一起，且从块328a中的电流源410z接收参考电流I_refM。所有P-FET 430的栅极均耦合在一起，且从偏置电路350a接收偏压V_biasL。2^L个P-FET 430具有相同带宽和长度尺寸，且每一P-FET提供参考电流I_refL＝I_refM/2^L。块346a包含2^L-1个开关440。每一开关440耦合到个别P-FET 430的漏极，且进一步从锁存器/驱动器344a接收个别的差分输入信号。每一开关440基于其差分输入信号而将参考电流I_refL从相关联的P-FET 430导引到Idacp或Idacm输出。最后的P-FET 430z将其参考电流经由开关440z提供到Idacp输出。一般来说，可将用于P-FET 430z的电流导引到Idacp或Idacm。P-FET 430z和开关440z形成虚设(dummy)电流开关，其经设计以尽可能接近地匹配较低有效位DAC部分中的其它2^L-1个电流开关。虚设电流开关提供良好的匹配且会改进性能。Idacp和Idacm输出通常分别耦合到两个输出电阻器(例如，图2中的电阻器214a和216a)以产生Vdacp和Vdacm输出电压。

图5展示电流开关500的示意图，所述电流开关500包含电流源510和开关520。电流开关500可用于图4中的较高有效位DAC部分中的2^M-1个电流开关中的每一者。在此情况下，开关520对应于一个开关420，且电流源510对应于一个电流源410。电流开关500也可用于图4中的较低有效位DAC部分中的2^L-1个电流开关中的每一者。在此情况下，开关520对应于一个开关440，且电流源510对应于一个P-FET 430(以及提供参考电流I_refM的电流源410z)。

电流源510包含两个串联耦合的P-FET 512和514。P-FET 512的源极耦合到电源(V_DD)，其栅极接收第一偏压(V_bias1)，且其漏极耦合到P-FET 514的源极。P-FET 514的栅极接收第二偏压(V_bias2)，且其漏极提供切换电流I_ss。电压V_bias1和V_bias2可分别对应于用于图4中的电流源410和P-FET 430的偏压。切换电流可对应于来自图4中的一个电流源410的参考电流I_refM或对应于来自一个P-FET 430的参考电流I_refL。

开关520包含两个作为差分对耦合的“切换”P-FET 522a和522b。P-FET 522a和522b的源极耦合在一起，并进而耦合到P-FET 514的漏极。P-FET 522a的栅极接收非反转输入信号(V_ip)，且其漏极提供反转输出电流(I_outm)。P-FET 522b的栅极接收反转输入信号(V_im)，且其漏极提供非反转输出电流(I_outp)。P-FET 522a和522b的漏极分别耦合到Idacm和Idacp输出。P-FET 522a和522b作为开关操作。差分输入电压(V_in＝V_ip-V_im)启用切换P-FET中的一者并禁用另一切换P-FET。启用的P-FET将切换电流导引到其漏极输出。

在高切换频率下，DAC的动态性能主要取决于电流开关的安定(settling)特性。对于理想的电流开关，切换P-FET瞬时接通和断开，且启用的P-FET提供对输出电流的理想阶跃响应。对于实际的电流开关，切换P-FET在某一有限的时间间隔内在接通与断开状态之间转换，且启用的P-FET提供对输出电流的不理想的响应。所述不理想的响应可包含回转周期、假信号脉冲、冗余时钟和数字数据馈通等等。所有这些假象均会导致动态非线性，其会使DAC的动态性能降级。

图6展示退化的电流开关600的示意图，电流开关600具有优于图5中的电流开关500的改进的切换特性。电流开关600包含电流源610和源极退化开关620。电流开关600可用于图4中的较高有效位DAC部分中的2^M-1个电流开关中的每一者，且也可用于较低有效位DAC部分中的2^L-1个电流开关中的每一者。如上文针对图5中的电流源510所述，电流源610包含两个串联耦合的P-FET 612和614。

开关620包含两个切换P-FET 622a和622b以及两个“退化”P-FET 632a和632b。P-FET 622a和632a串联耦合，且P-FET 622b和632b也串联耦合。P-FET 622a的栅极接收V_ip信号，其漏极提供I_outm电流，且其源极耦合到P-FET 632a的漏极。P-FET 632a的栅极耦合到电路接地，且其源极耦合到P-FET 614的漏极。类似地，P-FET 622b的栅极接收V_im信号，其漏极提供I_outp电流，且其源极耦合到P-FET 632b的漏极。P-FET 632b的栅极耦合到电路接地，且其源极耦合到P-FET 614的漏极。P-FET 622a和632a以及P-FET 622b和632b形成具有源极退化的差分对。P-FET 632a和632b始终接通且为差分对提供源极退化。V_in差分输入电压启用切换P-FET中的一者，且禁用另一切换P-FET。启用的P-FET将切换电流导引到其漏极输出。

图7展示用于图5中的开关520和图6中的退化开关620的转移函数。用于每一开关的输入电压为V_in，且用于每一开关的输出电流为I_out＝I_outp-I_outm。V_in和I_out可取正值和负值。曲线710展示用于开关520的简化的输出电流对输入电压(I-V)转移函数。用于开关520的输出电流(1)对于在-V_{in，min_ns}到V_{in，min_ns}的线性范围内的V_in随着输入电压线性变化，且(1)对于此线性范围外的V_in在±I_out，max处饱和。下标“ns”表示没有源极退化。曲线720展示用于退化开关620的简化的I-V转移函数。用于开关620的输出电流(1)对于在-V_{in，min_sd}到V_{in，min_sd}的线性范围内的V_in随着输入电压线性变化，且(2)对于此线性范围外的V_in在±I_out，max处饱和。下标“sd”表示源极退化。

在没有源极退化的情况下，用于开关520中的每一切换P-FET 522的最小切换电压V_{in，min_ns}可表达为：

$V_{\mathrm{in},\min \_\mathrm{ns}}=\sqrt{\frac{2\·I_{\mathrm{ss}}}{{\mathrm{\μ}}_p\·C_{\mathrm{ox}}\·W/L}},$ 等式(1)

其中μ_p是切换P-FET的空穴迁移率；

C_ox是切换P-FET的栅极到氧化物电容；且

W和L分别是切换P-FET的宽度和长度。

在有源极退化的情况下，用于开关620中的每一切换P-FET 622的最小切换电压V_{in，min_sd}可表达为：

$V_{\mathrm{in},\min \_\mathrm{sd}}=\sqrt{\frac{2\·I_{\mathrm{ss}}}{{\mathrm{\μ}}_p\·C_{\mathrm{ox}}\·W/L}}\×(1+g_m{\·r}_{\mathrm{on}\_d}),$ 等式(2)

其中g_m是切换P-FET的跨导；且

r_{on_d}是退化P-FET的漏极到源极(或“接通”)电阻。

在V_in＝0的情况下，处于平衡状态的跨导g_m可表达为：

$g_m=\sqrt{I_{\mathrm{ss}}\·{\mathrm{\μ}}_p\·C_{\mathrm{ox}}\·W/L}.$ 等式(3)

每一退化P-FET的接通电阻r_{on_d}可表达为：

$r_{\mathrm{on}\_d}=\frac{1}{{\mathrm{\μ}}_p\·C_{\mathrm{ox}}\·(W_d/L_d)\·(V_{\mathrm{gs}\_d}-V_{\mathrm{th}\_d})},$ 等式(4)

其中W_d和L_d分别是退化P-FET的宽度和长度；

V_{gs_d}是退化P-FET的栅极到源极电压；且

V_{th_d}是退化P-FET的阈值电压。

由于数量g_m·r_{on_d}是正值，所以等式(1)和(2)指示用于退化开关620中的P-FET622a和622b的最小切换电压大于用于开关520中的P-FET 522a和522b的最小切换电压，或V_{in，min_sd}＞V_{in，min_ns}。图7中的曲线710和720展示了这一特性。

当输入电压在线性范围内时(即，当|V_in|≤V_in，min时)，每一开关在饱和区域中操作，且当输入电压在线性范围外时(即，当|V_in|＞V_in，min时)，每一开关在三极管区域中操作。在饱和区域中，回转行为对总体安定时间的影响可以忽略。在三极管区域中，如下所述，回转行为对总体安定时间的影响由于过冲(overshoot)和振铃(ringing)而显著增加。

图8A展示用于切换P-FET的示范性输出波形810，切换P-FET由于输入电压的阶跃变化而被过度驱动。如果输入电压远远大于最小切换电压(例如，如果V_in≈1.3V且V_{in，min_ns}≈200mV)，那么切换P-FET会被过度驱动。过度驱动切换P-FET通常会在输出电流中导致过冲和振铃(二者均会增加安定时间)，且也可能会在输出波形中导致其它有害影响。如果输出电压在最终值的±ΔV内，那么认为DAC输出安定。可将ΔV选择为(例如)ΔV＝V_LSB/2，其中V_LSB是DAC的最低有效位的输出电压的变化。

图8B展示用于切换P-FET的另一示范性输出波形820，其具有输入电压的阶跃变化。如下所述，波形820具有可能由于各种因素而引起的较大的假信号。随后的低通滤波器会将所述瞬发性波动滤出。然而，瞬发性波动能量(图8B中通过散列法表示)散布在大部分切换周期(T)上，且导致输出电压电平的误差。电压电平从正确的输出电压的变化V_GE可表达为：

等式(5)

图8C展示用于切换P-FET的又一示范性输出波形830，其具有输入电压的阶跃变化。波形830具有少量的过冲和振铃或者没有过冲和振铃，且因此比波形810和820在更短时间量内安定成最终值。此外，波形830具有少量的假信号能量或者没有假信号能量，电压电平变化较小或为零，且因此精度大于波形820。

切换P-FET的较小V_th通常导致较快的回转速率但会有较多的过冲，这会延长安定时间(例如，如图8A和8B所示)。切换P-FET的较大V_th通常导致较慢的回转速率但会有较少的过冲，这通常缩短安定时间(例如，如图8C所示)。在|V_in|≤V_in，min的情况下，输出的轨迹为快速安定行为，且在|V_in|＞V_in，min的情况下，输出的轨迹为缓慢回转行为。对于较大的V_th，输出波形对切换P-FET的安定行为的依赖性大于对回转行为的依赖性。因此，切换性能一般会随着较大的V_th而得到改进。

除了扩展切换P-FET的线性范围之外，源极退化还会削弱开关内的寄生电容的影响。每一切换P-FET具有栅极到漏极电容C_gd。再次参看图5，在线性区域中，朝向每一不具有源极退化的切换P-FET 522的栅极中的输入电容C_{in_ns}可表达为：

C_{in_ns}＝C_gd·g_m·r_load，等式(6)

其中r_load是切换P-FET的负载阻抗。增益g_m·r_load是由密勒效应(Miller effect)引起的。

参看图6，朝向每一具有源极退化的切换P-FET 622的栅极中的输入电容C_{in_sd}可表达为：

$C_{\mathrm{in}\_\mathrm{sd}}=\frac{C_{\mathrm{gd}}\·g_m\·r_{\mathrm{load}}}{1+g_m{\·r}_{\mathrm{on}\_d}}.$ 等式(7)

等式(6)和(7)指示输入电容由于源极退化而降低。较小的输入电容允许以较高的速率对DAC进行计时。较小的输入电容还减少了从V_in信号到DAC输出的时钟和数字馈通的量。这两个益处都是高速且高精度DAC需要的。

朝向开关中的电流源经受的寄生电容也因源极退化而降低。参看图5，在没有源极退化的情况下，电流源510经受的C_{cs_ns}电容以切换P-FET 522a和522b的源极到主体电容(C_sb)和栅极到源极电容(C_gs)为主。参看图6，在具有源极退化的情况下，电流源610经受的C_{cs_sd}电容以退化P-FET 632a和632b的C_sb电容为主，C_sb电容通常仅为切换P-FET 622a和622b的C_sb和C_gs电容的一小部分。

源极退化可减少假信号能量并提供具有较好的精确度的输出波形。输出波形中的假信号和假信号能量可能来自各种来源。首先，DAC中的所有2^M+2^L-1个电流开关上的不同切换延迟可能会造成假信号。当DAC中的电流开关在略微不同的时间瞬间接通和断开时可能发生假信号，从而使得一些电流开关的接通时间比需要的时间稍长。其次，给定电流开关中的两个切换P-FET均即刻断开可能造成假信号，这会导致DAC输出朝V_DD上升。第三，假信号能量取决于节点N_cs处的峰值假信号脉冲和假信号的可能放电速率。

源极退化可减少由上述三种现象造成的假信号能量。首先，源极退化引起的较小输入电容会减少每个电流开关的切换延迟。这使得DAC中的所有2^M+2^L-1个电流开关上的切换延迟的变化较小，而这又会减小假信号的量值。其次，如果且当切换P-FET两者均即刻断开时，退化P-FET的接通电阻防止DAC输出朝V_DD上升得过高。在切换相位期间，在每一退化P-FET上形成电压降落。所述电压降落吸收一部分假信号，并进一步防止在切换周期期间切换P-FET进入深度断开状态。第三，在有源极退化的情况下，由于节点N_cs处的C_{cs_Sd}电容较小，所以假信号的放电速率较快。

因此，DAC中的开关的源极退化可提供各种益处。源极退化增加最小切换电压V_in，min、缩短安定时间、减少假信号能量，并改进DAC的动态性能。安定时间缩短允许实现较高的DAC切换速度，且安定时间缩短与假信号能量减少结合会改进来自DAC的输出波形的精度。

图4到图6展示使用P-FET的电流开关的示范性设计。所述电流开关也可用N-FET或P-FET与N-FET的组合来构建。

图9展示退化电流开关900的示意图，电流开关900用N-FET构建。电流开关900包含电流源910和退化开关920。电流源910包含两个串联耦合的N-FET 912和914，二者分别接收偏压V_bias1N和V_bias2N。

开关920包含两个切换N-FET 922a和922b以及两个退化N-FET 932a和932b。N-FET922a和932a串联耦合，且N-FET 922b和932b也串联耦合。N-FET 922a的栅极接收V_ip信号，其漏极提供I_outm电流，且其源极耦合到N-FET 932a的漏极。N-FET 932a的栅极耦合到V_DD，且其源极耦合到N-FET 914的漏极。类似地，N-FET 922b的栅极接收V_im信号，其漏极提供I_outp电流，且其源极耦合到N-FET 932b的漏极。N-FET 932b的栅极耦合到V_DD，且其源极耦合到N-FET 914的漏极。N-FET 922a和932a以及N-FET 922b和932b也作为具有源极退化的差分对耦合。N-FET 932a和932b始终接通，且为差分对提供源极退化。

图10展示另一用P-FET构建的退化电流开关1000的示意图。电流开关1000包含电流源1012a和1012b以及退化开关1020。开关1020包含两个切换P-FET 1022a和1022b以及退化P-FET 1032。P-FET 1022a的栅极接收V_ip信号，其漏极提供I_outm电流，且其源极耦合到电流源1012a并耦合到P-FET 1032的漏极。P-FET 1022b的栅极接收V_im信号，其漏极提供I_outp电流，且其源极耦合到电流源1012b并耦合到P-FET 1032的源极。P-FET1032的栅极耦合到电路接地，始终接通，且为P-FET 1022a和1022b提供源极退化。

图11展示具有电阻退化的P-FET退化电流开关1100的示意图。电流开关1100包含图6中的退化电流开关600的所有电路元件，只是分别用电阻器1132a和1132b来代替退化P-FET 632a和632b。

图12展示具有电感退化的P-FET退化电流开关1200的示意图。电流开关1200包含图6中的退化电流开关600的所有电路元件，只是分别用电感器1232a和1232b来代替退化P-FET 632a和632b。

一般来说，可用P-FET(例如，如图6和10中所示)、N-FET(例如，如图9中所示)、P-FET与N-FET(例如，并联耦合)、电阻器(例如，如图11中所示)、电感器(例如，如图12中所示)或其它某些电路元件来实现源极退化。切换和退化FET通常是相同类型的，或为P-FET或为N-FET，以使得其可更紧凑地布置在IC电路小片上。与电阻器相比，FET通常可用较小的电路小片面积来构建。

可选择用于源极退化的FET的接通电阻，以便实现DAC的所需的切换性能。较大的接通电阻可扩展线性操作范围，这可改进电流开关的切换特性。然而，过大的接通电阻可能将节点N_cs处的V_cs电压增加得过高。这一高V_cs电压可能导致电流源内的FET在三极管区域而不是饱和区域中操作，这通常不合乎需要。

可用P通道金属氧化物半导体(P-MOS)、N通道MOS(N-MOS)、互补金属氧化物半导体(CMOS)、双极CMOS(Bi-CMOS)、砷化镓(GaAs)或其它某种IC工艺技术来构建本文所述的电流开关和DAC。举例来说，可用P-FET、N-FET、双极结型晶体管(BJT)、GaAs晶体管、异质结型双极晶体管(HBT)、高电子迁移率晶体管(HEMT)等等来构建电流开关和DAC。也可在例如数字IC、混合信号IC和射频IC(RFIC)等各种类型的IC上制造DAC。

本文所述的高速且高精度DAC可用于TxDAC、视频DAC、仪器DAC等等。TxDAC可用于无线和有线线路通信。举例来说，TxDAC可用于无线装置以及码分多址(CDMA)系统、宽带CDMA(W-CDMA)系统、时分多址(TDMA)系统、全球移动通信系统(GSM)系统、高级移动电话系统(AMPS)系统等等中的基站。所述各种系统在所属领域中是众所周知的。GSM系统可实施全球演进式数据速率增强技术(Enhanced Data rates for GlobalEvolution，EDGE)，该项技术比第二代GSM支持更高的数据速率。

本文所述的DAC可以更高的切换频率操作，因为寄生电容更低且安定时间更快。举例来说，DAC对于GSM和EDGE可以50MHz或更高的切换速率操作，且对于CDMA和W-CDMA以100MHz或更高的切换速率操作。较高的切换速率可简化DAC输出的滤波。较高的切换速率还可避免时钟图像落入预先分配的频带内且使此频带中的信号失真的情形。

提供对所揭示的实施例的以上描述以使得所属领域的任何技术人员能够制造或使用本发明。所属领域的技术人员将易于了解对这些实施例的各种修改，且本文所界定的一般原理可在不偏离本发明的精神或范围的情况下应用于其它实施例。因此，本发明并不意图限制于本文所示的实施例，而是符合与本文所揭示的原理和新颖特征一致的最广泛的范围。

Claims (28)

1.一种集成电路，其包括具有多个电流开关的数字-模拟转换器(DAC)，每一电流开关包括：

电流源，其可操作以提供参考电流；

第一和第二电路元件，其耦合到所述电流源；和

第一和第二晶体管，其分别耦合到所述第一和第二电路元件，所述第一晶体管可操作以在启用时向第一输出提供所述参考电流，所述第二晶体管可操作以在启用时向第二输出提供所述参考电流，且所述第一和第二电路元件为所述第一和第二晶体管提供源极退化。

2.根据权利要求1所述的集成电路，其中用于每一电流开关的所述第一和第二电路元件是第三和第四晶体管。

3.根据权利要求2所述的集成电路，其中用于每一电流开关的所述第三和第四晶体管始终接通。

4.根据权利要求2所述的集成电路，其中用于每一电流开关的所述第一、第二、第三和第四晶体管是P通道场效晶体管(P-FET)。

5.根据权利要求2所述的集成电路，其中用于每一电流开关的所述第一、第二、第三和第四晶体管是N通道场效晶体管(N-FET)。

6.根据权利要求1所述的集成电路，其中用于每一电流开关的所述第一和第二电路元件是电阻器。

7.根据权利要求1所述的集成电路，其中用于每一电流开关的所述第一和第二电路元件是电感器。

8.根据权利要求1所述的集成电路，其中每一电流开关中的所述第一和第二电路元件为所述电流开关中的所述第一和第二晶体管扩展线性操作区域。

9.一种可操作以将数字输入转换成模拟输出且包括多个电流切换装置的设备，每一电流切换装置包括：

用于提供参考电流的装置；

用于提供源极退化的装置；和

用于基于所述数字输入将所述参考电流经由所述源极退化切换成所述模拟输出的装置。

10.根据权利要求9所述的设备，其中用于为所述多个电流切换装置提供所述参考电流的多个装置经配置以提供相等的参考电流。

11.根据权利要求9所述的设备，其中用于为每一电流切换装置提供源极退化的所述装置经配置以减少由于所述数字输入中的变化而引起的所述模拟输出的安定时间。

12.一种集成电路，其包括数字-模拟转换器(DAC)，所述DAC具有至少两个DAC部分，每一DAC部分包括多个电流开关，每一电流开关包括：

电流源，其可操作以提供参考电流；

第一和第二电路元件，其耦合到所述电流源；和

第一和第二晶体管，其分别耦合到所述第一和第二电路元件，所述第一晶体管可操作以在启用时向第一输出提供所述参考电流，所述第二晶体管可操作以在启用时向第二输出提供所述参考电流，且所述第一和第二电路元件为所述第一和第二晶体管提供源极退化。

13.根据权利要求12所述的集成电路，其中所述至少两个DAC部分中的每一者是由温度计解码。

14.根据权利要求12所述的集成电路，其中所述DAC包括第一和第二DAC部分，所述第一DAC部分包括用于第一多个电流开关的第一多个电流源，且所述第二DAC部分包括用于第二多个电流开关的第二多个电流源。

15.根据权利要求14所述的集成电路，其中所述第一多个电流源经配置以提供相等的参考电流。

16.根据权利要求15所述的集成电路，其中所述第一多个电流源中的一个电流源经配置以向所述第二多个电流源提供所述参考电流。

17.根据权利要求14所述的集成电路，其中所述第二多个电流源经配置以提供相等的参考电流。

18.根据权利要求17所述的集成电路，其中所述第二多个电流源中的一个电流源经配置以经由虚设开关提供所述参考电流。

19.根据权利要求12所述的集成电路，其中用于每一电流开关的所述第一和第二电路元件是第三和第四晶体管。

20.根据权利要求19所述的集成电路，其中每一电流开关中的所述第一、第二、第三和第四晶体管各是P通道场效晶体管(P-FET)或N通道场效晶体管(N-FET)。

21.一种设备，其包括：

数字-模拟转换器(DAC)，其包括多个电流开关，每一电流开关包括：

电流源，其可操作以提供参考电流，

第一和第二电路元件，其耦合到所述电流源；和

第一和第二晶体管，其分别耦合到所述第一和第二电路元件，所述第一晶体管可操作以在启用时向第一输出提供所述参考电流，所述第二晶体管可操作以在启用时向第二输出提供所述参考电流，且所述第一和第二电路元件为所述第一和第二晶体管提供源极退化。

22.根据权利要求21所述的设备，其进一步包括：

低通滤波器，其耦合到所述DAC且可操作以对来自所述DAC的所述多个电流开关中的所述第一和第二晶体管的所述第一和第二输出进行滤波。

23.根据权利要求22所述的设备，其中所述低通滤波器是电阻器电容器(RC)低通滤波器。

24.根据权利要求21所述的设备，其中用于每一电流开关的所述第一和第二电路元件是第三和第四晶体管。

25.根据权利要求24所述的设备，其中每一电流开关中的所述第一、第二、第三和第四晶体管各是P通道场效晶体管(P-FET)或N通道场效晶体管(N-FET)。

26.一种无线通信系统中的无线装置，其包括：

第一和第二数字-模拟转换器(DAC)，所述第一DAC可操作以接收第一数据流并将其转换成第一模拟信号，且所述第二DAC可操作以接收第二数据流并将其转换成第二模拟信号，所述第一和第二DAC中的每一者包括多个电流开关，每一电流开关包括：

电流源，其可操作以提供参考电流；

第一和第二电路元件，其耦合到所述电流源；和

第一和第二晶体管，其分别耦合到所述第一和第二电路元件，所述第一晶体管可操作以在启用时向第一输出提供所述参考电流，所述第二晶体管可操作以在启用时向第二输出提供所述参考电流，且所述第一和第二电路元件为所述第一和第二晶体管提供源极退化。

27.根据权利要求26所述的无线装置，其进一步包括：

第一和第二低通滤波器，其分别耦合到所述第一和第二DAC，且可操作以分别对所述第一和第二模拟信号进行滤波。

28.根据权利要求26所述的无线装置，其进一步包括：

第一和第二混频器，其可操作以分别接收所述第一和第二模拟信号并对所述第一和第二模拟信号进行频率向上转换，且分别提供第一和第二经调制的成分。

Images