TWI381651B - 數位類比轉換器與其方法 - Google Patents

數位類比轉換器與其方法 Download PDF

Info

Publication number
TWI381651B
TWI381651B TW098113190A TW98113190A TWI381651B TW I381651 B TWI381651 B TW I381651B TW 098113190 A TW098113190 A TW 098113190A TW 98113190 A TW98113190 A TW 98113190A TW I381651 B TWI381651 B TW I381651B
Authority
TW
Taiwan
Prior art keywords
transistor
resistor
analog converter
digital analog
transistors
Prior art date
Application number
TW098113190A
Other languages
English (en)
Other versions
TW201010292A (en
Inventor
Jer Hau Hsu
Tien Yen Wang
Hsin Yi Ho
Original Assignee
Macronix Int Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Macronix Int Co Ltd filed Critical Macronix Int Co Ltd
Publication of TW201010292A publication Critical patent/TW201010292A/zh
Application granted granted Critical
Publication of TWI381651B publication Critical patent/TWI381651B/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/74—Simultaneous conversion
    • H03M1/80—Simultaneous conversion using weighted impedances
    • H03M1/808—Simultaneous conversion using weighted impedances using resistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Description

數位類比轉換器與其方法
本發明是有關於一種數位類比轉換器及其方法，尤其是有關於一種精確地在預期的電壓位準輸出其輸出電壓的數位類比轉換器及其方法。
數位類比轉換器(Digital To Analog Converter,DAC)被廣泛地應用在現今的數位電路中。許多的微控器(Microcontrollers)多具備一個數位類比轉換器，以進行數位類比轉換運算。請參考圖1，圖1是習知的數位類比轉換器10的電路圖。
數位類比轉換器10包括負回授調整器(Negative Feedback Regulator)12、階梯電路(Ladder Circuit)16與參考電阻RREF 。其中負回授調整器12包含運算放大器(Operational Amplifier)14，而運算放大器14具有與參考電壓VREF 耦接的正輸入端、與階梯電路16之末端耦接的負輸入端、以及用來輸出輸出電壓VOUT 的輸出端。階梯電路16則是包含多個電晶體-電阻器單元(Transistor-Resistor Units)A0 ～AN ，其中N為正整數。每一個電晶體-電阻器單元A0 ～AN 中各具有一電晶體及與此電晶體串聯的電阻器。舉例來說，電晶體-電阻器單元A0 具有電晶體M0 與電阻器R0 ，而電晶體M0 與電阻器R0 串聯。此外，除了電晶體-電阻器單元A0 中的電阻器R0 以外，每一電晶體-電阻器單元A1 ～AN 中的電阻器R1 ～RN 之電阻值，均為電阻器R0 之電阻值的2i 倍，其中i為正整數。例如R1 =21 ×R0 …RN =2N ×R0 等等。此外，電晶體M0 ～MN 的閘極各被施予控制電壓，而所施予的控制電壓與所對應的數位代碼(Digital Code)至相關。對每一控制電壓而言，當其所對應的數位代碼為“1”時，表示此控制電壓為高位準的控制電壓；而當其所對應的數位代碼為“0”時，則表示此控制電壓為低位準的控制電壓。舉例來說，當數位代碼等於“1”時，表示有一高位準的控制電壓施加在電晶體M0 的閘極上，而使得電晶體M0 被開啟；而當數位代碼等於“0”時，則表示有一低位準的控制電壓施加在電晶體M0 的閘極上，而使得電晶體M0 被關閉。由此可知，每一數位代碼至被用來開啟/關閉所對應的電晶體M0 ～MN ，於是可決定其輸出電壓VOUT 為：
其中RON 代表每一個被開啟的電晶體M0 ～MN 之電阻值，而B0 至BN 則分別表示與數位代碼至成對互補的數位代碼。舉例來說，B0 與彼此成對地互補、B1 與彼此成對地互補，且BN 與彼此成對地互補。
數位代碼至的每一種組合被用來決定輸出電壓VOUT 所相對應的輸出位準。在此例中，假設有一電阻值RM 為：
因此上述方程式(2)可寫為：
一般而言，為了精確地在預期的電壓位準輸出上述的輸出電壓VOUT ，須為常數。然而，根據方程式(3)，RM 的電阻值會隨著數位代碼至而變，以致於很難精確地在預期的電壓位準輸出上述的輸出電壓VOUT 。
本發明提供一種數位類比轉換器，用以精確地輸出期望的輸出電壓。此數位類比轉換器包含運算放大器與階梯電路。此運算放大器具有用以輸出一輸出電壓的輸出端。上述的階梯電路則耦接至上述的輸出端。階梯電路具有多個相接成串的電晶體-電阻器單元，而每一電晶體-電阻器單元各有電阻器、與上述電阻器串聯的第一電晶體，以及與上述電阻器及上述第一電晶體並聯的第二電晶體
本發明亦提供一種數位類比轉換方法，用以將多個數位代碼轉換為一輸出電壓。上述數位類比轉換方法包括輸入上述多個數位代碼；為上述的每一個數位代碼，產生一對(Pair)互補的控制訊息；施加每一對互補的控制訊息至一序列之成對的電晶體，以決定一等效電阻；以及基於此等效電阻，輸出上述的輸出電壓。
在本發明之一實施例中，上述之方法更包括提供一個參考電壓，以及比較此參考電壓與上述序列之成對的電晶體的端電壓，以更新該輸出電壓。
在本發明之一實施例中，其中當第一電晶體被開啟時，第二電晶體則被關閉；而當第一電晶體被關閉時，第二電晶體則被開啟。
在本發明之一實施例中，其中第一電晶體之開啟電阻值等於第二電晶體之開啟電阻值。
在本發明之一實施例中，其中運算放大器更包括第一輸入端以及第二輸入端，第一輸入端耦接參考電壓，而第二輸入端耦接階梯電路之一端。
在本發明之一實施例中，其中第一電晶體與第二電晶體為N通道金屬氧化物半導體場效應電晶體(N-channel Metal-Oxide-Semiconductor Field-Effect Transistors；NMOSFETs)，且每一N通道金屬氧化物半導體場效應電晶體具有基極(Body)以及與基極耦接的源極(Source)。
在本發明之一實施例中，其中第一電晶體與第二電晶體為P通道金屬氧化物半導體場效應電晶體(P-channel Metal-Oxide-Semiconductor Field-Effect Transistors；PMOSFETs)，且每一P通道金屬氧化物半導體場效應電晶體具有基極與基極耦接的源極。
為讓本發明之上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
請參考圖2，圖2是本發明一實施例之數位類比轉換器20的電路圖。數位類比轉換器20具有負回授調整器12、參考電阻RREF 以及階梯電路22。負回授調整器12中包括運算放大器14，而運算放大器14的正輸入端耦接參考電壓VREF ，運算放大器14的負輸入端耦接階梯電路16的Y端點，且運算放大器14的輸出端會輸出輸出電壓VOUT 。參考電阻器RREF 則是耦接在接地端與運算放大器14的負輸入端之間。階梯電路22的末端X耦接運算放大器14的輸出端，而階梯電路22的另一末端Y則是耦接參考電阻器RREF 以及運算放大器14的負輸入端。階梯電路22在末端Y的端電壓Vb 經由運算放大器14的負輸入端輸入至運算放大器14，故運算放大器14會比較參考電壓VREF 與端電壓Vb ，以更新輸出電壓VOUT 。階梯電路22有多個電晶體-電阻器單元I0 ～IN 相接成串，其中N是正整數。每一電晶體-電阻器單元I0 ～IN 各有一電阻器、與電阻器串聯的第一電晶體，以及與電阻器及第一電晶體並聯的第二電晶體。舉例來說，電晶體-電阻器單元I0 具有電阻器R0 、與電阻器R0 串聯的第一電晶體Q0 ，以及與電阻器R0 及第一電晶體Q0 並聯的第二電晶體M0 。此外，除了電晶體-電阻器單元I0 的電阻器R0 之外，每一電晶體-電阻器單元I0 ～IN 的電阻器R1 ～RN 之電阻值均為電阻器R0 之電阻值的2i 倍，其中i是正整數。例如R1 =21 ×R0 …RN =2N ×R0 等等。第一電晶體Q0 ～QN 的閘極會被施予與數位代碼B0 ～BN 相關的控制電壓，而第二電晶體電晶體M0 ～MN 的閘極會被施予與數位代碼相關的控制電壓。每一數位代碼分別是與數位代碼B0 至BN 互補的數位代碼。例如，B0 與彼此成對地互補、B1 彼此成對地互補、以及BN 與彼此成對地互補。對每一控制電壓而言，當其相關的數位代碼為“1”時，表示此控制電壓為高位準的控制電壓；而當其相關的數位代碼為“0”時，則表示此控制電壓為低位準的控制電壓。舉例來說，當數位代碼B0 等於“1”時，表示有一高位準的控制電壓施加在第一電晶體Q0 的閘極上，進而使得第一電晶體Q0 被開啟；此時與數位代碼B0 互補的數位代碼則等於“0”，表示有一低位準的控制電壓施加在第二電晶體M0 的閘極上，進而使得第二電晶體M0 被關閉。相反地，當數位代碼B0 等於“0”時，表示有一低位準的控制電壓施加在第一電晶體Q0 的閘極上，進而使得第一電晶體Q0 被關閉；此時的數位代碼則等於“1”，表示有一高位準的控制電壓施加在第二電晶體M0 的閘極上，進而使得第二電晶體M0 被開啟。簡言之，對每一數位代碼B0 ～BN 來說，一對(Pair)彼此互補的控制訊號會被產生並分別施加在所對應的一個電晶體-電阻器單元I0 ～IN 中成對的第一電晶體與第二電晶體上。如此一來，階梯電路22的等效電阻值可寫成：
其中RON 代表第一電晶體Q0 ～QN 與第二電晶體M0 ～MN 當中任何一個被開啟的電晶體之電阻值。換言之，每一個第一電晶體Q0 ～QN 與每一個第二電晶體M0 ～MN 具有相同的開啟電阻值。
如下所示，輸出電壓VOUT 可依據等效電阻值REQ 來決定：
此外，可以根據方程式(6)重寫方程式(7)，於是輸出電壓VOUT 可藉由下列方程式求得：
在方程式(11)中，項次為一常數。因此，輸出電壓VOUT 的電壓位準(Voltage Level)即可以依據數位代碼B0 ～BN 而精確地被調整。
請參考圖3，圖3是本發明另一實施例之數位類比轉換器30的電路圖。數位類比轉換器30與圖2中的數位類比轉換器20相似，兩者之間主要的不同在於，在數位類比轉換器30中，數位類比轉換器20的第一電晶體Q0 ～QN 與第二電晶體M0 ～MN 被換置成N通道金屬氧化物半導體場效應電晶體(NMOSFETs)N0 ～NN 與NM0 ～NMN 。每一個N通道金屬氧化物半導體場效應電晶體N0 ～NN 與NM0 ～NMN 各具有基極(Body)以及與基極耦接的源極(Source)。數位類比轉換器30亦具有負回授調整器12、參考電阻RREF 以及階梯電路32。階梯電路32具有多個相接成串的電晶體-電阻器單元G0 ～GN 。在本實施例中，每一個電晶體開啟時的電阻值RON 可由下式求得：
其中μ代表開啟電晶體的遷移率(Mobility)；
COX 代表每單位面積的閘極氧化層之電容值；
W代表開啟電晶體的閘極寬度(Gate Width)；
L代表開啟電晶體的閘極寬度(Gate Length)；
VGS 代表開啟電晶體的閘極-源極電壓；以及
VT 代表開啟電晶體的臨界電壓。
另外，臨界電壓VT 可如下決定：
其中VSB 代表開啟電晶體的源極-基極電壓；
VTO 代表臨界電壓的零VSB 值(Zero-VSB Value)；
γ代表基體效應(Body-Effect)參數；以及
2φ代表表面電位(Surface Potential)參數。
在本實施例中，由於開啟電晶體的源極與基極耦接在一起，所以源極-基極電壓VSB 等於0伏特。除此之外，因為零VSB 值(VTO )、基體效應參數γ、表面電位參數2φ皆為常數，因此電晶體N0 ～NN 與NM0 ～NMN 有相同的臨界電壓VT 。所以當電晶體N0 ～NN 與NM0 ～NMN 有相同的W/L比值時，電晶體N0 ～NN 與NM0 ～NMN 將會有相同的開啟電阻值RON 。一般而言，數位類比轉換器30的輸出電壓VOUT 可由(8)～(11)得求。
請參考圖4，圖4是本發明另一實施例之數位類比轉換器40的電路圖。數位類比轉換器40與圖3中的數位類比轉換器30相似，兩者之間主要的不同在於，在數位類比轉換器40中，數位類比轉換器30中的N通道金屬氧化物半導體場效應電晶體N0 ～NN 與NM0 ～NMN 被置換成P通道金屬氧化物半導體場效應電晶體(PMOSFETs)P0 ～PN 與PM0 ～PMN 。每一個P通道金屬氧化物半導體場效應電晶體P0 ～PN 與PM0 ～PMN 各具有基極以及與基極耦接的源極。數位類比轉換器40亦具有負回授調整器12、參考電阻RREF 以及階梯電路42。階梯電路42具有多個相接成串的電晶體-電阻器單元U0 ～UN 。在本實施例中，每一個電晶體開啟時的電阻值RON 可由下式求得：
其中，VSG 代表開啟電晶體的源極-閘極電壓。
此外，臨界電壓VT 可如下決定：
其中，VBS 代表開啟電晶體的基極-源極電壓，而VTO 代表臨界電壓的零VBS 值(Zero-VBS Value)。
在本實施例中，由於開啟電晶體的源極與基極耦接在一起，所以源極-基極電壓VBS 等於0伏特。除此之外，因為零VBS 值(VTO )、基體效應參數γ、表面電位參數2φ皆為常數，因此電晶體P0 ～PN 與PM0 ～PMn 有相同的臨界電壓VT 。所以當電晶體電晶體P0 ～PN 與PM0 ～PMN具有相同的W/L比值時，電晶體P0 ～PN 與PM0 ～PMN 將會有相同的開啟電阻值RON 。一般而言，數位類比轉換器40的輸出電壓VOUT 可由方程式(8)～(11)得求。
綜上所述，本發明所提供的數位類比轉換器，具有多個相接成串的電晶體-電阻器單元，而每一電晶體-電阻器單元各有藉由一對互補的控制訊息來控制其開啟/關閉的一對電晶體。由於每一電晶體-電阻器單元的兩個電晶體排列對稱，因此即可依據所接收的數位代碼精確地決定其等效電阻值。於是，數位類比轉換器的輸出電壓即可根據此一等效電阻值而被精確地調整。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，故本發明之保護範圍當視後附之申請專利範圍所界定者為準。
10、20、30、40．．．數位類比轉換器
12．．．負回授調整器
14．．．運算放大器
16、22、32、42．．．階梯電路
A0 ～AN 、I0 ～IN 、G0 ～GN 、U0 ～UN ．．．電晶體-電阻器單元
B0 ～BN 、～．．．數位代碼
Q0 ～QN ．．．第一電晶體
M0 ～MN ．．．第二電晶體
N0 ～NN 、NM0 ～NMN ．．．N通道金屬氧化物半導體場效應電晶體
P0 ～PN 、PM0 ～PMN ．．．P通道金屬氧化物半導體場效應電晶體
R0 ～RN ．．．電阻器
RREF ．．．參考電阻
VREF ．．．參考電壓
VOUT ．．．輸出電壓
Vb ．．．端電壓
X、Y．．．末端
圖1是習知之數位類比轉換器的電路圖。
圖2是依照本發明一實施例之數位類比轉換器的電路圖。
圖3是依照本發明另一實施例之數位類比轉換器的電路圖。
圖4是依照本發明另一實施例之數位類比轉換器的電路圖。
10．．．數位類比轉換器
12．．．負回授調整器
14．．．運算放大器
12．．．階梯電路
A0 ～AN ．．．電晶體-電阻器單元
～．．．數位代碼
Q0 ～QN 第一電晶體
M0 ～MN ．．．第二電晶體
R0 ～RN ．．．電阻器
RREF ．．．參考電阻
VREF ．．．參考電壓
VOUT ．．．輸出電壓

Claims (13)

  1. 一數位類比轉換器，包括：一運算放大器，具有用以輸出一輸出電壓的輸出端；以及一階梯電路，耦接至該輸出端，該階梯電路具有多個相接成串的電晶體-電阻器單元，每一電晶體-電阻器單元各有一電阻器、與該電阻器串聯的一第一電晶體，以及與該電阻器及該第一電晶體並聯的一第二電晶體，其中當該第一電晶體被開啟時，該第二電晶體則被關閉，而當該第一電晶體被關閉時，該第二電晶體則被開啟。
  2. 如申請專利範圍第1項所述之數位類比轉換器，其中一對(pair)互補的控制訊息會被施加至該第一電晶體與該第二電晶體，以開啟/關閉該第一電晶體與該第二電晶體。
  3. 如申請專利範圍第1項所述之數位類比轉換器，其中該第一電晶體之開啟電阻值等於該第二電晶體之開啟電阻值。
  4. 如申請專利範圍第1項所述之數位類比轉換器，其中該運算放大器更包括一第一輸入端以及一第二輸入端，該第一輸入端耦接一參考電壓，而該第二輸入端耦接該階梯電路之一端。
  5. 如申請專利範圍第4項所述之數位類比轉換器，更包括一參考電阻器，耦接於該第二輸入端與一接地端之間。
  6. 如申請專利範圍第1項所述之數位類比轉換器，其 中該第一電晶體與該第二電晶體為N通道金屬氧化物半導體場效應電晶體(N-channel Metal-Oxide-Semiconductor Field-Effect Transistors；NMOSFETs)，且每一N通道金屬氧化物半導體場效應電晶體具有一基極以及與該基極耦接的一源極。
  7. 如申請專利範圍第1項所述之數位類比轉換器，其中該第一電晶體與該第二電晶體為P通道金屬氧化物半導體場效應電晶體(P-channel Metal-Oxide-Semiconductor Field-Effect Transistors；PMOSFETs)，且每一P通道金屬氧化物半導體場效應電晶體具有一基極以及與該基極耦接的一源極。
  8. 一種數位類比轉換方法，用以將多個數位代碼轉換為一輸出電壓，該方法包括：輸入該多個數位代碼；為該些數位代碼的每一個數位代碼，產生一對(Pair)互補的控制訊息；施加每一對互補的控制訊息至一序列之成對的電晶體，以決定一等效電阻；基於該等效電阻，輸出該輸出電壓；提供一參考電壓；以及比較該參考電壓與該序列之成對的電晶體的端電壓，以更新該輸出電壓。
  9. 如申請專利範圍第8項所述之方法，其中該些成對的電晶體各有一第一電晶體與一第二電晶體，而該第一電 晶體與該第二電晶體並且並聯，且當該第一電晶體被開啟時，該第二電晶體則被關閉，而當該第一電晶體被關閉時，該第二電晶體則被開啟。
  10. 如申請專利範圍第9項所述之方法，其中每一該些成對的電晶體更包括一電阻器，而該電阻器與該第一電晶體串聯。
  11. 如申請專利範圍第9項所述之方法，其中該第一電晶體之開啟電阻值等於該第二電晶體之開啟電阻值。
  12. 如申請專利範圍第9項所述之方法，其中該第一電晶體與該第二電晶體為N通道金屬氧化物半導體場效應電晶體(N-channel Metal-Oxide-Semiconductor Field-Effect Transistors；NMOSFETs)，且每一N通道金屬氧化物半導體場效應電晶體具有一基極以及與該基極耦接的一源極。
  13. 如申請專利範圍第9項所述之方法，其中該第一電晶體與該第二電晶體為P通道金屬氧化物半導體場效應電晶體(P-channel Metal-Oxide-Semiconductor Field-Effect Transistors；PMOSFETs)，且每一P通道金屬氧化物半導體場效應電晶體具有一基極與該基極耦接的一源極。
TW098113190A 2008-08-18 2009-04-21 數位類比轉換器與其方法 TWI381651B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US8961008P 2008-08-18 2008-08-18
US12/338,633 US7812754B2 (en) 2008-08-18 2008-12-18 Digital to analog converter and method thereof

Publications (2)

Publication Number Publication Date
TW201010292A TW201010292A (en) 2010-03-01
TWI381651B true TWI381651B (zh) 2013-01-01

Family

ID=41680980

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098113190A TWI381651B (zh) 2008-08-18 2009-04-21 數位類比轉換器與其方法

Country Status (3)

Country Link
US (1) US7812754B2 (zh)
CN (1) CN101656540B (zh)
TW (1) TWI381651B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101847995A (zh) * 2010-04-14 2010-09-29 广州市广晟微电子有限公司 高精度数字模拟变换器及其提高电阻匹配精度的方法
US8503127B2 (en) * 2010-11-03 2013-08-06 Texas Instruments Incorporated Method and circuitry for programmably controlling degauss write current decay in hard disk drives
CN103543776B (zh) * 2012-07-11 2016-03-02 旺宏电子股份有限公司 电压缓冲装置
CN104579349B (zh) * 2013-10-11 2017-12-15 上海山景集成电路股份有限公司 基于偏移和共模补偿的电阻阶梯形数字模拟转换器
CN104407655B (zh) * 2014-12-01 2016-02-24 北京机械设备研究所 一种调节电阻值的程控方法
CN106059590B (zh) * 2016-05-26 2020-06-05 深圳市华星光电技术有限公司 数模转换电路以及数据源电路芯片
JP6892367B2 (ja) * 2017-10-10 2021-06-23 ルネサスエレクトロニクス株式会社 電源回路

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW486877B (en) * 1999-12-21 2002-05-11 Matsushita Electric Ind Co Ltd High-precision digital-to-analog converting circuit
US6617989B2 (en) * 2001-12-21 2003-09-09 Texas Instruments Incorporated Resistor string DAC with current source LSBs
US6633246B1 (en) * 2002-10-16 2003-10-14 Analog Devices, Inc. Converter circuit with reduced area switch compensation resistance
US6788042B2 (en) * 2001-11-20 2004-09-07 Winbond Electronics Corporation Variable impedance network for an integrated circuit potentiometer

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3755807A (en) 1972-02-15 1973-08-28 Collins Radio Co Resistor-ladder circuit
US4308467A (en) * 1979-11-02 1981-12-29 Raytheon Company Electronic circuitry
US4580131A (en) 1983-06-03 1986-04-01 Harris Corporation Binarily weighted D to a converter ladder with inherently reduced ladder switching noise
CN1266308A (zh) * 1999-03-03 2000-09-13 梅卫平 2n数列独立电压式DA转换器
US7602327B2 (en) * 2007-05-08 2009-10-13 Telefonaktiebolaget Lm Ericsson (Publ) Digitally controllable on-chip resistors and methods

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW486877B (en) * 1999-12-21 2002-05-11 Matsushita Electric Ind Co Ltd High-precision digital-to-analog converting circuit
US6788042B2 (en) * 2001-11-20 2004-09-07 Winbond Electronics Corporation Variable impedance network for an integrated circuit potentiometer
US6617989B2 (en) * 2001-12-21 2003-09-09 Texas Instruments Incorporated Resistor string DAC with current source LSBs
US6633246B1 (en) * 2002-10-16 2003-10-14 Analog Devices, Inc. Converter circuit with reduced area switch compensation resistance

Also Published As

Publication number Publication date
CN101656540A (zh) 2010-02-24
US7812754B2 (en) 2010-10-12
US20100039304A1 (en) 2010-02-18
CN101656540B (zh) 2012-05-23
TW201010292A (en) 2010-03-01

Similar Documents

Publication Publication Date Title
TWI381651B (zh) 數位類比轉換器與其方法
US8217817B2 (en) Current switch circuit and D/A converter, semiconductor integrated circuit, and communication device using the same
US6380877B2 (en) Method and apparatus for digital to analog converters with improved switched R-2R ladders
CN109213248B (zh) 负电源控制电路以及电源装置
JP4358450B2 (ja) 高電圧ディジタル／アナログ変換器内の低電圧ｃｍｏｓスイッチを切り換える方法および装置
US7332941B2 (en) Analog switch circuit and sample-and-hold circuit including the same
CN115441876A (zh) R-2r梯形电阻网络电路
US10340941B1 (en) Trim digital-to-analog converter (DAC) for an R2R ladder DAC
US8912939B2 (en) String DAC leakage current cancellation
US6683549B2 (en) Digital-to-analog converter
JPH09222930A (ja) 多値電圧源回路
JP4606884B2 (ja) スイッチ制御回路
US10326418B2 (en) Large input swing circuit, corresponding device and method
JPH08195666A (ja) 電流スイッチ回路
US9729113B2 (en) Constant transconductance bias circuit
US7358886B2 (en) Voltage output digital-to-analog converter circuit
TWI763688B (zh) 輸入裝置
US8441297B2 (en) PMOS resistor
JP2005354558A (ja) 差動増幅回路
TWI507693B (zh) 電壓感測電路
JPH1115544A (ja) 定電流回路
JPH08115136A (ja) 電流源回路および電圧源回路
JPH11298329A (ja) ディジタル／アナログ変換回路
JP4156959B2 (ja) コンパレータ及びａｄ変換器並びにシュミットトリガ回路
JPH02246624A (ja) バッファ回路