JP3073538B2 - ディジタル・アナログ変換器 - Google Patents
ディジタル・アナログ変換器Info
- Publication number
- JP3073538B2 JP3073538B2 JP03050498A JP5049891A JP3073538B2 JP 3073538 B2 JP3073538 B2 JP 3073538B2 JP 03050498 A JP03050498 A JP 03050498A JP 5049891 A JP5049891 A JP 5049891A JP 3073538 B2 JP3073538 B2 JP 3073538B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- current source
- circuit
- constant current
- switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
- H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
- H03M1/0675—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy
- H03M1/0678—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy using additional components or elements, e.g. dummy components
- H03M1/068—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy using additional components or elements, e.g. dummy components the original and additional components or elements being complementary to each other, e.g. CMOS
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
- H03M1/74—Simultaneous conversion
- H03M1/742—Simultaneous conversion using current sources as quantisation value generators
- H03M1/747—Simultaneous conversion using current sources as quantisation value generators with equal currents which are switched by unary decoded digital signals
Description
【０００１】
【産業上の利用分野】本発明は電流出力型ディジタル・
アナログ変換器（以下、ＤＡ変換器という）に関し、特
にＣＭＯＳ構成のＤＡ変換器に関するものである。
アナログ変換器（以下、ＤＡ変換器という）に関し、特
にＣＭＯＳ構成のＤＡ変換器に関するものである。
【０００２】
【従来の技術】電流出力型のＤＡ変換器としては出力端
に接続される負荷に定電流源回路を複数個並列に接続し
ておき、ディジタル入力によって制御されるスイッチの
開閉により定電流源回路を選択してオン・オフさせるこ
とにより、負荷に流れる電流値を制御してアナログ出力
を得るものがある（例えば特開平１−２８９３１９号公
報参照）。そのようなＤＡ変換器では、定電流源からの
電流は負荷抵抗へ流され、負荷抵抗の両端間の電圧が出
力電圧とされる。例えば、定電流源として同一の電流Ｉ
が流れるものを１５個用意しておき、４ビットのディジ
タル入力コード「００００」〜「１１１１」に応じた数
の定電流源をスイッチの開閉で出力につなぐ。例えば、
「１０１０」の入力コードの場合、１０個の定電流源が
出力に接続され、電流１０Ｉが負荷抵抗（抵抗値Ｒｌ）
へと導かれる。したがって、この場合１０Ｉ・Ｒｌなる
出力電圧が得られる。
に接続される負荷に定電流源回路を複数個並列に接続し
ておき、ディジタル入力によって制御されるスイッチの
開閉により定電流源回路を選択してオン・オフさせるこ
とにより、負荷に流れる電流値を制御してアナログ出力
を得るものがある（例えば特開平１−２８９３１９号公
報参照）。そのようなＤＡ変換器では、定電流源からの
電流は負荷抵抗へ流され、負荷抵抗の両端間の電圧が出
力電圧とされる。例えば、定電流源として同一の電流Ｉ
が流れるものを１５個用意しておき、４ビットのディジ
タル入力コード「００００」〜「１１１１」に応じた数
の定電流源をスイッチの開閉で出力につなぐ。例えば、
「１０１０」の入力コードの場合、１０個の定電流源が
出力に接続され、電流１０Ｉが負荷抵抗（抵抗値Ｒｌ）
へと導かれる。したがって、この場合１０Ｉ・Ｒｌなる
出力電圧が得られる。
【０００３】
【発明が解決しようとする課題】電流出力型のＤＡ変換
器は、高速動作させることができるという利点を備えて
いるが、出力電位の範囲が制限される欠点がある。具体
的に示すと、前記の引用例に示されているＤＡ変換器で
は、電源ラインとＧＮＤラインの間に定電流源、スイッ
チ及び負荷抵抗が接続されており、出力はその負荷抵抗
の両端間の電圧として得られるので、定電流源とスイッ
チにおける電圧降下が出力電圧範囲を狭くすることにな
る。例えば定電流源の電圧が２Ｖ、スイッチの両端の電
圧が１Ｖとすると、電源とＧＮＤ間の電圧を５Ｖとした
場合、出力としては２Ｖが限界となる。したがって、電
源電圧範囲を十分に活用できる広い出力範囲を得ること
はできない。
器は、高速動作させることができるという利点を備えて
いるが、出力電位の範囲が制限される欠点がある。具体
的に示すと、前記の引用例に示されているＤＡ変換器で
は、電源ラインとＧＮＤラインの間に定電流源、スイッ
チ及び負荷抵抗が接続されており、出力はその負荷抵抗
の両端間の電圧として得られるので、定電流源とスイッ
チにおける電圧降下が出力電圧範囲を狭くすることにな
る。例えば定電流源の電圧が２Ｖ、スイッチの両端の電
圧が１Ｖとすると、電源とＧＮＤ間の電圧を５Ｖとした
場合、出力としては２Ｖが限界となる。したがって、電
源電圧範囲を十分に活用できる広い出力範囲を得ること
はできない。
【０００４】もし、引用例のようなＤＡ変換器で出力電
圧範囲を広くしようとすれば、定電流源のトランジスタ
がＭＯＳの場合、飽和領域で動作していたものが線形領
域の動作へと移行し、出力のリニアリティが悪くなって
現実的でなくなる。本発明は高速動作が可能な電流出力
型ＤＡ変換器において、動作のリニアリティの劣化を伴
わずに出力電圧範囲を広くすることを目的とするもので
ある。
圧範囲を広くしようとすれば、定電流源のトランジスタ
がＭＯＳの場合、飽和領域で動作していたものが線形領
域の動作へと移行し、出力のリニアリティが悪くなって
現実的でなくなる。本発明は高速動作が可能な電流出力
型ＤＡ変換器において、動作のリニアリティの劣化を伴
わずに出力電圧範囲を広くすることを目的とするもので
ある。
【０００５】
【課題を解決するための手段】実施例を示す図１を参照
して説明すると、本発明は出力端と低電位電源ライン
（例えばＧＮＤ）との間に接続される第１の出力負荷
（ＲＬ1）と、この第１の出力負荷（ＲＬ1）と高電位電
源ライン（例えばＶｃｃ）との間に接続される第１の出
力回路と、出力端と高電位電源ライン（Ｖｃｃ）との間
に接続される第２の出力負荷（ＲＬ2）と、この第２の
出力負荷（ＲＬ2）と低電位電源ライン（ＧＮＤ）との
間に接続される第２の出力回路と、入力されたディジタ
ルコードに対応して前記第１、第２の出力回路及び出力
負荷の選択と、選択された出力回路内の電流源回路の選
択とを行なうスイッチ及びその制御回路とを備え、前記
第１の出力回路は所定の直流バイアスを受けて動作する
電流源としてのＰチャネル型ＭＩＳトランジスタとスイ
ッチとしての少なくとも１個のＰチャネルＭＩＳトラン
ジスタとを含む定電流源回路を複数個並列接続して有
し、前記第２の出力回路は所定の直流バイアスを受けて
動作する電流源としてのＮチャネル型ＭＩＳトランジス
タとスイッチとしての少なくとも１個のＮチャネルＭＩ
Ｓトランジスタとを含む定電流源回路を複数個並列接続
して有し、前記第１の出力回路により高電位電源ライン
（Ｖｃｃ）の電位に至る高電位側出力を表現し、前記第
２の出力回路により低電位電源ライン（ＧＮＤ）の電位
に至る低電位側出力を表現する。
して説明すると、本発明は出力端と低電位電源ライン
（例えばＧＮＤ）との間に接続される第１の出力負荷
（ＲＬ1）と、この第１の出力負荷（ＲＬ1）と高電位電
源ライン（例えばＶｃｃ）との間に接続される第１の出
力回路と、出力端と高電位電源ライン（Ｖｃｃ）との間
に接続される第２の出力負荷（ＲＬ2）と、この第２の
出力負荷（ＲＬ2）と低電位電源ライン（ＧＮＤ）との
間に接続される第２の出力回路と、入力されたディジタ
ルコードに対応して前記第１、第２の出力回路及び出力
負荷の選択と、選択された出力回路内の電流源回路の選
択とを行なうスイッチ及びその制御回路とを備え、前記
第１の出力回路は所定の直流バイアスを受けて動作する
電流源としてのＰチャネル型ＭＩＳトランジスタとスイ
ッチとしての少なくとも１個のＰチャネルＭＩＳトラン
ジスタとを含む定電流源回路を複数個並列接続して有
し、前記第２の出力回路は所定の直流バイアスを受けて
動作する電流源としてのＮチャネル型ＭＩＳトランジス
タとスイッチとしての少なくとも１個のＮチャネルＭＩ
Ｓトランジスタとを含む定電流源回路を複数個並列接続
して有し、前記第１の出力回路により高電位電源ライン
（Ｖｃｃ）の電位に至る高電位側出力を表現し、前記第
２の出力回路により低電位電源ライン（ＧＮＤ）の電位
に至る低電位側出力を表現する。
【０００６】
【作用】第１の出力回路により高電位電源ラインの電位
（Ｖｃｃ）からある電圧までの出力を受け持たせ、第２
の出力回路によりそのある電圧から低電位電源ラインの
電位（ＧＮＤ）までの出力を受け持たせることにより、
高電位電源ラインの電位（Ｖｃｃ）から低電位電源ライ
ンの電位（ＧＮＤ）までのＲａｉｌ−ｔｏ−Ｒａｉｌ出
力が表現される。
（Ｖｃｃ）からある電圧までの出力を受け持たせ、第２
の出力回路によりそのある電圧から低電位電源ラインの
電位（ＧＮＤ）までの出力を受け持たせることにより、
高電位電源ラインの電位（Ｖｃｃ）から低電位電源ライ
ンの電位（ＧＮＤ）までのＲａｉｌ−ｔｏ−Ｒａｉｌ出
力が表現される。
【０００７】
【実施例】図１は一実施例を表わす。複数個のＰチャネ
ル型ＭＯＳトランジスタ（ＰＭＯＳトランジスタ）のゲ
ートに所定の直流バイアスを印加した複数の定電流源Ｉ
ｐ1，Ｉｐ2……が高電位電源ラインＶｃｃに並列に接続
されている。それらの定電流源Ｉｐ1，Ｉｐ2……の他端
にはスイッチＳＷｐ1，ＳＷｐ2，……が接続されてい
る。スイッチＳＷｐ1，ＳＷｐ2，……はスイッチＳＷｌ
1又は低電位電源ラインであるＧＮＤラインに切り換え
て接続される。スイッチＳＷｌ1は出力端子Ｖｏｕｔに
接続され、出力端子はまたスイッチＳＷｌ4と第１の負
荷抵抗ＲＬ1の直列回路を介してＧＮＤラインに接続さ
れている。
ル型ＭＯＳトランジスタ（ＰＭＯＳトランジスタ）のゲ
ートに所定の直流バイアスを印加した複数の定電流源Ｉ
ｐ1，Ｉｐ2……が高電位電源ラインＶｃｃに並列に接続
されている。それらの定電流源Ｉｐ1，Ｉｐ2……の他端
にはスイッチＳＷｐ1，ＳＷｐ2，……が接続されてい
る。スイッチＳＷｐ1，ＳＷｐ2，……はスイッチＳＷｌ
1又は低電位電源ラインであるＧＮＤラインに切り換え
て接続される。スイッチＳＷｌ1は出力端子Ｖｏｕｔに
接続され、出力端子はまたスイッチＳＷｌ4と第１の負
荷抵抗ＲＬ1の直列回路を介してＧＮＤラインに接続さ
れている。
【０００８】一方、Ｎチャネル型ＭＯＳトランジスタ
（ＮＭＯＳトランジスタ）のゲートに所定の直流バイア
スが印加された複数の定電流源Ｉｎ1，Ｉｎ2，……がＧ
ＮＤラインに並列に接続されている。それらの定電流源
Ｉｎ1，Ｉｎ2，……の他端にはスイッチＳＷｎ1，ＳＷ
ｎ2，……が接続されている。スイッチＳＷｎ1，ＳＷｎ
2，……はスイッチＳＷｌ2又は電源ラインＶｃｃに切り
換えて接続される。スイッチＳＷｌ2は出力端子Ｖｏｕ
ｔに接続され、出力端子はまたスイッチＳＷｌ3と第２
の負荷抵抗ＲＬ2の直列回路を介して電源ラインＶｃｃ
に接続されている。
（ＮＭＯＳトランジスタ）のゲートに所定の直流バイア
スが印加された複数の定電流源Ｉｎ1，Ｉｎ2，……がＧ
ＮＤラインに並列に接続されている。それらの定電流源
Ｉｎ1，Ｉｎ2，……の他端にはスイッチＳＷｎ1，ＳＷ
ｎ2，……が接続されている。スイッチＳＷｎ1，ＳＷｎ
2，……はスイッチＳＷｌ2又は電源ラインＶｃｃに切り
換えて接続される。スイッチＳＷｌ2は出力端子Ｖｏｕ
ｔに接続され、出力端子はまたスイッチＳＷｌ3と第２
の負荷抵抗ＲＬ2の直列回路を介して電源ラインＶｃｃ
に接続されている。
【０００９】Ｐチャネルの定電流源Ｉｐ1，Ｉｐ2，……
とスイッチＳＷｐ1，ＳＷｐ2，……と負荷抵抗ＲＬ1に
より第１の出力回路を構成し、Ｎチャネルの定電流源Ｉ
ｎ1，Ｉｎ2，……とスイッチＳＷｎ1，ＳＷｎ2，……と
負荷抵抗ＲＬ2により第２の出力回路を構成している。
とスイッチＳＷｐ1，ＳＷｐ2，……と負荷抵抗ＲＬ1に
より第１の出力回路を構成し、Ｎチャネルの定電流源Ｉ
ｎ1，Ｉｎ2，……とスイッチＳＷｎ1，ＳＷｎ2，……と
負荷抵抗ＲＬ2により第２の出力回路を構成している。
【００１０】１０はスイッチ制御回路であり、ディジタ
ルデータを入力し、入力データに応じてスイッチＳＷｌ
1とＳＷｌ4をオンにして第１の出力回路を選択するか、
スイッチＳＷｌ2とＳＷｌ3をオンにして第２の出力回路
を選択し、またそれぞれの出力回路内でスイッチＳＷｐ
1，ＳＷｐ2，……又はスイッチＳＷｎ1，ＳＷｎ2，……
の選択を行ない、負荷ＲＬ1又はＲＬ2に電流を流す。
ルデータを入力し、入力データに応じてスイッチＳＷｌ
1とＳＷｌ4をオンにして第１の出力回路を選択するか、
スイッチＳＷｌ2とＳＷｌ3をオンにして第２の出力回路
を選択し、またそれぞれの出力回路内でスイッチＳＷｐ
1，ＳＷｐ2，……又はスイッチＳＷｎ1，ＳＷｎ2，……
の選択を行ない、負荷ＲＬ1又はＲＬ2に電流を流す。
【００１１】入力データとして例えば４ビットのディジ
タル信号が入力されるものとして説明すると、例えば第
１の出力回路には８個のＰチャネル定電流源を設け、第
２の出力回路には７個のＮチャネル定電流源を設ける。
入力データが「００００〜１０００」の場合は第１の出
力回路が作動するようにスイッチＳＷｌ1とＳＷｌ4がオ
ン、スイッチＳＷｌ2とＳＷｌ3がオフになるように制御
され、定電流源Ｉｐ1，Ｉｐ2，……のスイッチＳＷ
ｐ1，ＳＷｐ2，……は入力データに応じた数だけ出力側
に接続される。これにより、出力端子には入力データに
応じた出力電圧が得られる。
タル信号が入力されるものとして説明すると、例えば第
１の出力回路には８個のＰチャネル定電流源を設け、第
２の出力回路には７個のＮチャネル定電流源を設ける。
入力データが「００００〜１０００」の場合は第１の出
力回路が作動するようにスイッチＳＷｌ1とＳＷｌ4がオ
ン、スイッチＳＷｌ2とＳＷｌ3がオフになるように制御
され、定電流源Ｉｐ1，Ｉｐ2，……のスイッチＳＷ
ｐ1，ＳＷｐ2，……は入力データに応じた数だけ出力側
に接続される。これにより、出力端子には入力データに
応じた出力電圧が得られる。
【００１２】入力データが「１００１」〜「１１１１」
までは第２の出力回路が作動するように、スイッチＳＷ
ｌ2とＳＷｌ3がオン、スイッチＳＷｌ1とＳＷｌ4がオフ
になるように制御され、「１００１」のときは定電流源
Ｉｎ1，Ｉｎ2，……のうちの７個の定電流源が出力側へ
接続され、「１０１０」のときは６個の定電流源が出力
側へ接続され、同様にして「１１１１」のときは１個の
定電流源が出力側へ接続されるように、スイッチＳＷｎ
1，ＳＷｎ2，……が制御される。
までは第２の出力回路が作動するように、スイッチＳＷ
ｌ2とＳＷｌ3がオン、スイッチＳＷｌ1とＳＷｌ4がオフ
になるように制御され、「１００１」のときは定電流源
Ｉｎ1，Ｉｎ2，……のうちの７個の定電流源が出力側へ
接続され、「１０１０」のときは６個の定電流源が出力
側へ接続され、同様にして「１１１１」のときは１個の
定電流源が出力側へ接続されるように、スイッチＳＷｎ
1，ＳＷｎ2，……が制御される。
【００１３】第１の出力回路と第２の出力回路の間で切
換えがなされたとき、出力電圧が滑らかにつながるよう
に、入力データが「１０００」のときに出力が（Ｖｃｃ
−ＧＮＤ）／２になるように定電流源Ｉｐ1，Ｉｐ2，…
…のバイアス電圧を調整し、入力データが「１００１」
のときに出力電圧が（Ｖｃｃ−ＧＮＤ）／２＋（Ｖｃｃ
−ＧＮＤ）／１６となるように定電流源Ｉｎ1，Ｉｎ2，
……のバイアス電圧を調整する。このことを式で表現す
ると、入力データが「００００」〜「１０００」の場合
は Ｖｏｕｔ＝Ｎ×Ｉｐ×Ｒｌ1 入力コードが「１００１」〜「１１１１」の場合はＶｏ
ｕｔ＝Ｖｃｃ−（１６−Ｎ）×Ｉｎ×Ｒｌ2と表現する
ことができる。ここで、Ｎは入力コードに対応する数、
ＩｐはＰチャネルの定電流源Ｉｐ1，Ｉｐ2，……の１個
当たりの電流値、ＩｎはＮチャネルの定電流源Ｉｎ1，
Ｉｎ2，……の１個当たりの電流値である。
換えがなされたとき、出力電圧が滑らかにつながるよう
に、入力データが「１０００」のときに出力が（Ｖｃｃ
−ＧＮＤ）／２になるように定電流源Ｉｐ1，Ｉｐ2，…
…のバイアス電圧を調整し、入力データが「１００１」
のときに出力電圧が（Ｖｃｃ−ＧＮＤ）／２＋（Ｖｃｃ
−ＧＮＤ）／１６となるように定電流源Ｉｎ1，Ｉｎ2，
……のバイアス電圧を調整する。このことを式で表現す
ると、入力データが「００００」〜「１０００」の場合
は Ｖｏｕｔ＝Ｎ×Ｉｐ×Ｒｌ1 入力コードが「１００１」〜「１１１１」の場合はＶｏ
ｕｔ＝Ｖｃｃ−（１６−Ｎ）×Ｉｎ×Ｒｌ2と表現する
ことができる。ここで、Ｎは入力コードに対応する数、
ＩｐはＰチャネルの定電流源Ｉｐ1，Ｉｐ2，……の１個
当たりの電流値、ＩｎはＮチャネルの定電流源Ｉｎ1，
Ｉｎ2，……の１個当たりの電流値である。
【００１４】入力データ「１０００」と「１００１」の
間がスムーズにつながる必要な条件は、 ８Ｉｐ×Ｒｌ1＝Ｖｃｃ／２ 及び ８Ｉｎ×Ｒｌ2＝Ｖｃｃ／２ となることである。このような条件は、定電流源Ｉ
ｐ1，Ｉｐ2，……，Ｉｎ1，Ｉｎ2，……のバイアス条件
や負荷抵抗ＲＬ1，ＲＬ2の値を調整することにより容易
に実現される。
間がスムーズにつながる必要な条件は、 ８Ｉｐ×Ｒｌ1＝Ｖｃｃ／２ 及び ８Ｉｎ×Ｒｌ2＝Ｖｃｃ／２ となることである。このような条件は、定電流源Ｉ
ｐ1，Ｉｐ2，……，Ｉｎ1，Ｉｎ2，……のバイアス条件
や負荷抵抗ＲＬ1，ＲＬ2の値を調整することにより容易
に実現される。
【００１５】定電流源の例を図２と図３に示す。図２は
ＰＭＯＳトランジスタを用いた定電流源Ｉｐ1，Ｉｐ2，
……の１ビット当たりの回路を表わしている。定電流源
となるＰＭＯＳトランジスタＱ1のソースが高電位電源
ラインＶｃｃに接続され、ＰＭＯＳトランジスタＱ1の
ドレインがＰＭＯＳトランジスタＱ2，Ｑ3のソースに接
続されている。ＰＭＯＳトランジスタＱ2のドレインは
ＧＮＤラインに接続され、ＰＭＯＳトランジスタＱ3の
ドレインはスイッチＳＷｌ1に接続されている。電流源
のＰＭＯＳトランジスタＱ1には一定電流が流れるよう
なバイアス電圧Ｖｂｐ1が印加され、ＰＭＯＳトランジ
スタＱ3にはＶｃｃより低いバイアス電圧Ｖｂｐ2が印加
されている。ＰＭＯＳトランジスタＱ2にはスイッチ制
御回路１０からの制御信号が印加される。
ＰＭＯＳトランジスタを用いた定電流源Ｉｐ1，Ｉｐ2，
……の１ビット当たりの回路を表わしている。定電流源
となるＰＭＯＳトランジスタＱ1のソースが高電位電源
ラインＶｃｃに接続され、ＰＭＯＳトランジスタＱ1の
ドレインがＰＭＯＳトランジスタＱ2，Ｑ3のソースに接
続されている。ＰＭＯＳトランジスタＱ2のドレインは
ＧＮＤラインに接続され、ＰＭＯＳトランジスタＱ3の
ドレインはスイッチＳＷｌ1に接続されている。電流源
のＰＭＯＳトランジスタＱ1には一定電流が流れるよう
なバイアス電圧Ｖｂｐ1が印加され、ＰＭＯＳトランジ
スタＱ3にはＶｃｃより低いバイアス電圧Ｖｂｐ2が印加
されている。ＰＭＯＳトランジスタＱ2にはスイッチ制
御回路１０からの制御信号が印加される。
【００１６】図２の電流源回路で、スイッチ制御信号が
ハイレベルのときはＰＭＯＳトランジスタＱ2がオフと
なってノードＮ1が電源電位Ｖｃｃとなり、ＰＭＯＳト
ランジスタＱ3がオンとなって定電流がスイッチＳＷｌ1
を介して負荷抵抗ＲＬ1へ流れる。一方、スイッチ制御
信号がローレベルのときは、ＰＭＯＳトランジスタＱ2
がオンとなり、ノードＮ1がＧＮＤレベルとなってＰＭ
ＯＳトランジスタＱ3がオフとなり、負荷抵抗ＲＬ1には
電流は流れない。
ハイレベルのときはＰＭＯＳトランジスタＱ2がオフと
なってノードＮ1が電源電位Ｖｃｃとなり、ＰＭＯＳト
ランジスタＱ3がオンとなって定電流がスイッチＳＷｌ1
を介して負荷抵抗ＲＬ1へ流れる。一方、スイッチ制御
信号がローレベルのときは、ＰＭＯＳトランジスタＱ2
がオンとなり、ノードＮ1がＧＮＤレベルとなってＰＭ
ＯＳトランジスタＱ3がオフとなり、負荷抵抗ＲＬ1には
電流は流れない。
【００１７】図３はＮＭＯＳトランジスタを用いた定電
流源回路Ｉｎ1，Ｉｎ2，……の１ビット当たりの回路を
表わしている。定電流源となるＮＭＯＳトランジスタＱ
4のソースが定電位電源ラインＧＮＤに接続され、ＮＭ
ＯＳトランジスタＱ4のドレインがＮＭＯＳトランジス
タＱ5，Ｑ6のソースに接続されている。ＮＭＯＳトラン
ジスタＱ6のドレインはＶｃｃラインに接続され、ＮＭ
ＯＳトランジスタＱ5のドレインはスイッチＳＷｌ2に接
続されている。電流源のＮＭＯＳトランジスタＱ4には
一定電流が流れるようなバイアス電圧Ｖｂｎ1が印加さ
れ、ＮＭＯＳトランジスタＱ5にはＧＮＤより高いバイ
アス電圧Ｖｂｎ2が印加されている。ＮＭＯＳトランジ
スタＱ6にはスイッチ制御回路１０からの制御信号が印
加される。
流源回路Ｉｎ1，Ｉｎ2，……の１ビット当たりの回路を
表わしている。定電流源となるＮＭＯＳトランジスタＱ
4のソースが定電位電源ラインＧＮＤに接続され、ＮＭ
ＯＳトランジスタＱ4のドレインがＮＭＯＳトランジス
タＱ5，Ｑ6のソースに接続されている。ＮＭＯＳトラン
ジスタＱ6のドレインはＶｃｃラインに接続され、ＮＭ
ＯＳトランジスタＱ5のドレインはスイッチＳＷｌ2に接
続されている。電流源のＮＭＯＳトランジスタＱ4には
一定電流が流れるようなバイアス電圧Ｖｂｎ1が印加さ
れ、ＮＭＯＳトランジスタＱ5にはＧＮＤより高いバイ
アス電圧Ｖｂｎ2が印加されている。ＮＭＯＳトランジ
スタＱ6にはスイッチ制御回路１０からの制御信号が印
加される。
【００１８】図３の電流源回路で、スイッチ制御信号が
ローレベルのときはＮＭＯＳトランジスタＱ6がオフと
なってノードＮ2がＧＮＤ電位となり、ＮＭＯＳトラン
ジスタＱ5がオンとなって定電流がスイッチＳＷｌ2を介
して負荷抵抗ＲＬ2へ流れる。一方、スイッチ制御信号
がハイレベルのときは、ＮＭＯＳトランジスタＱ6がオ
ンとなり、ノードＮ2がＶｃｃレベルとなってＮＭＯＳ
トランジスタＱ5がオフとなり、負荷抵抗ＲＬ2には電流
は流れない。
ローレベルのときはＮＭＯＳトランジスタＱ6がオフと
なってノードＮ2がＧＮＤ電位となり、ＮＭＯＳトラン
ジスタＱ5がオンとなって定電流がスイッチＳＷｌ2を介
して負荷抵抗ＲＬ2へ流れる。一方、スイッチ制御信号
がハイレベルのときは、ＮＭＯＳトランジスタＱ6がオ
ンとなり、ノードＮ2がＶｃｃレベルとなってＮＭＯＳ
トランジスタＱ5がオフとなり、負荷抵抗ＲＬ2には電流
は流れない。
【００１９】図４にスイッチ制御回路１０の一例を示
す。この例は、ディジタル入力データが６ビットの例で
あり、６ビットのディジタルデータＤ0〜Ｄ5のうち、Ｄ
0は第１、第２の出力回路と負荷抵抗ＲＬ1，ＲＬ2を選
択するためにスイッチＳＷｌ1〜ＳＷｌ4を制御するため
に用いられ、ラッチ及びバッファ回路２０を介して各ス
イッチＳＷｌ1〜ＳＷｌ4に送られる。残り５ビットは第
１の出力回路と第２の出力回路を合わせて３１個の電流
源回路を選択するために用いられ、そのうち２ビットの
データＤ1とＤ2は論理回路を介してラッチ及びバッファ
回路２０を経てマトリックス２４のＸ方向を選択するデ
ータとなり、残り３ビットのデータＤ3〜Ｄ5は論理回路
を経てラッチ及びバッファ回路２２に入力され、マトリ
ックス２４のＹ方向を選択するデータとなる。Ｘデータ
Ｘ20〜Ｘ23とＹデータＹ0〜Ｘ7がそれぞれハイレベルの
ときにＡＮＤゲート２６とＮＯＲゲート２８及びインバ
ータ３０を介してその位置の定電流源を選択するスイッ
チ制御信号Ｓが発生し、Ｘ10〜Ｘ13がハイレベルになる
と、そのＸ行の全ての定電流源が選択されるようにスイ
ッチ制御信号Ｓが出力される。
す。この例は、ディジタル入力データが６ビットの例で
あり、６ビットのディジタルデータＤ0〜Ｄ5のうち、Ｄ
0は第１、第２の出力回路と負荷抵抗ＲＬ1，ＲＬ2を選
択するためにスイッチＳＷｌ1〜ＳＷｌ4を制御するため
に用いられ、ラッチ及びバッファ回路２０を介して各ス
イッチＳＷｌ1〜ＳＷｌ4に送られる。残り５ビットは第
１の出力回路と第２の出力回路を合わせて３１個の電流
源回路を選択するために用いられ、そのうち２ビットの
データＤ1とＤ2は論理回路を介してラッチ及びバッファ
回路２０を経てマトリックス２４のＸ方向を選択するデ
ータとなり、残り３ビットのデータＤ3〜Ｄ5は論理回路
を経てラッチ及びバッファ回路２２に入力され、マトリ
ックス２４のＹ方向を選択するデータとなる。Ｘデータ
Ｘ20〜Ｘ23とＹデータＹ0〜Ｘ7がそれぞれハイレベルの
ときにＡＮＤゲート２６とＮＯＲゲート２８及びインバ
ータ３０を介してその位置の定電流源を選択するスイッ
チ制御信号Ｓが発生し、Ｘ10〜Ｘ13がハイレベルになる
と、そのＸ行の全ての定電流源が選択されるようにスイ
ッチ制御信号Ｓが出力される。
【００２０】
【発明の効果】本発明では電流源回路として２つの導電
型のＭＩＳトランジスタを用い、出力電圧として低電位
側電源電位（例えばＧＮＤ）からＧＮＤと高電位側電源
電位Ｖｃｃ（例えば５Ｖ）間のある電圧、例えば（Ｖｃ
ｃ−ＧＮＤ）／２（例えば２．５Ｖ）までを一方の出力
回路に受け持たせ、そのある電圧からＶｃｃまでをもう
一方の出力回路に受け持たせることにより、低電位側電
源電位から高電位側電源電位までの全範囲にわたる出力
が可能となる。出力電圧範囲が広がることは、一般的に
アナログ回路として望ましいことである。
型のＭＩＳトランジスタを用い、出力電圧として低電位
側電源電位（例えばＧＮＤ）からＧＮＤと高電位側電源
電位Ｖｃｃ（例えば５Ｖ）間のある電圧、例えば（Ｖｃ
ｃ−ＧＮＤ）／２（例えば２．５Ｖ）までを一方の出力
回路に受け持たせ、そのある電圧からＶｃｃまでをもう
一方の出力回路に受け持たせることにより、低電位側電
源電位から高電位側電源電位までの全範囲にわたる出力
が可能となる。出力電圧範囲が広がることは、一般的に
アナログ回路として望ましいことである。
【図１】一実施例を示す回路図である。
【図２】一実施例におけるＰチャネル型定電流源回路の
一例を示す回路図である。
一例を示す回路図である。
【図３】一実施例におけるＮチャネル型定電流源回路の
一例を示す回路図である。
一例を示す回路図である。
【図４】一実施例におけるスイッチ制御回路の一例を示
す回路図である。
す回路図である。
Ｉｐ1，Ｉｐ2，…… Ｐチャネル型電流源回路 Ｉｎ1，Ｉｎ2，…… Ｎチャネル型電流源回路 ＳＷｐ1，ＳＷｐ2，…… Ｐチャネル型スイッチ ＳＷｎ1，ＳＷｎ2，…… Ｎチャネル型スイッチ ＳＷｌ1，ＳＷｌ2 出力回路選択用スイッチ ＳＷｌ3，ＳＷｌ4 負荷抵抗選択用スイッチ ＲＬ1，ＲＬ2 負荷抵抗
Claims (1)
- 【請求項１】 出力端と低電位電源ラインとの間に接続
される第１の出力負荷と、この第１の出力負荷と高電位
電源ラインとの間に接続される第１の出力回路と、出力
端と高電位電源ラインとの間に接続される第２の出力負
荷と、この第２の出力負荷と低電位電源ラインとの間に
接続される第２の出力回路と、入力されたディジタルコ
ードに対応して前記第１、第２の出力回路及び出力負荷
の選択と、選択された出力回路内の電流源回路の選択と
を行なうスイッチ及びその制御回路とを備え、前記第１
の出力回路は所定の直流バイアスを受けて動作する電流
源としてのＰチャネル型ＭＩＳトランジスタとスイッチ
としての少なくとも１個のＰチャネルＭＩＳトランジス
タとを含む定電流源回路を複数個並列接続して有し、前
記第２の出力回路は所定の直流バイアスを受けて動作す
る電流源としてのＮチャネル型ＭＩＳトランジスタとス
イッチとしての少なくとも１個のＮチャネルＭＩＳトラ
ンジスタとを含む定電流源回路を複数個並列接続して有
し、前記第１の出力回路により高電位電源ラインの電位
に至る高電位側出力を表現し、前記第２の出力回路によ
り低電位電源ラインの電位に至る低電位側出力を表現す
るディジタル・アナログ変換器。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03050498A JP3073538B2 (ja) | 1991-02-22 | 1991-02-22 | ディジタル・アナログ変換器 |
| US07/839,197 US5227793A (en) | 1991-02-22 | 1992-02-20 | Current mode digital-to-analog converter using complementary devices |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03050498A JP3073538B2 (ja) | 1991-02-22 | 1991-02-22 | ディジタル・アナログ変換器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04268825A JPH04268825A (ja) | 1992-09-24 |
| JP3073538B2 true JP3073538B2 (ja) | 2000-08-07 |
Family
ID=12860609
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP03050498A Expired - Fee Related JP3073538B2 (ja) | 1991-02-22 | 1991-02-22 | ディジタル・アナログ変換器 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5227793A (ja) |
| JP (1) | JP3073538B2 (ja) |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5361068A (en) * | 1993-04-02 | 1994-11-01 | National Semiconductor Corporation | Low-current digital-to-analog converter |
| US5446455A (en) * | 1993-12-02 | 1995-08-29 | Motorola Inc. | Auto-calibrated current-mode digital-to-analog converter and method therefor |
| US5739780A (en) * | 1996-02-12 | 1998-04-14 | Advanced Micro Devices, Inc. | Digital to analog converter and dynamic current mirror structure to simplify on-chip wave shaping |
| JP2002009623A (ja) * | 2000-06-27 | 2002-01-11 | Nec Corp | ディジタルアナログ変換回路 |
| JP2004229203A (ja) * | 2003-01-27 | 2004-08-12 | Ricoh Co Ltd | 半導体集積回路および該半導体集積回路を用いた音響素子ドライブアンプ |
| DE60307039T2 (de) * | 2003-03-14 | 2007-01-18 | Stmicroelectronics S.R.L., Agrate Brianza | Hochauflösender Digital Analog Wandler mit geringem Leistungsverbrauch |
| DE102004005138B9 (de) * | 2003-10-24 | 2010-11-25 | Infineon Technologies Ag | Verfahren zur Digital/Analog-Wandlung und entsprechende Digital/Analog-Wandlervorrichtung |
| US7199741B2 (en) * | 2003-10-24 | 2007-04-03 | Infineon Technologies Ag | Method for digital/analog conversion and corresponding digital/analog converter device |
| TWI274889B (en) * | 2005-10-06 | 2007-03-01 | Elan Microelectronics Corp | Resistive touch screen measurement system |
| JP4804275B2 (ja) * | 2006-08-30 | 2011-11-02 | 新電元工業株式会社 | アンプ回路 |
| JP5268286B2 (ja) * | 2007-06-04 | 2013-08-21 | 新電元工業株式会社 | アンプ回路 |
| JP6387743B2 (ja) | 2013-12-16 | 2018-09-12 | 株式会社リコー | 半導体装置および半導体装置の製造方法 |
| JP6354221B2 (ja) | 2014-03-12 | 2018-07-11 | 株式会社リコー | 撮像装置及び電子機器 |
| JP2016025261A (ja) | 2014-07-23 | 2016-02-08 | 株式会社リコー | 撮像装置、撮像装置の制御方法、画素構造 |
| JP2016092178A (ja) | 2014-11-04 | 2016-05-23 | 株式会社リコー | 固体撮像素子 |
| JP2016092348A (ja) | 2014-11-11 | 2016-05-23 | 株式会社リコー | 半導体デバイス及びその製造方法、撮像装置 |
| US9413381B2 (en) * | 2014-12-17 | 2016-08-09 | Broadcom Corporation | High-speed, low-power reconfigurable voltage-mode DAC-driver |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4683458A (en) * | 1986-07-31 | 1987-07-28 | Robert Hallgren | Current-steering digital-to-analog converter for providing bi-directional currents through a load |
| JPH01277027A (ja) * | 1988-04-28 | 1989-11-07 | Toshiba Corp | デジタル・アナログ変換回路 |
-
1991
- 1991-02-22 JP JP03050498A patent/JP3073538B2/ja not_active Expired - Fee Related
-
1992
- 1992-02-20 US US07/839,197 patent/US5227793A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US5227793A (en) | 1993-07-13 |
| JPH04268825A (ja) | 1992-09-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3073538B2 (ja) | ディジタル・アナログ変換器 | |
| US7136002B2 (en) | Digital to analog converter | |
| JPWO2008084583A1 (ja) | 電流スイッチ回路及びそれを用いたｄ／ａコンバータ、半導体集積回路及び通信機器 | |
| US9048864B2 (en) | Digital to analog converter with current steering source for reduced glitch energy error | |
| JPH09284114A (ja) | アナログ入力回路 | |
| EP1465347B1 (en) | Monotonic precise current DAC | |
| US5986910A (en) | Voltage-current converter | |
| US6388477B1 (en) | Switchable voltage follower and bridge driver using the same | |
| US5218364A (en) | D/a converter with variable biasing resistor | |
| US6344769B1 (en) | Precision differential switched current source | |
| US7924198B2 (en) | Digital-to-analog converter | |
| US5706006A (en) | Operational amplifier incorporating current matrix type digital-to-analog converter | |
| JP3904495B2 (ja) | Ａ／ｄ変換器 | |
| US6621432B1 (en) | Digital to differential converters and digital to analog converters using the same | |
| US7277036B2 (en) | Digital-to-analog converting circuit | |
| JP2679495B2 (ja) | 半導体回路 | |
| JPH04137916A (ja) | ディジタル・アナログ変換回路 | |
| JPH0677832A (ja) | Ｄーａコンバータ | |
| US5870045A (en) | D/A converter | |
| JPH04154312A (ja) | オペアンプ回路 | |
| US5657018A (en) | Bar graph decoder outputting thermometer code | |
| KR100207554B1 (ko) | 다채널 디지털 아날로그 변환기의 바이어스회로 | |
| KR100356813B1 (ko) | 커런트 셀 타입 디지털-아날로그 변환기 | |
| JP2001292032A (ja) | 位相検波回路及びエンベローブ検波回路 | |
| JP3846996B2 (ja) | アナログ／ディジタル変換器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |