JPS5946065A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS5946065A
JPS5946065A JP57157023A JP15702382A JPS5946065A JP S5946065 A JPS5946065 A JP S5946065A JP 57157023 A JP57157023 A JP 57157023A JP 15702382 A JP15702382 A JP 15702382A JP S5946065 A JPS5946065 A JP S5946065A
Authority
JP
Japan
Prior art keywords
film
polycrystalline silicon
region
field oxide
oxide film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP57157023A
Other languages
English (en)
Other versions
JPH0465528B2 (ja
Inventor
Hajime Sasaki
元 佐々木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Tokyo Shibaura Electric Co Ltd filed Critical Toshiba Corp
Priority to JP57157023A priority Critical patent/JPS5946065A/ja
Priority to US06/528,793 priority patent/US4512074A/en
Publication of JPS5946065A publication Critical patent/JPS5946065A/ja
Publication of JPH0465528B2 publication Critical patent/JPH0465528B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
    • H01L21/2257—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides the applied layer being silicon or silicide or SIPOS, e.g. polysilicon, porous silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0638—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layer, e.g. with channel stopper

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Bipolar Transistors (AREA)
  • Element Separation (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明ｅよ半導体装置の製造方法に［ν２）シ、／Ｉ！
ｒにパイ月？−ラ型半導体装置の製造方法に係る。
〔発明の技術的背景〕
近年、半導体装置の微細加工技術の進歩は著しく、イオ
ン注入技術、選択酸化法等が犬きくこれに置方している
。パイチーラ型半導体装装置においても高集、！−ｃ化
、高速化を図るために選択酸化法、特にり七ストオキサ
イド法（埋込み酸化法）は必要欠くべからざる方法であ
り、・ぐイポーラ型集積回路のうちＩ２Ｌ　、　）、；
ＣＬ等の贋造工程において一般的に使用されている。−
１た、このような選択酸化法を用いて例えばコレクタ領
域となるｎ型半導体層にフィールド酸化１１（４及びこ
のフィールド酸化膜によシ囲まれた素子領域を形成し、
更に該素子領域にｐ型々−ス領域を形成した後、該ｐ型
ベース領域の一部及びフィールド酸化膜上にｎ型不純物
、特に拡１１に係数の′Ｉ 小さい砒素をドープした多結晶シ’、］　：’−１’−
’　、Ｈｌ、Ｖ／Ｆ　ｆｉ−ンを形成し、これを拡散源
と１．て０１１記フイールド酸化膜と接するように浅！
、・）ｎ”型工汁ツタ領域を形成するとともに、該４結
晶ンリコ：／ｌ＋ｌＡ　ｔｅターンを電極の取出しに利
用する技術紮ｆｊ１川すれば、素子特性を改善すること
がてきる・〔背景技術の問題点〕 上述した選択酸化法は種々の利点を有−ノる一方で以下
のような欠点も有する、すなわち、ｔｐ４択酸化時にバ
ーズビーク直下ｐ（ア゛・ｒスロ・ゲーションやＯ８Ｆ
　（０ｘｌｄａｔ、ｌｏｎ　１ｎｄｕｒ＊ｄ　Ｓｔａｃ
ｌｃｉｎｇＦａｕｌｔＦＩ）が発生し、フィールド酸什
」１＾と接するエミッタ領域を形成する際、／Ｚ−グ゛
゛ビーり面下付近で不純物の異常拡散が起こりｔ）１．
選択ｒ１％’　（１，；によってリンのパイルアップ現
９等が発生する。
この結果、Ｃ（コレクタ）　−１ｉ：　（エミッタ）　
ＩＩＩＪ圧不良が生じ、歩留りが低下する。この１．ｌ
′ｉ　１句は高集積化が進むとますます顕著になつ′Ｃ
〈る、ここで、選択酸化のマスクとなるシリコン窒化膜
及びその下の薄いバッファ酸化膜のｊψ、さとディスロ
ケ−ション等の発生との関係を述べると、シリコン窒化
膜をできるだけ薄くシ、バッファ酸化膜を厚くすればデ
ィスロケーション等の発生を低減することができる。一
方、上；７１Ｓ　したよりにシリコン窒化膜を薄くシ、
バッファ酸化膜を厚くすると、横方向の酸化がより進行
して選択酸化時のパターン変換差が大きくなるため微細
化が困難となる。したがって、バイポーラ型半導体装置
の製造に選択酸化法を用いた場合、ディスロケーション
等の発生と７千ターン変換差を考慮して、シリコン窒化
膜及びバッファ酸化膜の厚さの星適条件を決定し、微細
化しても歩留シが低減しないようにしている。
ところが、選択酸化法を用い、更に砒素全ドープした多
結晶シリコン膜・Ｐターンを拡散源として対向する二側
面がフィールド酸化ｊ艮と接する浅いｎ型不純物領域（
エミッタ領域）を形成する技術を併用して、高速度、高
性能のバイポーラ型半導体装置を得ようとした場合、上
述した選択酸化の条件が最適であるにもかかわＩ）ず、
Ｃ−Ｅリークあるい＆ＪＣ−Ｅシ円−１・が開−１とな
って、予想以上に歩留りが低下するとい゛う欠点があっ
た。こうした歩留り低下＆Ｊｉ、７′Ｊり択酸化の条件
のみならず、多結晶シリコ゛／　ｌｐＪ　／Ｐクーン中
の不純物濃度にも影響されてディス［７ケーシヨン等が
発生し、こうした結晶欠陥にそつで不純物の異常拡散が
起こシ、Ｃ−Ｅ　Ｕ−りあるい）ｉＣ−ｇショートが生
じるためであると予想さｉしる。
〔発明の目的〕
本発明は上記型＋＃　［ｆＸみてなさり、たものであり
、選択酸化法及び多結晶シリコン臆・？ターンからの拡
散技術をｌｌ−４いる牛導体砧同の駒１告方法において
、ディスロケーションｔｌＯ８Ｆ　（７）　発生４４起
因する不純物の界雷拡散を防１１シ、コレクターエミッ
タ間のリークやショートの発生ケ２１４祝少さ１キ、歩
留りの低下を防［にし得る半２１１体装置＾′のｌ内１
．ｉｌ、方法を提供しようとするものでλ）る。
〔発明の概要〕
上述したようにＪ４択酸化法及び不純物をａｔｒ多結晶
シリコンＪｌ＋’ｆ　ａ４ターンを拡散源として不純物
領域を形成するとともにこの多結晶シリコン膜・ぐター
ンヶ取出し電極として利用する方法を併用して製造され
たパイポーン型半導体装置におけるＣ−Ｅリーク、Ｃ−
Ｅショートはディスロケーション等の欠陥の発生に起因
し、こうした欠陥にそって不純物の異常拡散が起こって
いるためであると考えられる。また、欠陥の発生する原
因は半導体層に発生する応力であり、この応力は選択酸
化膜の膜厚が厚いほど、また拡散される不純物の一度が
高いほど大きくなり、両者の要因によって応力がある程
度以上になるとアイスロケーション等の欠陥が発生する
と考えられる。
そこで、本発明者は選択酸化膜の膜厚及び多結晶シリコ
ン膜・平ターン中の不純物＃度が歩留シにどのように影
響するかを実験した。実験は第１図及び第２図に示した
バイポーラトランジスタで構成された１ｏｏｏｏ素子の
トランジスタアレーを用いて厳密に評価を行った。駆１
図及び？ＩＮ２図ＩＳ二１示のトランジスタＪ　ｖ　−
ｉ；（Ｉｚｌ、−「のようにして卯、鷺造さシ１．る。
寸ず、ｐ−世ノシリコン−１）−仮１表面に、−１−型
埋込み領域２１１ｔ（＋＋シ、−Ｊる５、仄６ンー５全
面にｎへリエピタキシャルハづ（コｌ／クタト；ロー１
り３を成長さぜた後、バッフ１１．′″化峠ｆターン及
びシリコン窒化ｆｌｅａ・ＰターンヶＪヒＩｊ＆、−す
る。つづいて、選択酸化法によりフィール１゛醋化ｉＩ
Ｉ＼４及びこのフィールド酸化膜４により囲まｉｔた素
子領域を形成する。つづいて、ｒｉｉｌ　Ｍ＋：シリコ
ン賢化呵・ぞターン及びバッファ酸化１１１・Ｐターン
を除去（−７た後、この朱子領域ｉＣｐ型歪、ｒ忙吻葡
イメン注入してｐ型ベース領域５を形１ｊシフＩろつつ
づいて、全面にアンドープ多結晶シリコン窒化４　Ｔｈ
　ｌ′ｆｉｔ債］−２，１ｉ１ｔ；翠をイオン注入して
一度全均一化１−だ後、・パターニングして石１ｊ　子
ａ　′ｆ：包む多結、情シリコン中１・Ｐターン６・・
・を形成すＺ）。つづいて、この多結晶シリコン膜・？
ターン６・・・から（北米を拡へｔさせて、対向する二
側面が１１Ｊ記フイールドｒ情化１１１ｑ　４１／ｉＸ
’、　４ルするｎ″−型エミッタ領峨７を／ｌそＦノシ
７する。つづいて、全面にｃｖｕ　−ｓ　ｔｏ２１＜４
８を惟梼［７、コンタクトポール９・・・を開孔した後
、Ａｔ膜全全蒸着、パターニングしてベース電極１０を
形成する。なか、多結晶シリコンＪｌｉ　ｔ＋ターン６
・・・はｎ−）型エミッタ領域７の取出し電極であり、
全てチップ内の測定用パッドに接続されている。同様に
、ベース電極１０も全てチップ内の別の測定用ノ’？ツ
ドに接続されている。また、図示しないコ１／クタ電極
はｎ＋型埋込み領域２より表面に取り出しチップ内の別
の測定用／４’ツドに接続されているＱ上述したトラン
ジスタアレーにおいて、ツクソファ酸化膜の膜厚１ａｏ
ｏｉ、シリコン窒化膜の、膜厚を１０００．ｊとし、酸
化時間を変化させてフィールド酸化ＩＩ！！４の膜厚を
０，５〜１．５μｍの範囲で変化させた。また、多結晶
シリコン膜・ぐターン６の砒素？Ｍ　Ｉｆは２．５Ｘ１
０２０〜１．．０ＸＩ（ｌ　　ｃｔｎの範囲で変化させ
た。１００００素子のトランジスタアレーの測定はＣ−
Ｅ間に０．３ｖの′Ｔイｌ］′：を印加し、リーク電流
Ｉ（１≦１　ｔｔｋのものを良品とした。第３図にＣ−
Ｅリークのウエノヘ面内マツフ０の一例を、第４図にフ
ィールド酸化膜のｊμ厚及び多結晶シリｍｌ　ｙ　ｊｌ
＋４　／９　ター　ｙ　中０ｈ１１．　：！＜　ｊ１′
！！１（ｑ　トｄｌｒ：　留９との関係を夫り示す。
第３図からつ丁−・の中央部にもリーク山、　１ｉｌｉ
：の大きいものがあり、パイ、ＩＣ′−ラ型半２．Ｉ／
ｆｋ　’ｈ顆トｉの歩留シの向上の７１．めにｔ」１、
こ江Ｃ）荀弥力抑えイ）必要があることがわかる。また
、ライトエツチングによシ欠陥ｆｆ：観察したところ、
リーク山：　＋’ｉｌ゛の大きいものはエミツク領域と
フィール１°（ｆ化膜の交わる位置（エミツクエツノ）
におい−Ｃう゛イスロケーションが発生しており、この
テ゛イスロケーションにそった砒米σ目−常拡Ｈ’！が
（、、’　−ｒ’：　リークの原因であることが硝ｈｅ
さ）した。
また、第４図から歩留りがＩ３０％叫−にとなるような
フィールド酸化；漠の１１・ｆ　Ｉｊ’、ｌ及び多結晶
シリコンｆｔ　ｉ４ターン中の砒素７＋惰１．ｉの臨界
条件Ｑ」ユξ［のようであった。すなわち、）・ｆ−ル
ドｊ’Ｉｒｊ化１１１１の膜厚が２５００にの場合、り
結晶シリコン１１・Ａ・やターン中の砒素濃度は１ｘｌ
ｆｌ　　ｔ・、ｎ、ｔｅｌ、■、（吐未＃度Ｉ　Ｘ　１
０２０ｃｍ−３の、嚇自、フィールド酸化１１すの、１
ｌｈ４厚は１．３μｒｎ以下である。こ）しを、フィー
ルド＋？’化膜の膜厚ｔと多結晶シリコン膜・？ターン
中の砒素濃［ｎｋ変数とする一次式で表わしてｔ　（ｉ
ｔｍ）≦−０．１１７Ｘ１０　　　（μｒｎ−ｃｍ　）
・ｎ（ｃｍ　　）＋１．４２（μｍ）の条件を満たせば
バイポーラ型半導体装■の歩留Ｄ’ｃ向上することがで
きる。
すなわち、本発明の半導体装置の製造方法は、第１導電
型の半導体層に選択酸化法により分離された島状の素子
領域を形成した後、該素子領域に部分的に第２導冗型の
不純物領域全形成し、更に少々くとも該第２導雇型の不
純物領域及びフィールド酸化膜上に第１導電型の不純物
を含む多結晶シリコン膜・ンターンを形５Ｚ　Ｉ、、核
多結晶シリコン膜パターンから不純物を拡散させて前記
フィールド酸化膜に接する第１導電型の不純物領域を形
成する工程を有する一４′導体装置の製造方法において
、前記フィールド酸化膜の膜厚ｔと前記多結晶シリコン
ノ９ターンに含まれる第１導電型の不純物接層ｎ（ただ
し、１×、ｔ　ｏ　＋　９≦ｎ（ｃｒｎ）≦ｌＸｌ０　
　）が ｔ（ｌｚｍ）≦−０．１１７Ｘ１０−２０（μｍ−ｃｍ
３）ｎ（ｍ’）＋１４２（μｍ）の関係を満たずことを
１１８作（とするも（７）−じ茅）る。
なお、フイーノＩＦ″ｆｌ寮化＋１ｊへの１１侍１リハ
び多結晶：・リコンｒ＋］：￥・やターン中の不、Ｉ’
ｌｌ物１（・Ｍ　ＩＪｔｊ　ＩＪ宵牛容１・ぐ゛コンタ
クト抵抗等の素子行ｔ４．を渚１・僕（、て？１１嫡々
条件を選ぶことＱ↓いうまでも；γい。１．りが′）ｒ
、多結晶シリコン片ｉノＰ、７−ン中の不純物θ°′４
＋、ＩＬ：　ｐに関してｉｔ、　　Ｉ　ＸＨ）”□］　
ｘｉＯｃｍ　　の範囲とり、　ｆｒにれはｎがｌＸｌ０
　　ｃ７７＋　　未満でろ／、と良好なｎ」−ミンクコ
ンタクトを取ることが困帷となること、また、多結晶ソ
リコン１１４自イ１−の抵抗が犬となってしオうからで
あり、まプｒｎがＩ　Ｘ　１　（１”（−ｒｎ−’を超
えるとフィールド酸化膜・４のｊ１ンさは２５０　（１
’ｌ。
以下となり誘電体分離技術のみでＱ：１トラン−、）、
−’。
りの分離が困雑であること（エビ技術、　ＪＴ／、ｔＫ
　移相で制限される）、寄生介ｒｉ４も大きくなってく
る等からである。
また、本発明方法におい゛〔Ｊ１′ＩＬ）１．ノ１．る
小１７Ｈ市、型の不純物を含む多結晶シリ：７７膜・パ
ターンは、アンドーゾ多結晶シリーＪン１１・寺にｆａ
ｌｌ、米全イ側ン注入し、熱処理’ｆ？　’ｂ（ｉｐし
°Ｃ６Ｌ結晶シリコン腸中の＠度全均−化した後、・ぐ
ターニングすることによシ形成してもよいし、ＣＶＤ法
により砒素をドープした多結晶シリコンＭを唯積した後
、パターニングすることによシ形成してもよい。
〔発明の実施例〕
以下、本発明方法をｎｐｎパイポーラトランノスタの製
造に適用した実施例を第５図１ａ）〜ｆｄ）を参照して
説明する。
まず、ｐ−型シリコン基板１１ＫＳｂを選択拡散してｎ
型叩込み領域１２を形成した。次に、ｎ型エピタキシャ
ル層（コレクタｌｊ［）　／　、？　′ｆ：形成した後
、厚さ３００Ｘのバッファ酸化膜及び厚さ１００ＯＸの
シリコン窒化膜を順次唯積し、更にパターニングしてバ
ッファ酸化膜・ぐターン１４及びシリコン窒化膜パター
ン１５を形成した（第５図（ａ）図示）。
次いで、前記シリコン磁化Ｍパターン１５ｆ：マスクと
してＫＯＨとイソゾロビルアルコールの混液によシ異方
性エツチングを行った後、１０００℃の燃焼酸化を行い
、厚さ１μｍのフィールド酸化１１ｕ　７　ｇ及びこの
フィールド１像化Ｊｉｉｆ　７６に３しり囲まれた島状
の素子領域を形＋ｔｌａｌだ（小５１ｋｌ　（ｈｌ　＋
χ１示）。
次いで、前記シリコン窒化１１？４パターン１．り酌ヒ
ハッファ酸化ｔ＋ｑ　ノ＋ターン１１　ｆ　１ｌｋｉ　
次エソヂング除去した後、シＡ出したｎ型エビクキンＶ
ル層（コレクタ領域）１３表面に１１ｆｉい−、゛ｌ〜
酵化ｊトｉ全Ｊ１そｌ戊した。つづいて、前記ｎ型エビ
タヤシャル）膏（コレクタｆ１１￥域）１３の一部に７
１？ロンをイ刊〕ノ注入した後、アニールを行いｐ　３
１．’Ｊ、−Ｚ−ス６Ｑ　Ｑ７７ｆ：形成した。つづい
て、エミソク形成７′−５ｉ置ｊＨｌ−及びコレクタコ
ンタクト形ＩノＶ、ｒ定部−ヒに対ＩＬスする前Ｎｅ薄
い熱酸化膜を選１１〈的にエソヂン・グ除去した。つづ
いて、全面にｊト／貞２０００〜２５　ｏ　（ｌ　Ｘの
アンドーゾ多結晶シリコン１１・３１８を＋１を留Ｌ＝
　７’。
後、ドース睦７Ｘ１０　　ｃｍ　　の条ｆ’Ｉで砒メく
を−ｆメン注入し、アニール全行つで多産１１．晶シリ
コン膵ｌＨの砒素濃度を均一化した。こＪ目？−よって
、多結晶シリコン膜）８中の砒素（ＩＱ　ＩＩｔｌ　ｉ
Ｊ−”：：３．５　＞ぐＩ（ｌ　ｃｍとなった（第５図
（ｃ）図示）。子連しまたフイールド酸化膜１６の膜厚
１μｍ及び多結晶シリコン膜１８中の砒素濃度さ３．５
Ｘ１０　　□□□は本発明方法の条件を満たすものであ
る。
次いで、前記多結晶シリコン１１＠　７　ｓ　′ｆｃ写
真蝕刻法によＦ）　ノｅターニングして前記ｐ型ベース
領域１７の一部上及びフィールド酸化膜１６上に多結晶
シリコン膜・臂ターフ１８′を形成した後、熱処理を施
して、前記ｐ型ベース領域１７の一部に対向する二側面
が前記フィールド酸化ｇ１６に接する計型エミッタ領域
１９を形成した。これと同時に図示しないｎ型コ１／ク
タコンタクト領域も形成した。つづいて、全面にＣＶＤ
−８ｉ０２膜２０を堆積した後、前記多結晶シリコン膜
・ぐターフ１８’上及び他の領域上（Ｄ　ＣＶＩ）−Ｓ
　１０２膜２０にコンタクトホール２１・・・を開孔し
た。つづいて、全面にＡｔ−Ｃｕ−８１膜を蒸着した後
、ノＥターニングして配線２２を形成し、ｎｐｎパイポ
ーラトランソスタを製造した（第５図（ｄ）図示）。
しかして、本発明方法によれば、フィールド酸化膜１６
の膜厚を考慮して、エミッタの拡散源トナル多結晶シリ
コンＩＩ→パノ・−ンノ８′中のｔｉｌｔ素濃度全濃度
することにより、う゛イスｏ’ｙ−／ヨン等の発生を防
１にし、エミツタエンノでの１ｉｆｔ：素の異常拡散を
防止することができる。したがって、Ｃ−Ｅリークやｃ
−ｇショートをなく］７、ル留シを大幅に向上すること
ができる。
なお、本発明方法は：ＩＩ、、閉り等の・−“イーＷ−
ラ型半導体装−〇製造にも適月１できる。
また、上記実施例ではペース領域をシングル構造とした
が、ｐ　３％外部ベース領域￥形成（７、ダブルペース
構造としでもよい。また、上ｅｔ［：　””廁例でＱ」
、アンドープ多結晶シリコン１１＠にｈ１１４累全イオ
ン注入した後、・ぞターニングして多結晶シリコン膜・
やターンを形成したが、ＣＶＩ）法により砒素ドープ多
結晶シリコン脱勿’Ｉｋ　Ａ：！した後、・ｅターニン
グして多結晶シリコンｌｐＱ　ノｅターン丘）１４成し
てもよい。
〔発明の効果〕
以上詳述した如く、本発明によｙｔ　ＩＪ’選択酸化法
及び多結晶シリコン膜・やターンからの拡散１々術を用
いる半導体装置の製造方法において、ディスロケーショ
ンやＯ８Ｆの発生に起因する不純物の異常拡散を防止し
、コレクターエミッタ間のリークやショートの発生を減
少させ、歩留シの低下を防止し得る半導体装置の製造方
法を提供できるものである。
【図面の簡単な説明】
第１図はトランジスタアレーの平面図、第２図は第１図
の■−■線に沿う断面図、第３図はＣ−Ｅリークのウェ
ハ面内マツプ、第４図はフィールド酸化膜の膜厚及び多
結晶シリコン膜・セターン中の砒素病変と歩留シとの関
係を示す線図、第５図（ａ）〜（ｄ）ｉｌ−１，本発明
の実施例におけるｎｐｎパイＩ−ラトランジスタの製造
方法を工８順に示す断面図である。 ＩＩ・・・ｐ−型シリコン基板、１２・・・ｎ　型埋込
み領域、１３・・・ｎ型エピタキシャル層（コレクタ領
域）、１４・・・バッファ酸化膜・！ターン、１５・・
・シリコン！、　化膜ノ９ターン、１６・・・フィール
ド酸化膜、１７・・・ｐ型ベース領域、１８・・・多結
晶シリコ４ｚｓ’・・・多結晶シリコン１ｊｊｑ　ＪＰ
クター、１９”’ｎ　型工ζツタ領域、２０　・・・（
’、Ｖｒ）　−Ｓ　１０２　＋菖、　２１・・・コンタ
クトホール、２２・・・Ｉ’ｕ’、　＋腺。 出願人代理人　　弁理士　鈴　江　ｊμ、彦第１図 第２図 第３図 第４図 第５図 １］ 第５図

Claims (1)

  1. 【特許請求の範囲】 （１１第１導電型の半導体層に選択酸化法によシフイー
    ルド酸化膜及びこのフィールド酸化膜により分離された
    島状の素子領域を形成した後、該素子領域に部分的に第
    ２導電型の不純物領域を形成し、更に少なくとも該第２
    導電型の不純物領域の一部及びフィールド酸化膜−ヒに
    第１導電型の不純物を含む多結晶シリコン膜パターンを
    形成し、Ｈ亥多結晶シリコン膜パターンから不純物を拡
    散させて前記フィールド酸化膜に接する第１導電型の不
    純物領域を形成する工程を有する半導体装置の製造方法
    において、前記フィールド酸化膜の膜厚ｔと前記多結晶
    シリコン膜・母ターンに含まれる第１導電型の不純物濃
    度ｎ（ただし、Ｉ×１０　≦ｎ（α　）≦ｌＸｌ０　　
    ）がｔ（μｍ）≦−０，１１７ｘｌＯ−（ｚｔｍ−ｃｍ
    　　）・ｎＣｃｍ　　）−４−１，４２Ｃμｍ）の関係
    を満たすことを特徴とする半導体装置の製造方法。 （２）第２導電型の不純管領Ｊ・λ１がペース領域、ツ
    タ領域及びコ１／クタコンタクト領域であり、かつ前記
    多結晶シリコンｌｌ＋ｌ　／　ｔ’ターンをエミッタ及
    びコレクタの取出し″市、極とし、て利用することを特
    徴とする特許請求の範囲Ｆ４’、１項記載Ｏ）半η°Ｉ
    体装置の製造方法。 （３）第１４電型の不純物な、′含むｑ・結晶シリコン
    Ｉ１１！パターンをアンドープ多結晶シリコン１ピ（Ｃ
    ′Ｃ−砒素をイオン注入し、熱部ｆ！Ｉ］ケｈζして多
    結晶シリコン膜中の濃度を均一化した後、・？ターニン
    グして形成することｆｃ特徴とする／Ｉ′ｌ−訂解ｉ求
    の仙囲第１項もしくは第２項記載の単導体装置１叉の製
    造方法。 （４）　　第１導電型の不純物を代む多結晶シリコン膜
    ・ぐターンをＣＶＤ法によシ（Ｉｌｔ″＋、をドープし
    た多結晶シリコン膜を顎栢した後、パターニングして形
    成することを特徴とする特許請求のζ１１′！囲第１項
    もしくは第２項記載のＮ′導体装置ｔｖの製造方法。
JP57157023A 1982-09-09 1982-09-09 半導体装置の製造方法 Granted JPS5946065A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP57157023A JPS5946065A (ja) 1982-09-09 1982-09-09 半導体装置の製造方法
US06/528,793 US4512074A (en) 1982-09-09 1983-09-02 Method for manufacturing a semiconductor device utilizing selective oxidation and diffusion from a polycrystalline source

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57157023A JPS5946065A (ja) 1982-09-09 1982-09-09 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPS5946065A true JPS5946065A (ja) 1984-03-15
JPH0465528B2 JPH0465528B2 (ja) 1992-10-20

Family

ID=15640490

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57157023A Granted JPS5946065A (ja) 1982-09-09 1982-09-09 半導体装置の製造方法

Country Status (2)

Country Link
US (1) US4512074A (ja)
JP (1) JPS5946065A (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6063961A (ja) * 1983-08-30 1985-04-12 Fujitsu Ltd 半導体装置の製造方法
JPS60234372A (ja) * 1984-05-07 1985-11-21 Toshiba Corp 半導体装置の製造方法
US5143859A (en) * 1989-01-18 1992-09-01 Mitsubishi Denki Kabushiki Kaisha Method of manufacturing a static induction type switching device
US5264381A (en) * 1989-01-18 1993-11-23 Mitsubishi Denki Kabushiki Kaisha Method of manufacturing a static induction type switching device
KR930011125B1 (ko) * 1991-06-11 1993-11-24 삼성전자 주식회사 반도체 메모리장치
US6331468B1 (en) * 1998-05-11 2001-12-18 Lsi Logic Corporation Formation of integrated circuit structure using one or more silicon layers for implantation and out-diffusion in formation of defect-free source/drain regions and also for subsequent formation of silicon nitride spacers
US7381577B2 (en) * 2005-04-19 2008-06-03 International Business Machines Corporation Early detection test for identifying defective semiconductor wafers in a front-end manufacturing line

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5796567A (en) * 1980-12-09 1982-06-15 Nec Corp Manufacture of semiconductor device
JPS57136359A (en) * 1981-02-18 1982-08-23 Toshiba Corp Manufacture of semiconductor integrated circuit

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3671340A (en) * 1970-02-06 1972-06-20 Nippon Electric Co Transistor device with plateau emitter and method for making the same
US3879230A (en) * 1970-02-07 1975-04-22 Tokyo Shibaura Electric Co Semiconductor device diffusion source containing as impurities AS and P or B
US3648125A (en) * 1971-02-02 1972-03-07 Fairchild Camera Instr Co Method of fabricating integrated circuits with oxidized isolation and the resulting structure
US4049478A (en) * 1971-05-12 1977-09-20 Ibm Corporation Utilization of an arsenic diffused emitter in the fabrication of a high performance semiconductor device
US3777364A (en) * 1972-07-31 1973-12-11 Fairchild Camera Instr Co Methods for forming metal/metal silicide semiconductor device interconnect system
JPS5329555B2 (ja) * 1974-11-22 1978-08-22
US4110125A (en) * 1977-03-03 1978-08-29 International Business Machines Corporation Method for fabricating semiconductor devices
US4338622A (en) * 1979-06-29 1982-07-06 International Business Machines Corporation Self-aligned semiconductor circuits and process therefor
JPS56160034A (en) * 1980-05-14 1981-12-09 Fujitsu Ltd Impurity diffusion
JPS5936432B2 (ja) * 1980-08-25 1984-09-04 株式会社東芝 半導体装置の製造方法
US4372033A (en) * 1981-09-08 1983-02-08 Ncr Corporation Method of making coplanar MOS IC structures

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5796567A (en) * 1980-12-09 1982-06-15 Nec Corp Manufacture of semiconductor device
JPS57136359A (en) * 1981-02-18 1982-08-23 Toshiba Corp Manufacture of semiconductor integrated circuit

Also Published As

Publication number Publication date
US4512074A (en) 1985-04-23
JPH0465528B2 (ja) 1992-10-20

Similar Documents

Publication Publication Date Title
JP2000196103A (ja) Ｓｏｉ素子及びその製造方法
JPS6016456A (ja) 半導体装置の製造方法
CN116230531A (zh) 一种锗硅异质结双极晶体管及其制造方法
JPS5946065A (ja) 半導体装置の製造方法
JPH1131743A (ja) 半導体装置及びその製造方法
JPH08167646A (ja) Ｓｉｍｏｘ基板、ｓｉｍｏｘ基板の製造方法及び半導体装置の製造方法
JPH01130542A (ja) 素子間分離領域を有する半導体装置の製造方法
JPH0240947A (ja) 半導体装置の製造方法
JPH09115998A (ja) 半導体集積回路の素子分離構造及び素子分離方法
JPS61251166A (ja) 半導体装置の製造方法
KR100188093B1 (ko) 고속 바이 시 모스 트랜지스터 및 그 제조 방법
JPH0443673A (ja) 半導体装置の製造方法
JPH09321236A (ja) 半導体装置及びその製造方法
JPS58149A (ja) 半導体装置
JPH0271526A (ja) 半導体集積回路およびその製造方法
JPS6039868A (ja) 半導体装置の製造方法
JPS5978556A (ja) 相補型ｍｏｓ半導体装置の製造方法
JP4048604B2 (ja) 半導体装置の製造方法
JP3142303B2 (ja) 高速バイポーラトランジスタの製造方法
JPH0499329A (ja) 半導体装置の製造方法
JPS60134473A (ja) 半導体装置製造方法
JPH0964372A (ja) トランジスタ及びその製造方法
JPH036844A (ja) 半導体収積回路の製造方法
JPS63144567A (ja) 半導体装置の製造方法
JPH0442936A (ja) 半導体装置の製造方法