DE3133548A1 - Verfahren zur herstellung von halbleitervorrichtungen - Google Patents
Verfahren zur herstellung von halbleitervorrichtungenInfo
- Publication number
- DE3133548A1 DE3133548A1 DE19813133548 DE3133548A DE3133548A1 DE 3133548 A1 DE3133548 A1 DE 3133548A1 DE 19813133548 DE19813133548 DE 19813133548 DE 3133548 A DE3133548 A DE 3133548A DE 3133548 A1 DE3133548 A1 DE 3133548A1
- Authority
- DE
- Germany
- Prior art keywords
- impurity
- pattern
- film
- conductivity type
- polysilicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 32
- 238000004519 manufacturing process Methods 0.000 title claims description 17
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 113
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 99
- 229920005591 polysilicon Polymers 0.000 claims description 81
- 238000000034 method Methods 0.000 claims description 47
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 45
- 230000003647 oxidation Effects 0.000 claims description 45
- 238000007254 oxidation reaction Methods 0.000 claims description 45
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 45
- 239000000758 substrate Substances 0.000 claims description 27
- 239000012535 impurity Substances 0.000 claims description 25
- 238000009792 diffusion process Methods 0.000 claims description 18
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 7
- 239000004020 conductor Substances 0.000 claims description 4
- 230000015572 biosynthetic process Effects 0.000 claims description 3
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 claims description 2
- 238000000151 deposition Methods 0.000 claims 2
- 239000000463 material Substances 0.000 claims 1
- 238000011144 upstream manufacturing Methods 0.000 claims 1
- 235000012239 silicon dioxide Nutrition 0.000 description 53
- 239000000377 silicon dioxide Substances 0.000 description 53
- 229910052710 silicon Inorganic materials 0.000 description 14
- 239000010703 silicon Substances 0.000 description 14
- 238000005530 etching Methods 0.000 description 13
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 11
- 238000001259 photo etching Methods 0.000 description 11
- 229910052785 arsenic Inorganic materials 0.000 description 10
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 10
- 229910004298 SiO 2 Inorganic materials 0.000 description 8
- 229910052751 metal Inorganic materials 0.000 description 7
- 239000002184 metal Substances 0.000 description 7
- 238000009413 insulation Methods 0.000 description 6
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 5
- 230000008569 process Effects 0.000 description 5
- 230000007704 transition Effects 0.000 description 5
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 4
- 238000002347 injection Methods 0.000 description 4
- 239000007924 injection Substances 0.000 description 4
- 238000005468 ion implantation Methods 0.000 description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 3
- 229910052796 boron Inorganic materials 0.000 description 3
- 239000002800 charge carrier Substances 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 230000009467 reduction Effects 0.000 description 3
- 238000000926 separation method Methods 0.000 description 3
- 230000003068 static effect Effects 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 230000006698 induction Effects 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 230000000873 masking effect Effects 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 125000000896 monocarboxylic acid group Chemical group 0.000 description 2
- 239000007800 oxidant agent Substances 0.000 description 2
- 230000001590 oxidative effect Effects 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- 229910018125 Al-Si Inorganic materials 0.000 description 1
- 229910018182 Al—Cu Inorganic materials 0.000 description 1
- 229910018520 Al—Si Inorganic materials 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- LOPFACFYGZXPRZ-UHFFFAOYSA-N [Si].[As] Chemical compound [Si].[As] LOPFACFYGZXPRZ-UHFFFAOYSA-N 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 239000012298 atmosphere Substances 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- YXTPWUNVHCYOSP-UHFFFAOYSA-N bis($l^{2}-silanylidene)molybdenum Chemical compound [Si]=[Mo]=[Si] YXTPWUNVHCYOSP-UHFFFAOYSA-N 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 210000003608 fece Anatomy 0.000 description 1
- -1 for example Chemical compound 0.000 description 1
- 239000003517 fume Substances 0.000 description 1
- 238000011835 investigation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 229910021344 molybdenum silicide Inorganic materials 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 239000013618 particulate matter Substances 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 1
- 229910021342 tungsten silicide Inorganic materials 0.000 description 1
- 238000009279 wet oxidation reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
- H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
- H01L21/2251—Diffusion into or out of group IV semiconductors
- H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
- H01L21/2257—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides the applied layer being silicon or silicide or SIPOS, e.g. polysilicon, porous silicon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/32105—Oxidation of silicon-containing layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8222—Bipolar technology
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Bipolar Transistors (AREA)
- Bipolar Integrated Circuits (AREA)
Description
.*"·":■·: IT:'- .-'. ' 313354?
T* Registered Representatives
before the
European Patent Office
European Patent Office
Möhlstraße 37 D-8000 München 80
Tel.: 089/982085-87 Telex: 0529802 hnkl d Telegramme: ellipsoid
MA-56P244-2 25. August 1981
TOKYO SHIBAURA DENKI KABUSHIKI KAISHA
Kawasaki-shl, Kanagawa-ken,
Japan
Kawasaki-shl, Kanagawa-ken,
Japan
Verfahren zur Herstellung von Halbleitervorrichtungen
Die Erfindung betrifft ein Verfahren zur Herstellung von Halbleitervorrichtungen.
Ein bipolarer Transistor, der im Hochfrequenzbereich einsetzbar oder als Hochgeschwindigkeits-Schaltelement geeignet
ist, muß ein großes Verstärkungsfaktor-Bandprodukt (Transitfrequenz) besitzen. Um das Verstärkungsfaktor-Bandprodukt
des bipolaren Transistors zu erhöhen, muß das Bauelement mit kleineren Abmessungen versehen werden,
und insbesondere muß die Basis-Transitzeit der Minoritätsladungsträger
herabgesetzt werden. Die meisten Siliziumtransistoren, die gegenwärtig verwendet werden, sind
vom planaren Typ, und ihre Emitter und Basen sind durch Verunreinigungs- oder Fremdstoffdiffusion gebildet* Wenn ·
!5 in einem solchen Fall die Dimension des Emitters klein
ist, dann wird die Übergangsebene des Emitters und der Basis gekrümmt, und die effektive Basis-Transitzeit hängt
nicht nur von der Basisweite, sondern auch von der Tiefe des Kollektor-Basis-Überganges ab. Um demgemäß das Verstärkungsfaktor-Bandprodukt
des bipolaren Transistors zu verbessern, müssen sowohl die Basisweite als auch die
Tiefe des Kollektor-Basis-Überganges verringert werden-Somit besteht ein Problem darin, wie ein flacher oder
oberflächennäher Diffusionsübergang zu verwirklichen ist. 25
Ein herkömmlicher bipolarer npn-Transistor hat die in
Fig. 1 gezeigte Struktur. Auf einem p~-Siliziumsubstrat sind eine vergrabene η -Schicht 2 und eine n-Epitaxieschicht
3 gebildet. Ein ρ -Isolationsbereich 4 für die Isolation des Bauelements ist in der Epitaxieschicht 3
ausgeführt. Ein p-Basisbereich 5 ist an dem Teil der Insel-Epitaxieschicht 3 gebildet, der durch den Isolationsbereich
4 isoliert ist, und ein η -Emitterbereich 6 ist im Basisbereich 5 ausgeführt. Eine Diffusionsschicht 7, die die
vergrabene η -Schicht 2 für einen Anschluß mit dem Kollektor erreicht, ist in einem anderen Teil der Epitaxieschicht
3 angeordnet. Ein Oxidfilm 8 ist auf der n-Epitaxieschicht
* durch thermische Oxidation erzeugt. Aluminiumelektroden
10, 11 und 12 für eine Verbindung mit dem Emitterbereich
6, dem Basisbereich 5 und der Diffusionsschicht 7 für den Anschluß des Kollektors sind darüber jeweils über Kontaktlöcher
9a, 9b und 9c vorhanden.
Wenn in einem bipolaren Transistor von einer solchen
Struktur die Tiefe des Basisbereiches 5 klein gemacht
ist, nimmt der Basiswiderstand entsprechend zu. Wenn insbesondere der Basisbereich 5 extrem flach wird, hangt
der Basiswiderstand von dem Abstand 1 zwischen dem emitterseitigen
Ende des Basiskontaktloches 9b und dem Emitterbereich 6 ab. Dieser Abstand. 1 wird durch die relativen
Positionen der Diffusionsfenster für den Emitterbereich 6
und die Basiskontaktlöcher bestimmt. Diese Beziehung wird ihrerseits durch die Photoätztechnik festgelegt. Mit der
gegenwärtigen Photoätztechnik ist es schwierig, den Abstand 1 kleiner als 1,5 um zu machen. Dies setzt eine
Grenze für die Verringerung des", Basiswiderstandes.
20
2 2
Wenn ein I L-Bauelement (IL= integrierte Injektionslogik),
das ein bipolares Logikelement ist, als ein Beispiel genom-
men wird, dann hat ein herkömmliches I L-3auelement die in
Fig. 2 gezeigte Struktur. In dem ρ -Siliziumsubstrat 1 sind die vergrabene η -Schicht 2 und die n-Epitaxieschicht 3
ausgeführt. Die Epitaxieschicht 3 ist durch den ρ -Isolationsbereich 4 isoliert. Ein p-Injektor 13 und ein p-Basisbereich
14 sind in der Epitaxieschicht 3 gebildet. Eine
Vielzahl von η -Kollektorbereichen 15a, 15b ist im Basisbereich
14 vorgesehen. Der Oxidfilm 8 ist auf der Epitaxieschicht 3 durch thermische Oxidation erzeugt. Auf dem Oxidfilm
8 sind durch die Kontaktlöcher 9 die Kollektorbereiche
15a, 15b, der Basisbereich 14.und der Injektor 13 sowie
35
eine Ausdehnung 2' der vergrabenen η -Schicht 2 mit Aluminiumelektroden
16a, 16b,. 17, 18 und 19 verbunden.
2
Ein I L-Bauelement einer derartigen Struktur ist ein bipolares
Logikelement einer zusammengesetzten Struktur, die
einen vertikalen npn-Transistor des umgekehrten Betriebstyps, in dem der Emitter und der Kollektor eines normalen
Transistors vertauscht sind, und einen lateralen pnp-Transistor mit der Basis des vertikalen npn-Transistors
als Kollektor enthält. Da bei einem derartigen I L-Bauelement
der vertikale npn-Transistor als der Inverter invertiert ist, wird die Emitter-Basis-Übergangs'fläche
1^ beträchtlich größer als die Kollektor-Basis-übergangsflache,
so daß ein ausreichender Hochgeschwindigkeitsbetrieb des bipolaren Bauelements nicht zu erzielen ist.
Da so die Ladungsträgerinjektion in den Basisbereich aus dem gesamten Emitterbereich durchgeführt wird, der den
Teil unmittelbar unter dem Kollektorbereich umgibt, wird die wirksame oder effektive Basisweite groß, der Stromverstärkungsfaktor
wird klein, und das Verstärkungsfaktor-Bandprodukt wird klein. Als Ergebnis ist das Betriebs
verhalten des I L-Bauelements verschlechtert, und insbesondere
ist die Schaltgeschwindigkeit herabgesetzt.
Ein I L-Bauelement, das keine solche-Mängel aufweist, ist in
dem Aufsatz "Sub-Nanosecond Self-Aligned I L/MTL Circuits" in IEDM Technical Digest, 1979, Seiten 201 bis 204, be-
schrieben. Eine polykristalline Siliziumschicht, in die ein η -Fremdstoff in hoher Konzentration dotiert ist,
ο wird als der Kollektorbereich in diesem I L-Bauelement verwendet. Die Basiskontaktlöcher und der Kollektorbereich
werden durch die SelbstJustierungstechnik erzeugt, indem
die Dickendifferenz mit dem Siliziumdioxidfilm verwendet wird. Der an der Oberfläche des Substrates freiliegende
Basisbereich wird mit einem Metall bedeckt, um den Basiswiderstand
zu verringern, wodurch eine solche Struktur erlaubt wird, daß sich das Verhältnis der Emitter-Basis-Über-35
gangsfläche zur Kollektor-Basis-Übergangsfläche dem Wert
annähern kann. Dieses I L-Bauelement zeigt das beste Betriebsverhalten
von 0,8 ns in der Mindestausbreitungs-
Verzögerungszeit unter den herkömmlichen I L-Bauelementen.
2
Jedoch weist dieses I L-Bauelement zahlreiche Probleme auf Das Verfahren zum Herstellen dieses Bauelements wird in Einzelheiten anhand der Figuren beschrieben.
Jedoch weist dieses I L-Bauelement zahlreiche Probleme auf Das Verfahren zum Herstellen dieses Bauelements wird in Einzelheiten anhand der Figuren beschrieben.
Zunächst wird eine n-Epitaxieschicht 2 3 in einem η -Halbleitersubstrat
22a erzeugt. Ein n+-Halbleiterfilm 22b von hoher Konzentration wird auf der Oberfläche des Substrates
22a gebildet, um den Emitterbereich zu liefern (vgl. Fig. 3A).
Sodann wird eine Siliziumnitridschicht 24 bis zu einer
Dicke von 1000 A (0,1 um) aufgetragen, wie dies in Fig.3B gezeigt ist. Nach dem Entfernen gewünschter Teile der SiIiziumnitridschicht
wird die darunterliegende η-Epitaxieschicht 23 selektiv geätzt. Eine Wärmebehandlung wird vorgenommen,
um eine Siliziumdioxidschicht 25 mit einer Dicke von etwa 1,0 bis 1,5 um auf dem geätzten Teil zu
erzeugen. Da die Siliziumdioxidschicht 25 so gebildet
2
wird, daß sie den Rand des I L-Gatters umgibt, wird sie auch als Oxidfilmring oder Oxidisolationsschicht bezeichnet. Diese Siliziumdioxidschicht dient zur Isolierung zwi-
wird, daß sie den Rand des I L-Gatters umgibt, wird sie auch als Oxidfilmring oder Oxidisolationsschicht bezeichnet. Diese Siliziumdioxidschicht dient zur Isolierung zwi-
2
sehen den Gattern des I L-Bauelements und zur Verbesserung des Injektionswirkungsgrades der Minoritätsladungsträger, die vom Emitter in die Basis injiziert werden. Nach Entfernen der gesamten Siliziumnitridschicht 24 wird wieder eine Siliziumdioxidschicht bis zu einer Dicke von 5000 S. (0,5 um) gebildet. Durch öffnen einer gewünschten Teiles der Siliziumdioxidschicht wird eine Siliziumdioxidschicht 26 erzeugt (vgl. Fig. 3C).
sehen den Gattern des I L-Bauelements und zur Verbesserung des Injektionswirkungsgrades der Minoritätsladungsträger, die vom Emitter in die Basis injiziert werden. Nach Entfernen der gesamten Siliziumnitridschicht 24 wird wieder eine Siliziumdioxidschicht bis zu einer Dicke von 5000 S. (0,5 um) gebildet. Durch öffnen einer gewünschten Teiles der Siliziumdioxidschicht wird eine Siliziumdioxidschicht 26 erzeugt (vgl. Fig. 3C).
Nach dem Herstellen eines Basisbereiches 2 7 und eines
Injektorbereiches 2 8 wird ein mit Arsen dotierter polykristalliner Siliziumfilm 29 bis zu einer Dicke von 3000 8
^° (0,3 um) aufgetragen, und eine CVD-Siliziumdioxidschicht
(CVD-SiO2) 30 wird darüber bis zu einer Dicke von 3000 S
(0,3 um) abgeschieden (CVD = chemische Dampfabseheidung).
Das CVD-SiO2 wird durch die Photoätztechnik mit einem Muster versehen. Mittels des CVD-SiO2-Musters 30 als eine
Maske wird der mit Arsen dotierte polykristalline Siliziumfilm mit einer Lösung einer Mischung von HF:HWO3:CH3COOH =
1:3:8 geätzt (vgl. Fig. 3D). Der selektiv zurückgelassene Teil des mit Arsen dotierten polykristallinen Siliziumfilmes
29 besteht auf dem Basisbereich 2 7,. um den Kollektorbereich des I L-Bauelements zu bild
Verbindung mit der Kollektorelektrode.
torbereich des I L-Bauelements zu bilden, und dient zur
Nach dem Herstellen eines Kollektorbereiches 31 durch Diffusion mittels des mit Arsen dotierten polykristallinen
Siliziumfilmes 29 als eine Diffusionsquelle wird die Struktur
thermisch bei einer niederen Temperatur (700 bis 900°C) oxidiert. Zu dieser Zeit wird ein Siliziumdioxidfilm 32b
mit einer Dicke von etwa einigen hundert 8 (einige 0,01 um)
auf dem Basisbereich 27 und dem Injektorbereich 28 gebil-
2^ det, und ein Siliziumdioxidfilm 32a mit einer Dicke von etwa
1000 bis 2000 Ä (0,1 bis 0,2 um) wird auf der seitlichen Oberfläche des mit Arsen dotierten polykristallinen Siliziumfilmes 29 erzeugt. Dies beruht darauf, daß die Aufwachsgeschwindigkeit
der η -Halbleiterschicht hoher Kon-
ΔΌ zentration um einen Faktor von 1 bis einigen 10 größer
ist als diejenige der η -Halbleiterschicht geringer Konzentration, wenn bei einer niederen Temperatur (700 bis
900°C) oxidiert wird. Sodann wird zur Verringerung des Kontaktwiderstandes mit einer Metallelektrndenschicht
' +
eine Ionenimplantation von ρ -Ionen hoher Konzentration durchgeführt, um den Injektorbereich 2 8 und einen äußeren
Basisbereich 27' durch Diffusion zu bilden (vgl=
Fig. 3E).
31 335Α8
Anschließend wird der Siliziuindioxidfilm 32b auf dem Injektorbereich
28 und dem äußeren Basisbereich 27" mittels der Selbstjustiertechnik geätzt. Alle Kontaktlöcher werden
durch die Photoätztechnik geöffnet. Nach Belegen mit
einer Metallelektrodenschicht wird eine Elektrodenisolation
durchgeführt, um eine Basis-Verbindungselektrode 33, eine Injektdr-Verbindungselektrode 34 und eine Emitter-
Erdelektrode 35 zu bilden, so daß ein I L-Bauelement entsteht
(vgl. Fig. 3F). Fig. 4 zeigt eine Draufsicht von Fig. 3F, und Fig. 5 stellt einen Schnitt V-V von Fig. 4
dar.
Bei einem durch den obigen Prozeß hergestellten I L-Bauelement können die Elektroden der Basis, des Injektors
und des Emitters aus der Metallelektrodenschicht gebildet
werden, und die Kollektorelektrode kann aus der mit Arsen dotierten polykristallinen Siliziumschicht hergestellt
werden, wodurch die verschiedenen, oben beschriebenen Vorteile auftreten. Jedoch weist dieses Verfahren zum Herstel
len eines I L-Bauelementes verschiedene Probleme auf, die
weiter unten näher erläutert werden sollen.
Wenn in dem in Fig. 3D gezeigten Prozeß das Ätzen des mit
Arsen dotierten polykristallinen Siliziumfilmes mittels des CVD-SiO2-Filmmusters 30 als eine Maske durchgeführt
wird, liegt ein isotropes Ätzen mit einer Mischung von HF, HNO3 und CH3COOH als ein flüssiges Ätzmittel vor. Demgemäß
wird der polykristalline Film seitlich bis zu einer Tiefe entsprechend seiner Filmdicke geätzt, so daß der
CVD-SiO2-FiIm 3O überhängt. Wenn der mit Arsen dotierte
polykristalline Siliziumfilm 29 unter solchen Bedingungen oxidiert wird, wächst der Siliziumdioxidfilm 32a in anormaler
Form an der Umfangsflache des mit Arsen dotierten polykristallinen Siliziumfilmes 29 auf, wodurch das darunterliegende
CVD-SiO--Muster 30 nach oben bewegt wird. Dies
führt in nachteilhafter Weise zu einer Trennung der Basis-Verbindungselektrode,
die den mit Arsen dotierten poly-
kristallinen Siliziumfilm 29 kreuzt. Da weiterhin dieser
mit Arsen dotierte polykristalline Siliziumfilm 29 als eine Zwischenverbindungsschicht für Verbindungen zwischen den
Bauelementen verwendet wird/ kann dies auch zu einer Trennung von der zweiten Zwischenverbindungsschicht führen,
die darüber an den Teilen des Oxidfilmes außer den Bauelementbereichen
kreuzt.
Weiterhin ist es unmöglich, den mit Arsen dotierten polykristallinen
Siliziumfilm dicker als 3000 £ (0,3 um) zu machen, um dieses überhängen zu verhindern. Daraus folgt,
daß es unmöglich ist, den Widerstand des mit Arsen dotierten polykristallinen Siliziurafilmcs als der Verdrahtung
zur Verbindung mit der Kollektorelektrode zu verringern.
Da weiterhin der mit Arsen dotierte polykristalline Siliziumfilm 29 thermisch bei einer niederen Temperatur (700
bis 900 C) in dem in Fig. 3E gezeigten Prozeß oxidiert wird, wird die Verdrahtungsbreite kleiner, und der Verdrahtungswiderstand
wird entsprechend größer.
Schließlich werden, wie in Fig. 3E gezeigt ist, bei einem Verfahren zum Herstellen der Basiskontaktlöcher und des
Kollektorbereiches durch die Selbstjustiertechnik verschiedene Aufwachsgeschwindigkeiten des Siliziumdioxidfilmes
durch Oxidation von Halbleiterschichten bei geringer Temperatur aufgrund verschiedener Arten von Fremdstoffen
oder verschiedener Frerodstoffkonzentrationen verwendet. Der durch die Niedertemperaturoxidation der η -Halbleiterschicht
hoher Konzentration erhaltene Siliziumdioxidfilm 32a wird einige Male dicker als der Siliziumdioxidfilm 32b
gebildet, der auf der ρ -Halbleiterschicht von geringer Fremdstoffkonzentration ausgeführt ist, da die Temperatur
für die Oxidation kleiner wird. Jedoch ist ein solcher dicker Siliziumdioxidfilm in der Dichte unterlegen, was zu
schwächeren Isoliereigenschaften führt. Wenn insbesondere der durch Oxidieren bei 800°C erhaltene Siliziumdioxidfilm
mit der polykristallinen n+-Siliziumschicht von hoher
Fremdstoffkonzentration in einer HF-haitigen Lösung geätzt wird, sind die Isoliereigenschaften sehr unterlegen.
Obwohl ein Siliziumdioxidfilm mit einer Dicke von 1000 A*
(0,1 um), der durch Oxidation einer einkristallinen SiIiziumschicht
bei einer hohen Temperatur (über 1000°C) erhalten ist, eine Durchbruchsspannung von 8O bis 90 V aufweist,
hat der oben beschriebene Siliziumdioxidfilm einer Dicke von 2000 8 (0,2 van) eine Durchbruchsspannung von
10 bis 20 V oder weniger, wobei diese "gelegentlich Null wird. Nach der thermischen Oxidation vorgenommene Untersuchungen
haben gezeigt, daß der Siliziumdioxidfilm 32a, der auf beiden Seiten des mit Arsen dotierten polykristallinen
Siliziumfilmes 29 über dem Basisbereich 2 7 aufgewachsen ist, der in der einkristallinen Siliziumschicht
vorgesehen ist, weniger an dem Kontaktteil mit der einkristallinen Siliziumschicht (Basisbereich 27) aufwächst
und eine Aussparung bildet. Wenn daher der Siliziumdioxidfilm 32b auf beiden Seiten des mit Arsen dotierten polykristallinen
Siliziumfilmes durch ein HF-haltiges Ätzmittel
geätzt wird, ist der Siliziumdioxidfilm 32a dem mit Arsen dotierten polykristallinen Siliziumfilm 29 in der
Dichte unterlegen und schwach widerstandsfähig gegenüber dem Ätzmittel. Da weiterhin der Kontaktteil mit dem Basisbereich
27 dünner im Vergleich mit anderen Teilen ist, wird untere Seitenfläche des mit Arsen dotierten polykristal
linen Siliziumfilmes 29 des Kollektorbereiches 31 geätzt, wie dies in Fig. 6B gezeigt ist, wodurch der η -Kollektorbereich
31, der mittels des polykristallinen Siliziumfilmes 29 als eine Diffusionsquelle gebildet ist, von der Seitenfläche
des polykristallinen Siliziumfilmes 29 freigelegt wird. Wenn als Ergebnis die Basis-Verbindungselektrode
33 hergestellt wird, kontaktiert die Elektrode 33 den freiliegenden Teil des Kollektorbereiches 31, wodurch die Basis
und der Kollektor kurzgeschlossen werden.
r*-ß
Es ist daher Aufgabe der Erfindung, ein Verfahren zum Herstellen
von Halbleitervorrichtungen anzugeben, das die oben aufgezeigten Probleme überwindet und ein gutes Betriebsverhalten
sowie eine hohe Integration erlaubt«
Erfindungsgemäß ist ein Verfahren zum Herstellen von Halbleitervorrichtungen
vorgesehen, das sich durch folgende Verfahrenssehritte auszeichnet:
Herstellen eines oxidationsbeständigen Isolierfilmes mit
einer oder mehreren öffnungen auf einem Halbleitersubstrat,
Herstellen eines mit Fremdstoff dotierten polykristallinen (Polysilizium-) Siliziummusters in wenigstens der öffnung·
des Isolierfilmes mittels einer Maske mit im wesentlichen gleicher Größe wie die öffnung,
Herstellen eines Siliziumdioxidfilmes auf der freiliegenden Oberfläche des Polysiliziummusters durch thermische
Oxidation,
Entfernen des Isolierfilmes und
Auftragen eines leitenden Materials und anschließend Erzeugen eines Musters aus der leitenden Materialsch .cht„
um eine Zwischenverbindungselektrodenschicht zu bilden,
die vom Polysiliziummuster durch den Siliziumdioxidfilm isoliert ist.
Nachfolgend wird die Erfindung anhand der Zeichnung näher
erläutert. Es zeigen:
Fig. 1 einen Schnitt eines herkömmlichen npn-Bipolar=
transistors ,
35
35
Fig. 2 einen Schnitt eines herkömmlichen I L-Bauelaments,
Fig. 3A bis 3F Schnitte zur Erläuterung eines herkömmlichen
Verfahrens zum Herstellen eines
verbesserten I L-Bauelements,
Fig. 4 eine Draufsicht von Fig. 3F,
Fig. 5 einen Schnitt V-V von" Fig.. 4,
Fig. 6A einen Schnitt, der den Zustand des I L--Bauelements
nach der thermischen Oxidation
in dem Verfahrensschritt von Fig. 3E zeigt,
Fig. 6B einen Schnitt, der den Zustand nach dem Ätzen im Verfahrensschritt von Fig. 3E
zeigt,
Fig. 7A bis 7H Schnitte, die erläutern, wie ein I L-Bauelemerit
durch das Verfahren nach einem Ausführungsbeispiel
der Erfindung hergestellt wird,
Fig. 8A bis 8C Schnitte, die zeigen, wie ein Polysiliziummuster
durch das Verfahren nach einem anderen Ausführungsbeispiel der Erfindung hergestellt
wird,
Fig. 9 einen Schnitt, der zeigt, wie ein Polysili-
ziummuster durch das Verfahren nach einem anderen Ausführungsbeispiel der Erfindung
3^ gebildet wird,
Fig. 1OA bis 1OE Schnitte, die zeigen, wie eine SITL (statische
Induktionstransistorlogik) durch das Verfahren nach einem anderen Äusfüh-
3^ rungsbeispiel der Erfindung hergestellt
wird,
Fig. 11A eine Draufsicht von Fig. TOE,
Pig. 11B einen Schnitt B-B von Fig» 11A,
Fig. 12A bis 12D Schnitte, die zeigen„ wie ein MOS-Transistor durch das Verfahren nach einem '
weiteren Äusführungsbeispiel der Erfin
dung gebildet wird, und
Fig. 12E eine Draufsicht von Fig, 12D„
Das erfindungsgemäße Verfahren umfaßt das Herstellen eines
oxidationsbeständigen Isolier fumes» Der Isolierfilm verhindert,
daß ein Oxidationsmittel in den Bereich unter dem Isolierfilm bei dem anschließenden Schritt einer thermischen
Oxidation eindringt. Als Ergebnis x»7ird ein thermischer Öxidfilm nicht unter dem erwähnten Isolierfilm gebildet.
Es sei auch bemerkt? daß der oxidationsbeständige Isolierfilm eine hohe selektive Ätzeigenschaft bezüglich
eines thermischen Oxidfilmes aufweist» Somit kann der fragliche Isolierfilm leicht durch Ätzen entfernt ii?erdenf ohne
die Dicke eines thermischen Oxidfilmes zu verringern, der
auf der Polysiliziummusteroberfläche im thermischen Oxidationsschritt erzeugt ist. Bei der vorliegenden Erfindung
kann ein Siliziumnitridfilmp ein Aluminiumoxidfilm
usw. für den oxidationsbeständigen Isolierfilm verwendet werden.
Die vorliegende Erfindung umfaßt auch den Schritt der Herstellung
eines mit Fremdstoff dotierten Polysiliziummusters= Bei der Herstellung des Polysiliziummusters wird undotiertes
Polysilizium auf der gesamten Oberfl?ahe durch CVD aufgetragen,
wonach ein Fremdstoff in die aufgetragene PoIysiliziumschicht eingeführt wird» Dann vjird die dotierte
Polysiliziumschicht durch Photolithographie mit einem Muster versehen, wobei eine Maske verwendet wird, die in
der Größe im wesentlichen gleich der zuvor gebildeten öffnung
des oxidationsbeständigen Isolierfilmes ist» Alternativ wird mit Fremdstoff dotiertes Polysili^ium direkt
auf der gesamten Oberfläche aufgetragen„ wonach die auf-
getragene Polysiliziumschicht durch Photolithographie mit einem Muster versehen wird, wie dies oben erwähnt wurde.
Das Polysiliziummuster muß nicht notwendig genau innerhalb tder öffnung des oxidationsbeständigen Isolierfilmes
gebildet werden; eine leichte Abweichung ist annehmbar. Es sei angenommen, daß ein Ende des Polysiliziummusters
teilweise den Isolierfilm überlappt, so daß ein freier Raum zwischen dem anderen Ende des Polysiliziummusters
und der Kante der Öffnung entsteht, die im Isolierfilm
ausgeführt ist. In diesem Fall dient der Siliziumdioxidfilm, der auf der Polysiliziummusteroberfläche im anschließenden
thermischen Oxidationsschritt gebildet ist, zur Gewährleistung einer ausreichenden Isolation zwischen
der auf dem Siliziumdioxidfilm vorgesehenen Zwischenverbindungselektrode
und dem Polysiliziummuster.
Das mit Fremdstoff dotierte Polysiliziummuster ist verwendbar
als eine Elektrode, die mit dem Halbleiterbereich eines bipolaren Transistors, eines statischen In-
duktionstransistors (SIT) usw. verbunden ist, als eine Gate-Elektrode eines MOS-Transistors und als eine ttberbrückungsverdrahtungsschicht.
Bei Verwendung als eine mit einem Halbleiterbereich verbundene Elektrode bildet das
Polysiliziummuster eine Diffusionsquelle, um den HaIbleiterbereich
im Substrat zu erzeugen. Die Fremdstoffdiffusion kann im thermischen Oxidationsschritt oder getrennt
vom thermischen Oxidationsschritt durchgeführt werden. Der so gebildete Halbleiterbereich wirkt als der
Emitterbereich eines bipolaren Transistors oder als der Kollektorbereich eines I L-Bauelements.
Das Polysiliziummuster sollte mit einem Fremdstoff von gleichem Leitungstyp wie das Halbleitersubstrat dotiert
werden, wenn ein bipolarer Transistor, ein I L-Bauelement/
ein SIT usw. hergestellt werden soll. Der Leitungstyp des Fremdstoffes kann entweder gleich oder entgegengesetzt
zu demjenigen des Substrates- bei einem MOS-Transistor sein.
3133048
Zur Herstellung eines bipolaren frans is toss oder eines d
I2L-Bauelements durch das ©rfinaungigsmäßg V®z£®hs?®.n wird
ein Fremdstoff von entgegengehetzttm Leltimgityp zu demjenigen
des Substrates in den Qb©£flÖeh©nb©s?@ieh cleo Sub-
strates vor der Herstellung ein®© ©sdärblönsfoestäncligQ»
Isolierfilmes eingebracht, um so ©inen Basisboreich (oder
einen inneren Basisbereich im Falle eines Doppslbasia-
Bipolartransistors oder eines I"L-Bauelenients) ssu bilden»
Um weiterhin einen Doppelbasis-lipolartransistor, einen
IL-, einen SIT- und einen MOS-Transistor usw» herzustei"
len, wird ein Fremdstoff von entgegengesetztem Leitungstyp zu demjenigen des Halbleitersubstrates in ä@n Oberflächenbereich des Substrates nach d©r thermischen Oxidation des Polysiliziummusters diffundiert, wobei der
Oxidfilm als Maske verwendet wird« Die Fremdstoffdiffusion kann vor oder nach dem Entfernen des ossidationsbestündigon
Isolierfilmes durchgeführt werden. Der durch die Fremdstoffdiffusion gebildete Halbleiterbereich wirkt als ein
äußerer Basisbereich bei einem Doppelbasis-Bipolarfcran··
sistor und einem I L-Bauelement und als Source-· und Drain-Bereiche
im Fall eines MOS-Transistors ο
Das bei der vorliegenden Erfindung verwendete leitende
Material umfaßt beispielsweise Al, eine Al-Legierung, wie
beispielsweise Al-Si, Al-Cu oder Al-Sl-Cu4. ein schwer
schmelzbares Metall, wie beispielsweise Mo„ W, Pt oder Ta
und ein Metallsilizid, wie beispielsweise Molybdchisilizid
oder Wolframsilizid.
Die Fig. 7A bis 7H zeigen zusammen, wie ein I 'L-Bauelement
durch das erfindungsgemäße Verfahren hergestellt wird=
Im ersten Verfahrensschritt wird Phosphor hoher Konzentra-
° tion selektiv in eine n-Siliziumepitaxieschicht 42 diffundiert,
die auf einem n+-Siliziurasubstrat 41 ausgeführt ist,
um einen n+-Bereich 43 zu bilden» der als ein Exnitfcerbereich
wirkt, wie dies in Fig. 7A gezeigt Ist. Dann wird ein Siliziumnitridfilm
44 mit einer Dicke von 1000 Ä (0,1 um) auf der gesamten Oberfläche erzeugt, wonach selektiv der SiIiziumnitridfilm
44 entfernt wird. Der verbleibende SiIiziumnitridfilm
44 wird als Maske verwendet, um selektiv in eine Tiefe von etwa 0,5 bis 0,7 um den freiliegenden
Bereich der Epitaxieschicht 42 zu ätzen, wie dies in Fig. 7B gezeigt ist. Die verbleibende Siliziumnitridschicht
wird ebenfalls als eine Maske beim anschließenden Verfahrensschritt
einer thermischen Oxidationsbehandlung unter einer heißen feuchten Sauerstoffatmosphäre verwendet, um
einen Siliziumdioxidfilm 45 mit einer Dicke von ungefähr 1,0 bis 1,5 um in dem geätzten Bereich der Epitaxieschicht
42 zu bilden (vgl. Fig. 7C). Der Siliziumdioxidfilm 45, der
so gebildet wird, daß er auch ein I L-Gatter umgibt, wird
auch als Oxidfilmring oder als Oxidfilmtrennbereich bezeich-
net und dient zur Trennung benachbarter I L-Gatter und zur Steigerung der Wirksamkeit der Minoritätsladungsträgerinjektion
aus dem Emitterbereich in den Basisbereich. Nach der Herstellung des Oxidfilmes 45 wird der verbleibende
Siliziumnitridfilm 44 entfernt, wonach ein thermischer Oxidfilm 46 mit einer Dicke von 4000 S (0,4 um) auf der
gesamten Oberfläche gebildet wird.
Dam wird der thermische Oxidfilm 46 selektiv durch eine
Ph>toätzmethode entfernt; anschließend wird thermisch Bor
in die Epitaxieschicht 42 durch die im thermischen Oxidfir.m
ausgeführten öffnungen eindiffundiert, um einen p-Ba;5isbereich
47 und einen p-Injektorbereich 48 zu bilden.
Weiterhin wird ein SiIiziumnitridfilm 49, d.h. ein oxidationsbeständiger
Isolierfilm, in einer Dicke von 1000 Ä (0,1 um) durch CVD auf der gesamten Oberfläche aufgetragen,
wonach selektiv der Siliziumnitridfilm 49 durch eine Photoätzmethode entfernt wird, um Öffnungen 50a und 50b zu erzeugen
(vgl. Fig. 7D).
Im nächsten Verfahr ens schritt wird eine etisra 2000 bis 3000
A* (0,2 bis 0,3yum) dicke Polysiliziumschicht, die mit Arsen,
also einem n-Fremdstoff, dotiert ist, auf der gesamten Oberfläche aufgetragen, wonach selektiv die dotierte Polysiliziumschicht
durch eine Photoätzmethode entfernt wird, um ein Polysiliziummuster 51a, 51b zu erzeugen, das sich in
einer Richtung senkrecht zur Längsrichtung des Basisbereiches 47 erstreckt, wie dies in Fig. 7E gezeigt ist. Es ist
zu ersehen, daß das Polysiliziummuster 51a, 51b in den öffnungen 50a, 50b liegt. Wenn kein Maskierungsfehler im Photoätzschritt
auftritt, wird ein freier Raum entsprechend der Dicke der Polysiliziumschicht durch das seitliche Ätzen
der Polysiliziumschicht zwischen dem Rand des Polysiliziummusters 51a, 51b und der Seitenwand des Siliziumnitrid-
., c filmes 49 gebildet, der die Öffnungen 50a, 50b festlegt.
Eine thermische Oxidationsbehandlung bei 950 bis 1OOO°C folgt der Herstellung des Polysiliziummusters 51a, 51b,
um Siliziumdioxidfilme 52a, 52b mit einer Dicke von etwa 1000 bis 3000 A* (0,1 bis 0,3 um) von hoher Dichte und einer
2Q hervorragenden Isoliereigenschaft zu bilden (vgl. Fig. 7F).
Es ist zu ersehen, daß das Polysiliziummuster 51a, 51b mit den Siliziumdioxidfilmen 52a, 52b bedeckt ist, und der
oben erwähnte freie Raum ist vollständig mit dem Siliziumdioxidfilm ausgefüllt. Bei dieser thermischen Oxidation
verhindert der Siliziumnitridfilm 49, daß das Oxidationsmittel in die Siliziumschicht.unter dem Siliziumnitridfilm
49 eindringt. Auch wird das im Polysiliziummuster 51a, 51b enthaltene Arsen in den p=Basisbereich 47
im thermischen Oxidationsschritt diffundiert, um flache η -Kollektorbereiche 53a, 53b unter dem Polysiliziummuster
51a, 51b zu erzeugen.
Dann wird der Siliziumnitridfilm 49 mit einer heißen Phosphorsäure
oder einem trockenen Ätzmittel, wie beispielsweise einem Ätzmittel des Typs Frigon oder Freon, geätzt.
Da Siliziumnitrid eine hohe selektive Ätzeigenschaft bezüglich Siliziumdioxid aufweist, wird der Siliziumnitridfilm
49 selektiv entfernt, ohne die Dicke der Silizium-
dioxidfilifl© S2äj §2b zu verringern, wodurch öffnungen 54a,
54b erzeugt werden, wie dies in Fig. 7G dargestellt ist.
Weiterhin wird Bor in hoher Konzentration durch die Öffnungen 54a, 54b durch Ionenimplantation injiziert, wonach
eine Wärmebehandlung auf das Substrat einwirkt. Als Ergebnis wird der p-Injektorbereich 48 in eine p+-Leitfähigkeit
umgewandelt. Auch wird ein ρ -Außenbasisbereich 55 im p-Basisbereich
47 gebildet, der durch die Öffnung 54b freiliegt (vgl. Fig. 7G). D.h., der p-Basisbereich 47 wird
durch den ρ -Außenbas
47a und 47b getrennt.
47a und 47b getrennt.
durch den ρ -Außenbasisbereich 55 in zwei p-Basisbereiche
Schließlich werden Elektroden auf der Vorrichtung ange-
bracht, wie dies in Fig. 7H gezeigt ist, um ein I.L-Bauelement
zu erzeugen. Insbesondere wird ein Al-Film, der 1 im
dick ist, zuerst auf der gesamten Oberfläche aufgetragen, wonach selektiv der Al-Film entfernt wird, um gewünschte
Al-Elektroden einschließlich einer Basiselektrode 56 in Kontakt mit dem ρ -Außenbasisbereich 55, einer Injektorelektrode
57 in Kontakt mit dem Injektorbereich 48 und einer Emitter-Elektrode 59 zu bilden, die mit dem η Diffusionsbereich,43
durch ein Kontaktloch 58 verbunden ist, das im Siliziumdioxidfilm 46 ausgeführt ist. Es sei
darauf hingewiesen, daß das Polysiliziummuster 51a, 51b
_ ·:; ..■■■·.- ■ ■ : -:-.-■■ eic"·- 7 '!-Iv-h-'=
als eine Kollektorelektrode wirkt und von der Basiselek-
: y '-.■_■■·■" ';■■ „ r. ; . - i -'ft-rt
trode 56 durch die Siliziumdioxidfilme 52a', 52b isoliert ist, die das Polysiliziummuster umgeben.
■-·.■-; Das in den Fig. 7A bis 7H gezeigte Beispiel erlaubt eine
Verminderung der p-Basisbereiche 47a, 47b, wodurch es mög-
; - "■'-"■ 2 '" ■ f — ;i ' v . =*■=! ?*£-; t --I r—
lieh wird, ein I L-Bauelement mit einem hohen Stromverstärkungsfaktor
zu erzeugen. Auch nehmen die Siliziumdioxldfi.lme
52a, 52b, die das Polysiliziummuster 51a, 51b umgeben,,
nicht eine überhängende Struktur an', so daß die Basiselektrode 56 an einer Trennung gehindert wird. Das
so erzeugte I L-Bauelement weist eine hohe Zuverlässigkeit auf. Weiterhin können die n+-Kollektorbereiche 53a, 53b im
Basisbereich 47 ausgeführt werdea, der durch die öffnungen
50a, 50b des Siliziumnitridfilmes 49 freiliegt, und die
Lagen der Injektor- und Basis-Kontaktlöcher, d=ha der öffnungen
54a, 54b, können automatisch durch einfaches Entfernen
des verbleibenden Siliziuranitridfilmes 49 bestimmt werden, der als eine Maske bei der Herstellung des mit
Arsen dotierten Polysiliziummusters 51a, 51b verwendet wird. Somit ist es möglich, die Integrationsdichte des
I -L-Bauelements zu steigern,,
Es sei auch darauf hingewiesen,, daß der p-Basisbereich 47
und der·, Injektorbereich 48 mit dem Siliziumnitridfilm 49
bei der thermischen Oxidation bedeckt sind. Somit ist es möglich, ein Aufwachsen eines thermischen Oxidfilmes in die
p-Basisbereiche 47a, 4 7b und den Injektorbereich 4 8 zu verhindern. Die Polysiliziummuster 51a, 51b können einer thermischen
Oxidation unter optimalen Bedingungen unterworfen werden, was zur Bildung der Siliziumdioxidfilme 52a, 52b
führt, die im wesentlichen dick und dicht sind= Zusätzlich wird die Dicke der Siliziumdioxidfilme 52a, 52b nicht im
folgenden Verfahrensschritt eines selektiven Entfernens des Siliziumnitridfilmes 49 verringert, da_ Siliziumnitrid
eine hohe selektive Ätzeigenschaft gegenüber Siliziumdioxid besitzt. Es folgt, daß die n+-Kollektorbereiche 53a, 53b,
die unter dem Polysiliziummuster 51a, 51b liegen, nicht in
den öffnungen 54a, 54b freigelegt werden» Der Kurzschluß zwischen dem Basisbereich und dem Kollektorbereich kann
nach der Bildung der Basiselektrode 56 verhindert werden»
Auch kann die Schwellenwertspannung zwischen dem Basisbereich und dem Kollektorbereich ausreichend gesteigert
werden.
Es ist darauf hinzuweisen, daß der Kurzschluß zwischen dem Basisbereich und dem Kollektorbereich verhindert werden
kann, selbst wenn eine Abweichung zvjisehen dem Polysiliziummuster
und den öffnungen 50a, 50b beim Photoätzen der mit Arsen dotierten Polysiliziumschicht auftritt« Die
Fig. 8A bis 8C erläutern diese Situation.
Fig. 8A zeigt, daß der rechte Endteil des mit Arsen dotierten
Polysiliziummusters 61a, 61b den linken Endteil des Siliziumnitridfilmes 49 infolge des Maskierungsfehlers
beim selektiven Photoätzen der Polysiliziumschicht überlappt, die zuvor auf der gesamten Oberfläche gebildet
wurde. Ein freier Raum von einigen um ist am linken Ende des Polysiliziummusters und am rechten Ende des SiIi
ziumnitridfilmes 49 vorgesehen. D.h., das Polysiliziummuster
61a, 61b liegt nicht in den Öffnungen 50a, 50b, die im Siliziumnitridfilm 49 ausgeführt sind. Unter dieser
Bedingung wird eine thermische Oxidationsbehandlung bei 10000C durchgeführt. Als Ergebnis werden dichte SiIiziumdioxidfilme
62a, 62b so gebildet, daß sie das PoIysiliziummuster
61a, 61b umgeben und den freiliegenden p-Basisbereich 47 bedecken, wie dies in Fig. 8B dargestellt
ist. Gleichzeitig wird das im Polysiliziummuster enthaltene Arsen in den p-Basisbereich 47 diffundiert,
um η -Kollektorbereiche 63a, 63b zu bilden. Dann wird Bor in den p-Basisbereich 47 durch Ionenimplantation
eingebracht, wobei die Siliziumdioxidfilme 62a, 62b als eine Maske verwendet werden, woran sich eine Glüh-
behandlung anschließt, um einen ρ -Außenbasisbereich 55.
zu bilden. Weiterhin wird der Siliziumnitridfilm 49 durch
Ätzen mit einer heißen Phosphorsäure oder einem trockenen Ätzmittel, wie beispielsweise einem Frigon- oder Freon-Ätzmittel/entfernt,
wie dies in Fig. 8C dargestellt ist.
Es sei darauf hingewiesen, daß der Siliziumnitridfilm 49
unentfernt an einem überlappungsteil 63 mit dem Polysili-
ziummuster 61a, 61b und mit den Siliziumdioxidfilmen 62a, 62b verbleibt, die das Polysiliziummuster umgeben. Somit
liegen die Kollektorbereiche 65a, 65b und das Polysiliziummuster 61a, 61b nicht zu einer Öffnung 64 für die
35
Basiselektrode frei, die durch Entfernen des Siliziumnitridfilmes 49 hergestellt ist. D.h., das erfindungsgemäße
Verfahren verhindert einen Kurzschluß zwischen
dem Basisbereich und dem Kollektorbereich ohne eine Maskierung
bei der Herstellung des Polysiliziuramusters vorzusehen.
Fig. 9 zeigt eine Abwandlung des oben erläuterten Äusführungsbeispiels.
In dem Ausführungsbeispiel von Figο 9 werden ein Siliziumdioxidfilm und ein Siliziumnitridfilm nacheinander
durch CVD auf der mit Arsen dotierten Polysiliziumschicht gebildet. Dann x^ird die oberste Siliziumnitridschicht
selektiv entfernt, um ein Siliziumnitridmuster 70 zu bilden, woran sich ein selektives Ätzen der Siliziumdioxidschicht
anschließt, wobei das Siliziumnitridmuster
70 als Maske verwendet wird, um ein Siliziumdioxidmuster
71 zu bilden. Weiterhin wird die Polysiliziumschicht selektiv
mit den geschichteten Mustern 70 und 71 entfernt, die als die Maske verwendet werden, um ein Polysiliziummuster
72 zu erzeugen» Diese Methode ist wirksam, da der oberste
Oberflächenbereich des Polysiliziummusters 72 nicht bei dem anschließenden thermischen Oxidationsschritt oxidiert
wird, was auf dem Vorhandensein des Siliziumnitridmusters 70 beruht. D.h., die Dicke des Polysiliziummusters 72, das
als die Kollektorelektrode wirkt, wird nicht im thermischen Oxidationsschritt verringert, und es wird ein ausreichend
dicker und dichter Siliziumdioxidfilm 73 auf der seitlichen oberfläche des Polysiliziummusters 72 gebildet- Es folgt,
daß der Widerstandswert der Kollektorelektrode, dch» des
Polysiliziummusters, kleiner gemacht ist als in Fig- 8C, was zu einer höheren Betriebsgeschwindigkeit führt« Zusätzlich
liegen der Kollektorbereich 74 und das Polysiliziummuster 72 nicht in der öffnung für die Basiselektrode
frei, die durch Entfernen des Siliziumnitridfilmes 49 ausgeführt ist, was es möglich macht, weiter die Zuverlässigkeit
des hergestellten I L-Bauelements zu steigern-
es ist möglich, die p-n-Beziehung der Halbleiterbereiche
in den oben erläuterten Ausführungsbeispielen umzukehren„
Auch wird ein Siliziumnitridfilm in direktem Kontakt mit einer einkristallinen Siliziumschicht in den oben beschrie-
benen Ausführungsbeispielen gebildet. Es wird jedoch bevorzugt,
einen dünnen Siliziumdioxidfilm auf der einkristallinen
Siliziumschicht herzustellen, wonach ein Siliziuitmitridfilm auf dem Siliziumdioxidfilm erzeugt
wird. In diesem Fall ist es möglich, die einkristalline Siliziumschicht vor Justierfehlern zu bewahren.
Die Fig. 10A bis 1OE zeigen zusammen, wie eine statische Induktionstransistorlogik (SITL) durch das erfindungsgemäße
Verfahren hergestellt wird.
Fic. 10A zeigt, daß eine n~-Epitaxie-Siliziumschicht 82
mit einer Fremdstoffkonzentration von 10 bis 10 cm aui einer vergrabenen η -Siliziumschicht 81 gebildet wird,
wonach ein Siliziumdioxidfilm 83 erzeugt wird, der als eine Isolierschicht wirkt. Dann wird ein Siliziumdioxidmuster
mit einer Dicke von beispielsweise 3000 & (0,3 um) auf der n""-Epitaxie-Siliziumschicht 82 erzeugt. Weiterhin wirkt eine
thermische Oxidation auf die Oberfläche der ^"-Epitaxieschicht 82 ein, um einen etwa 100 % (0,01 um) dicken
(nicht gezeigten) Siliziumdioxidfilm zu bilden, der als ein Kissenoxidfilm wirkt. Weiterhin wird ein Siliziumnitridfilm
85, der etwa 500 bis 1000 S (0,05 um bis 0,1 um) dick ist, auf dem Kissenoxidfilm erzeugt, wonach selektiv
das Laminat des Oxidfilmes und des Nitridfilmes entfernt
wird, wie dies in Fig. 1OB dargestellt ist.
Im nächsten Verfahrensschritt werden ein mit einem η -Fremdstoff
dotierter Polysiliziumfilm 86, der etwa 2000 % (0,2 dick ist, ein CVD-SiO2-FiIm 87, der etwa 1500 S (0,15 um)
dick ist, und ein Siliziumnitridfilm 88, der etwa 1000 S
(0,1 inn) dick ist, nacheinander auf der gesamten Oberfläche
aufgetragen, wonach eine Musterbildung des auf-
getragenen Laminats durch Photoätztechnik folgt. Als Ergebnis
wird ein Laminatmuster aus dem Polysiliziumfilm 86, dem CVD-SiO2-FiIm 87 und dem Siliziumnitridfilm 88 auf
wenigstens der freiliegenden Oberfläche der n""-Epitaxie-
schicht 82 gebildet, %»j±e dies in Figo IOC gezeigt ist.
Beim Photoätzschritt werden der Siliziumnitsridfilm 88 und der CVD-SiO-0FiIm 87 anisotrop mit einem gasförsnigen
Ätzmittel vom Frigon- oder Freon-Typ geätzt, indem
ein . "Photolack als Ätzmaske verwendet wird» Das Ätzen in diesem Verfahrensschritt erlaubt eine genaue Musterbildung
der Filme 88 und 87„ In diesem Fall ist die Photolackmaske
in den Abmessungen gleich zur öffnung, die im
Siliziumnitridfilm 85 ausgeführt ist» Dann ifird der PoIysiliziumfilm
86 mit einem Muster versehen, wobei das zurückbleibende Laminat der Filme 87 und 88 als die Maske
verwendet wird» Unter dieser Bedingung wird eine feuchte Oxidationsbehandlung bei 900°C durchgeführte Als Ergebnis
wird ein Siliziumdioxidfilm 89 mit einer Dicke von etwa 3000 S (0,3 um) entlang der seitlichen Wand des
Polysiliziummusters 86 gebildet» Gleichzeitig diffundiert
der im Polysiliziummuster 86 enthaltene n-Fremdstoff
in die Epitaxieschicht 82, um einen n+-Diffusionsbereich
90 zu bilden» Weiterhin wird ein p-Freitidstoff
hoher Konzentration in die Epitaxieschicht 82 durch Ionenimplantation eingebracht, x^obei das Laminat aus
den Mustern 86, 87, 88 für die Maske verwendet wir·!, damit ein ρ -Injektor 91 und ein p+-Eingangsbereich 92 gebildet
werden, wie dies in Fig» 1OD dargestellt ist.
Schließlich werden die verbleibenden Siliziumnitridfilme
85 und 88 entfernt, und dann werden Zwischenverbindungselektroden
93a, 93b erzeugt, wie dies in Fig, 1OE dargestellt ist, um ein gewünschtes SITL-Bauele:aent zu bilden»
Fig. 11ä ist eine Draufsicht des hergestellten SITL-BauelementSo
D.h., Fig» 1OE entspricht dem Querschnitt entlang der Linie A-A von Fig=, 1 "A. Andererseits ist Fig« 11B
3S ein Schnitt entlang der Linie B-B von Fig= 11A.
Das oben beschriebene Verfahren zum Herstellen eines SITL-Bauelements
hat auch die Vorteile/ die bereits anhand des " Beispieles 1 erläutert wurden.
Die Fig.12A bis 12D zeigen zusammen, wie ein MOS-Transistor
durch das erfindungsgemäße Verfahren hergestellt wurde.
Fig. 12A zeigt, daß ein ρ -Diffusionsbereich 102 zur Ver-Hinderung
einer Feldinversion und eine Oxidisolierschicht 103 zuvor auf dem Oberflächenbereich eines p-Halbleitersubstrates
101 gebildet werden. Dann wird ein Siliziumdioxidfilm (Kissenoxidfilm), der etwa 100 S (0,01 um) dick
ist (nicht dargestellt), auf der gesamten Oberfläche gebildet, wonach ein Siliziumnitridfilm 104 r der etwa 500 bis
1000 S (0,05 bis 0,1 um) dick ist, auf dem Kissenoxidfilm aufgetragen wird. Der so gebildete Siliziumnitridfilm 104
wird selektiv durch Photolithographie entfernt, und dann wird der (nicht gezeigte) freiliegende Kissenoxidfilm ebenfalls
entfernt, um selektiv das Substrat 101 freizulegen. Weiterhin wird ein Siliziumdioxidfilm 105 (Gate-Oxidfilm).,
der etwa 400 bis 1000 A* (0,04 um bis 0,1 um) dick ist,
auf der freiliegenden Oberfläche des Substrates 101 gebildet (vgl. Fig. 12A).
25
25
Im nächsten Verfahrensschritt wird ein geschichtetes Muster
aus einem mit einem η -Fremdstoff dotierten Polysiliziumfilm
106, der etwa 4000 A* (0,4 um) dick ist, einem CVD-SiO2-FiIm
107, der etwa 8000 & (P,8 um) dick ist, und
einem Siliziumnitridfilm 108, der etwa 1000 R (0,1 um)
dick ist, auf wenigstens dem Gate-Oxidfilm 105 gebildet, wie dies in Fig. 12B dargestellt ist. Eine geringe Abweichung
ist bei der Herstellung des geschichteten Musters annehmbar. Dann wird ein Siliziumdioxidfilm 109, der etwa
1000 bis 2000 8 (0/1 bis 0,2 um) dick ist, entlang der
Seitenwand des Polysiliziumfilmes 106 mittels thermischer Oxidation erzeugt. Weiterhin werden die Siliziumnitrid-
filme 104 und 108 entfernt, xfonach ein n-Fremdstoff in das
Substrat 101 eingeführt wird, x-7obei das geschichtete Muster
der Filme 106 und 107 als die Maske verwendet wird, um einen
Source-Bereich 110 und einen Drain-Bereich 111 zu bilden,
wie dies in Fig.12C gezeigt ist= Schließlich %-txrä eine
Metallelektrode 112 erzeugt, ttfie dies in Fig0 12D dargestellt
ist, um einen gewünschten MOS-Transistor herzustellen. Fig. 12E ist eine Draufsicht von Fig„ 12D„
Es ist von Bedeutung, daß ein dichter Isolierfilm,, d.h.
der Siliziumoxidfilm 109, entlang der Seitenwand des mit
Fremdstoff dotierten Polysiliziumfilmes 106 erzeugt wird, der die Gate-Elektrode des MOS-Transistors bildet- Daraus
folgt, daß ein Kurzschluß zwischen dem Source- und dem Drain-Bereich fehlerfrei verhindert werden kann= Auch
wird eine hohe Schwellenwertspannung zwischen dem Source-Bereich und Gate geliefert. Weiterhin kann der Transistor
mit hoher Geschwindigkeit betrieben werden? da die Diffusionskapazität
verringert ist»
-if-
Leerseite
Claims (13)
- PatentansprücheVerfahren zur Herstellung von Halbleitervorrichtungen, dadurch gekennzeichnet, daß man auf einem Halbleitersubstrat eines ersten Leitfähigkeitstyps einen eine oder mehrere öffnung(en) aufweisenden, oxidationsbeständigen, isolierenden Film ausbildet; unter Verwendung einer der Größe der öffnung(en) im wesentlichen entsprechenden Maske zumindest auf der (den) Öffnung (en) des isolierenden Films ein verunreinigungsdotiertes Polysiliziummuster erzeugt; auf der: freiliegenden Oberfläche des Polysiliziummusters durch thermische Oxidation einen Siliziumoxidfilm ausbildet; den isolierenden Film entfernt? ein leitendes Material ablagert und schließlich die lei- *'1 tende Materialschicht zur Ausbildung einer von dem <?;Polysiliziummuster durch den Siliziumoxidfilm isolierten Verbindungselektrodenschicht mit einem Muster versieht (pattern).
- 2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß man den oxidationsbeständigen, isolierenden Film2^ aus Siliziumnitrid oder Aluminiumoxid bildet.
- 3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß man das verunreinigungsdotierte Polysiliziummuster ausbildet, indem man auf der gesamten Oberfläche nichtdotiertes Polysilizium ablagert, die abgelagerte Polysiliziumschicht mit einer Verunreinigung dotiert und die dotierte Polysiliziumschicht auf photolithographischem Wege unter Verwendung einer der Größe der Öffnung(en) des oxidationsbeständigen, isolierenden Films im wesentlichen entsprechenden * Maske mit einem Muster versieht (pattern).
- 4. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß man das verunreinigungsdotierte Polysiliziummuster ausbildet, indem man auf der gesamten Oberfläche verunreinigungsdotiertes Polysilizium ablagert und die abgelagerte Polysiliziumschicht auf photolithographischem Wege unter Verwendung einer der Größe der Öffnung (en) des oxidationsbeständigen, isolierenden Films im wesentlichen entsprechenden Maske mit einem Muster versieht (pattern).
- 5. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß man das Polysiliziummuster vor der thermischen Oxidation mit einem Siliziumoxidfilm abdeckt und den .SiIi-* ziumoxidfilm mit einem Siliziumnitridfilm versieht.
- 6. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß man das Polysiliziummuster mit einer Verunreinigung des ersten Leitfähigkeitstyps dotiert, wobei zumindest der Hauptteil des Polysiliziummusters in direktem Kontakt mit dem Halbleitersubstrat steht, und' daß man die in dem Polysiliziummuster enthaltene Verunreinigung auf thermischem Wege in den Substratoberflächenbereich diffundiert, um einen Halbleiterbereich des ersten Leitfähigkeitstyps zu bilden.
- 7. Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß man die Diffusion der Verunreinigung während der thermischen Oxidation durchführt.
- 8. Verfahren nach einem oder mehreren der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß man zur Bildung mindestens eines Halbleiterbereichs eines zweiten Leitfähigkeitstyps vor Ausbildung des oxidationsbeständi-gen, isolierenden Films in das Halbleitersubstrat eine Verunreinigung des zweiten Leitfähigkeitstyps einführt.
- 9. Verfahren nach einem oder mehreren der Ansprüche 1 bis 7, dadurch gekennzeichnet, daß man nach der thermischen Oxidation zur Ausbildung einer Reihe von HaIbleiterbereichen eines zweiten Leitfähigkeitstyps zusätzlich unter Verwendung des Siliziumoxidfilms als Maske in den Substratoberflächenbereich eine Verunreinigung des zweiten Leitfähigkeitstyps einführt.
- 10. Verfahren nach Anspruch 9, dadurch gekennzeichnet, daß man die zusätzliche Einführung einer Verunreinigung des zweiten Leitfähigkeitstyps der Entfernung des oxidationsbeständigen, isolierenden Films, vorschaltet.
- 11. Verfahren nach Anspruch 9, dadurch gekennzeichnet,daß man die zusätzliche Einführung einer Verunreini- «gung des zweiten Leitfähigkeitstyps der Entfernung des oxidationsbeständigen, isolierenden Films nach- *schaltet.
- 12. Verfahren nach Anspruch 8, dadurch gekennzeichnet, daß man weiterhin zur Ausbildung einer Reihe von Halbleiterbereichen des zweiten Leitfähigkeitstyps nach der thermischen Oxidation unter Verwendung des .Siliziumoxidfilms als Maske in den Substratoberflächenbereich eine Verunreinigung des zweiten Leitfähigkeitstyps einführt.
- 13. Verfahren nach einem oder mehreren der Ansprüche 1bis 5, dadurch gekennzeichnet, daß man zwischen dem Polysiliziummuster und dem Halbleitersubstrat einen Oxidfilm vorsieht und daß man zur Ausbildung einer Reihe von Halbleiterbereichen eines zweiten Leitfähigkeitstyps nach der thermischen Oxidation unter «Verwendung des Siliziumoxidfilms als Maske in den Substratoberflächenbereich eine Verunreinigung des zwei- f ten Leitfähigkeitstyps einführt. j
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP55116562A JPS5936432B2 (ja) | 1980-08-25 | 1980-08-25 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE3133548A1 true DE3133548A1 (de) | 1982-04-15 |
DE3133548C2 DE3133548C2 (de) | 1990-04-19 |
Family
ID=14690175
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19813133548 Granted DE3133548A1 (de) | 1980-08-25 | 1981-08-25 | Verfahren zur herstellung von halbleitervorrichtungen |
Country Status (3)
Country | Link |
---|---|
US (1) | US4407059A (de) |
JP (1) | JPS5936432B2 (de) |
DE (1) | DE3133548A1 (de) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4539742A (en) * | 1981-06-22 | 1985-09-10 | Tokyo Shibaura Denki Kabushiki Kaisha | Semiconductor device and method for manufacturing the same |
JPS5946065A (ja) * | 1982-09-09 | 1984-03-15 | Toshiba Corp | 半導体装置の製造方法 |
JPS5989457A (ja) * | 1982-11-15 | 1984-05-23 | Hitachi Ltd | 半導体装置の製造方法 |
US4555842A (en) * | 1984-03-19 | 1985-12-03 | At&T Bell Laboratories | Method of fabricating VLSI CMOS devices having complementary threshold voltages |
GB2172744B (en) * | 1985-03-23 | 1989-07-19 | Stc Plc | Semiconductor devices |
US4722830A (en) * | 1986-05-05 | 1988-02-02 | General Electric Company | Automated multiple stream analysis system |
US5169795A (en) * | 1989-02-28 | 1992-12-08 | Small Power Communication Systems Research Laboratories Co., Ltd. | Method of manufacturing step cut type insulated gate SIT having low-resistance electrode |
US5219779A (en) * | 1989-05-11 | 1993-06-15 | Sharp Kabushiki Kaisha | Memory cell for dynamic random access memory |
EP0600693A3 (de) * | 1992-11-30 | 1994-11-30 | Sgs Thomson Microelectronics | Selektives Grabenätzen und selbstausrichtende Basis-Emitter-Struktur. |
JP3223895B2 (ja) * | 1998-12-15 | 2001-10-29 | 日本電気株式会社 | 半導体装置の製造方法 |
JP2014241367A (ja) * | 2013-06-12 | 2014-12-25 | 三菱電機株式会社 | 半導体素子、半導体素子の製造方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2911132A1 (de) * | 1978-03-27 | 1979-10-11 | Intel Corp | Verfahren zur bildung einer kontaktzone zwischen schichten aus polysilizium |
DE2937989A1 (de) * | 1978-09-11 | 1980-04-10 | Tokyo Shibaura Electric Co | Halbleitervorrichtung |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS583380B2 (ja) * | 1977-03-04 | 1983-01-21 | 株式会社日立製作所 | 半導体装置とその製造方法 |
US4190466A (en) * | 1977-12-22 | 1980-02-26 | International Business Machines Corporation | Method for making a bipolar transistor structure utilizing self-passivating diffusion sources |
JPS54161894A (en) * | 1978-06-13 | 1979-12-21 | Toshiba Corp | Manufacture of semiconductor device |
DE3071489D1 (en) * | 1979-11-29 | 1986-04-17 | Vlsi Technology Res Ass | Method of manufacturing a semiconductor device with a schottky junction |
US4322882A (en) * | 1980-02-04 | 1982-04-06 | Fairchild Camera & Instrument Corp. | Method for making an integrated injection logic structure including a self-aligned base contact |
US4317276A (en) * | 1980-06-12 | 1982-03-02 | Teletype Corporation | Method of manufacturing an insulated gate field-effect transistor therefore in a silicon wafer |
US4322883A (en) * | 1980-07-08 | 1982-04-06 | International Business Machines Corporation | Self-aligned metal process for integrated injection logic integrated circuits |
-
1980
- 1980-08-25 JP JP55116562A patent/JPS5936432B2/ja not_active Expired
-
1981
- 1981-08-20 US US06/294,749 patent/US4407059A/en not_active Expired - Lifetime
- 1981-08-25 DE DE19813133548 patent/DE3133548A1/de active Granted
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2911132A1 (de) * | 1978-03-27 | 1979-10-11 | Intel Corp | Verfahren zur bildung einer kontaktzone zwischen schichten aus polysilizium |
DE2937989A1 (de) * | 1978-09-11 | 1980-04-10 | Tokyo Shibaura Electric Co | Halbleitervorrichtung |
Non-Patent Citations (8)
Title |
---|
IEEE Journal of Solid-State Circuits, Vol. SC-12, Nr. 2, April 1977, S. 135-138 * |
IEEE Journal of Solid-State-Circuits, Vol. SC-11, No. 4, August 1976, S. 491-495 * |
IEEE Transactions on Electron Devices, Vol. ED 26, Nr. 4, April 1979, S. 385-389 * |
IEEE Transactions on Electron Devices, Vol. ED-27,No. 8, August 1980, S. 1390-1394 * |
International Electron Device Meeting Digest Bd. 25, 1979, S. 201-204 * |
J. Electrochemical Soc.: Solid-State Science and Technology, April 1977, Vol. 124, No. 4, S. 630-632 * |
Jap. J. Appl. Phys., Vol. 17, 1978, No. 2, S. 457-458 * |
Journal of the Electrochemical Society: Solid State Science Technology, Vol. 125, Nr. 3, März 1978, S. 471 und 472 * |
Also Published As
Publication number | Publication date |
---|---|
JPS5740975A (en) | 1982-03-06 |
DE3133548C2 (de) | 1990-04-19 |
US4407059A (en) | 1983-10-04 |
JPS5936432B2 (ja) | 1984-09-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE19501556C2 (de) | Halbleitervorrichtung mit einer Grabenstruktur, Verwendung einer Halbleitervorrichtung mit einer Grabenstruktur und Verfahren zur Herstellung einer Halbleitervorrichtung mit einer Grabenstruktur | |
EP0036634B1 (de) | Verfahren zur Herstellung einer bipolaren Transistorstruktur | |
EP0227970B1 (de) | Verfahren zum gleichzeitigen Herstellen von selbstjustierten bipolaren Transistoren und komplementären MOS-Transistoren auf einem gemeinsamen Siliziumsubstrat | |
DE4116690C2 (de) | Elementisolationsaufbau einer Halbleitereinrichtung und Verfahren zur Herstellung derselben | |
EP0032550B1 (de) | Verfahren zur Herstellung einer bipolaren, vertikalen PNP-Transistorstruktur | |
DE4445345C2 (de) | Verfahren zur Herstellung eines Bipolartransistors | |
EP0001550A1 (de) | Integrierte Halbleiteranordnung für eine Bauelementstruktur mit kleinen Abmessungen und zugehöriges Herstellungsvefahren | |
EP0001574B1 (de) | Halbleiteranordnung für Widerstandsstrukturen in hochintegrierten Schaltkreisen und Verfahren zur Herstellung dieser Halbleiteranordnung | |
DE3202608C2 (de) | ||
DE3437512A1 (de) | Integrierte halbleiterschaltung und verfahren zu ihrer herstellung | |
DE2441432B2 (de) | Verfahren zur Herstellung eines VMOS-Transistors | |
DE69223670T2 (de) | Halbleiteranordnung mit einem Heteroübergang-Bipolartransistor und Verfahren zu seiner Herstellung | |
DE3825701A1 (de) | Verfahren zur herstellung eines bipolaren transistors | |
EP0006510A1 (de) | Verfahren zum Erzeugen aneinander grenzender, unterschiedlich dotierter Siliciumbereiche | |
DE19650493A1 (de) | Superselbstausgerichteter Bipolartransistor und Verfahren zu dessen Herstellung | |
DE2510593C3 (de) | Integrierte Halbleiter-Schaltungsanordnung | |
DE2617855A1 (de) | Halbleiterbauelement mit schottky- sperrschicht | |
DE2813673A1 (de) | Verfahren zur herstellung einer halbleiteranordnung | |
DE2133976C3 (de) | Monolithisch integrierte Halbleiteranordnung | |
DE3133548A1 (de) | Verfahren zur herstellung von halbleitervorrichtungen | |
DE19615324A1 (de) | Verfahren zum Herstellen eines vertikalen bipolaren Transistors | |
DE3931127C2 (de) | Verfahren zum Herstellen einer Halbleitereinrichtung | |
DE19540665C2 (de) | Halbleiterbauelement und Verfahren zu dessen Herstellung | |
DE69508493T2 (de) | Methode zur maskierung zur verwendung in einem salizid-verfahren | |
DE19845789A1 (de) | Bipolartransistor und Verfahren zu seiner Herstellung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8128 | New person/name/address of the agent |
Representative=s name: HENKEL, G., DR.PHIL. FEILER, L., DR.RER.NAT. HAENZ |
|
8127 | New person/name/address of the applicant |
Owner name: KABUSHIKI KAISHA TOSHIBA, KAWASAKI, KANAGAWA, JP |
|
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |