JPH01171270A

JPH01171270A - 半導体装置の製造方法

Info

Publication number: JPH01171270A
Application number: JP32838387A
Authority: JP
Inventors: Tadashi Matsuda; 匡史松田; Minoru Uenao; 稔上猶
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1987-12-26
Filing date: 1987-12-26
Publication date: 1989-07-06

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔概要〕半導体装置の製造方法の改良、特に、エミッタ・ベース
・コレクタが竪方向に重ねて形成される竪型構造のベー
ス・エミッタセルフアライン型バイポーラトランジスタ
の製造方法の改良に関し、厚いフィールド絶縁膜を使用
せずにコレクタ電極引き出し領域とベース・エミッタ形
成領域との分離、および、ベース電極引き出し層とコレ
クタ電極引き出し層との分離をなし、竪型構造のベース
・エミッタセルフアライン型バイポーラトランジスタの
集積度を向上し、しかも半導体基板に加わるストレスを
小さくして結晶欠陥の発生を防止する半導体装置の製造
方法を提供することを目的とし、一導電型半導体層上に窒化シリコン膜を形成し、該窒化
シリコン膜をベース・エミッタ形成領域とコレクタ電極
引き出し領域との上から選択的に除去して、ベース・エ
ミッタ形成領域とコレクタ電極引き出し領域との間に、
ベース・コレクタ絶縁用窒化シリコン膜を残留し、ベー
ス電極引き出し層とコレクタ電極引き出し層とに成形さ
れる半導体層を形成し、絶縁膜を形成し、前記ベース・
エミッタ形成領域に開口を形成し、該開口の内周に絶縁
膜を形成した後、開口中にベース・エミッタセルフアラ
イン型バイポーラトランジスタを形成し、前記絶縁膜に
ベース電極コンタクト用開口とコレクタ１ｆ極コンタク
ト用開口とを形成し、前記ベース・エミッタセルレフう
ライン型バイポーラ十ランジスタ上に、エミッタ１１掻
を、ベース電極コンタクト用開口に接触してベース電極
を、コレクタ電極コンタクト用開口に接触してコレクタ
電極を、それぞれ、形成する方法をもって構成する。

〔産業上の利用分野〕

本発明は、半導体装置の製造方法の改良に関する。特に
、エミッタ・ベース・コレクタが竪方向に重ねて形成さ
れる竪型構造のベース・エミッタセルフアライン型バイ
ポーラトランジスタの製造方法の改良に関する。

〔従来の技術〕

す８図において、１はｐ型シリコン基板であり、１ａは
高濃度のｎ型の埋め込み層であり、１ｂはｎ型のシリコ
ン単結晶層であり、１ｃはフィールド絶縁膜用二酸化シ
リコン膜であり、１ｄはトレンチ型の素子分＃領域の二
酸化シリコン膜である。

２１はコレクタ電極引き出し用の高濃度ｎ型の領域であ
り、１１はｐ型の内部ベースであり、１５はｎ型のエミ
ッタであり、２０は高濃度ｐ型の外部ベースである。２
２はフィールド絶縁膜１ｃと同時に形成される厚い二酸
化シリコン膜であるが、コレクタ電極引き出し領域２１
とベース・エミッタ形成領域とを分離するための絶縁膜
として機能する。４ｂはコレクタ電極引き出し層、４ｃ
はベース電極引き出し層であり、２３はベース電極引き
出し層４ｃとコレクタ電極引き出し層４ｂとを絶縁する
絶縁膜である。８はベース電極引き出し層４ｃとエミッ
タ引き出し部とを絶縁する絶縁膜である。１４はｎ型の
多結晶シリコン層であり、エミッタ引き出し部として機
能する。Ｃ−Ｂ−Ｅは、それぞれ、コレクタ電極・ベー
ス電極・エミッタ電橋である。

〔発明が解決しようとする問題点〕

上記の絶縁膜２２・２３は、厚さがｓ、ｏｏｏ人程度と
厚く、また面積も厚さに応じて大きく、竪型構造のベー
ス・エミッタセルフアライン型バイポーラトランジスタ
の集積度の向上に対する障害となっている。また、狭い
領域に厚い絶縁膜を形成することは、半導体基板にスト
レスを加えることにもなり、結晶欠陥を発生する要因と
なり得る。

本発明の目的は、これらの欠点を解消することにあり、
厚い絶縁膜を使用せずに、コレクタ電極引き出し領域２
１とベース・エミッタ形成領域（２０・１１・１５をも
って図示する領域）との分離、および、ベース電極引き
出し層４ｃとコレクタ電極引き出し層４ｂとの分離をな
し、竪型構造のベース・エミッタセルフアライン型バイ
ポーラトランジスタの集積度を向上し、しかも、半導体
基板に加わるストレスを小さくして結晶欠陥の発生を防
止する等多くの利益を有する半導体装置の製造方法を提
供することにある。

〔問題点を解決するための手段〕

上記の目的は、一導電型の半導体層（１ｂ）上に窒化シ
リコン膜（３）を形成し、この窒化シリコン膜（３）を
ベース・エミッタ形成領域とコレクタ電極引き出し領域
との上から選択的に除去して、ベース・エミッタ形成領
域とコレクタ電極引き出し領域との間に、ベース・コレ
クタ絶縁用窒化シリコン膜（３）を残留し、その上に、
ベース電極引き出し層（４ｃ）とコレクタ電極引き出し
Ｎ（４ｂ）とに成形される半導体層（４）を形成し、そ
の上に、絶縁膜（８）を形成し、この絶縁膜（８）に対
し、前記ベース・エミッタ形成領域に開口（９）を形成
し、この開口（９）の内周に絶縁膜（１０ａ）を形成し
てベース電極引き出し層（４ｃ）とエミッタ電極引き出
し領域とを絶縁した後、開口（９）中にベース・エミッ
タセルフアライン型バイポーラトランジスタを形成し、
前記絶縁膜（８）にベース電極コンタクト用開口とコレ
クタ電極コンタクト用開口とを形成し、前記ベース・エ
ミッタセルフアライン型バイポーラトランジスタ上に、
エミッタ電極（Ｅ）を、ベース電極コンタクト用開口に
接触してベース電極（Ｂ）を、コレクタ電極コンタクト
用開口に接触してコレクタｔｆｉ（Ｃ）を、それぞれ、
形成することによって達成される。

〔作用〕

ベース・エミッタ形成領域（第１１図に２０・１１・１
５をもって図示する領域）とコレクタ電極引き出し領域
２１とは薄い窒化シリコン膜３によって分離される。窒
化シリコン膜は薄くても十分な絶縁耐力を有し、また、
薄いので製造技術上面積を小さく形成することが可能で
ある。ベース電極引き出し層４Ｃとコレクタ電極引き出
し層４ｂとエミッタ電極引き出し領域（第１図に１４を
もって示す）との３者は、ベース・エミッタ形成領域の
開口９の内周に形成された二酸化シリコン絶縁膜１０ａ
と、これと接続して形成される二酸化シリコン膜８とに
よって相互に絶縁される。したがって、厚くて大きな面
積を必要とする絶縁膜２２・２３が不要となり、竪型構
造のベース・エミッタセルフアライン型バイポーラトラ
ンジスタの集積度を向上するとともに、半導体基板に加
わるストレスを小さくし、半導体基板に結晶欠陥が生じ
ないようにすることができる。

〔実施例〕

以下、図面を参照しつ一１本発明の一実施例に係る半導
体装置の製造方法について説明する。

第２図参照図は、周知の方法を用いて、ｐ型シリコン半導体基板１
上にｎ゛埋め込み層１ａを形成した後、ｎ型単結晶２９
３７層１ｂをエピタキシャル成長し、次に、トレンチア
イソレージ四ンｌｄと素子分離用フィールド絶縁膜１ｃ
とを形成した後、全面に二酸化シリコン膜２を３００〜
５００人厚に形成し定形態を示す。

第３図参照第１図に示すｎ型単結晶９９３７層Ｉｂ上に、気相成長
法（ＣＶＤ法）を使用して窒化シリコン膜３を全面に３
００〜７００人厚に形成し定形ラズマエツチング法を使
用して、上記の窒化シリコン膜３をベース・エミッタ形
成領域とコレクタ電極引き出し領域との上から選択的に
除去し、ベース・エミッタ形成領域とコレクタ電極引き
出し領域とに挟まれた領域に、上記の窒化シリコン膜３
を残留する。

ＣＶＤ法を使用して、多結晶シリコン膜４を約３．００
０人厚定形成し、その上に、ＣＶＤ法を使用して窒化シ
リコン膜５を５００〜１　、０００人厚定形成する。

第４図参照前記窒化シリコンｌＩ！５を素子骨ｊｔｌｌ　ｆｉｌ域
の上から選択的に除去し、残留した窒化シリコン！Ｉ！
Ｊ５をマスクとして選択酸化をなし、素子分離傾城に形
成されている多結晶シリコン膜４を二酸化シリコン膜４
ａに転換した後、窒化シリコン膜５を除去する。

第５図参照コレクタ電極引き出し領域を除く領域にレジストマスク
６を形成してｎ型不純物をイオン注入し、コレクタ電極
引き出し領域の多結晶シリコン膜４をｎ型多結晶シリコ
ン膜に転換し、コレクタ電極引き出し層４ｂを形成する
。

第６図参照ベース・エミッタ形成領域を除く領域にレジストマスク
７を形成してｐ型不純物をイオン注入し、ベース・エミ
ッタ形成領域の多結晶シリコン膜４をｐ型多結晶シリコ
ン膜に転換し、ベース電極引き出し層４Ｃを形成する。

第７図参照ＣＶＤ法を使用して全面に二酸化シリコン膜８を形成す
る。

第８図参照異方性ドライエツチング法を使用して、ベース・エミッ
タ形成領域の二酸化シリコン膜８とベース電極引き出し
層４Ｃとを選択的に除去し、ベース・エミッタ形成領域
に開口９を形成する。

第９図参照図は、開口９部の拡大図である。

全面を酸化して約７００Ａｌの二酸化シリコン膜１０を
形成し、ｐ型不純物をイオン注入して、ｎ型単結晶シリ
３７層１ｂの表層に、開口９に対応して内部ベース１１
を形成する。

次に、ＣＶＤ法を使用して約１　、０００人厚０二酸化
シリコン［１２を形成し、その上に、更にＣＶＤ法を使
用してｉ　、　ｏｏｏ〜２，０００人厚０二結晶シリコ
ン膜１３を形成する。

第１０図参照異方性ドライエツチングをなして、開口９内周以外の多
結晶シリコン膜１３と二酸化シリコン膜１２．１０とを
除去し、開口９内周のみに二酸化シリコン絶縁膜１Ｏ１
１２（以降１０ａと称す）と多結晶シリコン＃１３とを
残留する。

第１１図参照ＣＶＤ法を使用して、全面に多結晶シリコン膜１４を形
成する。

第１２図参照ｎ型不純物をイオン注入して前記多結晶シリコン膜１４
をｎ型多結晶シリコン膜１４ａに転換し、エミッタ電極
形成領域以外から前記ｎ型多結晶シリコン膜１４ａを除
去し、エミッタ電極形成領域にｎ型多結晶シリコン膜１
４ａを残留する。

第１図参照ベース、電極の引き出し領域とコレクタ電極の引き出し
領域とから二酸化シリコン膜８を選択除去して、ベース
を極コンタクト用開口（図示せず）と、コレクタ電極コ
ンタクト用開口（図示せず）とを形成する。

熱処理をなして、ｎ型多結晶シリコン膜１４ａ中のｎ型
不純物をｐ型の内部ベース１１中に拡散して、ｎ型のエ
ミッタエ５を形成する。このエミッタＩ５の寸法が極め
て小さくなることは言うまでもない。

同時に、ｐ型多結晶シリコン膜よりなるベース電極引き
出し層４ｃ中のｐ型不純物をｎ型シリコン単結晶ｌｂ中
に拡散して外部ベース２０を形成し、ｎ型多結晶シリコ
ン層よりなるコレクタ電極引き出し層４ｂ中のｎ型不純
物をｎ型シリコン単結晶ｌｂ中に拡散してコレクタ電極
引き出し領域２１を形成する。

スパッタ法を使用して、バリヤー層としての窒化チタン
膜１６とアルミニウム膜１７とを形成したあと、これを
パターニングして、ベース・エミッタセルフアライン型
バイポーラトランジスタ上にエミッタ電極Ｅを、ベース
電極コンタクト用開口１Ｂに接触してベース電極Ｂを、
コレクタ電極コンタクト用間口１９に接触してコレクタ
電極Ｃを、それぞれ形成する。

〔発明の効果〕

以上説明せるとおり、本発明に係る半導体装置の製造方
法においては、竪型構造のベース・エミッタセルフアラ
イン型バイポーラトランジスタを形成するにあたり、ベ
ース・エミッタ形成領域とコレクタ電極引き出し領域と
の分離を絶縁耐力の大きい薄い窒化シリコン膜をもって
なし、また、ベース電極引き出し層とコレクタを極引き
出し層との分離ｉベース・エミッタ形成用間口の内周に
形成された二酸化シリコン絶縁膜をもってなすため、厚
くて所要面積の大きい絶縁膜（分離用フィールド酸化膜
等）を省略することが可能となり、竪型構造のベース・
エミッタセルフアライン型バイポーラトランジスタの集
積度を向上し、しかも半導体基板に加わるストレスを小
さくすることが可能となった。

【図面の簡単な説明】

第１図は、本発明の一実施例に係る半導体装置の製造方
法を実施して製造した竪型構造のベース・エミッタセル
フアライン型バイポーラトランジスタの断面図である。第２〜１２図は、本発明の実施例に係る半導体装置の製
造方法の主要工程の工程図である。第１３図は、従来技術に係る半導体装置の製造方法を実
施して製置した竪型構造のベース・エミッタセルフアラ
イン型バイポーラトランジスタの断面図である。 ■・・・・ｐ型半導体基板、１ａ・・・ｎ°埋め込み層、１ｂ・・・ｎ型単結晶シリコン層、１ｃ・・・素子分離用フィールド絶縁膜、１ｄ・・・ト
レンチアイソレーション、２・・・・二酸化シリコン膜
、３・・・・窒化シリコン膜、４・・・・多結晶シリコン膜、４ａ・・・二酸化シリコン膜、４ｂ・・・コレクタ電極引き出し層（ｎ型多結晶シリコ
ン膜）、４Ｃ・・・ベース電極引き出し層（ｐ型多結晶シリコン
膜）、５・・・・窒化シリコン膜、６．７・・レジストマスク、８・・・・二酸化シリコン膜、９・・・・ベース・エミッタ形成領域用開口、ｌＯ・・
・・二酸化シリコン膜、１０ａ・・・二酸化シリコン膜、１１・・・・内部ベース、１２・・・・二酸化シリコン膜、１３．１４・・多結晶シリコン膜、１４ａ・・・ｎ型多結晶シリコン膜、１５・・・・エミッタ、１６・・・・窒化チタン膜、１７・・・・アルミニウム膜、２０・・・・外部ベース、２１・・・・コレクタ電極引き出し領域、２２．２３・
・厚い二酸化シリコン膜、Ｅ・・・・エミッタ電極、Ｂ・・・・ベース電極、Ｃ・・・・コレクタ電極。

Claims

【特許請求の範囲】　一導電型半導体層（１ｂ）上に窒化シリコン膜（３）
を形成し、該窒化シリコン膜（３）をベース・エミッタ形成領域と
コレクタ電極引き出し領域との上から選択的に除去して
、ベース・エミッタ形成領域とコレクタ電極引き出し領
域との間に、ベース・コレクタ絶縁用窒化シリコン膜（
３）を残留し、半導体層（４）を形成し、該半導体層（４）をベース・エミッタ形成領域とコレク
タ電極引き出し領域との上において、それぞれ一導電型
のベース電極引き出し層（４ｃ）と反対導電型のコレク
タ電極引き出し層（４ｂ）とに転換し、絶縁膜（８）を形成し、前記ベース・エミッタ形成領域に開口（９）を形成し、該開口（９）の内周に絶縁膜（１０ａ）を形成し、該開
口（９）の内面に反対導電型の半導体層（１４ａ）を形
成した後、熱処理して、前記開口（９）に対応する領域
にベース・エミッタセルフアライン型バイポーラトラン
ジスタを形成し、前記絶縁膜（８）にベース電極コンタ
クト用開口とコレクタ電極コンタクト用開口とを形成し
、前記ベース・エミッタセルフアライン型バイポーラト
ランジスタ上に、エミッタ電極（Ｅ）を、ベース電極コ
ンタクト用開口に接触してベース電極（Ｂ）を、コレク
タ電極コンタクト用開口に接触してコレクタ電極（Ｃ）
を、それぞれ形成する工程を有することを特徴とする半
導体装置の製造方法。