KR20020056659A - 반도체소자의 소자분리절연막 형성방법 - Google Patents

반도체소자의 소자분리절연막 형성방법 Download PDF

Info

Publication number
KR20020056659A
KR20020056659A KR1020000086061A KR20000086061A KR20020056659A KR 20020056659 A KR20020056659 A KR 20020056659A KR 1020000086061 A KR1020000086061 A KR 1020000086061A KR 20000086061 A KR20000086061 A KR 20000086061A KR 20020056659 A KR20020056659 A KR 20020056659A
Authority
KR
South Korea
Prior art keywords
oxide film
trench
forming
single crystal
layer
Prior art date
Application number
KR1020000086061A
Other languages
English (en)
Inventor
이성은
Original Assignee
박종섭
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박종섭, 주식회사 하이닉스반도체 filed Critical 박종섭
Priority to KR1020000086061A priority Critical patent/KR20020056659A/ko
Publication of KR20020056659A publication Critical patent/KR20020056659A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76227—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials the dielectric materials being obtained by full chemical transformation of non-dielectric materials, such as polycristalline silicon, metals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H01L21/31055—Planarisation of the insulating layers involving a dielectric removal step the removal being a chemical etching step, e.g. dry etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Element Separation (AREA)

Abstract

본 발명은 반도체소자의 소자분리절연막 형성방법에 관한 것으로, 반도체기판상에 열산화막과 질화막을 순차적으로 형성하는 단계; 상기 질화막상에 트렌치마스크용 감광막패턴을 형성하는 단계; 상기 감광막패턴을 이용하여 상기 질화막과 열산화막 및 반도체기판을 선택적으로 패터닝하여 트렌치를 형성하는 단계; 상기 감광막패턴을 제거하고, 상기 트렌치의 노출된 표면상에 측벽산화막을 형성하는 단계; 상기 트렌치의 바닥면에 형성된 측벽산화막부분을 제거하는 단계; 상기 트렌치의 바닥에 단결정실리콘층을 형성한후 열공정을 통해 단결정실리콘층을 산화시키는 단계; 상기 산화된 단결정실리콘층을 포함한 전체구조의 표면상에 고밀도 플라즈마 산화막을 형성한후 이를 평탄화시키는 단계; 상기 질화막과 열산화막을 제거하는 단계;를 포함하여 이루어진다.

Description

반도체소자의 소자분리절연막 형성방법{Method for forming element isolating film of semicoductor device}
본 발명은 반도체 소자의 분리 절연막 형성방법에 관한 것으로, 특히 트렌치 를 이용한 반도체소자의 소자 분리절연막 형성방법에 관한 것이다.
홈 구조인 트렌치(Trench)를 매립하여 소자간 분리 절연막 형성을 형성하는 경우, 화학 증착법(Chemical Vapor Deposition)을 사용하거나 회전 방식으로 산화막 물질을 코팅한 뒤 후속 열처리를 실시함으로써 산화막을 형성시키는 방법이 주로 사용된다.
그러나, 소자의 고집적화 및 초미세화가 진행됨에 따라, 매립을 해야 하는 홈의 폭이 감소하게 되어 홈의 폭에 대한 높이의 비(Aspect Ratio)가 증가하게 되어 화학 증착법을 적용할 경우에, 홈 매립(Gap-filling)이 어려워져 공극(void)가 발생 하는 문제점이 발생한다.
또한, 회전 방식으로 산화막을 형성하는 방법을 적용할 경우에, 후속 열처리 를 실시한다고 해도 산화막내에 미세한 구멍(pore)이 형성되거나, 형성된 산화막의 습식 식각 속도(wet etch rate)가 빠르기 때문에 소자 분리 절연막으로써는 부적합 하다.
이에 본 발명은 상기 종래기술의 제반 문제점을 해결하기 위하여 안출한 것으로서, 본 발명의 목적은 소자간 분리막 특성의 열화로 인한 누설 전류의 증가 등의 트랜지스터의 특성이 불량해지는 방지할 수 있는 반도체소자의 소자분리 절연 막 형성방법을 제공함에 있다.
상기 목적을 달성하기 위한 본 발명은, 반도체기판상에 열산화막과 질화막을 순차적으로 형성하는 단계; 상기 질화막상에 트렌치마스크용 감광막패턴을 형성하는 단계; 상기 감광막패턴을 이용하여 상기 질화막과 열산화막 및 반도체기판을 선택적으로 패터닝하여 트렌치를 형성하는 단계; 상기 감광막패턴을 제거하고, 상기 트렌치의 노출된 표면상에 측벽산화막을 형성하는 단계; 상기 트렌치의 바닥면에형성된 측벽산화막부분을 제거하는 단계; 상기 트렌치의 바닥에 단결정실리콘층을 형성한후 열공정을 통해 단결정실리콘층을 산화시키는 단계; 상기 산화된 단결정실리콘층을 포함한 전체구조의 표면상에 고밀도 플라즈마 산화막을 형성한후 이를 평탄화시키는 단계; 상기 질화막과 열산화막을 제거하는 단계;를 포함하여 이루어지는 것을 특징으로한다.
도 1a 내지 1h는 본 발명에 따른 반도체소자의 소자분리막 형성방법을 설명하기 위한 공정단면도이다.
[도면부호의 설명]
1 : 반도체기판 3 : 열산화막
1 : 반도체기판 3 : 열산화막
5 : 질화막 7 : 트렌치
9 : 산화막 11 : 단결정실리콘층
13 : 고밀도플라즈마산화막
이하, 본 발명에 따른 반도체소자의 소자분리절연막 형성방법을 첨부된 도면을 참조하여 상세히 설명한다.
도 1a 내지 1h는 본 발명에 따른 반도체소자의 소자분리막 형성방법을 설명하기 위한 공정단면도이다.
본 발명에 따른 반도체소자의 소자분리절연막 형성방법은, 도 1a에 도시된 바와같이, 반도체기판(1)상에 열산화막(3)과 질화막(5)을 순차적으로 증착한다. 이때, 상기 열산화막(3)과 질화막(5)의 두께는 각각 30 ∼ 200 Å, 500 ∼ 2000 Å로 형성한다.
그다음, 도 1b에 도시된 바와같이, 도면에는 도시하지 않았지만, 상기 질화막(5)상에 트렌치마스크용 감광막패턴(미도시)을 형성하고, 이를 마스크로 상기 질화막(5)과 열산화막(3) 및 반도체기판(1)을 포토리소그래피 공정에의한 노광 및 현상공정을 통해 순차적으로 패터닝하여 트렌치(7)를 형성한다. 이때, 상기 트렌치(7)의 깊이는 1000∼3500Å 두께로 형성하는 것이 바람직하다.
이어서, 도 1c에 도시된 바와같이, 상기 트렌치(7)의 측벽과 바닥의 노출된표면상에 산화막(9)을 형성한다. 이때, 상기 산화막(9)의 두께는 50∼150Å 두께로 형성하는 것이 바람직하다.
그다음, 도 1d에 도시된 바와같이, 상기 트렌치(7)의 바닥에 형성된 산화막(9)부분을 제거한다.
이어서, 도 1e에 도시된 바와같이, 상기 노출된 바닥표면에 형성되는 자연산화막(native oxide)를 제거하기 위한 세정공정을 진행한후 상기 트렌치(7)의 바닥면에 단결정실리콘층(11)을 성장시킨다. 이때, 상기 세정공정은 상기 세정공정은 피라나(piranha) 세정과 SC-1 세정후 500:1 불산(HF) 용액에서 실시한다. 또는, 상기 세정공정은 NH4F와 HF를 혼합한 용액(NOE;Neutral Oxide Etchant)를 사용하여 실시한다.
또한, 상기 단결정실리콘층은 SiHCl3 또는 SiHCl2를 0.5~3ℓ/min, B2H6를 0.1~5ℓ/min를 흘려 주면서 500~1500Å의 두께로 성장시킨다.
그다음, 도 1f에 도시된 바와같이, 고온에서 열처리공정을 실시하여 상기 단결정 실리콘층(11)을 산화시켜 산화된 단결정실리콘층(11a)을 형성한다. 이때, 상기 단결정실리콘층(11)의 산화는 950~1150℃하에서 수소 기체와 산소 기체를 함께 공급하면서 열산화막을 형성하는 습식 산화법(Wet Oxidation)으로 산화시킨다.
또한, 상기 단결정실리콘층(11)을 산화시켜 형성되는 산화막의 두께는 500~3000Å로 형성하는 것이 바람직하다.
이어서, 도 1g에 도시된 바와같이, 상기 산화된 단결정실리콘층(11a)을 포함한 전체 구조의 상면에 상기 트렌치(7)를 매립하도록 고밀도플라즈마(HDP; HighDensity Plasma)산화막(13)를 증착한다. 이때, 상기 고밀도플라즈마산화막(13)은 저주파수 2000~4500W, 고주파수 1500~3000W, SiH4 기체 24~100sccm, O2 기체 40~180sccm의 조건으로 2~12mTorr 진공하에서 증착한다.
또한, 상기 고밀도 플라즈마 산화막은 950~1150℃의 온도와 N2 분위기하에서 30~60분동안 열처리를 실시한다.
그다음, 도 1h에 도시된 바와같이, 상기 고밀도플라즈마산화막(13)을 화학-기게적연마(CMP)한후 질화막(5)과 열산화막(3)을 제거한다. 이때, 상기 화학-기계적 연마공정은 테이블(table)의 회전속도를 20~70rpm, 스핀들(spindle)의 회전속도를 15~30rpm, 누르는 압력을 5.5 ~ 7 psi로 하여 실시한다.
상기에서 설명한 바와같이, 본 발명에 따른 반도체소자의 소자분리절연막 형성방법에 있어서는 다음과 같은 효과가 있다.
본 발명에 따른 반도체소자의 소자분리절연막 형성방법에 있어서는, 소자의 초미세화로 인해 트렌치의 폭(width)이 줄어들게 됨으로써 폭 대비 높이의 비(Aspect Ratio)가 증가하는데, 이러한 트렌치를 채울 때 공극(void)이 없는 산화막을 트렌치내에 형성시킴으로써 공극 생성에 따른 소자간 분리막 특성을 열화로 인한 누설 전류의 증가 등 트랜지스터의 특성이 불량해지는 것을 방지함으로써 수율을 향상시킬 수 있다.

Claims (15)

  1. 반도체기판상에 열산화막과 질화막을 순차적으로 형성하는 단계;
    상기 질화막상에 트렌치마스크용 감광막패턴을 형성하는 단계;
    상기 감광막패턴을 이용하여 상기 질화막과 열산화막 및 반도체기판을 선택적으로 패터닝하여 트렌치를 형성하는 단계;
    상기 감광막패턴을 제거하고, 상기 트렌치의 노출된 표면상에 측벽산화막을 형성하는 단계;
    상기 트렌치의 바닥면에 형성된 측벽산화막부분을 제거하는 단계;
    상기 트렌치의 바닥에 단결정실리콘층을 형성한후 열공정을 통해 단결정실리콘층을 산화시키는 단계;
    상기 산화된 단결정실리콘층을 포함한 전체구조의 표면상에 고밀도 플라즈마 산화막을 형성한후 이를 평탄화시키는 단계;
    상기 질화막과 열산화막을 제거하는 단계;를 포함하여 이루어지는 것을 특징으로하는 반도체소자의 소자분리절연막 형성방법.
  2. 제1항에서, 상기 열산화막과 질화막의 두께는 각각 30~200Å, 500~2000Å으로 형성하는 것을 특징으로 하는 반도체소자의 소자분리절연막 형성방법.
  3. 제1항에서, 상기 트렌치는 1000~3500Å의 깊으로 형성하는 것을 특징으로 하는 반도체소자의 소자분리절연막 형성방법.
  4. 제1항에서, 상기 측벽 산화막의 두께는 50~150Å으로 형성하는 것을 특징으로 하는 반도체소자의 소자분리절연막 형성방법.
  5. 제1항에서, 실리콘 단결정을 성장시키기 전에 상기 트렌치의 바닥에 형성되는 자연산화막을 제거하는 세정공정을 진행하는 단계를 포함하는 것을 특징으로하는 반도체소자의 소자분리절연막 형성방법.
  6. 제5항에 있어서, 상기 세정공정은 피라나(piranha) 세정과 SC-1 세정후 500:1 불산(HF) 용액에서 실시하는 것을 특징으로하는 반도체소자의 소자분리절연막 형성방법.
  7. 제5항 있어서, 상기 세정공정은 NH4F와 HF를 혼합한 용액(NOE;Neutral Oxide Etchant)를 사용하여 실시하는 것을 특징으로하는 반도체소자의 소자분리 절연막 형성방법.
  8. 제1항에 있어서, 상기 단결정실리콘층은 SiHCl3 또는 SiHCl2를 0.5~3ℓ/min, B2H6를 0.1~5ℓ/min를 흘려 주면서 500~1500Å의 두께로 성장시키는 것을 특징으로 하는 반도체소자의 소자분리절연막 형성방법.
  9. 제1항에 있어서, 상기 단결정실리콘층의 산화는 950~1150℃하에서 수소 기체와 산소 기체를 함께 공급하면서 열산화막을 형성하는 습식 산화법(Wet Oxidation)으로 산화시키는 것을 특징으로하는 반도체소자의 소자분리절연막 형성방법.
  10. 제1항에 있어서, 상기 단결정실리콘층을 산화시켜 형성되는 산화막의 두께는 500~3000Å로 형성하는 것을 특징으로하는 반도체소자의 소자분리절연막 형성방법.
  11. 제1항에 있어서, 상기 고밀도플라즈마산화막은 저주파수 2000~4500W, 고주파수 1500~3000W, SiH4 기체 24~100sccm, O2 기체 40~180sccm의 조건으로 2~12mTorr 진공하에서 증착하는 것을 특징으로하는 반도체소자의 소자분리절연막 형성방법.
  12. 제1항에 있어서, 고밀도 플라즈마 산화막은 950~1150℃의 온도와 N2 분위기하에서 30~60분동안 열처리를 실시하는 것을 특징으로하는 반도체소자의 소자분리절연막 형성방법.
  13. 제1항에 있어서, 상기 고밀도 플라즈마 산화막의 평탄화는 화학-기계적 연마를 통해 실시하는 것을 특징으로하는 반도체소자의 소자분리절연막 형성방법.
  14. 제13항에 있어서, 상기 화학-기계적 연마공정은 테이블(table)의 회전속도를20~70rpm, 스핀들(spindle)의 회전속도를 15~30rpm, 누르는 압력을 5.5 ~ 7 psi로 하여 실시하는 것을 특징으로하는 반도체소자의 소자분리절연막 형성방법.
  15. 제1항에 있어서, 상기 질화막과 열산화막은 건식식각공정을 통해 제거하는 것을 특징으로하는 반도체소자의 소자분리절연막 형성방법.
KR1020000086061A 2000-12-29 2000-12-29 반도체소자의 소자분리절연막 형성방법 KR20020056659A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000086061A KR20020056659A (ko) 2000-12-29 2000-12-29 반도체소자의 소자분리절연막 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000086061A KR20020056659A (ko) 2000-12-29 2000-12-29 반도체소자의 소자분리절연막 형성방법

Publications (1)

Publication Number Publication Date
KR20020056659A true KR20020056659A (ko) 2002-07-10

Family

ID=27689158

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000086061A KR20020056659A (ko) 2000-12-29 2000-12-29 반도체소자의 소자분리절연막 형성방법

Country Status (1)

Country Link
KR (1) KR20020056659A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100822620B1 (ko) * 2006-02-16 2008-04-17 주식회사 하이닉스반도체 반도체 소자의 제조방법

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5839026A (ja) * 1981-09-02 1983-03-07 Nippon Telegr & Teleph Corp <Ntt> 半導体装置及びその製造方法
US4526631A (en) * 1984-06-25 1985-07-02 International Business Machines Corporation Method for forming a void free isolation pattern utilizing etch and refill techniques
US4528047A (en) * 1984-06-25 1985-07-09 International Business Machines Corporation Method for forming a void free isolation structure utilizing etch and refill techniques
JPS6473738A (en) * 1987-09-16 1989-03-20 Oki Electric Ind Co Ltd Manufacture of semiconductor device
JPH02205340A (ja) * 1989-02-03 1990-08-15 Nec Corp 半導体装置の製造方法
KR20000007314A (ko) * 1998-07-02 2000-02-07 구자홍 드럼 세탁기 및 그 세탁/헹굼방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5839026A (ja) * 1981-09-02 1983-03-07 Nippon Telegr & Teleph Corp <Ntt> 半導体装置及びその製造方法
US4526631A (en) * 1984-06-25 1985-07-02 International Business Machines Corporation Method for forming a void free isolation pattern utilizing etch and refill techniques
US4528047A (en) * 1984-06-25 1985-07-09 International Business Machines Corporation Method for forming a void free isolation structure utilizing etch and refill techniques
JPS6473738A (en) * 1987-09-16 1989-03-20 Oki Electric Ind Co Ltd Manufacture of semiconductor device
JPH02205340A (ja) * 1989-02-03 1990-08-15 Nec Corp 半導体装置の製造方法
KR20000007314A (ko) * 1998-07-02 2000-02-07 구자홍 드럼 세탁기 및 그 세탁/헹굼방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100822620B1 (ko) * 2006-02-16 2008-04-17 주식회사 하이닉스반도체 반도체 소자의 제조방법

Similar Documents

Publication Publication Date Title
US6180490B1 (en) Method of filling shallow trenches
US6071792A (en) Methods of forming shallow trench isolation regions using plasma deposition techniques
KR20030076173A (ko) 반도체 장치와 그 제조 방법
KR20010058498A (ko) 반도체 소자의 트렌치형 소자분리막 형성방법
KR100557943B1 (ko) 플라즈마공정에 의한 에스티아이 공정의 특성개선방법
US6090683A (en) Method of etching thermally grown oxide substantially selectively relative to deposited oxide
US6455393B1 (en) Air bridge/dielectric fill inductors
KR20040050971A (ko) 반도체 소자를 제조하기 위한 갭 필 방법
KR100677998B1 (ko) 반도체 소자의 셸로우 트렌치 소자분리막 제조 방법
US7018905B1 (en) Method of forming isolation film in semiconductor device
KR20020056659A (ko) 반도체소자의 소자분리절연막 형성방법
KR100476372B1 (ko) 트렌치의폭이다른반도체소자의트렌치형소자분리막형성방법
KR100414024B1 (ko) 트렌치 구조의 소자분리방법
KR100505404B1 (ko) 에스오아이 웨이퍼의 제조방법
KR100295917B1 (ko) 반도체 소자 분리를 위한 얕은 트렌치 제조 방법
KR100369338B1 (ko) 반도체 소자의 콘택홀 형성 방법
KR100559553B1 (ko) 반도체 소자의 셸로우 트렌치 소자분리막 제조 방법
KR100614575B1 (ko) 반도체 소자의 트렌치형 소자분리막 형성방법
KR100511903B1 (ko) 에스오아이 기판의 제조방법
JP2002083865A (ja) 半導体装置及びその製造方法
TWI257653B (en) Seamless trench fill method utilizing sub-atmospheric pressure chemical vapor deposition technique
KR100632033B1 (ko) 반도체 소자의 셸로우 트렌치 소자분리막 제조 방법
KR20030050596A (ko) 반도체장치의 소자분리막 형성 방법
KR100523642B1 (ko) 반도체 소자의 소자 분리막 형성 방법
KR100567344B1 (ko) 반도체 소자의 소자분리막형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application