KR100632033B1 - 반도체 소자의 셸로우 트렌치 소자분리막 제조 방법 - Google Patents

반도체 소자의 셸로우 트렌치 소자분리막 제조 방법 Download PDF

Info

Publication number
KR100632033B1
KR100632033B1 KR1020040113325A KR20040113325A KR100632033B1 KR 100632033 B1 KR100632033 B1 KR 100632033B1 KR 1020040113325 A KR1020040113325 A KR 1020040113325A KR 20040113325 A KR20040113325 A KR 20040113325A KR 100632033 B1 KR100632033 B1 KR 100632033B1
Authority
KR
South Korea
Prior art keywords
shallow trench
pattern
hard mask
polishing
film
Prior art date
Application number
KR1020040113325A
Other languages
English (en)
Other versions
KR20060074568A (ko
Inventor
김진환
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020040113325A priority Critical patent/KR100632033B1/ko
Publication of KR20060074568A publication Critical patent/KR20060074568A/ko
Application granted granted Critical
Publication of KR100632033B1 publication Critical patent/KR100632033B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76229—Concurrent filling of a plurality of trenches having a different trench shape or dimension, e.g. rectangular and V-shaped trenches, wide and narrow trenches, shallow and deep trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

본 발명은 반도체 소자의 셸로우 트렌치 소자분리막 제조 방법에 관한 것으로, 실리콘 기판 상부에 하드 마스크막을 증착하는 단계와, 하드 마스크막 상부에 걸쳐 포토레지스트를 도포하고 셸로우 트렌치 소자 분리막의 마스크 패턴을 이용하여 포토레지스트를 노광 및 현상하여 모트 패턴을 형성하는 단계와, 모트 패턴을 이용하여 하드 마스크막을 패터닝하고 패터닝에 의해 드러난 부분을 식각하여 셸로우 트렌치 영역을 형성한 다음 셸로우 트렌치 영역을 갭필 절연막으로서 매립하는 단계와, 하드 마스크막이 드러날 때까지 갭필 절연막을 연마하되, 연마 헤드와 플래튼의 속도를 달리하여 패턴의 센터 부분에서의 연마 속도에 비해 패턴의 에지 부분에서의 연마 속도를 n배 빠르게 조절하는 단계를 포함한다. 본 발명에 의하면, 웨이퍼 에지 부분에서의 연마 속도를 빠르게 하여 액티브 영역상의 산화물을 완전 제거함으로써 SiN 잔류물이 없는 셸로우 트렌치 영역을 형성할 수 있다. 따라서 반도체 셸로우 트렌치 영역 형성 기술에서 보다 넓은 공정 마진을 가지고 결함이 없는 안정적인 구조를 제공할 수 있어 소자의 신뢰성, 수율 및 설비 가동율을 향상시킬 수 있다.
트렌치, 소자분리, CMP

Description

반도체 소자의 셸로우 트렌치 소자분리막 제조 방법{METHOD FOR MANUFACTURING SHALLOW TRENCH ISOLATION LAYER OF THE SEMICONDUCTOR DEVICE}
도 1a 내지 도 1g는 종래 기술에 의한 반도체 소자의 트렌치 소자분리 공정을 순차적으로 나타낸 공정 단면도,
도 2a 내지 도 2g는 본 발명에 따른 반도체 소자의 트렌치 소자분리 공정을 순차적으로 나타낸 공정 단면도.
도 3은 본 발명의 특징을 설명하기 위한 케리어 헤드와 연마 스테이션의 구성도,
도 4는 본 발명의 바람직한 실시예를 설명하기 위한 시스템 구성도,
도 5a 및 도 5b는 종래 연마 공정과 본 발명의 연마 공정이 적용된 경우의 웨이퍼 위치와 패턴 두께를 상대적으로 비교한 그래프.
본 발명은 반도체 소자 제조 기술에 관한 것으로서, 특히 CMP(Chemical Mechanical Polishing : 화학적 기계적 연마) 제어를 통해 갭필(gap-fill) 절연막을 제거하는데 적합한 반도체 소자의 셸로우 트렌치 소자분리막(STI: Shallow Trench Isolation) 제조 방법에 관한 것이다.
현재 반도체 장치의 제조기술의 발달과 그 응용분야가 확장되어감에 따라 반도체 소자의 집적도 증가에 대한 연구 및 개발이 급속도로 발전되고 있다. 이러한 반도체 소자의 집적도 증가에 따라 미세 공정기술을 기본으로 한 반도체 소자의 미세화에 대한 연구가 활발히 진행되고 있다. 반도체 소자의 미세화 기술에 있어서, 소자를 집적화하기 위하여 소자 사이를 분리하는 소자분리막의 축소 기술이 중요한 항목중의 하나로 대두되었다.
종래의 소자분리기술로는 반도체 기판 상에 두꺼운 산화막을 선택적으로 성장시켜 소자분리막을 형성하는 LOCOS(LOCal Oxidation of Silicon) 기술을 들 수 있는데, 이 기술은 소자분리막의 측면확산을 원하지 않는 부분에 산화막이 형성되는 것에 의해 소자분리막의 폭을 감소시키는데 한계가 있었다. 그래서 소자설계치수가 서브-미크론(submicron) 이하로 줄어드는 반도체 소자에 있어서는 LOCOS 기술의 적용이 불가능하기 때문에 새로운 소자분리 기술이 필요하게 되었다.
이에 등장한 셸로우 트렌치 소자분리(STI) 기술은 반도체 기판에 식각 공정으로 셸로우 트렌치를 형성하고 셸로우 트렌치에 절연물질을 매립함으로써 LOCOS에 비해 소자분리영역의 축소가 가능해졌다.
도 1a 내지 도 1g는 종래 기술에 의한 반도체 소자의 셸로우 트렌치 소자분리막의 제조 공정을 나타낸 공정 단면도이다. 이들 도면들을 참조로 종래 기술의 셸로우 트렌치 소자분리막 제조 공정을 설명하기로 한다.
도 1a에 도시된 바와 같이, 반도체 기판인 실리콘 기판(10)상에 버퍼 역할을 하는 패드 산화막(pad oxide)(SiO2)(12)을 열산화 공정으로 100Å∼200Å 성장시키고 그 위에 하드 마스크(hard mask)막으로서 실리콘 질화막(Si3N4)(14)을 1000Å∼2000Å정도 증착한다.
그리고 도 1b에 도시된 바와 같이, 하드 마스크막(14) 상부에 반도체 소자의 활성 영역과 셸로우 트렌치 소자분리영역을 정의하는 모트 패턴(moat pattern)(16)을 형성한다. 이때 모트 패턴(16)은 포토레지스트(photo resist)를 도포하고 셸로우 트렌치 소자분리막(STI)의 마스크 패턴을 이용하여 포토레지스트를 노광 및 현상하여 제조한다.
그 다음 도 1c에 도시된 바와 같이, 모트 패턴(16)을 이용한 건식 식각(dry etch)공정으로 적층된 하드 마스크막(14)과 패드 산화막(12)을 패터닝한다. 여기서, 하드 마스크막(14)의 건식 식각 공정은 MERIE(Magnetically Enhanced Reactive Ion Etching) 방식의 식각 장비에서 CHF3, O2의 식각 반응 가스와 Ar의 분위기 가스로 타겟인 실리콘 질화막(Si3N4)을 플라즈마 건식 식각한다. 이러한 식각 공정시 CHF3 가스는 40sccm∼80sccm, O2 가스는 0sccm∼20sccm, 그리고 Ar 가스는 6sccm∼120sccm으로 식각 장비에 주입한다. 또한 MERIE 식각 장비의 압력은 20mTorr∼70mTorr이며 RF 파워는 200W∼300W가 된다.
그런 다음 도 1d에 도시된 바와 같이, 하드 마스크막(14) 및 패드 산화막(12)의 패턴에 의해 드러난 반도체 기판(10)을 소정 깊이, 예컨대 3000Å∼5000Å 로 건식 식각하여 이후 셸로우 트렌치 소자분리막이 제조될 셸로우 트렌치(18)를 형성한 후에 모트 패턴(16)을 제거한다.
도면에 미 도시되어 있지만, 상기 결과물의 셸로우 트렌치(18) 내측면과 패드 산화막(12) 및 하드 마스크막(14)의 측면에 라이너(linear) 절연막으로서 실리콘 산화막(SiO2)을 얇게 형성한다.
그런 다음 도 1e에 도시된 바와 같이, 셸로우 트렌치(18)가 매립되도록 갭필 절연막(20)으로서 실리콘산화막(SiO2) 또는 TEOS(tetraetylorthosilicate)막을 증착한다.
그리고 도 1f에 도시된 바와 같이, 하드 마스크막(14)이 드러날 때까지 갭필 절연막(20) 및 라이너 절연막을 화학적기계적연마(CMP)로 식각하여 그 표면을 평탄화한다. 도면부호(20a)는 평탄화 과정 이후의 갭필 절연막을 나타낸다. 이때, 하부 질화막인 하드 마스크막(14)은 실리콘산화막인 갭필 절연막(20)의 식각 정지층으로서 작용한다.
끝으로 도 1g에서는 인산 용액 등으로 하드 마스크막(14)을 제거하고 세정 공정으로 패드 산화막(12)을 일부 제거하여 종래 기술에 의한 셸로우 트렌치 소자분리막(20a)을 완성한다.
이와 같이, 종래의 셸로우 트렌치 소자분리막 제조 공정은 패드 산화막과 질화막을 증착시킨 후 모트 패턴 형성, 식각, CMP 등을 실시하여 절연 영역인 셸로우 트렌치 소자분리막을 형성한다.
그런데 이러한 셸로우 트렌치 소자분리막 제조 공정에서 CMP를 수행함에 있어서, 웨이퍼 표면 전체적으로 셸로우 트렌치 영역(18)의 패터닝된 부위의 다양한 밀도차와, 실리콘 산화막과 SiN막간의 낮은 선택비로 인해, 패턴 에지(edge) 부분에서 실리콘 산화막을 잔존시킬 수 있다. 보다 상세하게는, 도 1f의 우측에 나타난 바와 같이 패턴 에지 부분에서의 질화막 상부면에 잔여 갭필 절연막(20b)을 잔존시킬 수 있다.
이렇게 갭필 절연막이 잔존한 상태로 다음 도 1g의 공정을 진행하게 되면, 잔여 산화막(20b) 때문에 하드 마스크막인 실리콘 질화막(14)이 제거되지 못하는 결과를 낳게 된다. 도 1g는 잔여 산화막(20b)에 의해 패턴 에지 부분에서의 실리콘 질화막(14)이 제거되지 못하고 그대로 남아있는 결과를 보여주고 있다.
주지하는 바와 같이, 하부 질화막인 하드 마스크막의 영역은 이후 트랜지스터 소자가 패터닝될 영역이기 때문에 하드 마스크막이 제거되지 못할 경우 소자 안정성에 치명적인 결함을 유발시킬 수 있으며, 궁극적으로 반도체 수율을 급격히 떨어뜨릴 수 있다.
특히, 에지 부분에서의 잔여 산화막을 의도적으로 제거하기 위해 연마액을 과다하게 사용하는 경우가 발생되는데, 연마액이 과다한 경우 소자 형성 영역의 손상 또는 디싱에 의해 셸로우 트렌치 소자분리막의 프로파일이 나빠지게 된다. 또한, 절연층의 스크래치는 이후의 세정 공정시 확대되는 현상을 초래하여 소자의 신뢰성을 저하시킨다.
본 발명은 상술한 종래 기술의 문제점들을 해결하고 그 기술적 한계를 극복하기 위해 구현된 것으로, 반도체 셸로우 트렌치 소자분리막의 CMP 공정에서 헤드와 연마 테이블 속도를 이용하여 식각 정지층인 실리콘 질화막 상부면에 잔존하는 절연막의 완전 제거가 가능한 반도체 소자의 셸로우 트렌치 소자분리막 제조 방법을 제공하는데 그 목적이 있다.
이러한 목적을 달성하기 위한 본 발명의 바람직한 실시예에 따르면, 실리콘 기판 상부에 하드 마스크막을 증착하는 단계와, 상기 하드 마스크막 상부에 걸쳐 포토레지스트를 도포하고 셸로우 트렌치 소자 분리막의 마스크 패턴을 이용하여 상기 포토레지스트를 노광 및 현상하여 모트 패턴을 형성하는 단계와, 상기 모트 패턴을 이용하여 상기 하드 마스크막을 패터닝하고 상기 패터닝에 의해 드러난 부분을 식각하여 셸로우 트렌치 영역을 형성한 다음 상기 셸로우 트렌치 영역을 갭필 절연막으로서 매립하는 단계와, 상기 하드 마스크막이 드러날 때까지 상기 갭필 절연막을 연마하되, 연마 헤드와 플래튼의 속도를 달리하여 상기 패턴의 센터 부분에서의 연마 속도에 비해 상기 패턴의 에지 부분에서의 연마 속도를 n배 빠르게 조절하는 단계를 포함하는 반도체 소자의 셸로우 트렌치 소자분리막 제조 방법을 제공한다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예에 대해 상세하게 설명하고자 한다.
도 2a 내지 도 2g는 본 발명의 바람직한 실시예에 따른 반도체 소자의 셸로우 트렌치 소자분리막 제조 공정을 나타낸 공정 단면도로서, 이들 도면들을 참조로 본 발명에 따른 셸로우 트렌치 소자분리막 제조 공정을 설명하기로 한다.
먼저, 도 2a에 도시된 바와 같이, 반도체 기판인 실리콘 기판(100)상에 버퍼 역할을 하는 패드 산화막(SiO2)(102)을 열산화 공정으로 100Å∼200Å 성장시키고 그 위에 하드 마스크막으로서 실리콘 질화막(Si3N4)(104)을 1000Å∼2000Å정도 증착한다.
그리고 도 2b에 도시된 바와 같이, 하드 마스크막(104) 상부에 반도체 소자의 활성 영역과 셸로우 트렌치 소자분리영역을 정의하는 모트 패턴(106)을 형성한다. 이때 모트 패턴(106)은 포토레지스트를 도포하고 셸로우 트렌치 소자분리막(STI)의 마스크 패턴을 이용하여 포토레지스트를 노광 및 현상하여 제조한다.
그 다음 도 2c에 도시된 바와 같이, 모트 패턴(106)을 이용한 건식 식각 공정으로 적층된 하드 마스크막(104)과 패드 산화막(102)을 패터닝한다. 여기서, 하드 마스크막(104)의 건식 식각 공정은 MERIE 방식의 식각 장비에서 CHF3, O2의 식각 반응 가스와 Ar의 분위기 가스로 타겟인 실리콘 질화막(Si3N4)을 플라즈마 건식 식각한다. 이러한 식각 공정시 CHF3 가스는 40sccm∼80sccm, O2 가스는 0sccm∼20sccm, 그리고 Ar 가스는 6sccm∼120sccm으로 식각 장비에 주입한다. 또한 MERIE 식각 장비의 압력은 20mTorr∼70mTorr이며 RF 파워는 200W∼300W가 된다.
그런 다음 도 2d에 도시된 바와 같이, 하드 마스크막(104) 및 패드 산화막(102)의 패턴에 의해 드러난 반도체 기판(100)을 소정 깊이, 예컨대 3000Å∼5000 Å로 건식 식각하여 이후 셸로우 트렌치 소자분리막이 제조될 셸로우 트렌치(108)를 형성한 후에 모트 패턴(106)을 제거한다.
도면에 미 도시되어 있지만, 상기 결과물의 셸로우 트렌치(108) 내측면과 패드 산화막(102) 및 하드 마스크막(104)의 측면에 라이너 절연막으로서 실리콘 산화막(SiO2)을 얇게 형성한다.
그런 다음 도 2e에 도시된 바와 같이, 셸로우 트렌치(108)가 매립되도록 갭필 절연막(200)으로서 실리콘산화막(SiO2) 또는 TEOS막을 증착한다.
그리고 도 2f에 도시된 바와 같이, 하드 마스크막(104)이 드러날 때까지 갭필 절연막(200) 및 라이너 절연막을 화학적기계적연마(CMP)로 식각하여 그 표면을 평탄화한다. 도면부호(200a)는 평탄화 과정 이후의 갭필 절연막을 나타낸다.
끝으로, 도 2g에서는 인산 용액 등으로 하드 마스크막(104)을 제거하고 세정 공정으로 패드 산화막(102)을 일부 제거하여 종래 기술에 의한 셸로우 트렌치 소자분리막(200a)을 완성한다.
이때, 본 실시예에서는 패턴의 에지 부분에서의 연마 속도를 조절하여 식각 정지층인 질화막(104) 상의 절연막을 완전히 제거하도록 하는 것을 특징으로 한다. 종래 도 1f에서 잔여 갭필 절연막(20b)이 잔존하는데 비해, 본 발명의 도 2f에서는 패턴 에지 부분의 상부면이 완전 연마되었음을 알 수 있다.
이를 위해 본 발명에서는 웨이퍼 에지 부위에서의 연마 속도를 빠르게 하여 절연막을 완전 제거하도록 하였다. 보다 상세하게는, 연마 헤드와 플래튼의 속도를 달리하여 CMP를 진행한다.
도 3은 이러한 본 발명의 특징을 설명하기 위한 케리어 헤드와 연마 스테이션의 구성도이다.
도 3에 도시한 바와 같이, 연마 헤드(400)는 연마 패드(404)의 외부 표면을 향해 아래쪽으로 가압하는 상층 표면으로 기판(402)을 고정한다. 이러한 연마 헤드(400)는 후술하는 헤드 구동 모터에 의해 분당 30 내지 200의 선회 속도로 회전된다.
연마 스테이션은 연마 패드(404)를 지지하는 강체 플래튼(406)을 포함한다. 연마 패드(404)는 거친 표면을 가진 단단한 합성 재료로써 감압성 부착물질에 의해 플래튼(406)과 부착된다. 이러한 플래튼(406)은 후술하는 플래튼 구동 모터에 의해 분동 30 내지 200의 선회 속도로 회전된다.
일반적인 CMP 기술에서는 상술한 연마 헤드(400)와 플래튼(404)의 회전 속도를 실질적으로 동일하게 하지만, 본 실시예에서는 플래튼(404)의 회전 속도에 비해 연마 헤드(400)의 회전 속도를 1/3로 줄이는 것을 특징으로 한다. 예를 들면, 연마 헤드(400)의 회전 속도를 50으로 설정하고 플래튼(400)의 회전 속도를 150으로 설정한다.
이러한 속도 조절에 의해 웨이퍼 에지 부분에서의 연마 강도가 높아져서 에지 부분에서의 절연막이 완전 제거될 수 있다.
도 4는 본 발명의 바람직한 실시예를 설명하기 위한 시스템 구성도로서, 상술한 바와 같은 연마 헤드(400)와 플래튼(406)을 구동시키기 위한 각각의 헤드 구 동 모터(500) 및 플래튼 구동 모터(504)와, 이들 구동 모터(500)(504)를 제어하기 위한 시스템 제어부(502)와, 시스템 제어부(502)의 제어 지표가 되는 연마 속도 테이블(506)을 포함한다.
헤드 구동 모터(500)는 시스템 제어부(502)의 제어 신호에 따라 연마 헤드(400)를 소정 속도로 회전시키며, 플래튼 구동 모터(504)는 시스템 제어부(502)의 제어 신호에 따라 플래튼(406)을 소정 속도로 회전시킨다.
이러한 연마 헤드(400)와 플래튼(406)의 회전 속도 정보는 연마 속도 테이블(506)에 테이블화 되어 있다. 즉, 본 실시예에 따라 CMP 공정이 진행되면, 시스템 제어부(502)에서는 연마 속도 테이블(506)에 테이블화된 정보를 참조로 하여 헤드 구동 모터(500)와 플래튼 구동 모터(504)를 선택적으로 제어한다.
보다 구체적으로, 헤드 구동 모터(500)의 회전 속도를 플래튼 구동 모터(504)의 회전 속도의 1/3으로 설정하여 플래튼(406)에 비해 연마 헤드(400)를 상대적으로 느리게 회전시킨다.
도 5a 및 도 5b는 종래 연마 공정이 적용된 것과 본 발명의 연마 공정이 적용된 것을 각각 비교한 그래프로서, 그래프의 가로축은 웨이퍼의 위치, 세로축은 두께(Å)를 나타낸다.
종래 도 5a에서는 웨이퍼의 에지 부분(-94, 94)과 센터 부분(0)이 비교적 동일한 두께로 연마되는데 비해, 본 발명의 도 5b에서는 웨이퍼의 센터 부분(0)이 약 4000Å 두께로 연마되고 웨이퍼 에지 부분(-97, 98)이 약 2000Å 두께로 연마됨을 알 수 있다.
즉, 종래 플래튼과 연마 헤드를 동일한 속도로 회전시켜 연마 공정을 진행한데 비해, 본 실시예에서는 플래튼의 회전 속도에 비해 연마 헤드의 회전 속도를 줄임으로써, 웨이퍼 에지 부분에서의 연마 효과가 우수함을 알 수 있다.
이상, 본 발명의 실시예에 대해 상세히 기술하였으나 본 발명은 이러한 실시예에 국한되는 것은 아니며, 후술하는 청구범위에 기재된 본 발명의 기술적 사상과 범주내에서 당업자로부터 여러 가지 변형이 가능함은 물론이다.
본 발명에 의하면, 웨이퍼 에지 부분에서의 연마 속도를 빠르게 하여 액티브 영역상의 산화물을 완전 제거함으로써 SiN 잔류물이 없는 셸로우 트렌치 영역을 형성할 수 있다. 따라서 반도체 셸로우 트렌치 영역 형성 기술에서 보다 넓은 공정 마진을 가지고 결함이 없는 안정적인 구조를 제공할 수 있어 소자의 신뢰성, 수율 및 설비 가동율을 향상시킬 수 있다.

Claims (3)

  1. 삭제
  2. 실리콘 기판 상부에 하드 마스크막을 증착하는 단계와,
    상기 하드 마스크막 상부에 걸쳐 포토레지스트를 도포하고 셸로우 트렌치 소자 분리막의 마스크 패턴을 이용하여 상기 포토레지스트를 노광 및 현상하여 모트 패턴을 형성하는 단계와,
    상기 모트 패턴을 이용하여 상기 하드 마스크막을 패터닝하고 상기 패터닝에 의해 드러난 부분을 식각하여 셸로우 트렌치 영역을 형성한 다음 상기 셸로우 트렌치 영역을 갭필 절연막으로서 매립하는 단계와,
    상기 하드 마스크막이 드러날 때까지 상기 갭필 절연막을 연마하되, 연마 헤드와 플래튼의 속도를 달리하여 상기 패턴의 센터 부분에서의 연마 속도에 비해 상기 패턴의 에지 부분에서의 연마 속도를 n배 빠르게 조절하는 단계
    를 포함하는 반도체 소자의 셸로우 트렌치 소자분리막 제조 방법.
  3. 제 2 항에 있어서,
    상기 연마 속도 조절 단계는 상기 플래튼의 회전 속도에 비해 상기 연마 헤드의 회전 속도를 1/3로 줄이는 것을 특징으로 하는 반도체 소자의 셸로우 트렌치 소자분리막 제조 방법.
KR1020040113325A 2004-12-27 2004-12-27 반도체 소자의 셸로우 트렌치 소자분리막 제조 방법 KR100632033B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040113325A KR100632033B1 (ko) 2004-12-27 2004-12-27 반도체 소자의 셸로우 트렌치 소자분리막 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040113325A KR100632033B1 (ko) 2004-12-27 2004-12-27 반도체 소자의 셸로우 트렌치 소자분리막 제조 방법

Publications (2)

Publication Number Publication Date
KR20060074568A KR20060074568A (ko) 2006-07-03
KR100632033B1 true KR100632033B1 (ko) 2006-10-04

Family

ID=37167313

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040113325A KR100632033B1 (ko) 2004-12-27 2004-12-27 반도체 소자의 셸로우 트렌치 소자분리막 제조 방법

Country Status (1)

Country Link
KR (1) KR100632033B1 (ko)

Also Published As

Publication number Publication date
KR20060074568A (ko) 2006-07-03

Similar Documents

Publication Publication Date Title
KR100371252B1 (ko) 반도체장치에있어서의막평탄화방법
JPH04250650A (ja) 完全に凹設した分離絶縁体を有する集積回路の平坦化
JPH1079423A (ja) 半導体デバイスの製造方法
US20030049893A1 (en) Method for isolating semiconductor devices
US7087528B2 (en) Chemical-mechanical polishing (CMP) process for shallow trench isolation
US6171929B1 (en) Shallow trench isolator via non-critical chemical mechanical polishing
EP0954022B1 (en) Method for providing shallow trench isolation of transistors
JPH1032240A (ja) 半導体装置及び半導体装置の製造方法
KR100677998B1 (ko) 반도체 소자의 셸로우 트렌치 소자분리막 제조 방법
KR100244847B1 (ko) 디봇 형성을 최소화하는 방법 및 집적 회로 칩
US6165869A (en) Method to avoid dishing in forming trenches for shallow trench isolation
KR100632033B1 (ko) 반도체 소자의 셸로우 트렌치 소자분리막 제조 방법
JP2000091415A (ja) Ｓｔｉの形成方法
JPH11284061A (ja) 半導体装置の製造方法
KR20040036757A (ko) 얕은 트렌치 소자분리 공정을 이용한 반도체 소자의소자분리방법
KR100559553B1 (ko) 반도체 소자의 셸로우 트렌치 소자분리막 제조 방법
JPH07297193A (ja) 集積回路平坦化方法
US6559028B1 (en) Method of topography management in semiconductor formation
JPH11340312A (ja) 半導体装置の製造方法
US20020072237A1 (en) Method for unpatterned resist etch back of shallow trench isolation refill insulator
KR100511903B1 (ko) 에스오아이 기판의 제조방법
JP2001210710A (ja) 犠牲層を使用する浅いトレンチ分離の形成プロセス
JPH05335291A (ja) 半導体装置の製造方法
KR100303365B1 (ko) 에스오아이 기판의 제조방법
KR20030050596A (ko) 반도체장치의 소자분리막 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110809

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee