JPH02238663A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH02238663A JPH02238663A JP5910889A JP5910889A JPH02238663A JP H02238663 A JPH02238663 A JP H02238663A JP 5910889 A JP5910889 A JP 5910889A JP 5910889 A JP5910889 A JP 5910889A JP H02238663 A JPH02238663 A JP H02238663A
- Authority
- JP
- Japan
- Prior art keywords
- crystal
- layer
- single crystal
- wafer
- sixoy
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 7
- 238000004519 manufacturing process Methods 0.000 title claims description 8
- 239000013078 crystal Substances 0.000 claims abstract description 61
- 239000000758 substrate Substances 0.000 claims abstract description 31
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 21
- 238000000034 method Methods 0.000 claims abstract description 21
- 235000012239 silicon dioxide Nutrition 0.000 claims abstract description 10
- 239000000377 silicon dioxide Substances 0.000 claims abstract description 10
- 230000001590 oxidative effect Effects 0.000 claims abstract description 4
- 238000000151 deposition Methods 0.000 claims description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims 1
- 229910052710 silicon Inorganic materials 0.000 claims 1
- 239000010703 silicon Substances 0.000 claims 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 abstract description 12
- 230000015572 biosynthetic process Effects 0.000 abstract description 10
- 229910052681 coesite Inorganic materials 0.000 abstract description 10
- 229910052906 cristobalite Inorganic materials 0.000 abstract description 10
- 229910052682 stishovite Inorganic materials 0.000 abstract description 10
- 229910052905 tridymite Inorganic materials 0.000 abstract description 10
- 229910020781 SixOy Inorganic materials 0.000 abstract description 9
- 238000005530 etching Methods 0.000 abstract description 9
- 230000007547 defect Effects 0.000 abstract description 4
- 239000010410 layer Substances 0.000 description 37
- 235000012431 wafers Nutrition 0.000 description 18
- 238000005498 polishing Methods 0.000 description 6
- 239000000126 substance Substances 0.000 description 6
- HEMHJVSKTPXQMS-UHFFFAOYSA-M Sodium hydroxide Chemical compound [OH-].[Na+] HEMHJVSKTPXQMS-UHFFFAOYSA-M 0.000 description 3
- 230000007704 transition Effects 0.000 description 3
- YCIMNLLNPGFGHC-UHFFFAOYSA-N catechol Chemical compound OC1=CC=CC=C1O YCIMNLLNPGFGHC-UHFFFAOYSA-N 0.000 description 2
- 238000005224 laser annealing Methods 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000007517 polishing process Methods 0.000 description 2
- 238000003672 processing method Methods 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 101100366935 Caenorhabditis elegans sto-2 gene Proteins 0.000 description 1
- PIICEJLVQHRZGT-UHFFFAOYSA-N Ethylenediamine Chemical compound NCCN PIICEJLVQHRZGT-UHFFFAOYSA-N 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 150000001412 amines Chemical class 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 239000012159 carrier gas Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000004043 dyeing Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000011259 mixed solution Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 239000012808 vapor phase Substances 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［概 要〕
？発明は絶縁基板上に半導体層を被着した、いわゆるＳ
ＯＩ基板の形成に関し、 該半導体層の厚さが均一であり結晶性も良好であるＳｏ
ｌ基板の製造方法を提供することを目的とし、 通常の張り合わせ型ＳＯＩ基板の形成では所定の厚さに
残されるＳｉ単結晶層をエッチング除去し、ＳｉＯ■と
の界面に残されたＳｉｘＯｙ単結晶の結晶方位を受け継
いで、Ｓｉ単結晶層をエビタキシャル成長させる処理を
包含して構成される。
ＯＩ基板の形成に関し、 該半導体層の厚さが均一であり結晶性も良好であるＳｏ
ｌ基板の製造方法を提供することを目的とし、 通常の張り合わせ型ＳＯＩ基板の形成では所定の厚さに
残されるＳｉ単結晶層をエッチング除去し、ＳｉＯ■と
の界面に残されたＳｉｘＯｙ単結晶の結晶方位を受け継
いで、Ｓｉ単結晶層をエビタキシャル成長させる処理を
包含して構成される。
研磨によってＳｉ層を残す通常の処理法に比べると、Ｓ
ｉ層の厚さが不均一になったり、結晶欠陥が生じたりす
る問題が解決される。
ｉ層の厚さが不均一になったり、結晶欠陥が生じたりす
る問題が解決される。
本発明はＳＯＩと通称される集積回路形成用の基板に関
わり、均一な厚さの半導体層が得られるＳｏｌ基板の製
造方法に関わる。
わり、均一な厚さの半導体層が得られるＳｏｌ基板の製
造方法に関わる。
集積回路をハルク状の半導体基板に作り込むのに比べて
、絶縁材料上に設けられた薄い半導体層？各種の素子を
形成する方が、素子特性や素子間分離の点で有利である
。このような見地から、第２図に示されるような集積回
路用基板が求められている。
、絶縁材料上に設けられた薄い半導体層？各種の素子を
形成する方が、素子特性や素子間分離の点で有利である
。このような見地から、第２図に示されるような集積回
路用基板が求められている。
該図面で、４は単結晶Ｓｉである支持基板、２はＳｉＯ
■膜であり、５がＳｉ単結晶の素子形成層である。４は
素子形成層に機械的強度を与えるための支持台であって
、電気的特性は問題にされないが、熱処理を受けた際の
変形や応力発生を避けるために素子形成層と同じく単結
晶Ｓｉが用いられる。
■膜であり、５がＳｉ単結晶の素子形成層である。４は
素子形成層に機械的強度を与えるための支持台であって
、電気的特性は問題にされないが、熱処理を受けた際の
変形や応力発生を避けるために素子形成層と同じく単結
晶Ｓｉが用いられる。
Ｓｏｌ基板にＭＯＳＦＥＴを作り込んでＩＣを形成する
場合、素子形成層の厚さは０，１μｍ程度であるのが通
常である。
場合、素子形成層の厚さは０，１μｍ程度であるのが通
常である。
〔従来の技術と発明が解決しようとする課題］上記の構
造体の通常の製造方法は第３図（ａ）〜（ｃ）に示され
る通りである。以下、該図面を参照しながら製造工程を
説明する。
造体の通常の製造方法は第３図（ａ）〜（ｃ）に示され
る通りである。以下、該図面を参照しながら製造工程を
説明する。
（ａ）図の如く、２枚の単結晶Ｓｉウェハ１の表面？熱
酸化してＳｉＯ■膜２を形成する。このＳｉＯ■膜どう
しを突き合わせた状態に保持し、加熱すると、（ｂ）図
の如く２枚のウェハは固く接着される。
酸化してＳｉＯ■膜２を形成する。このＳｉＯ■膜どう
しを突き合わせた状態に保持し、加熱すると、（ｂ）図
の如く２枚のウェハは固く接着される。
貼り合わせた一方のＳｉウェハを研磨し、素子形成に適
した厚さの単結晶Ｓｉ層１′を残すと、（Ｃ）図の如き
Ｓｏｌ基板が実現する。１は貼り合わせた一方の単結晶
Ｓ１ウェハがそのまま残されたものであり支持基板とし
て機能するものである。
した厚さの単結晶Ｓｉ層１′を残すと、（Ｃ）図の如き
Ｓｏｌ基板が実現する。１は貼り合わせた一方の単結晶
Ｓ１ウェハがそのまま残されたものであり支持基板とし
て機能するものである。
このような貼り合わせウェハの一方を研磨する方法では
、素子形成層として残す部分の厚さを均一にすることが
困難である。通常数百μｍの厚さのあるウェハの大部分
を研磨除去し、０．１μｍ程度の層を残そうとすれば、
研磨の進行がウェハ面内でばらつくだけでも目的とする
厚さ程度の不均一が簡単に生じ、ＭＯＳＦＥＴ型Ｉｃ用
のＳＯＩ基板は得られないことになる。
、素子形成層として残す部分の厚さを均一にすることが
困難である。通常数百μｍの厚さのあるウェハの大部分
を研磨除去し、０．１μｍ程度の層を残そうとすれば、
研磨の進行がウェハ面内でばらつくだけでも目的とする
厚さ程度の不均一が簡単に生じ、ＭＯＳＦＥＴ型Ｉｃ用
のＳＯＩ基板は得られないことになる。
また、Ｓｏｌ基板にはサファイアのような絶縁物単結晶
上にＳｉ層をヘテロエビタキシャル成長させて形成する
方法もあるが、ヘテロ接合では格子定数の違いなどに起
因する結晶欠陥が生じ易く、素子形成層の結晶性が良く
ない。更に、基板からの化学的な汚染の問題もある。
上にＳｉ層をヘテロエビタキシャル成長させて形成する
方法もあるが、ヘテロ接合では格子定数の違いなどに起
因する結晶欠陥が生じ易く、素子形成層の結晶性が良く
ない。更に、基板からの化学的な汚染の問題もある。
本発明の目的は、３０１型ＩＣ基板の素子形成層である
Ｓｉ層の厚さを均一に形成するＳＯＩ基板の製法を提供
することであり、それによってＳＯＩ基板の製造歩留ま
りを向上させることである。
Ｓｉ層の厚さを均一に形成するＳＯＩ基板の製法を提供
することであり、それによってＳＯＩ基板の製造歩留ま
りを向上させることである。
？課題を解決するための手段〕
上記目的を達成するため本発明には、
Ｓｔ単結晶ウェハの表面を熱酸化してＳｉＯ■膜を形成
する工程、 該Ｓ ｉ Ｏ ｚ膜面に支持基板となるウェハを貼付す
る工程、 前記Ｓｉ単結晶ウェハのＳｉ領域を、該領域と前記Ｓ
ｉ Ｏ ｔ膜の界面に存在するＳ ｒ ｘ Ｏ ｙ単結
晶領域を残して除去する工程、 該残されたＳｔ．Ｏｙ単結晶の結晶方位を受け継いで、
該単結晶上にＳｉ単結晶層を堆積成長させる工程とが包
含される。
する工程、 該Ｓ ｉ Ｏ ｚ膜面に支持基板となるウェハを貼付す
る工程、 前記Ｓｉ単結晶ウェハのＳｉ領域を、該領域と前記Ｓ
ｉ Ｏ ｔ膜の界面に存在するＳ ｒ ｘ Ｏ ｙ単結
晶領域を残して除去する工程、 該残されたＳｔ．Ｏｙ単結晶の結晶方位を受け継いで、
該単結晶上にＳｉ単結晶層を堆積成長させる工程とが包
含される。
上記処理は、要約すれば
通常の張り合わせ型ＳＯＩ基板の形成では所定の厚さに
残されるＳｉ単結晶層をエッチング除去し、Ｓ ｉ Ｏ
ｚとの界面に残されたＳｉＸＯ，単結晶の結晶方位を
受け継がせて、Ｓｉ単結晶層をエビタキシャルに形成す
るものである。
残されるＳｉ単結晶層をエッチング除去し、Ｓ ｉ Ｏ
ｚとの界面に残されたＳｉＸＯ，単結晶の結晶方位を
受け継がせて、Ｓｉ単結晶層をエビタキシャルに形成す
るものである。
？作 用〕
単結晶Ｓｉと、これを熱酸化して成長させたＳｉＯｚｉ
ｉとの界面には、ＳＩＸＯｙで表される酸化物が存在す
る。該酸化物の厚さは小であるが、その組成はＳｉから
順次変化してＳ ｉ Ｏ ２に移っている。また、Ｓｉ
側ではＳｉが単結晶であることからＳｉｘＯｙも単結晶
であり、ＳｉＯ■側ではアモルファスである。
ｉとの界面には、ＳＩＸＯｙで表される酸化物が存在す
る。該酸化物の厚さは小であるが、その組成はＳｉから
順次変化してＳ ｉ Ｏ ２に移っている。また、Ｓｉ
側ではＳｉが単結晶であることからＳｉｘＯｙも単結晶
であり、ＳｉＯ■側ではアモルファスである。
ＳｉｘＯｙが結晶である部分も、その化学的性質はＳｉ
と異なるため、処理条件を選択すればＳｉだけを除去し
て、然も単結晶Ｓ ｉＸＯヶは残すエッチングが可能で
ある。このようなエノチングにはＫＯＨ系やＮａＯＨ系
或いはアミン系のエソチング液が用いられる。
と異なるため、処理条件を選択すればＳｉだけを除去し
て、然も単結晶Ｓ ｉＸＯヶは残すエッチングが可能で
ある。このようなエノチングにはＫＯＨ系やＮａＯＨ系
或いはアミン系のエソチング液が用いられる。
単結晶Ｓｉウェハの表面を熱酸化し、これを２枚貼り合
わせる通常の処理を行った後、上記のエンチング法によ
って一方のＳｉ層を除去し、表面に露出したＳｉＸＯ，
単結晶上に改めてＳｉ単結晶層をエビタキシャル成長さ
せれば、該エビタキシャル層を素子形成層とするＳＯＩ
基板が得られる。
わせる通常の処理を行った後、上記のエンチング法によ
って一方のＳｉ層を除去し、表面に露出したＳｉＸＯ，
単結晶上に改めてＳｉ単結晶層をエビタキシャル成長さ
せれば、該エビタキシャル層を素子形成層とするＳＯＩ
基板が得られる。
前記ＳｉＸＯ，単結晶は、木来Ｓｉ単結晶面に整合して
生したものであるから、この結晶面にＳｉ単結晶をエビ
タキシャル成長させた場合も、ヘテロエビタキシャルで
あるものの、結晶面の整合性は良好であり、成長層内に
結晶欠陥を生ずることは殆どない。また、化学的なｌη
染の問題も全く生じない。
生したものであるから、この結晶面にＳｉ単結晶をエビ
タキシャル成長させた場合も、ヘテロエビタキシャルで
あるものの、結晶面の整合性は良好であり、成長層内に
結晶欠陥を生ずることは殆どない。また、化学的なｌη
染の問題も全く生じない。
このエビタキシャル成長は、通常の方法によっても、そ
の厚さはウェハ全面にわたって十分に均一となり、０．
１μｍ程度の厚さを高精度に制御することが可能である
。
の厚さはウェハ全面にわたって十分に均一となり、０．
１μｍ程度の厚さを高精度に制御することが可能である
。
第１図（ａ）〜（｝）は本発明の実施例の工程を示す断
？模式図である。以下該図面を参照しながら実施例の工
程を説明する。
？模式図である。以下該図面を参照しながら実施例の工
程を説明する。
（ａ）図の如く、単結晶Ｓｔウェハ１の表面を鏡面に仕
上げ、熱酸化して１μｍ程度のＳｉｎ．膜２を形成する
。既述したように、このＳｉ／Ｓｉ０２界面にはＳｉｘ
Ｏｙで表される組成遷移領域３が存在し、そのＳｔ側は
単結晶となっている。
上げ、熱酸化して１μｍ程度のＳｉｎ．膜２を形成する
。既述したように、このＳｉ／Ｓｉ０２界面にはＳｉｘ
Ｏｙで表される組成遷移領域３が存在し、そのＳｔ側は
単結晶となっている。
このウェハのＳｉＯ■膜面に単結晶Ｓｉである支持基板
４を突き合わせて保持し、１２００゜Ｃで３時間加熱す
ると、突き合わせ面が接着され（ｂ）図のようになる。
４を突き合わせて保持し、１２００゜Ｃで３時間加熱す
ると、突き合わせ面が接着され（ｂ）図のようになる。
支持基板とすろウェハにも酸化膜が形成されていても勿
論差し支えない。
論差し支えない。
次いで、熱酸化膜が形成された方のＳｉ単結晶を除去す
る。この処理では、最初は機械研磨を行ってもよいが、
Ｓｉ単結晶層の厚さが２μｍ程度に減少した段階で、化
学研磨に切り換える。化学研磨ではエチレンジアミンと
ピロカテコールの混合液がエッチング液として用いられ
る。
る。この処理では、最初は機械研磨を行ってもよいが、
Ｓｉ単結晶層の厚さが２μｍ程度に減少した段階で、化
学研磨に切り換える。化学研磨ではエチレンジアミンと
ピロカテコールの混合液がエッチング液として用いられ
る。
このエッチング処理はＳｉとＳｉＯ■のエッチング速度
比を１０００倍或いはそれ以上とすることが可能であり
、実効的に停止するまでエッチングを進め、（Ｃ）図の
状態に到達しても、酸化膜の遷移領域の最表面には単結
晶のＳｉ．Ｏｙが残されている。
比を１０００倍或いはそれ以上とすることが可能であり
、実効的に停止するまでエッチングを進め、（Ｃ）図の
状態に到達しても、酸化膜の遷移領域の最表面には単結
晶のＳｉ．Ｏｙが残されている。
該ＳｉｘＯｙ単結晶面を下地としてＣＶＤ法にょりＳｉ
のエビタキシャル成長を行う。原料はＳｉＨ４、キャリ
ャガスはＨ２若しくはＨｚ＋Ｈｅ、基板温度は６００〜
８００’Ｃ、で所定の厚さのの単結晶Ｓｉ層３を成長さ
せる。不純物のドーピングは適宜行い、反応室の圧力は
常圧、減圧のいずれでもよい。成長層に要求される各種
の仕様は、周知のエビタキシャル成長技術によって満た
し得るものである。かくしてＳｏｌ基板である（ｄ）図
の構造が実現する。
のエビタキシャル成長を行う。原料はＳｉＨ４、キャリ
ャガスはＨ２若しくはＨｚ＋Ｈｅ、基板温度は６００〜
８００’Ｃ、で所定の厚さのの単結晶Ｓｉ層３を成長さ
せる。不純物のドーピングは適宜行い、反応室の圧力は
常圧、減圧のいずれでもよい。成長層に要求される各種
の仕様は、周知のエビタキシャル成長技術によって満た
し得るものである。かくしてＳｏｌ基板である（ｄ）図
の構造が実現する。
上記実施例では、素子形成層として気相エビタキシャル
法により直接単結晶を成長させているが、支持基板にＳ
ｉより融点の高い材料を用いれば、ＳｉｘＯｙ単結晶面
上にポリＳｉ或いはアモルファスＳｉを堆積して熱処理
し、これをエビタキシャル再結晶させて素子形成層とす
ることも可能である。これは素子形成層の厚さを大とす
る場合に処理時間を短縮し得る処理法である。
法により直接単結晶を成長させているが、支持基板にＳ
ｉより融点の高い材料を用いれば、ＳｉｘＯｙ単結晶面
上にポリＳｉ或いはアモルファスＳｉを堆積して熱処理
し、これをエビタキシャル再結晶させて素子形成層とす
ることも可能である。これは素子形成層の厚さを大とす
る場合に処理時間を短縮し得る処理法である。
この処理はレーザアニールとして知られるＳＯＩ基板形
成法と若干の類似点を共有するが、ポリＳｉ層の溶融／
結晶化が繰り返されるレーザアニルは、処理時間が長く
かかり、結晶性も十分に良好であるとは言い難いのに対
し、本発明では下地全面が単結晶であるから、一度に全
域を溶融しても、単一の結晶として再結晶するので、処
理時間が短く、結晶性も良好である。
成法と若干の類似点を共有するが、ポリＳｉ層の溶融／
結晶化が繰り返されるレーザアニルは、処理時間が長く
かかり、結晶性も十分に良好であるとは言い難いのに対
し、本発明では下地全面が単結晶であるから、一度に全
域を溶融しても、単一の結晶として再結晶するので、処
理時間が短く、結晶性も良好である。
本発明の方法ではＳ○■基板の素子形成層は、研磨処理
で残されるのではなく、エビタキシャル成長されるので
、素子形成層の厚さの制御が高精度であり、ウェハ全面
にわたって均一に１ｌＩｍ以下の単結晶層を形成するこ
とが可能となる。
で残されるのではなく、エビタキシャル成長されるので
、素子形成層の厚さの制御が高精度であり、ウェハ全面
にわたって均一に１ｌＩｍ以下の単結晶層を形成するこ
とが可能となる。
第１図は本発明実施例の工程を示す断面模式図、第２図
は公知のＳｏｌ基板を示す断面模式図、？３図は従来の
Ｓｏｌ基板の形成工程を示す断面模式図 であって、 図に於いて １は単結晶Ｓｉウェハ、 ２はＳｔＯ■膜、 ３は遷移領域、 ４は支持基板、 ５は素子形成層、 である。 従来のＳＯＩ基板の 形成工程を示す図 第 図
は公知のＳｏｌ基板を示す断面模式図、？３図は従来の
Ｓｏｌ基板の形成工程を示す断面模式図 であって、 図に於いて １は単結晶Ｓｉウェハ、 ２はＳｔＯ■膜、 ３は遷移領域、 ４は支持基板、 ５は素子形成層、 である。 従来のＳＯＩ基板の 形成工程を示す図 第 図
Claims (1)
- 【特許請求の範囲】 シリコン（Ｓｉ）単結晶ウェハの表面を熱酸化して二酸
化珪素（ＳｉＯ＿２）膜を形成する工程、該ＳｉＯ＿２
膜面に支持基板となるウェハを貼付する工程、 前記Ｓｉ単結晶ウェハのＳｉ単結晶領域を、該領域と前
記ＳｉＯ＿２膜の界面に存在するＳｉ＿ｘＯ＿ｙ単結晶
領域を残して除去する工程、 該残されたＳｉ＿ｘＯ＿ｙ単結晶の結晶方位を受け継い
で、該単結晶上にＳｉ単結晶層を堆積成長させる工程 とを包含することを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5910889A JPH02238663A (ja) | 1989-03-10 | 1989-03-10 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5910889A JPH02238663A (ja) | 1989-03-10 | 1989-03-10 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02238663A true JPH02238663A (ja) | 1990-09-20 |
Family
ID=13103788
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5910889A Pending JPH02238663A (ja) | 1989-03-10 | 1989-03-10 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02238663A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03250617A (ja) * | 1990-02-28 | 1991-11-08 | Shin Etsu Handotai Co Ltd | 接合ウエーハの製造方法 |
-
1989
- 1989-03-10 JP JP5910889A patent/JPH02238663A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03250617A (ja) * | 1990-02-28 | 1991-11-08 | Shin Etsu Handotai Co Ltd | 接合ウエーハの製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2608351B2 (ja) | 半導体部材及び半導体部材の製造方法 | |
| JP3416163B2 (ja) | 半導体基板及びその作製方法 | |
| JP3112126B2 (ja) | 半導体物品の製造方法 | |
| EP0553859B1 (en) | Semiconductor substrate and process for producing the same | |
| JPH05175469A (ja) | 半導体基材の作製方法 | |
| JPH07249749A (ja) | Ｓｏｉ基板の作製方法 | |
| JP3176072B2 (ja) | 半導体基板の形成方法 | |
| JPH05217821A (ja) | 半導体基板の作製方法 | |
| JPH05217823A (ja) | 半導体基材の作製方法 | |
| JP2699359B2 (ja) | 半導体基板の製造方法 | |
| JP3262470B2 (ja) | 半導体基板およびその作製方法 | |
| JPH02191320A (ja) | 結晶物品及びその形成方法 | |
| JPH046875A (ja) | シリコンウェーハ | |
| JPH02238663A (ja) | 半導体装置の製造方法 | |
| JP3347354B2 (ja) | エッチング方法および半導体基材の作製方法 | |
| JPS61225816A (ja) | 化合物半導体装置の製造方法 | |
| JPH0324719A (ja) | 単結晶膜の形成方法及び結晶物品 | |
| JPS61234547A (ja) | 半導体基板の製造方法 | |
| JPH056883A (ja) | 半導体基板の製造方法 | |
| JPH05226464A (ja) | 貼り合わせ誘電体分離ウェーハの製造方法 | |
| JPH05152180A (ja) | 半導体装置及び製造方法 | |
| JPS62174969A (ja) | 半導体装置の製造方法 | |
| JPH03265157A (ja) | 半導体基板の製造方法 | |
| JPH05136060A (ja) | 結晶薄膜の形成方法 | |
| JPS6091622A (ja) | 半導体基板の製造方法 |