JPS61225816A - 化合物半導体装置の製造方法 - Google Patents
化合物半導体装置の製造方法Info
- Publication number
- JPS61225816A JPS61225816A JP6744685A JP6744685A JPS61225816A JP S61225816 A JPS61225816 A JP S61225816A JP 6744685 A JP6744685 A JP 6744685A JP 6744685 A JP6744685 A JP 6744685A JP S61225816 A JPS61225816 A JP S61225816A
- Authority
- JP
- Japan
- Prior art keywords
- compound semiconductor
- layer
- single crystal
- silicon single
- crystal substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02373—Group 14 semiconducting materials
- H01L21/02381—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02441—Group 14 semiconducting materials
- H01L21/0245—Silicon, silicon germanium, germanium
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Junction Field-Effect Transistors (AREA)
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〈産業上の利用分野〉
本発明はシリコン単結晶基板上に形成されたＧａＡｓ層
等を活性層とする化合物半導体装置の製造方法の改良に
関するものである。
等を活性層とする化合物半導体装置の製造方法の改良に
関するものである。
〈発明の概要〉
本発明は、シリコン単結晶基板の第１１の面にかヤーー
化合物半導体層を形成するに際し、シリコン単結晶基板
と、このシリコン単結晶基板の第１の面上に形成される
化合物半導体層との間に存在する熱膨張係数の差違に基
づく応力による反りを発生させないための緩衝層を、予
め活性層を形成しないシリコン単結晶基板の第１の面と
表裏の関係にある第２の面に形成しておくことにより、
活性層形成後のウエノ冑坦化をＩＩ′ｉカ・す、以後の
ウェハプロセスを容易ならしめるようにしたものである
。
化合物半導体層を形成するに際し、シリコン単結晶基板
と、このシリコン単結晶基板の第１の面上に形成される
化合物半導体層との間に存在する熱膨張係数の差違に基
づく応力による反りを発生させないための緩衝層を、予
め活性層を形成しないシリコン単結晶基板の第１の面と
表裏の関係にある第２の面に形成しておくことにより、
活性層形成後のウエノ冑坦化をＩＩ′ｉカ・す、以後の
ウェハプロセスを容易ならしめるようにしたものである
。
〈従来の技術〉
化合物半導体装置は、その優れた特徴を活して高機能、
高性能デバイスとして工業化されつつある。しかし、化
合物半導体結晶は一般に高価であり、大面積の高品質基
板結晶が得られにくい等の欠点を有している。安価で良
質、軽量なシリコンを基板として、化合物半導体装置を
製造する方法は、従来からいくつか試みられており、現
在ではシリコン基板上にゲルマニウム等の中間層を形成
した後、その上にＧａＡｓをエピタキシャル成長する方
法及び直接シリコン基板上にＧａＡｓをエピタキシャル
成長する方法等がある。これらのいずれの方法によって
もＧａＡｓ単結晶が得られることが実証されている。
高性能デバイスとして工業化されつつある。しかし、化
合物半導体結晶は一般に高価であり、大面積の高品質基
板結晶が得られにくい等の欠点を有している。安価で良
質、軽量なシリコンを基板として、化合物半導体装置を
製造する方法は、従来からいくつか試みられており、現
在ではシリコン基板上にゲルマニウム等の中間層を形成
した後、その上にＧａＡｓをエピタキシャル成長する方
法及び直接シリコン基板上にＧａＡｓをエピタキシャル
成長する方法等がある。これらのいずれの方法によって
もＧａＡｓ単結晶が得られることが実証されている。
〈発明が解決しようとする問題点〉
この従来の方法によれば、活性層形成後のエピタキシャ
ルウェハにはエピタキシャル層と基板との間の熱膨張係
数の差に基づく反りが発生するため、成長後のリングラ
フィ工程を含むウエノ１プロセスにおける精度の低下に
より歩留りが悪くなるという問題があった。
ルウェハにはエピタキシャル層と基板との間の熱膨張係
数の差に基づく反りが発生するため、成長後のリングラ
フィ工程を含むウエノ１プロセスにおける精度の低下に
より歩留りが悪くなるという問題があった。
即ち、第３図は従来の化合物半導体装置の構造を示す断
面図であり、１１Ｈシリコン単結晶基板、１２はこのシ
リコン単結晶基板１１上に形成された化合物半導体層で
ある。
面図であり、１１Ｈシリコン単結晶基板、１２はこのシ
リコン単結晶基板１１上に形成された化合物半導体層で
ある。
ここで、シリコン単結晶基板１１の熱膨張係数をα１
、化合物半導体層２の熱膨張係数をα２とすれば、一般
的にはαｌくα２となり、このような状態においては、
成長温度以下で収縮の大きい化合物半導体層２が第３図
に示すように凹面になるように反りが発生する。
、化合物半導体層２の熱膨張係数をα２とすれば、一般
的にはαｌくα２となり、このような状態においては、
成長温度以下で収縮の大きい化合物半導体層２が第３図
に示すように凹面になるように反りが発生する。
本発明はこのような点にかんがみて創案されたもので、
シリコン単結晶基板上の第１の面に化合物半導体層を形
成する場合の従来の問題を克服した新規な化合物半導体
装置の製造方法を提供することを目的としている。
シリコン単結晶基板上の第１の面に化合物半導体層を形
成する場合の従来の問題を克服した新規な化合物半導体
装置の製造方法を提供することを目的としている。
く問題点を解決するための手段〉
第１図は本発明により製造される化合物半導体装置の構
造を示す概念図である。
造を示す概念図である。
第１図において、１はシリコン単結晶基板、２はシリコ
ン単結晶基板１の第１の面１ａに形成された化合物半導
体層（活性層）であり、シリコン単結晶基板ｌの第１の
面１ａと表裏の関係にある第２の面１ｂに、活性層２と
の熱膨張係数の差違がシリコン単結晶基板ｌとの差違に
比べて小さな半導体を緩衝層３として、予め活性層２を
形成する温度下で、所定層厚となるように形成しておく
。
ン単結晶基板１の第１の面１ａに形成された化合物半導
体層（活性層）であり、シリコン単結晶基板ｌの第１の
面１ａと表裏の関係にある第２の面１ｂに、活性層２と
の熱膨張係数の差違がシリコン単結晶基板ｌとの差違に
比べて小さな半導体を緩衝層３として、予め活性層２を
形成する温度下で、所定層厚となるように形成しておく
。
ここでシリコン単結晶基板１．化合物半導体層２及び緩
衝層３の熱膨張係数をそれぞれα１．α２、α３とすれ
ば、α１くα２＝”３ となるように設定している。
衝層３の熱膨張係数をそれぞれα１．α２、α３とすれ
ば、α１くα２＝”３ となるように設定している。
く作 用〉
上記の如き構成により、少なくとも活性層２の形成温度
下及び形成後の室温近傍の両方で、熱膨張及び収縮によ
る応力の平衡が緩衝層３によってとられることになり、
ウェハ面の平坦性が維持されることになる。
下及び形成後の室温近傍の両方で、熱膨張及び収縮によ
る応力の平衡が緩衝層３によってとられることになり、
ウェハ面の平坦性が維持されることになる。
以下では特に反りの影響を曲率半径として定量化するこ
とにより、本発明の特徴を更に実施例を挙げて説明する
。
とにより、本発明の特徴を更に実施例を挙げて説明する
。
〈実施例〉
両面を鏡面研磨した厚さ３５０μｍの方位（１００）の
シリコン単結晶基板ｌを既知のアルカリエツチング法を
用いて約１００μｍまで薄型化した後、ＨＦを含む既知
の表面処理を行った後分子線エピタキシャル装置中に装
填し、６５０℃の温度下でシリコン単結晶基板の第２の
面１ｂ上にＧｅ単結晶層（緩衝層）３を３μｍ形成する
。
シリコン単結晶基板ｌを既知のアルカリエツチング法を
用いて約１００μｍまで薄型化した後、ＨＦを含む既知
の表面処理を行った後分子線エピタキシャル装置中に装
填し、６５０℃の温度下でシリコン単結晶基板の第２の
面１ｂ上にＧｅ単結晶層（緩衝層）３を３μｍ形成する
。
次にＧｅ単結晶層が形成された面が裏面となるよう１分
子線エピタキシャル装置中でウエノ１を表裏反転させて
、シリコン単結晶基板１の表面である第１の面ｌａ上に
、同じく分子線エピタキシャル法により６５０℃の温度
下でＧａＡｓ単結晶層２を３μｍ形成する。
子線エピタキシャル装置中でウエノ１を表裏反転させて
、シリコン単結晶基板１の表面である第１の面ｌａ上に
、同じく分子線エピタキシャル法により６５０℃の温度
下でＧａＡｓ単結晶層２を３μｍ形成する。
本発明の実施例により得られた三層構造の成長ウェハの
表面ＧａＡｓ層２及び裏面Ｇｅ層３は、それぞれＸ線回
折法により単結晶であることが確認された。当該成長ウ
ェハについて測定された曲率半径の値は５００１を越え
るものが得らｈている。
表面ＧａＡｓ層２及び裏面Ｇｅ層３は、それぞれＸ線回
折法により単結晶であることが確認された。当該成長ウ
ェハについて測定された曲率半径の値は５００１を越え
るものが得らｈている。
また１本発明の効果をみるためにシリコン単結晶基板ｌ
の裏面にＧｅ単結晶層３を形成せずに。
の裏面にＧｅ単結晶層３を形成せずに。
他は上記実施例と同一の成長プロセスにより作製した二
層構造のウェハについて測定された曲率半径の値は４０
ｆｉであった。
層構造のウェハについて測定された曲率半径の値は４０
ｆｉであった。
以上の実施例で明らかなように１本発明の方法によりシ
リコン単結晶基板上への化合物半導体層形成に起因する
反りが裏面緩衝層の形成により大幅に改善され、リング
ラフィ工程等における従来の問題が基本的に解決可能で
あることが判る。
リコン単結晶基板上への化合物半導体層形成に起因する
反りが裏面緩衝層の形成により大幅に改善され、リング
ラフィ工程等における従来の問題が基本的に解決可能で
あることが判る。
上記実施例ではシリコン単結晶基板ｌ上のＧａＡｓ層厚
とＧｅ層厚をともに３μ隅としたが、これは第２図に示
したようにＧａＡｓとＧｅの熱膨張係数の差違が、Ｇａ
Ａｓｔた（ｄ Ｇ ｅとＳｉ基板との差違に比べて極め
て小さいことが理由である。他の材料を選択する場合は
活性層の成長温度と層厚に合わせて、反りが最小になる
ように裏面の緩衝層の層厚を設定してやればよい。
とＧｅ層厚をともに３μ隅としたが、これは第２図に示
したようにＧａＡｓとＧｅの熱膨張係数の差違が、Ｇａ
Ａｓｔた（ｄ Ｇ ｅとＳｉ基板との差違に比べて極め
て小さいことが理由である。他の材料を選択する場合は
活性層の成長温度と層厚に合わせて、反りが最小になる
ように裏面の緩衝層の層厚を設定してやればよい。
以上は主としてシリコン単結晶基板上へのＧａＡｓ形成
についても適用可能であり、！た化合物半導体材料とＳ
ｉ基板との熱膨張係数の差違による反りを補償すること
が可能な緩衝層形成材料であれば、実施例以外の他材料
を用いても良いことは言うまでもない。
についても適用可能であり、！た化合物半導体材料とＳ
ｉ基板との熱膨張係数の差違による反りを補償すること
が可能な緩衝層形成材料であれば、実施例以外の他材料
を用いても良いことは言うまでもない。
〈発明の効果〉
以上のように本発明の製造法によればシリコン単結晶基
板上に化合物半導体層を形成する場合、予め裏面に緩衝
層を形成することにより、シリコン単結晶基板上への化
合物半導体層形成に起因する反りを大幅に改善すること
が出来、成長層厚によらずウェハの平坦性を保持するこ
とが可能となり化合物半導体装置の低価格化、軽量化に
大きく貢献することができる。
板上に化合物半導体層を形成する場合、予め裏面に緩衝
層を形成することにより、シリコン単結晶基板上への化
合物半導体層形成に起因する反りを大幅に改善すること
が出来、成長層厚によらずウェハの平坦性を保持するこ
とが可能となり化合物半導体装置の低価格化、軽量化に
大きく貢献することができる。
第１図は本発明により製造された化合物半導体３図は従
来の化合物半導体装置の構造を示す図である。 ｌ・・・シリコン単結晶基板、２・・・化合物半導体層
。 ３・・・緩衝層。 代理人 弁理士 福 士 愛 彦（他２名）第１図 第３図
来の化合物半導体装置の構造を示す図である。 ｌ・・・シリコン単結晶基板、２・・・化合物半導体層
。 ３・・・緩衝層。 代理人 弁理士 福 士 愛 彦（他２名）第１図 第３図
Claims (1)
- 【特許請求の範囲】 １、シリコン単結晶基板の第１の面に化合物半導体層を
形成するに際し、 成長させるべき化合物半導体層との熱膨張係数の差違が
上記シリコン単結晶基板との熱膨張係数の差違に比べて
小さい半導体を予め上記シリコン単結晶基板の第１の面
と表裏の関係にある第２の面に形成する工程を含んでな
ることを特徴とする化合物半導体装置の製造方法。 ２、前記化合物半導体層がＧａＡｓまたはＧａ−Ａｌ−
Ａｓ混晶であることを特徴とする特許請求の範囲第１項
記載の化合物半導体装置の製造方法。 ３、前記化合物半導体層がＧａ−Ａｓ−Ｐ混晶またはＩ
ｎ−Ｇａ−Ｐ混晶であることを特徴とする特許請求の範
囲第１項記載の化合物半導体装置の製造方法。 ４、前記シリコン単結晶基板の第２の面に形成される半
導体層がゲルマニウムから成ることを特徴とする特許請
求の範囲第１項記載の化合物半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6744685A JPS61225816A (ja) | 1985-03-29 | 1985-03-29 | 化合物半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6744685A JPS61225816A (ja) | 1985-03-29 | 1985-03-29 | 化合物半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61225816A true JPS61225816A (ja) | 1986-10-07 |
Family
ID=13345159
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6744685A Pending JPS61225816A (ja) | 1985-03-29 | 1985-03-29 | 化合物半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61225816A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5145793A (en) * | 1990-04-13 | 1992-09-08 | Mitsubishi Denki Kabushiki Kaisha | Manufacturing a gallium arsenide solar cell on a silicon substrate |
| WO2003045836A1 (en) * | 2001-11-30 | 2003-06-05 | Silverbrook Research Pty. Ltd. | Differential stress reduction in thin films |
| AU2002247566B2 (en) * | 2001-11-30 | 2005-05-05 | Silverbrook Research Pty Ltd | Differential stress reduction in thin films |
| AU2005203476B2 (en) * | 2001-11-30 | 2005-11-03 | Silverbrook Research Pty Ltd | Formation of a crystalline thin film structure |
| JP2012044115A (ja) * | 2010-08-23 | 2012-03-01 | Fujitsu Ltd | 半導体装置の製造方法及び半導体装置 |
| JP2013149733A (ja) * | 2012-01-18 | 2013-08-01 | Seiko Epson Corp | 半導体基板及び半導体基板の製造方法 |
-
1985
- 1985-03-29 JP JP6744685A patent/JPS61225816A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5145793A (en) * | 1990-04-13 | 1992-09-08 | Mitsubishi Denki Kabushiki Kaisha | Manufacturing a gallium arsenide solar cell on a silicon substrate |
| WO2003045836A1 (en) * | 2001-11-30 | 2003-06-05 | Silverbrook Research Pty. Ltd. | Differential stress reduction in thin films |
| AU2002247566B2 (en) * | 2001-11-30 | 2005-05-05 | Silverbrook Research Pty Ltd | Differential stress reduction in thin films |
| AU2005203476B2 (en) * | 2001-11-30 | 2005-11-03 | Silverbrook Research Pty Ltd | Formation of a crystalline thin film structure |
| JP2012044115A (ja) * | 2010-08-23 | 2012-03-01 | Fujitsu Ltd | 半導体装置の製造方法及び半導体装置 |
| JP2013149733A (ja) * | 2012-01-18 | 2013-08-01 | Seiko Epson Corp | 半導体基板及び半導体基板の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA2030484A1 (en) | Semiconductor pressure sensor and method for manufacturing the same | |
| JPS61225816A (ja) | 化合物半導体装置の製造方法 | |
| JPH07249573A (ja) | 半導体基板の製造方法 | |
| JPH01136328A (ja) | 半導体基板の製造方法 | |
| JPS62196813A (ja) | 化合物半導体の成長方法 | |
| JPH0324719A (ja) | 単結晶膜の形成方法及び結晶物品 | |
| JPS60193324A (ja) | 半導体基板の製造方法 | |
| JPS6376451A (ja) | 化合物半導体結晶基板の製造方法 | |
| JPS6066811A (ja) | 化合物半導体装置の製造方法 | |
| JPS6163015A (ja) | Ｓｏｉ用シ−ド構造の製造方法 | |
| JPS6163013A (ja) | Ｓｏｉ用シ−ド構造の製造方法 | |
| JP2754734B2 (ja) | 複合半導体基板 | |
| JPS6386450A (ja) | 半導体素子形成用基板の製造方法 | |
| JPH02238663A (ja) | 半導体装置の製造方法 | |
| JP2932544B2 (ja) | 誘電体分離基板の製造方法 | |
| JPS61198713A (ja) | 半導体装置の製造方法 | |
| JPH05226307A (ja) | 半導体基板の製造方法 | |
| JPS62101024A (ja) | エピタキシヤル成長ウエフア | |
| JPH0494113A (ja) | 貼り合わせウェハの製造方法 | |
| JPH0334531A (ja) | 半導体基板 | |
| KR940008012B1 (ko) | 이종 반도체기판의 직접접합방법 | |
| JPH0350817A (ja) | Ｓｏｉ基板の製造方法 | |
| JPS61198789A (ja) | 光半導体素子の連続製造方法 | |
| JPS63260014A (ja) | 炭化珪素単結晶薄膜の形成方法 | |
| JPH04106915A (ja) | 半導体基板およびその製造方法 |