JPH0415934A - 素子分離島を有する半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、素子間を絶縁するための素子分離島を有する
半導体装置の製造方法に関し、特に、素子分離島を形成
する製造工程に関する。

〔従来の技術〕

従来、半導体装置内に形成した素子間を絶縁分離する方
法としては、高耐圧で、しかも寄生効果を生じない利点
を考慮して、誘電体分離法により半導体基板上に分離島
を形成する方法が用いられる場合がある。以下、この誘
電体分離法による半導体装置の製造方法を説明する。第
４図に示す方法は、多結晶シリコン層を支持部材として
も用いた誘電体分離法である。先ず、第４図（ａ）に示
すように、単結晶シリコン基板Ｉの裏面上に形成した酸
化シリコン膜２に開口部３を設け、この酸化シリコン膜
２をマスクとして、アルカリ系エツチング液でエツチン
グし、Ｖ字断面をもつ素子分離溝６を形成する。ここで
、単結晶シリコン基板１の裏面側の一部には拡散工程に
よりｎ゛型の埋込み層４が形成されている。次に、第４
図（ｂ）に示すように、素子分離溝６の内面をも覆うよ
うに、単結晶シリコン基板１の裏面全体を熱酸化して、
再び、酸化シリコン膜２を形成する。この後、第４図（
ｃ）に示すように、この酸化シリコン膜２上に多結晶シ
リコン層４１をＣＶＤ法により数百μｍ程度の厚さに堆
積し、最後に、単結晶シリコン基板１の表面側を研磨し
て、酸化シリコン膜２を露出させることにより、第４図
（ｄ）に示すように、基板表面側に分離島１０．１１が
形成される。

また、第５図には、張り合わせ基板を用いた素子分離法
を示す。第５図（ａ）に示す両面を酸化シリコン膜５３
ａで覆われたｎ型の単結晶シリコン基板５１と、同じく
両面を酸化シリコン膜５３ｂで被覆されたシリコン支持
基板５２とを、第５図（ｂ）に示すように、酸化シリコ
ン膜５３ａ。

５３ｂ同志を接着して、側基板を張り合わせる。

次に、第５図（Ｃ）に示すように、単結晶シリコン基板
５１０表面に素子分離溝５４をエツチングにより形成し
、更に、第５図（ｄ）に示すように、表面上に酸化シリ
コン膜５６を形成し、その上に多結晶シリコン層５５を
堆積する。その後、多結晶シリコン層５５を研磨除去し
て、第５図（ｅ）に示すように分離島５７を形成し、こ
こに、第５図（ｆ）に示すように、拡散層５８等を形成
することにより周囲から絶縁された各種能動素子を作り
こむことができる。

〔発明が解決しようとする課題〕

しかしながら、上記従来の製方法においては、以下の問
題点がある。

先ず、第４図に示す従来列では、分離島１０１１は単結
晶シリコンで構成され、支持部材は多結晶シリコン層４
１で構成されているので、両者の熱膨張率の違いから、
製造工程中の昇降温に伴って両者間に熱応力が加わる。

この結果半導体ウェハに反りが生じたり、分離帯の酸化
シリコン膜２の界面上に欠陥が生じたりする場合があっ
た。

また、多結晶シリコン層４１には、穴、凹み、欠は等が
生じやすいという性質があり、これらは、製造工程中に
おける微粒子の発生原因となって、素子構造の欠陥等を
もたらす場合がしばしばあった。

第５図に示す従来例では、上記の単結晶と多結晶との熱
膨張率の違いに基づく問題点が程度は低いものの同様に
発生する他に、素子分離帯を形成するための素子分離溝
５４の幅が基板表面に近づく程拡がる形状となったＶ字
断面を有することから、高耐圧素子を作成するために深
い溝形成を行なう必要がある場合には、素子分離帯の占
有面積が増大し、素子の高集積化が達成できなくなる。

ここで、アルカリ系の異方性エツチングでなく、ドライ
エツチングによりトレンチ溝を形成することによって、
素子分離溝の幅を狭めることは可能である。しかし、こ
の場合にはある程度以上の深いトレンチ溝を形成するこ
とは不可能である。更に、この方法では、分離島５７の
底面部に埋込み層を形成しようとすると、限定領域内の
不純物導入により基板の張り合わせ面上に段差が生じて
接着強度が低下したり、これを消失させるために研磨を
行なう場合には、この部分の研磨速度が周囲と異なるこ
とから、研磨量の制御が困難であり、埋込み層のシート
抵抗を精度良く形成できないという問題点もあった。

そこで、本発明は上記問題点を解決するものであり、そ
の課題は、支持部材を単結晶化することにより、熱応力
の発生や基板の反りを無くし、しかも、分離島に埋込み
層を容易に形成できる半導体装置の製造方法を実現する
ことにある。

〔課題を解決するための手段］ 上記の問題点を解決するために、単結晶半導体基板の表
面側に素子分離島を有する半導体装置の製造方法におい
て、本発明が講じた手段は、以下の工程からなるもので
ある。

■単結晶半導体基板の裏面側に素子分離溝を形成する第
１の工程 ■単結晶半導体基板の裏面上及び素子分離溝の内面上に
絶縁膜を形成する第２の工程 ■この絶縁膜上に単結晶半導体基板とほぼ同様の組成を
もつ多結晶半導体膜を形成する第３の工程 ■この多結晶半導体膜を溶融後、単結晶化して単結晶化
半導体膜を形成する第４の工程■この単結晶化半導体膜
上に、単結晶半導体基板とほぼ同様の組成をもつエピタ
キシャル層をエピタキシャル成長する第５の工程 ■単結晶半導体基板の表面側を基板面に対しほぼ平行に
除去し、素子分離溝の底部近傍の絶縁膜を露出させる第
６の工程 また、上記の第５の工程■において、形成したエピタキ
シャル層の表面を平滑化した後、単結晶半導体基板の裏
面側に単結晶半導体基板とほぼ同様の組成をもつ単結晶
支持基板を接着する工程を設ける場合もある。

更に、上記手段においては、多結晶半導体膜、エピタキ
シャル層及び単結晶支持基板を単結晶半導体基板と同一
の半導体物質から形成し、その不純物濃度が単結晶半導
体基板の不純物濃度の１／１０以上、１０倍以下となっ
ていることが望ましい。

〔作用〕

かかる手段によれば、素子分離溝が形成され、更に全面
が絶縁膜で被覆された単結晶半導体基板の裏面上に、多
結晶半導体膜を形成し、これを単結晶化して、この上に
エピタキシャル層を支持部材として形成することになる
。したがって、支持部材と、これに絶縁膜を介して接す
る素子分離島とが双方とも同材質の単結晶半導体からな
るものとなり、両者間の熱膨張率の相違は少なく、製造
工程中の昇降温に対しても、基板内の熱応力の発生や基
板の反り等を防止することができる。

また、第５の工程において、エピタキシャル層の表面を
平滑化し、この表面と単結晶支持基板とを張り合わせる
ことによって、上記と同様の効果を得ることができる。

この場合には、支持部材たるにふされしい充分に厚いエ
ピタキシャル層を形成する場合よりも、大幅に製造コス
トを引き下げることができる。ここで、素子分離島の底
面に埋込み層を形成する場合、ドーピングにより単結晶
シリコン基板の裏面上に段差が生じても、この上にエピ
タキシャル層を形成するために、張り合わせ時の障害と
なることがない。

以上の何れの方法においても、多結晶半導体膜、エピタ
キシャル層及び単結晶支持基板を単結晶半導体基板と同
材質とすることは勿論のこと、その不純物濃度において
も同程度のものにすることによって、熱膨張率の差異は
更に小さくなり、熱応力を充分に減することができる。

［実施例］ 次に、本発明による半導体装置の製造方法の実施例を、
図面を参照して、以下に説明する。

く第１実施例〉 第１図は本発明の第１実施例の製造方法を示す工程断面
図である。先ず、第１図（ａ）に示すように、厚さ６０
０μｍ、結晶面方位（１００）、６インチ径、抵抗率１
５Ω・Ｃｍ、不純物としてリンを含有したｎ型の単結晶
シリコン基板１の裏面上に、熱酸化法による酸化シリコ
ン膜２を形成して、この酸化シリコン膜２の一部にフォ
トリソグラフィー法によって開口部３を形成する。次に
、この開口部３から砒素を導入拡散して、第１図（ｂ）
に示すように、深さ５μｍ、シート抵抗２０Ω／口のｎ
゛型の埋込み拡散層４を形成する。この後、酸化シリコ
ン膜２を再び全面に形成して、フォトリソグラフィー法
により、第１図（ｃ）に示すように、エツチング用開口
部５を形成する。

この状態で、水酸化カリウム水溶液により、第１図（ｄ
）に示すようなＶ字断面を備えた素子分離溝６を形成す
る。この素子分離溝６の深さは、４０μｍである。次に
、第１図（ｅ）に示すように、最も薄いところでも厚さ
４μｍとなるように、再び酸化シリコン膜２を裏面全面
に形成し直す。そして、第１図（Ａ）に示すように、減
圧ＣＶＤ法により、単結晶シリコン基板１と同じ濃度の
リンを含有する多結晶シリコン膜７を０．５μｍの厚さ
に堆積する。次に、第１図（ｇ）に示すように、この多
結晶シリコン膜７にレーザー光を照射し、その照射位置
を一定速度で離散的に走査していくことにより溶融径再
結晶化させ、単結晶化シリコン膜８とする。ここで、レ
ーザー光出力１１Ｗ１走査速度２０ｍｍ／ｓ、走査間隔
２０μｍ、溶融幅６０μｍ、オーバーラツプ幅４０ｕｍ
であり、この工程時における単結晶シリコン基板１の温
度は４００°Ｃとなっている。この方法では、６インチ
ウェハの場合、約２時間で全面の単結晶化が完了する。

この後、第１図（ｈ）に示すように、単結晶化シリコン
膜８の上に、単結晶シリコン基板１と同じ濃度のリンを
含むエピタキシャル層９を約６００μｍの厚さに成長さ
せる。この場合、単結晶シリコンの品位はほとんど問わ
れないので、液相エピタキシャル成長により成長速度の
早い条件で成膜することができる。最後に、以上のよう
にして形成したウェハの表面を酸化シリコン膜２の一部
が露出するまで研磨することにより、第１図（ｆ）に示
すように、分離島１０．１１が形成される。

このようにして形成した分離島１０には、例えば縦型ｎ
Ｐｎトランジスタを、分離島１１には、アクセプタ不純
物を拡散した後、ｐｎｐ）ランジスタを、それぞれ形成
することができる。各分離島１０．１１間の絶縁耐圧は
、約１ｏｏｏｖ以上となっている。

この方法では、分離島１０，１１の母体となる単結晶シ
リコン基板１と、支持部材たる役割を担うエピタキシャ
ル層９とが同じ単結晶シリコンからなり、しかも、同一
の不純物を同一濃度に含有するため、両者の熱膨張率が
ほぼ同一となり、製造工程中の昇降温による熱応力の発
生が少ない。

したがって、ウェハの反りや酸化シリコン膜２の界面欠
陥等の発生がなく、ウェハの取扱、素子特性の悪化を防
止することができる。また、この方法では、単結晶シリ
コン基板１の裏面上に埋込み拡散層４を形成するが、こ
の埋込み拡散層４のドーピングに伴う表面段差が発生し
たり、この部分の研磨速度の変化があったとしても、本
実施例の工程においては支障が全くない。

〈第２実施例〉 上記の第１実施例における多結晶シリコン膜７の単結晶
化方法とは異なった方法を第２実施例として第２図（ｆ
）及び（ｇ）に示す。なお、第１実施例と同一部分は同
一符号を付し、その説明は省略する。第２図（ｆ）に示
すように、酸化シリコン膜２の上に多結晶シリコン膜７
が形成されているが、第１実施例と異なる部分は、酸化
シリコン膜２の一部に開口部２ａが形成されており、こ
の開口部２ａを通して多結晶シリコン膜７は単結晶シリ
コン基板ｌに接触しているところである。

また、多結晶シリコン膜７の上には、酸化シリコン膜２
１と窒化シリコン膜２２とが減圧ＣＶＤ法により順次形
成されている。この状態で、過熱ヒーター２３を開口部
２ａの形成されている場所に近づけ、この部分の多結晶
シリコン膜７を溶融した後、過熱ヒーター２３を移動さ
せていくと、開口部２ａを通して接触していた単結晶シ
リコン基板１が種（ｓｅｅｄ）となって、溶融後に固化
した部分を次々と単結晶化していく。このようにして、
第２図（ｇ）に示すように、ウェハ全面に単結晶化シリ
コン膜８が形成される。ここで、上記の酸化シリコン膜
２１及び窒化シリコン膜２２は単結晶化時における溶融
層の安定化及び過熱ヒーター２３からの汚染を防止する
ために設けられているものである。したがって、単結晶
化シリコン膜８の形成後に、これらの膜２１．２２はエ
ツチング除去される。この後の工程は、第１実施例と同
様である。

この実施例では、開口部２ａの形成によって、多結晶シ
リコン膜７の単結晶化をより確実に行な・）ことができ
る。

〈第３実施例〉 次に、第３図を参照して、本発明の第３実施例を説明す
る。この実施例においては、第１図（ｇ）に示す多結晶
シリコン膜７を単結晶化して単結晶化シリコン膜８とす
る工程までは第１実施例と同様であり、この後のエピタ
キシャル成長の工程において、第１実施例よりも薄いｌ
１００ｕ程度のエピタキシャル層３１を形成する。そし
て、このエピタキシャル層３１を研磨して平坦化し、そ
の表面に厚さ２μｍの熱酸化シリコン膜３２を第３図（
ｉ）に示すように形成する。次に、単結晶シリコン基板
１と同濃度のリンを含有する支持用単結晶シリコン基板
３３（厚さ６００μｍ、表面上に酸化シリコン膜を有す
るものでも良い。）を第３図（ｊ）に示すように接着す
る。この接着方法は、両ウェハの張り合わせ面をＨ２Ｏ
□−Ｈ２Ｓ０４溶液で洗浄した後、両ウェハを重ね合わ
せて窒素雰囲気中で約２時間過熱するものである。

ここで、エピタキシャル層３１上に熱酸化シリコン膜３
２を介することなく、直接に支持用単結晶シリコン基板
３３を接着することもできる。

このようにして張り合わせた基板の表面側の単結晶シリ
コン基板１を研磨し、酸化シリコン！２の素子分離溝６
底部に形成された部分を露出させることにより、第３図
（ｋ）に示すように、分離島１０．１１を形成する。

この実施例によれば、エピタキシャル層３１は基板裏面
上を研磨して平滑面とするに必要な程度の厚さで足りる
ため、エピタキシャル成長時間は短時間で終了し、張り
合わせ工程も２時間程度で簡易に行なうことができるた
め、製造コストを大幅に引き下げることができる。

〔発明の効果〕

以上説明したように、本発明は、多結晶半導体膜を形成
した後、これを溶融再結晶化して単結晶化半導体膜とし
、その後エピタキシャル層を形成して場合によっては、
支持基板を張り合わせることに特徴を有するので、以下
の効果を有する。

■　支持部材が素子分離島の材質と同じ単結晶半導体と
なり、両者の熱膨張率の違いが少ないために製造工程中
の昇降温に対しても熱応力の発生が少なく、基板に反り
が生じない。この効果は、支持部材たるエピタキシャル
層又は単結晶支持基板が不純物濃度において１／１０〜
１０倍の範囲にある場合には、熱膨張率の差を更に縮め
て基板の反りを防止することができる。この結果、製造
工程に用いるウェハの口径を大きくしても製造工程にお
ける反りの影響を抑えることができるので、製造コスト
を低減することが可能である。

■　この製造方法において基板の張り合わせ技術を利用
する場合には、製造時間、製造コストを低く抑えること
ができる。また、素子分離島の底面に埋込み層を形成す
る場合にも、単結晶半導体基板の裏面上の段差が張り合
わせ時の障害にはならない。

■　従来のように、支持部材又は素子分離溝内の充填物
として多結晶半導体を用いないので、製造工程中に多結
晶半導体に穴、へこみ、欠は等が発生したり、これらに
伴って往した発塵による素子不良等を防止することがで
きる。

■　Ｖ字型断面を有する素子分離溝を素子分離島が形成
される側から形成する従来例と較べて、素子分離溝を深
く形成した場合にも素子分離島の領域を狭めることがな
いので、高耐圧素子を形成する場合でも半導体装置の高
集積化を図ることができる。

【図面の簡単な説明】

第１図（ａ）〜（ｉ）は本発明の半導体装置の製造方法
の第１実施例を示す工程断面図である。 第２図（ｆ）及び（ｇ）は本発明の第２実施例を示す工
程断面図である。 第３図（ｈ）〜（ｋ）は本発明の第３実施例を示す工程
断面図である。 第４図（ａ）〜（ｄ）は従来の素子分離法を示す工程断
面図である。 第５図（ａ）〜（ｆ）は従来の別の素子分離法を示す工
程断面図である。 〔符号の説明〕 ｌ・・・単結晶シリコン基板 ２．２１．３２・・・酸化シリコン膜 ３・・・開口部 ４・・・埋込み拡散層 ５・・・エツチング用開口部 ６・・・素子分離溝 ７・・・多結晶シリコン膜 ８・・・単結晶化シリコン膜 ９．３１・・・エピタキシャル層 ｉｏ、ｉｉ・・・分離島 ２２・・・窒化シリコン膜 ３３・・・支持用単結晶シリコン基板。

Claims (3)

【特許請求の範囲】
1. （１）単結晶半導体基板の表面側に素子分離島を有する
   半導体装置の製造方法において、 該単結晶半導体基板の裏面側に素子分離溝を形成する第
   １の工程と、該裏面上及び該素子分離溝の内面上に絶縁
   膜を形成する第２の工程と、該絶縁膜上に前記単結晶半
   導体基板とほぼ同様の組成をもつ多結晶半導体膜を形成
   する第３の工程と、該多結晶半導体膜を溶融後、単結晶
   化して単結晶化半導体膜を形成する第４の工程と、該単
   結晶化半導体膜上に、前記単結晶半導体基板とほぼ同様
   の組成をもつエピタキシャル層をエピタキシャル成長す
   る第５の工程と、前記単結晶半導体基板の表面側を基板
   面に対しほぼ平行に除去し、前記素子分離溝の底部近傍
   の前記絶縁膜を露出させる第６の工程と、を有すること
   を特徴とする素子分離島を有する半導体装置の製造方法
   。
2. （２）前記第５の工程において、前記エピタキシャル層
   を形成した後にその表面を平滑化し、その後該表面に前
   記単結晶半導体基板とほぼ同様の組成をもつ単結晶支持
   基板を接着する工程を有することを特徴とする請求項第
   １項に記載の素子分離島を有する半導体装置の製造方法
   。
3. （３）前記多結晶半導体膜、前記エピタキシャル層及び
   前記単結晶支持基板は、前記単結晶半導体基板と同一の
   半導体物質で形成し、その不純物濃度は前記単結晶半導
   体基板の不純物濃度の１／１０以上、１０倍以下である
   ことを特徴とする請求項第１項又は第２項に記載の素子
   分離島を有する半導体装置の製造方法。