CN104471698B

CN104471698B - 具有硅电极的顺应性双极微型器件转移头

Info

Publication number: CN104471698B
Application number: CN201380035955.4A
Authority: CN
Inventors: D·格尔达; A·比布尔
Original assignee: Apple Computer Inc
Current assignee: Apple Inc
Priority date: 2012-07-06
Filing date: 2013-06-27
Publication date: 2016-12-07
Anticipated expiration: 2033-06-27
Also published as: DE112013003408T5; TW201409551A; WO2014008110A1; KR101702789B1; CN104471698A; TWI567803B; KR20150031328A

Abstract

本发明描述了一种顺应性双极微型器件转移头阵列以及由SOI衬底形成顺应性双极微型器件转移阵列的方法。在一个实施例中，顺应性双极微型器件转移头阵列包括基础衬底和在基础衬底上方的图案化硅层。图案化硅层可包括第一硅互连件和第二硅互连件以及与第一硅互连件和第二硅互连件电连接且能够偏转到位于基础衬底和硅电极之间的一个或多个空腔内的第一硅电极阵列和第二硅电极阵列。

Description

具有硅电极的顺应性双极微型器件转移头

技术领域

本发明涉及微型器件。更具体地说，本发明的实施例涉及顺应性双极微型器件转移头以及将一个或多个微型器件转移到接收衬底的方法。

背景技术

集成和封装问题对于诸如射频(RF)微型机电系统(MEMS)微型开关、发光二极管(LED)显示系统和MEMS或基于石英的振荡器的微型器件商业化的来说是主要障碍之一。

用于转移器件的传统技术包括通过晶圆键合从转移晶圆转移到接收晶圆。一种这样的实现为“直接印刷”，涉及器件阵列从转移晶圆到接收晶圆的一次键合步骤以及随后去除转移晶圆。其他这样的实现为包含两次键合/解除键合步骤的“转印”。在转印中，转移晶圆可从施主晶圆拾取器件阵列，并且随后将器件阵列键合到接收晶圆，随后去除转移晶圆。

已开发出一些印刷工艺变型，其中可在转移过程中对器件选择性地键合和解除键合。在直接印刷和转印技术的传统和变型两者中，在将器件键合到接收晶圆之后将转移晶圆从器件解除键合。此外，在该转移过程中涉及具有器件阵列的整个转移晶圆。

发明内容

本发明公开了顺应性双极微型器件转移头和头部阵列，以及将一个或多个微型器件转移到接收衬底的方法。例如，接收衬底可为但不限于显示衬底、照明衬底、具有诸如晶体管或集成电路(IC)的功能器件的衬底、或者具有金属配电线路的衬底。

在一个实施例中，顺应性双极微型器件转移头阵列包括基础衬底和在基础衬底上方的图案化硅层。例如，基础衬底可为(100)体硅衬底。图案化硅层包括第一硅互连件、与第一硅互连件电连接的第一硅电极阵列、第二硅互连件以及与第二硅互连件电连接的第二硅电极阵列。第一硅电极阵列和第二硅电极阵列中的每个硅电极包括电极引线和在第一硅互连件和第二硅互连件上方突出的台面结构。第一硅电极阵列和第二硅电极阵列对齐作为双极硅电极对阵列且彼此电绝缘。第一硅互连件和第二硅互连件可彼此平行。每个硅电极也能够偏转到基础衬底和硅电极之间的空腔内。例如，可在基础衬底中形成一个或多个空腔。在一个实施例中，第一硅电极阵列和第二硅电极阵列能够偏转到基础衬底中的同一空腔内。在这样的实施例中，双极硅电极对阵列能够偏转到基础衬底中的同一空腔内。空腔还可缠绕在第一硅电极和第二硅电极中的一者或两者的末端周围。在一个实施例中，双极电极对阵列中的每个双极硅电极对能够偏转到独立空腔内。电介质层诸如硅氧化物、铪氧化物、铝氧化物或钽氧化物覆盖每个台面结构的顶部表面。掩埋氧化物层可形成在图案化硅层和基础衬底之间。

在一个实施例中，双极硅电极对阵列形成跨接在第一硅互连件和第二硅互连件之间的支撑梁阵列。例如，氧化物接合部阵列可形成在第一硅电极阵列和第二硅电极阵列之间。图案化硅层可位于掩埋氧化物层上并与其直接接触，其中氧化物接合部位于掩埋氧化物层上并与其直接接触。氧化物接合部可平行于或垂直于第一硅互连件阵列和第二硅互连件阵列，并且位于第一硅电极阵列的台面结构和第二硅电极阵列的台面结构之间。支撑梁还可包括例如在硅电极的硅电极引线中的弯曲部。氧化物接合部阵列可沿支撑梁阵列的纵向长度或横向宽度将第一硅电极阵列和第二硅电极阵列分开。

在一个实施例中，双极硅电极对阵列形成跨接在第一硅互连件和第二硅互连件之间的臂梁阵列。在一个实施例中，双极硅电极对中的每个硅电极为独立悬臂梁，并且开放空间位于第一硅电极阵列的台面结构和第二硅电极阵列的台面结构之间。悬臂梁可包括弯曲部。在一个实施例中，第一硅电极阵列和第二硅电极阵列的台面结构未被开放空间分开。例如，氧化物接合部阵列可形成在第一硅电极阵列和第二硅电极阵列之间用于悬臂梁阵列。图案化硅层可位于掩埋氧化物层上并与其直接接触，其中氧化物接合部位于掩埋氧化物层上并与其直接接触。在一个实施例中，氧化物接合部沿悬臂梁阵列的纵向长度将第一硅电极阵列和第二硅电极阵列分开。在一个实施例中，氧化物接合部平行于第一硅互连件和第二硅互连件，并且位于第一硅电极阵列的台面结构和第二硅电极阵列的台面结构之间。

在一个实施例中，掩埋硅氧化物层位于图案化硅层和基础衬底之间。第一通孔从基础衬底的背侧穿过基础衬底和掩埋硅氧化物层延伸至图案化硅层，并且与第一硅互连件和第一硅电极阵列电连接。第二通孔从基础衬底的背侧穿过基础衬底和掩埋硅氧化物层延伸至图案化硅层，并且与第二硅互连件和第二硅电极阵列电连接。这些通孔可延伸穿过图案化硅层或者终止于图案化硅层的底部表面处。

覆盖第一阵列和第二阵列中的每个台面结构的顶部表面的电介质层可由诸如硅氧化物、铪氧化物、铝氧化物和钽氧化物的材料形成。在一些实施例中，第一电介质层侧向位于双极电极配置中的第一硅电极阵列的台面结构和第二硅电极阵列的台面结构之间，并且位于覆盖第一阵列和第二阵列中的每个台面结构的顶部表面的电介质层下方。电介质层可具有比第一电介质层更高的电介质常数或电介质击穿强度。

在一个实施例中，形成顺应性双极微型器件转移头阵列的方法包括蚀刻绝缘体上硅叠堆的顶部硅层来形成与第一硅互连件电连接的第一硅电极阵列以及与第一硅电极阵列对齐且与第二硅互连件电连接的第二硅电极阵列以形成双极硅电极对阵列，其中第一硅电极阵列和第二硅电极阵列中的每个硅电极包括电极引线以及在第一硅互连件和第二硅互连件上方突出的台面结构。随后在第一硅电极阵列和第二硅电极阵列上方形成电介质层，以及将一个或多个空腔蚀刻到基础衬底中第一硅电极阵列和第二硅电极阵列正下方，使得第一硅电极阵列和第二硅电极阵列中的每个硅电极能够偏转到一个或多个空腔内。例如可用SF₆或XeF₂的氟化等离子体实现对一个或多个空腔的蚀刻。在一个实施例中，独立空腔被蚀刻在基础衬底中每个双极硅电极对正下方。在一个实施例中，单个空腔被蚀刻在基础衬底中双极硅电极对阵列正下方。在一个实施例中，该单个空腔被蚀刻在基础衬底中，使得其缠绕第一硅互连件和第二硅互连件中的一者或两者周围。

对顶部硅层的蚀刻可使得掩埋氧化物层暴露。可借助各种技术实现电介质层的形成。在一些实施例中，电介质层包括热氧化硅电极阵列。在一些实施例中，在形成电介质层之后图案化层形成在掩埋氧化物层和电介质层上方，并且使用图案化层蚀刻掩埋氧化物层以暴露部分基础衬底。在基础衬底中第一硅电极阵列和第二硅电极阵列正下方蚀刻一个或多个空腔时，该电介质层可用作蚀刻掩模。

在一个实施例中，在蚀刻绝缘体上硅叠堆的顶部硅层来形成第一硅电极阵列和第二硅电极阵列的同时在第一硅电极阵列的台面结构和第二硅电极阵列的台面结构之间蚀刻接合部沟槽阵列。在第一硅电极阵列和第二硅电极阵列上方形成电介质层的同时，电介质层还可形成在接合部沟槽阵列内且与掩埋氧化物层直接接触。例如，电介质层可通过热氧化第一硅电极阵列和第二硅电极阵列形成。电介质层还可用电介质层完全填充接合部沟槽阵列以形成位于第一硅电极阵列和第二硅电极阵列之间的氧化物接合部阵列。

第一背侧通孔开口可蚀刻成在第一硅互连件正下方穿过基础衬底，第二背侧通孔开口可蚀刻成在第二硅互连件正下方穿过基础衬底，并且钝化层可形成在第一背侧通孔开口和第二背侧通孔开口内。在一个实施例中，在热氧化第一硅电极阵列和第二硅电极阵列以形成电介质层的同时，热氧化第一背侧通孔开口和第二背侧通孔开口中的基础衬底来形成钝化层。图案化导电层可形成在第一通孔开口和第二通孔开口内以例如通过穿过阴影掩模沉积与第一硅互连件和第二硅互连件电接触。

在一个实施例中，在蚀穿掩埋氧化物层以暴露部分基础衬底的同时，蚀刻电介质层以暴露第一硅互连件和第二硅互连件的一部分。随后第一顶侧通孔开口被蚀穿掩埋氧化物层和第一硅互连件的第一暴露部分，第二顶侧通孔开口被蚀穿掩埋氧化物层和第二硅互连件的第二暴露部分。图案化导电层随后可形成在第一顶侧通孔开口和第二顶侧通孔开口内以与第一硅互连件和第二硅互连件电接触。

在一个实施例中，在蚀穿掩埋氧化物层以暴露部分基础衬底的同时，蚀刻电介质层以暴露台面结构中的每一个。第二电介质层随后可形成在台面结构中的每一个上方。在一个实施例中，这可通过对第二电介质层的毯式沉积以及随后去除第二电介质层的一部分来完成。在一些实施例中，毯式沉积可通过原子层沉积完成。在一个实施例中，电介质层可被另外蚀刻以暴露第一硅互连件和第二硅互连件的一部分，然后蚀穿第一硅互连件和掩埋氧化物层的暴露部分的第一顶侧通孔开口，蚀穿第二硅互连件和掩埋氧化物层的暴露部分的第二顶侧通孔开口，以及在第一顶侧通孔开口和第二顶侧通孔开口内形成图案化导电层以与第一硅互连件和第二硅互连件电接触。在蚀刻一个或多个空腔时，还使用形成在台面结构每一个上方的第二电介质层和形成在第一顶侧通孔开口和第二顶侧通孔开口内的导电层作为蚀刻掩模。

附图说明

图1A是根据本发明的实施例的不带接合部的单侧夹持的悬臂梁对的顺应性双极微型器件转移头阵列的平面图图示。

图1B是根据本发明的实施例的具有单侧夹持的悬臂梁对而不带接合部的顺应性双极微型器件转移头的平面图图示。

图1C是根据本发明的实施例的沿图1B图示的顺应性双极微型器件转移头的横向线C-C截取的截面侧视图图示。

图1D是根据本发明的实施例的沿图1B图示的顺应性双极微型器件转移头的纵向线D-D截取的截面侧视图图示。

图2A-2B是根据本发明的实施例的从图1A的线V-V，W-W，X-X，Y-Y和Z-Z截取的组合平面图和组合截面侧视图图示，图示了包括位于硅电极对之间的开放接合部沟槽和背侧通孔开口的顺应性双极微型器件转移头。

图3A-3B是根据本发明的实施例的顺应性双极微型器件转移头的组合平面图和组合截面侧视图图示，该转移头包括双侧夹持的支撑梁和位于硅电极对之间且连接硅电极对的氧化物接合部以及顶侧和背侧通孔开口。

图4A-4B是根据本发明的实施例的顺应性双极微型器件转移头的组合平面图和组合截面侧视图图示，该转移头包括双侧夹持的支撑梁和沉积的电介质层、位于硅电极对110之间且连接硅电极对110的氧化物接合部119以及顶侧和背侧通孔开口。

图5A-15B图示了根据本发明的实施例的形成包括硅电极对之间的开放接合部沟槽和背侧通孔开口的顺应性双极微型器件转移头的方法。

图16A是根据本发明的实施例的双侧夹持的支撑梁和台面接合部的顺应性双极微型器件转移头阵列的平面图图示。

图16B是根据本发明的实施例的具有双侧夹持的支撑梁和台面接合部的顺应性双极微型器件转移头的平面图图示。

图16C是根据本发明的实施例的沿图16B所图示的顺应性双极微型器件转移头的横向线C-C截取的截面侧视图图示。

图16D是根据本发明的实施例的沿图16B所图示的顺应性双极微型器件转移头的纵向线D-D截取的截面侧视图图示。

图17A-24B图示了根据本发明的实施例的形成顺应性双极微型器件转移头的方法，该转移头包括双侧夹持的支撑梁和位于硅电极对之间且连接硅电极对的氧化物接合部以及顶侧和背侧通孔开口。

图25A-30B图示了根据本发明的实施例的形成顺应性双极微型器件转移头的方法，该转移头包括双侧夹持的支撑梁和沉积的电介质层、位于硅电极对之间且连接硅电极对的氧化物接合部以及顶侧和背侧通孔开口。

图31是根据本发明的实施例的沿具有悬臂梁和连续接合部的顺应性双极微型器件转移头的线A-A截取的平面图图示和截面侧视图图示。

图32是根据本发明的实施例的沿具有悬臂梁和台面接合部的顺应性双极微型器件转移头的线A-A截取的平面图图示和截面侧视图图示。

图33是根据本发明的实施例的沿具有双侧夹持梁和连续接合部的顺应性双极微型器件转移头的线A-A截取的平面图图示和截面侧视图图示。

图34是根据本发明的实施例的沿具有双侧夹持梁和台面接合部的顺应性双极微型器件转移头的线A-A截取的平面图图示和截面侧视图图示，该夹持梁包括具有双弯曲部的硅电极对。

图35是根据本发明的实施例的沿具有双侧夹持梁和台面接合部的顺应性双极微型器件转移头的线A-A截取的平面图图示和截面侧视图图示，该夹持梁包括具有单弯曲部的硅电极对。

图36是根据本发明的实施例的沿具有双侧夹持梁和台面接合部的顺应性双极微型器件转移头的线A-A截取的平面图图示和截面侧视图图示，该夹持梁包括具有双弯曲部的硅电极对。

图37是根据本发明的实施例的沿具有双侧夹持梁和台面接合部的顺应性双极微型器件转移头的线A-A截取的平面图图示和截面侧视图图示，该夹持梁包括具有双弯曲部的硅电极对。

图38是图示了根据本发明的实施例的拾取和将微型器件阵列从承载衬底转移到接收衬底的方法的流程图。

图39是根据本发明的实施例的定位在承载衬底上的微型器件阵列上方的顺应性双极微型器件转移头阵列的截面侧视图图示。

图40是根据本发明的实施例的与微型器件阵列接触的顺应性双极微型器件转移头阵列的截面侧视图图示。

图41是根据本发明的实施例的拾取微型器件阵列的顺应性转移头阵列的截面侧视图图示。

图42是根据本发明的实施例的释放到接收衬底上的微型器件阵列的截面侧视图图示。

具体实施方式

本发明的实施例描述了顺应性双极微型器件转移头和头部阵列，以及将微型器件和微型器件阵列转移到接收衬底的方法。例如，可使用顺应性双极微型器件转移头和头部阵列将微型器件，例如但不限于二极管、LED、晶体管、IC和MEMS从承载衬底转移到接收衬底，诸如但不限于显示衬底、照明衬底、具有诸如晶体管或集成电路(IC)的功能性器件的衬底或具有金属配电线路的衬底。

在各种实施例中，参照附图进行描述。然而，某些实施例可在不存在这些具体细节中的一个或多个或者与其他已知方法和构型相结合的情况下实施。在以下的描述中，示出诸如特定构型、尺寸和工艺等许多具体细节以提供对本发明的透彻理解。在其他情况下，未对众所周知的半导体工艺和制造技术进行特别详细地描述，以免不必要地模糊本发明。整个本说明书中所提到的“一个实施例”、“实施例”等是指结合实施例所描述的特定特征、结构、构型或特性包括在本发明的至少一个实施例中。由此，贯穿本专利申请各处的语句“在一个实施例中”、“实施例”等的出现不必指代本发明的同一实施例。此外，特定特征、结构、构型或特性可以任何适当的方式结合在一个或多个实施例中。

本文所使用的术语“在...上方”、“到”、“在...之间”和“在...上”可指一层相对于其他层的相对位置。一层在另一层“上方”或“上”或者键合“到”另一层可为直接与其他层接触或可具有一个或多个中间层。一层在多层“之间”可为直接与该多层接触或可具有一个或多个中间层。

如本文所使用的术语“微型”器件或“微型”LED结构可指代对根据本发明的实施例的某些器件或结构的描述性尺寸。如本文所用，术语“微型”器件或结构是指1到100μm的尺度。然而，应当理解，本发明的实施例未必受此限制，实施例的特定方面可以适用于更大和可能更小的尺度。

在一个方面，不限于特定理论，本发明的实施例描述了微型器件转移头和头部阵列，其根据静电夹具原理使用异性电荷的吸引力来拾取微型器件。根据本发明的实施例，吸合电压被施加到微型器件转移头以在微型器件上生成握持力并且拾取该微型器件。例如，转移头可包括双极电极配置。

在一个方面，本发明的实施例描述了顺应性双极微型器件转移头和转移方法，其中顺应性双极微型器件转移头阵列相比较非顺应性转移头阵列能改善与微型器件阵列的接触。顺应性双极微型器件转移头包括能够偏转到基础衬底和双极硅电极对之间的一个或多个空腔中的双极硅电极对阵列。在应用中，在顺应性双极微型器件转移头阵列被降低到微型器件阵列上时，与较高或弄污的微型器件相关联的能够偏转的硅电极在承载衬底上可比与较短微型器件相关联的硅电极偏转更多。以此方式，顺应性双极微型器件转移头可补偿微型器件高度的变化。补偿高度变化可导致施加到某些微型器件的压缩力变小，保护了微型器件和转移头阵列的物理完整性。补偿高度变化还可协助每个顺应性转移头与每个微型器件接触，并且确保拾取每个理想的微型器件。在没有微型器件转移头的顺应性特点的情况下，不规则微型器件高度或单个微型器件顶部表面上的颗粒会阻止转移头的其余部分与阵列中的微型器件的其余部分的接触。结果，在那些转移头和微型器件之间会形成气隙。由于这样的气隙，可能目标施加电压不会产生足够的握持力来克服该气隙，导致不完整的拾取过程。

在另一方面，本发明的实施例描述了从可商购的包括基础衬底、掩埋氧化物层和顶部硅层的绝缘体上硅(SOI)衬底形成顺应性双极微型器件转移头阵列的方式。在这样的实施例中，从SOI衬底的顶部硅层形成硅互连件和电极阵列。在一个实施例中，双极静电转移头包括硅电极对，其中每个硅电极包括台面结构和电极引线。用于硅电极对的台面结构在其对应的硅互连件上方突出以提供局部接触点来在拾取操作期间拾取特定微型器件。以此方式，不必形成图案化金属电极。已观察到例如在使用负性光致抗蚀剂图案化金属电极和电极引线时，可能很难以不同深度控制光致抗蚀剂的暴露(例如，沿台面结构的顶部表面和下侧壁两者)。在光致抗蚀剂去除期间也已观察到对图案化金属层的剥离，潜在地影响转移头的操作性。根据本发明的实施例，不要求在台面结构上方形成图案化金属电极。相反，通过图案化硅电极形成台面结构的突出轮廓以包括对应于台面结构的升高部分，其远离基础衬底和硅互连件上方突出。

根据本发明的实施例制备的硅电极可包括一体化形成的台面结构，其相比较具有图案化金属电极的非一体化形成的台面结构基本上更高。光刻可将图案化金属电极结构限制到5-10μm的高度，而硅电极台面结构可至高20-30μm或更高。用于硅电极结构的台面结构高度由蚀刻高宽比和电极间隙(例如，用于双极硅电极对的台面结构之间的沟槽)限定。在一个实施例中，台面结构高度与用于硅电极台面结构的沟槽宽度的高宽比可从10-20:1。例如，双极电极配置中的硅电极台面结构可为20μm高度，与台面结构之间的2μm沟槽间隙分开。较高的电极结构还可负担较大净空用于污染物颗粒并且减小排列在非目标的微型器件上的杂散效应。在与金属化台面结构比较时，具有一体化形成的台面结构的硅电极可对表面污染物以及微型器件转移头相对于微型器件承载衬底的平面对齐的误差更稳健。

在另一方面，本发明的实施例描述了从可商购绝缘体上硅(SOI)衬底形成微型器件转移头阵列的方式，允许具有最小处理步骤的处理序列。处理序列不需要金属沉积和图案化步骤来形成金属电极，这缓解了热处理限制并且允许通过高温热氧化形成电介质和钝化层，导致减少的沉积和图案化操作。根据本发明的实施例的处理序列可并入对不同特征部的同时蚀刻或氧化操作，减小了处理期间所需掩模的数量。

在另一方面，本发明的实施例描述了转移头和转移头阵列，其包括从基础衬底背侧穿过基础衬底延伸至图案化硅层的通孔用于将电极与转移头组件的工作电路相连。根据本发明的实施例的处理序列还能够借助高温热氧化生长钝化延伸穿过基础衬底的通孔。

在又一方面，本发明的实施例描述了借助顺应性转移头阵列大量转移预构造的微型器件阵列的方式。例如，预构造的微型器件可具有专用功能，诸如但不限于：用于发光的LED、用于逻辑和存储器的硅IC和用于射频(RF)通信的砷化镓(GaAS)电路。在一些实施例中，准备好拾取的微型LED器件阵列被描述成具有10μm×10μm的节距，或5μm×5μm的节距。在这些密度下，例如，6英寸的衬底可以10μm×10μm的节距容纳约1.65亿个微型LED器件，或以5μm×5μm的节距容纳约6.60亿个微型LED器件。可使用包括匹配相应的微型LED器件阵列的节距的整数倍的顺应性转移头阵列的转移工具来拾取并将微型LED器件阵列转移到接收衬底。这样，可以高转移速率将微型LED器件集成并装配到异类集成系统中，包括从微型显示到大面积显示的范围的任何尺寸的衬底。例如，1cm×1cm的微型器件转移头阵列可拾取并转移100,000个以上的微型器件，更大的微型器件转移头阵列能够转移更多的微型器件。

现在参考图1A，提供平面图图示用于不带接合部的单侧夹持的悬臂梁对的双极微型器件转移头阵列的部分，并且该平面图包括不同深度的视图。在所图示的特定实施例中，阴影区域图示了从顺应性双极微型器件转移头阵列的顶部表面看去的硅电极和硅互连件的布置。较暗阴影图示了从顺应性双极微型器件转移头阵列的背侧表面看去的背侧通孔连接件。以此方式，平面图图示提供了有关由SOI晶圆两侧形成的结构的细节。

如图所示，顺应性双极微型器件转移头阵列100包括连接到硅迹线互连件104的布置的顺应性双极转移头阵列102和总线互连件106。如图所示，总线互连件106可形成在包括顺应性转移头阵列102的顺应性双极转移头阵列的外围或者工作区的外侧。在一个实施例中，每个顺应性双极转移头102包括硅电极对110，每个硅电极110包括台面结构112和连接到硅互连件104的电极引线114。如图所示，每个顺应性转移头102为在硅迹线互连件104的相对侧处夹持的单侧夹持的悬臂梁对的形式。图1A所图示的实施例的每个顺应性双极转移头102的硅电极对110未被接合，如台面结构对112之间的开放接合部沟槽117所图示。在所图示的实施例中，顺应性双极微型器件转移头阵列100中的台面结构阵列对112被布置成与待拾取的微型器件大致相同的节距，例如，10μm*10μm或5μm*5μm。

在一个实施例中，多个通孔120被形成穿过基础衬底背侧到达图案化硅层与互连件106接触从而将硅电极110与转移头组件的工作电路电连接。在图1A所图示的实施例中，图示左侧上的互连件106可连接到第一电压源V_A，并且图示右侧上的互连件106可连接到第二电压源V_B。如果每个转移头102可操作作为双极转移头，则电压源V_A和V_B可同时施加相反电压使得相应转移头102中的每个硅电极110具有相反电压。

图1B是根据本发明的实施例的具有单侧夹持的悬臂梁对并且不带接合部的顺应性双极微型器件转移头的平面图图示。如图所示，相对的硅电极110被夹持在硅迹线互连件104的相对侧处。为了清楚的目的，根据本发明的实施例，只有单个双极转移头102在图1B中图示成跨接在两个硅迹线互连件104之间，但是双极转移头阵列可跨接在硅互连件104之间。用于每个顺应性双极转移头102的硅电极对110未被接合，如台面结构对112之间的开放接合部沟槽117所图示。在所图示的实施例中，接合部沟槽117平行于硅互连件104。图1C是根据本发明的实施例的沿图1B所图示的顺应性双极微型器件转移头的横向线C-C截取的截面侧视图图示。在图1C所图示的实施例中，双极电极配置中的每个硅电极110从独立的硅互连件104延伸。图1D是根据本发明的实施例的沿图1B所图示的顺应性双极微型器件转移头的纵向线D-D截取的截面侧视图图示。如图1C-1D所图示，硅电极台面结构112和引线114两者延伸并且能够偏转到基础衬底130和硅电极110之间的空腔136内。在一个实施例中，单个空腔136形成在双极硅电极对110下方以及两个独立的硅互连件104之间。再次参考图1A，单个或多个独立空腔136可形成在硅互连件阵列104之间。在一个实施例中，空腔136为相同的空腔。例如，空腔136可缠绕在硅互连件104周围以及硅电极阵列110的下方。沟槽116还可形成在限定硅电极110和硅互连件104、106的图案化硅层中，如在下文更具体所述。如果空腔136未缠绕硅互连件104末端周围，则沟槽116还可形成在硅互连件104末端的图案化硅层中。

现在参考图2A-2B、图3A-3B和图4A-4B，并排图示了根据本发明的实施例的各种不同顺应性双极转移头阵列配置。能理解的是，尽管以下变型单独图示和描述，但是各种变型彼此不必不兼容，并且各种变型可在一个或多个实施例中以任何适合方式组合。

图2A-2B是根据本发明的实施例的沿图1A的线V-V、W-W、X-X、Y-Y和Z-Z截取的组合平面图图示和组合截面侧视图图示。图3A-3B和图4A-4B为类似于图2A-2B制成的组合平面图图示和组合截面侧视图图示。组合图不代表针对所图示的所有不同特征部的精确相对位置，相反组合图将先前在图1A中所标识的不同位置处的具体特征部组合一起从而更容易地表示出处理序列的特定变化。例如，尽管组合截面侧视图图示示出了对应于一个硅电极110的一个通孔120，但是从图1A清楚的是一个通孔120可沿一个或多个互连件104与多个硅电极110电连接。如图所示，线W-W和Y-Y沿着通孔120。如图所示，线V-V和Z-Z沿着限定了硅电极110和硅互连件104、106的一个或多个沟槽116。如图所示，线X-X横跨包括硅电极对110的双极转移头。再次参考图1A，一个或多个空腔136可形成在所有硅电极110周围和下方以及在互连件104、106之间。

再次参考图2A-2B，硅电极110包括台面结构112和电极引线114，其中台面结构112为硅电极110的升高部分。电介质层118可覆盖硅电极对110的顶部表面。电介质层118还可覆盖侧向位于用于双极转移头102中的硅电极对110的台面结构对112之间的台面结构112的侧表面。在所图示的实施例中，每个悬臂梁顺应性转移头102由接合部沟槽117中的开放空间分开，每个硅电极110能够独立偏转到空腔136中。通孔开口120A可从基础衬底130背侧延伸穿过基础衬底到达互连件106所定位的图案化硅层140。在图2A-2B所图示的特定实施例中，通孔开口120A延伸穿过掩埋氧化物层124并且终止于互连件106所定位的图案化硅层140的底部表面。钝化层132形成在基础衬底130的背侧上，并且钝化层133形成在通孔开口120A内的侧表面上。如果基础衬底由硅形成，则钝化层132、133绝缘通孔120之间的电气短路。掩埋氧化物层124还绝缘硅电极110和互连件104、106之间的电气短路。

图2A-2B中所图示的通孔120从基础衬底130的背侧延伸穿过基础衬底到达图案化硅层140。在一个实施例中，通孔120接触图案化硅层140中的一个或多个总线互连件106。在其他实施例中，通孔120可接触图案化硅层140中的其他特征部或互连件。沿线W-W的通孔120可电连接到与第一电压源V_A相连的第一互连件106，并且沿线Y-Y的通孔120可电连接到与第二电压源V_B相连的第二互连件106。在所图示的特定实施例中，通孔开口120A延伸穿过掩埋氧化物层124并且终止于互连件106的底部表面。钝化层132形成在基础衬底130的背侧上以及通孔开口120A内的侧表面上。导电层122形成在钝化层133上并且与互连件106的底部表面电接触。在所图示的特定实施例中，导电层122未完全填充通孔开口120A，导电层122物理和电气分离从而防止连接到不同电压源V_A、V_B的通孔120之间的短路。在一个实施例中，电连接到同一电压源的通孔120可以或者可以不物理和电气连接。例如，导电层122可跨接图1A左侧上的通孔120两者，并且也与沿图1A右侧上的线Y-Y截取的通孔120电气和物理分离。在一个实施例中，图2A-2B中所图示的结构使用总共六个掩模形成。

图3A-3B是根据本发明的实施例的顺应性双极微型器件转移头的组合平面图和组合截面侧视图图示，转移头包括双侧夹持的支撑梁和位于硅电极对110之间且连接硅电极对110的氧化物接合部119以及顶侧和背侧通孔开口。应当理解，尽管氧化物接合部119和顶侧和背侧通孔开口在图3A-3B中被一起示出，但是本发明的实施例不限于此，并且不要求氧化物接合部119与顶侧和背侧通孔开口在一起。如图所示，在一个实施例中，氧化物接合部119形成在硅电极对110的台面结构112之间且与其相连，并且氧化物接合部119位于掩埋氧化物层140上且与其直接接触。由于氧化物层119与硅电极110相连，所以图3A-3B中所图示的双极电极组件被表征为跨接在硅互连件之间的支撑梁结构。如图所示，在一个实施例中，顶侧通孔开口120B可形成在背侧通孔开口120A上方以形成通孔120。如在以下描述中更明显的，顶侧通孔开口120B可形成以与硅互连件106电接触且形成穿过掩埋氧化物层124的开口，不存在相关联的平版印刷挑战，不会不利地影响沿通孔开口120A的侧壁的钝化层133。导电层123可另选地形成在硅互连件106的暴露顶部表面上以及硅互连件106的内部侧表面内。以此方式，在硅互连件106的顶部表面上方部分形成导电层123可提供较大表面积用于与硅互连件106的欧姆接触。由于硅互连件106与SOI结构的顶部表面比SOI结构的背侧表面更接近，所以根据一些实施例，与从SOI结构的背表面相比，从SOI结构的顶部表面的上方在互连件106的内部侧表面内形成导电层123可能更有效。导电层123可由与导电层122相同或不同材料形成。导电层122、123可沿通孔120侧表面形成连续导电层。在一个实施例中，使用总共七个掩模形成图3A-3B中所图示的结构。

图4A-4B是根据本发明的实施例的顺应性双极微型器件转移头的组合平面图和组合截面侧视图图示，转移头包括双侧夹持的支撑梁和沉积的电介质层126、位于硅电极对110之间且连接硅电极对110的氧化物接合部119以及顶侧和背侧通孔开口。应当理解，尽管沉积的电介质层126、氧化物接合部119和顶侧和背侧通孔开口在图4A-4B中被一起示出，但是本发明的实施例不限于此，并且不要求沉积的电介质层126与氧化物接合部119、以及顶侧和背侧通孔开口在一起。如图所示，在一个实施例中，电介质层118可部分或全部被去除。在图4A-4B所图示的特定实施例中，电介质层118从台面结构112上方被去除。第二电介质层126形成在台面结构112的顶部表面上方以及转移头阵列的其余拓扑结构上方，其可包括电介质层118的部分。电介质层126还可覆盖氧化物接合部119、顶侧通孔开口120B和对应的导电层123中任一者，并且可部分或全部填充硅互连件106内的顶侧通孔开口120B。在一个实施例中，电介质层126具有比电介质层118更高的电介质常数和/或电介质击穿强度。在一个实施例中，电介质层118为热生长SiO₂，并且电介质层126为原子层沉积(ALD)SiO₂、Al₂O₃、Ta₂O₅或RuO₂。应当理解，尽管图4A-4B被图示为图3A-3B的变型，但是电介质层126的特征部可与图2A-2B所图示的实施例相结合。在一个实施例中，使用总共八个掩模形成图4A-4B中所图示的结构。

图5A-15B图示了根据本发明的实施例的形成包括硅电极对之间的开放接合部沟槽和背侧通孔开口的顺应性双极微型器件转移头的方法。初始，处理序列可开始于如图5A-5B所图示的可商购SOI衬底。SOI衬底可包括基础衬底130、顶部硅层140、基础衬底和顶部硅层之间的掩埋氧化物层124以及背侧钝化层132。在一个实施例中，基础衬底为(100)硅处理晶圆，厚度为500μm+/-50μm，掩埋氧化物层124为1μm+/-0.1μm厚，并且顶部硅层为7-20μm+/-0.5μm厚。顶部硅层还可被掺杂以改善导电性。例如，大约10¹⁷cm^-3的磷掺杂物浓度产生小于0.1欧姆-厘米的电阻率。在一个实施例中，背侧钝化层132为热氧化物，厚度至高大约2μm，大约为硅热氧化物的上限。

掩模层142随后可形成在顶部硅层140上方，如图6A-6B所图示。掩模层142可被沉积，或者可替代地从顶部硅层140热生长。在一个实施例中，掩模层142为热生长SiO₂层，厚度大约为0.1μm。在一个实施例中，如果掩模层142为热生长SiO₂，则掩模层142的厚度明显小于掩埋氧化物(SiO₂)层124的厚度，从而在去除图案化掩模层期间保持部分图案化SOI结构的结构稳定性。

参考图7A-7B，掩模层142随后被图案化以形成将对应于硅电极的台面结构的岛阵列144。在一个实施例中，掩模层为热生长SiO₂层，岛144通过施加正性光致抗蚀剂、暴露并且用氢氧化钾(KOH)显影液去除光致抗蚀剂的未显影区域来形成。掩模层142随后被干法蚀刻以使用适合的技术，诸如离子铣、等离子体蚀刻、反应离子蚀刻(RIE)或反应离子束蚀刻(RIBE)、电子回旋共振(ECR)或电感耦合等离子体(ICP)、停止在硅层140上形成岛144。如果未要求高程度各向异性蚀刻，则可使用利用等离子体蚀刻剂，诸如CF₄、SF₆或NF₃的干法等离子体蚀刻技术。图案化光致抗蚀剂随后通过O₂灰化以及食人鱼蚀刻(piranha etch)来去除，得到图7A-7B所图示的结构。

在一个实施例中，背侧通孔开口120A随后形成在SOI衬底中。初始，如图8A-8B所图示，背侧通孔开口被形成为穿过背侧钝化层132和基础衬底130，停止于掩埋氧化物层124。在一个实施例中，图8A-8B所图示的背侧通孔开口120A通过在背侧钝化层132上施加图案化正性光致抗蚀剂，随后蚀刻暴露的钝化层132以及干法反应离子蚀刻(DRIE)基础衬底130，停止于掩埋氧化物层124来形成。基础衬底130可替代地利用湿法蚀刻剂诸如KOH蚀刻而成。然而，KOH湿法蚀刻剂优选地侵蚀(100)平面上的硅，并且可产生带渐缩侧壁的各向异性V型蚀刻。DRIE蚀刻可选择用于背侧通孔开口120A中的更多垂直侧壁。在蚀刻基础衬底130之后，图案化正性光致抗蚀剂可通过O₂灰化以及食人鱼蚀刻来去除，得到图8A-8B所图示的结构。

参考图9A-10B，在两个部分蚀刻序列中图案化硅电极110和互连件104、106。首先，如图9A-9B所图示，部分蚀刻顶部硅层140，限定硅电极110和互连件104、106的图案。在一个实施例中，这可借助薄型图案化正性光致抗蚀剂以定时蚀刻方式DRIE蚀刻7-10μm厚度的顶部硅层140的大约5μm来实现。图案化正性光致抗蚀剂可利用O₂灰化以及食人鱼蚀刻来去除。根据本发明的实施例，图9A的边缘上的光致抗蚀剂121中的开口(仅在图9A中图示出)对应于用来限定硅电极110和互连件104、106的沟槽116的尺寸，然而，岛144上方光致抗蚀剂121中对应于硅电极台面结构112之间的接合部沟槽117的开口可大于岛144之间的间隙。以此方式，图案化硬掩模层142中的岛144可用来形成硅电极台面结构112，与单独使用光致抗蚀剂相比时位于台面结构之间的接合部沟槽开口117的间隙分辨率更高。在一个实施例中，接合部沟槽117开口至少足够宽以在相邻台面结构112的侧表面上生长电介质层118并且允许每个硅电极110偏转到空腔136内。例如，接合部沟槽117的宽度可为2μm或更大。

其次，如图10A-10B所图示，在存在岛144的情况下，可使用岛144作为掩模继续DRIE蚀刻以形成包括突出的台面结构112和硅互连件104、106，停止于底部的掩埋氧化物层124的硅电极110。在完成对硅层140的蚀刻时，执行干法蚀刻技术以去除岛144大约0.1μm。在一个实施例中，如果仅去除0.1μm的氧化物，并且掩模氧化物124的厚度大约为1.0μm，则明显未去除大于0.1μm的暴露的掩埋氧化物124。根据本发明的实施例，掩埋氧化物124为特定的图案化SOI结构提供结构稳定性并且在去除岛144期间并未从掩埋氧化物124去除明显大于岛144的厚度。如图10B所图示，掩埋氧化物层124暴露在硅电极之间的接合部沟槽117中、围绕硅电极以及互连件之间的沟槽116中。

现在参考图11A-11B，SOI晶圆的前侧和背侧随后可被氧化以钝化硅电极、硅互连件和背侧通孔开口。在一个实施例中，可执行高温湿法氧化以在硅电极110上，在台面结构112之间的接合部沟槽117内，在硅互连件104、106上以及沟槽116内生长大约1μm厚的氧化物层118。在已暴露掩埋氧化物层124的位置中，掩埋氧化物层124厚度可取决于预先存在的厚度增大或保持不变。在一个实施例中，氧化物层118大约为掩埋氧化物层124相同的厚度。大约1μm厚度的氧化物钝化层133还同时沿基础衬底130的侧壁生长在背侧通孔开口120A内。

现在参考图12A-12B，厚的图案化正性光致抗蚀剂被施加在互连件104、106以及硅电极110上方，随后蚀刻接合部沟槽117和沟槽区域137中对应于待形成的空腔136的位置的暴露的掩埋氧化物。可使用O₂灰化以及食人鱼蚀刻去除图案化正性光致抗蚀剂。

可随后执行使用适合干法蚀刻技术的干法氧化物蚀刻在背侧通孔开口120A内的掩埋氧化物层124中形成开口以暴露图案化硅层140的形成硅互连件106的底部表面，如图13A-13B所图示。在一个实施例中，薄型正性光致抗蚀剂形成在SOI晶圆的背侧上方以及背侧通孔开口120A内并且图案化。掩埋氧化物层124随后被蚀刻以暴露硅层140的底部表面。在一个实施例中，利用RIE执行对掩埋氧化物层124的蚀刻。如图所示，掩埋氧化物层124中的开口比基础衬底130(包括氧化物钝化层133)内的开口小(例如，较小的直径或截面)。以此方式，掩埋氧化物层124内的开口比基础衬底(包括氧化物钝化层133)中的小防止不利地蚀刻氧化物钝化层133，或底切氧化物钝化层133以及背侧通孔120与基础衬底130电气短路。由于平版印刷容限和分辨率性能的原因，掩埋氧化物层124内的开口可具有大于10μm的最小截面。

现在参考图14A-14B，图案化导电层122形成在通孔开口120A内的钝化层133上并且与硅互连件106的底部表面电接触。在一个实施例中，穿过阴影掩模喷射形成图案化导电层122。在一个实施例中，图案化导电层122包括厚度为500埃的第一层钛(Ti)、厚度为500埃的中间层钛-钨(TiW)以及厚度为1μm到2μm的外层金(Au)。在一个实施例中，图案化导电层122与硅互连件106欧姆接触。

现在参考图15A-15B，一个或多个空腔136随后可蚀刻在基础衬底130中硅电极阵列的正下方，使得硅电极阵列能够偏转到一个或多个空腔内。在一个实施例中，独立空腔136形成在每个硅电极对的正下方。在一个实施例中，单个空腔136形成在硅电极对的正下方与第一和第二互连件104电通信。在一个实施例中，空腔136借助定时释放蚀刻形成在基础衬底130中，基础衬底130底切电极引线114和台面结构112。例如，可借助氟基化学物质诸如XeF₂或SF₆执行蚀刻。

在形成一个或多个空腔136之后，随后例如可使用激光切割法切割SOI衬底以形成顺应性双极转移头阵列，包括与硅互连件104、106互连的顺应性转移头阵列102和从基础衬底130的背侧延伸穿过基础衬底到达图案化硅层140以将硅电极110与转移头组件的工作电路电连接的通孔120。

图16A是根据本发明的实施例的双侧夹持的支撑梁和台面接合部的顺应性双极微型器件转移头阵列的平面图图示。图16A中所图示的特定实施例类似于图1A中所图示的实施例，一个不同是利用台面结构对112之间的氧化物接合部119接合用于每个顺应性双极转移头102的硅电极对110。由于氧化物接合部119的原因，双极微型器件转移头的硅电极对为双侧夹持的支撑梁的形式，由硅互连件104支撑在相对侧。单个空腔136可形成在跨接在硅互连件对104之间的转移头阵列102下方。多个空腔136可形成在多个硅互连件对104之间，或者单个空腔136可形成在多个硅互连件对104之间。沟槽116还可形成在限定硅电极110和硅互连件104、106的图案化硅层中。

图16B是根据本发明的实施例的具有双侧夹持的支撑梁和台面接合部的顺应性双极微型器件转移头的平面图图示。图16C是根据本发明的实施例的沿图16B所图示的顺应性双极微型器件转移头的横向线C-C截取的截面侧视图图示。图16D是根据本发明的实施例的沿图16B所图示的顺应性双极微型器件转移头的纵向线D-D截取的截面侧视图图示。类似于图1B-1D所图示的实施例，根据本发明的实施例，在图16B中只有单个转移头102图示为跨接在两个硅迹线互连件104之间并且由两个硅迹线互连件104支撑，但是转移头阵列可跨接在硅互连件104之间。利用台面结构对112之间的氧化物接合部119接合用于每个顺应性双极转移头102的硅电极对110。在所图示的实施例中，氧化物接合部119平行于硅互连件104。如图16C-16D所图示，硅电极台面结构112和引线114两者延伸并且能够偏转到基础衬底130和硅电极110之间的空腔136内。在图16D所图示的实施例中，氧化物接合部119在掩埋氧化物层124上并与其直接接触。

图17A-24B图示了根据本发明的实施例的形成顺应性双极微型器件转移头的方法，该转移头包括双侧夹持的支撑梁和位于硅电极对之间且连接硅电极对的氧化物接合部、以及顶侧和背侧通孔开口。在一个实施例中，指向图17A-17B的处理序列可与图5A-8B的处理序列相同，不同之处是岛144之间的距离。如在下面描述更具体的描述，岛144的图案化对应于随后形成的台面结构112。而且，岛144之间的距离对应于形成在硅电极对110之间且连接硅电极对的氧化物接合部119的宽度。因此，由于氧化物接合部119连接双侧夹持的支撑梁配置中的硅电极对110，所以图17A-17B中的岛144之间的距离可小于图8A-8B中的岛144之间的距离。例如，岛间的距离可以足够小以允许接合部沟槽117全部由从台面结构112热生长的氧化物填充。例如，接合部沟槽117的宽度可为2μm或更小。

参考图17A-18B，可在两个部分蚀刻序列来图案化硅电极110和互连件104、106。首先，如图17A-17B所图示，部分蚀刻顶部硅层140，限定了硅电极110和互连件104、106的图案。在一个实施例中，这可利用薄型图案化正性光致抗蚀剂以定时蚀刻方式DRIE蚀刻7-10μm厚度的硅层140的大约5μm来实现。根据本发明的实施例，图17A的边缘上的光致抗蚀剂121中的开口(仅在图17A中图示出)对应于用来限定硅电极110和互连件104、106的沟槽116的尺寸，然而，岛144上方的光致抗蚀剂121中对应于硅电极台面结构112之间的接合部沟槽117的开口可大于岛144之间的间隙。以此方式，图案化硬掩模层142中的岛144可用来形成硅电极台面结构112，在与单独使用光致抗蚀剂相比时，接合部沟槽开口117在台面结构之间的间隙分辨率更高。以此方式，图案化硬掩模层142中的岛144可用来形成硅电极台面结构112，台面结构之间的间隙分辨率在与单独使用光致抗蚀剂相比时更高，可有助于增大电极有效区域以及顺应性转移头阵列上得到的握持压力。例如，随着微型器件尺寸减小，台面结构之间的较窄间隙可增大相对于待拾取的微型器件的可用电极空间。可使用O₂灰化以及食人鱼蚀刻去除图案化正性光致抗蚀剂。

其次，如图18A-18B所图示，在岛144仍然存在的情况下，使用岛144作为掩模继续DRIE蚀刻以形成包括突出的台面结构112和互连件104、106，停止于底部掩埋氧化物层124的硅电极110。在完成对硅层140的蚀刻时，执行干法蚀刻技术去除岛144大约0.1μm。在一个实施例中，如果仅去除0.1μm的氧化物，并且掩埋氧化物124的厚度大约为1.0μm，则明显未去除大于0.1μm的暴露的掩埋氧化物124。根据本发明的实施例，掩埋氧化物124为部分图案化SOI结构提供结构稳定性并且在去除岛144期间明显未从掩埋氧化物124去除大于岛144的厚度。

现在参考图19A-19B，SOI晶圆的前侧和背侧随后可被氧化以钝化硅电极、硅互连件和背侧通孔开口。在一个实施例中，可执行高温湿法氧化以在硅电极110上、在台面结构112之间的接合部沟槽117内、硅互连件104、106上以及沟槽116内生长大约1μm厚的氧化物层118。如上所述，如果氧化物层118在接合部沟槽117内生长并填充接合部沟槽117，则氧化物层形成氧化物接合部119。在一个实施例中，氧化物接合部119完全填充接合部沟槽117。在已暴露掩埋氧化物层124的位置中，掩埋氧化物层124厚度可取决于预先存在的厚度在热氧化期间增大或保持不变。在一个实施例中，氧化物层118的厚度与掩埋氧化物层124大致相同。大约1μm厚的氧化物钝化层133可沿基础衬底130的侧壁同时生长在背侧通孔开口120A内。

现在参考图20A-20B，开口(将成为通孔开口120B的部分)形成在顶部电介质层118以在硅互连件106的区域处背侧通孔开口120A正上方以及将形成一个或多个空腔136的沟槽区域137处暴露图案化硅层140。沟槽区域137开口还同时形成在掩埋氧化物层124中以暴露将形成一个或多个空腔136的基础衬底130。利用厚的图案化正性光致抗蚀剂以及对顶部电介质层118的干法蚀刻可在顶部电介质层118和掩埋氧化物层124中形成开口。图案化光致抗蚀剂随后通过O₂灰化以及食人鱼蚀刻去除，得到图20A-20B中的结构。组合蚀刻和图案化步骤以形成通孔开口120B和沟槽区域137开口还可减少所需的处理操作和掩模数量。

现在参考图21A-21B，开口形成在硅层140和掩埋氧化物层124中以形成与背侧通孔开口120A相连的顶侧通孔开口120B。开口可通过形成厚的图案化正性光致抗蚀剂随后对硅层140进行DRIE蚀刻停止于掩埋氧化物层124随后RIE穿过掩埋氧化物层124形成在硅层140和掩埋氧化物层124中。随后通过O₂灰化以及食人鱼蚀刻去除图案化光致抗蚀剂，得到图21A-21B中的结构。以此方式，在形成顶侧通孔开口120B时形成穿过掩埋氧化物层124的开口可避免与从SOI结构的背侧在掩埋氧化物层124中形成开口相关联的平版印刷挑战，不会不利地影响沿通孔开口120A的侧壁的钝化层133。

图案化导电层123随后可形成在硅互连件106的暴露的顶部表面上方以及硅互连件106的内部侧表面内，如图22A-22B所图示。以此方式，在硅互连件106的顶部表面上方部分形成导电层123可提供更大表面积用于与硅互连件106的欧姆接触。由于硅互连件106到SOI结构的顶部表面比到SOI结构的背侧表面更接近，所以根据一些实施例，与从SOI结构的背表面相比，从SOI结构的顶部表面上方在互连件106的内部侧表面内形成一层导电层123更有效率。在一个实施例中，穿过阴影掩模喷射形成图案化导电层123。在一个实施例中，图案化导电层123包括厚度为500埃的第一层钛(Ti)、厚度为500埃的中间层钛-钨(TiW)以及厚度为1μm到2μm的外层金(Au)。在一个实施例中，图案化导电层123与硅互连件106欧姆接触。

现在参考图23A-23B，图案化导电层122可形成在通孔开口120A内的钝化层133上且与图案化导电层123电接触。导电层122可由与导电层123相同或不同的材料形成，并且可具有相同或不同的厚度。在一个实施例中，导电层123具有较厚的金层。

现在参考图24A-24B，一个或多个空腔136随后可蚀刻在基础衬底130中硅电极阵列的正下方，使得硅电极阵列能够偏转到一个或多个空腔内。在一个实施例中，独立空腔136形成在每个硅电极对的正下方。在一个实施例中，单个空腔136形成在硅电极对的正下方与第一和第二互连件104电通信。在一个实施例中，空腔136借助定时释放蚀刻形成在基础衬底130中，基础衬底130底切电极引线114和台面结构112。例如，可借助氟基化学物质诸如XeF₂或SF₆执行蚀刻。在一个实施例中，一个或多个空腔136的深度为大约15μm。

在形成一个或多个空腔136之后，随后例如可使用激光切割法切割SOI衬底以形成顺应性双极转移头阵列，包括与硅互连件104、106互连的顺应性转移头阵列102和从基础衬底130的背侧延伸穿过基础衬底到达图案化硅层140并且穿过图案化硅层140以将硅电极110与转移头组件的工作电路电连接的通孔120。

图25A-30B图示了根据本发明的实施例的形成顺应性双极微型器件转移头的方法，该转移头包括双侧夹持的支撑梁和沉积的电介质层126、位于硅电极对110之间且连接硅电极对110的氧化物接合部119以及顶侧和背侧通孔开口。在一个实施例中，指向图25A-25B的处理序列可与如上所述的图5A-7B和图17A-19B的处理序列相同。现在参考25A-25B，在一个实施例中，开口形成在顶部电介质层118中背侧通孔开口120a的正上方以及台面结构112的正上方。

现在参考图25A-25B，开口形成在顶部电介质层118中以暴露台面结构112和氧化物接合部119(以及可选的电极引线114的部分)，并且开口(将成为通孔开口120B的部分)形成在顶部电介质层118中背侧通孔开口120A正上方。沟槽区域137开口还同时形成在掩埋氧化物层124中以暴露将形成一个或多个空腔136的基础衬底130。在所图示的特定实施例中，氧化物接合部119并未从双极电极转移头102中的相邻台面结构112之间完全去除。可借助厚的图案化正性光致抗蚀剂以及对顶部电介质层118干法蚀刻在顶部电介质层118和掩埋氧化物层124中形成开口。在一个实施例中，执行定时干法氧化物蚀刻以确保并非完全去除氧化物接合部119。在一个实施例中，顶部电介质层118和掩埋氧化物层124具有大约相同的厚度，并且可在去除小于0.2μm厚度的氧化物接合部119的同时在定时干法氧化物蚀刻中完全被去除。随后可通过O₂灰化以及食人鱼蚀刻去除图案化正性光致抗蚀剂，得到图25A-25B中的结构。组合蚀刻和图案化步骤以形成通孔开口120A和沟槽区域137开口还可减少所需的处理操作和掩模数量。

现在参考26A-26B，在一个实施例中，第二电介质层126形成在包括图案化电介质层118、图案化硅层140和氧化物接合部119的顶部表面上方，随后利用厚的正性光致抗蚀剂图案化并且被蚀刻。在完成蚀刻时，第二图案化电介质层126覆盖台面结构112并且还可覆盖电极引线114和图案化电介质层118的部分。第二图案化电介质层126从图案化硅层140上方背侧通孔开口120A的正上方，以及将形成一个或多个空腔136的沟槽区域137处被去除。在一个实施例中，第二电介质层可具有比电介质层118更高的电介质常数或电介质击穿强度，并且具有0.5μm–10μm的厚度。例如，第二电介质层126为通过原子层沉积法(ALD)沉积的一层Al₂O₃、Ta₂O₅或HfO₂。

现在参考图27A-27B，开口形成在硅层140和掩埋氧化物层124中以形成与背侧通孔开口120A相连的顶侧通孔开口120B。开口可通过形成厚的图案化正性光致抗蚀剂随后对硅层140进行DRIE蚀刻停止于掩埋氧化物层124随后RIE穿过掩埋氧化物层124形成在硅层140和掩埋氧化物层124中。随后通过O₂灰化以及食人鱼蚀刻去除图案化光致抗蚀剂，得到图27A-27B中的结构。以此方式，在形成顶侧通孔开口120B时形成穿过掩埋氧化物层124的开口可避免与从SOI结构的背侧在掩埋氧化物层124中形成开口相关联的平版印刷挑战，不会不利地影响沿通孔开口120A的侧壁的钝化层133。

图案化导电层123随后可形成在硅互连件106的暴露的顶部表面上方以及硅互连件106的内部侧表面内，如图28A-28B所图示。以此方式，在硅互连件106的顶部表面上方部分形成导电层123可提供更大表面积用于与硅互连件106的欧姆接触。由于硅互连件106到SOI结构的顶部表面比到SOI结构的背侧表面更接近，所以根据一些实施例，与从SOI结构的背表面相比，从SOI结构的顶部表面上方在互连件106的内部侧表面内形成一层导电层123更有效率。在一个实施例中，穿过阴影掩模喷射形成图案化导电层123。在一个实施例中，图案化导电层123包括厚度为500埃的第一层钛(Ti)、厚度为500埃的中间层钛-钨(TiW)以及厚度为1μm到2μm的外层金(Au)。在一个实施例中，图案化导电层123与硅互连件106欧姆接触。

图案化导电层122可形成在通孔开口120A内的钝化层133上且与图案化导电层123电接触，如图29A-29B中所图示。导电层122可由与导电层123相同或不同的材料形成，并且可具有相同或不同的厚度。在一个实施例中，导电层123具有较厚的金层。导电层122、123可沿通孔120侧表面形成连续的导电层。

现在参考图30A-30B，一个或多个空腔136随后可蚀刻在基础衬底130中硅电极阵列的正下方，使得硅电极阵列能够偏转到一个或多个空腔内。在一个实施例中，独立空腔136形成在每个硅电极对的正下方。在一个实施例中，单个空腔136形成在硅电极对的正下方与第一和第二互连件104电通信。在一个实施例中，空腔136借助定时释放蚀刻形成在基础衬底130中，基础衬底130底切电极引线114和台面结构112。例如，可借助氟基化学物质诸如XeF₂或SF₆执行蚀刻。在一个实施例中，一个或多个空腔136的深度为大约15μm。

图31-37图示了根据本发明的实施例的跨接在硅互连件104之间的顺应性双极微型器件转移头的各种变型。尽管图31-37图示为与以上所图示的处理序列分开，但是应当理解，参考图31-37描述的各种变型中的许多变型可实现到先前描述的处理序列中。

图31是根据本发明的实施例的沿具有悬臂梁和连续接合部的顺应性双极微型器件转移头的线A-A截取的平面图图示和截面侧视图图示。如图所示，硅电极悬臂梁可包括从两个硅互连件104延伸的硅电极引线对114和由连续氧化物接合部117分开的成对台面结构112，该接合部117位于掩埋氧化物层124上且与其接触并且在平行于硅互连件对104的悬臂梁的纵向长度上延伸。在这样的实施例中，氧化物接合部117沿硅电极引线对114和台面结构对112两者沿悬臂梁的纵向长度将双极电极配置中的硅电极对电绝缘。如图所示，硅电极引线114可包括弯曲部115(图示为90度弯曲)。

图32是根据本发明的实施例的从具有悬臂梁和台面接合部的顺应性双极微型器件转移头的线A-A截取的平面图图示和截面侧视图图示。如图所示，硅电极悬臂梁可包括从两个硅互连件104延伸的硅电极引线对114和由台面氧化物接合部117分开的成对台面结构112，该台面氧化物接合部117位于掩埋氧化物层124上且与其直接接触并且在平行于硅互连件对104的悬臂梁的纵向长度延伸。在这样的实施例中，氧化物接合部117沿台面结构对112沿悬臂梁的纵向长度将双极电极配置中的硅电极对电绝缘。如图所示，硅电极引线对114通过图案化物理地分开并且可包括弯曲部115(图示为90度弯曲)。

图33是根据本发明的实施例的沿具有双侧夹持梁和连续接合部的顺应性双极微型器件转移头的线A-A截取的平面图图示和截面侧视图图示。如图所示，硅电极双侧夹持梁可包括从两个硅互连件104延伸的弯曲硅电极引线对114和由连续氧化物接合部117分开的成对台面结构112，该连续氧化物接合部117位于掩埋氧化物层124上且与其直接接触并且在平行于硅互连件对104的悬臂梁的纵向长度延伸。在这样的实施例中，氧化物接合部117沿硅电极引线对114和台面结构对112两者沿双侧夹持梁的纵向长度将双极电极配置中的硅电极对电绝缘。如图所示，硅电极引线114每一个可包括电极引线从硅互连件104延伸的近侧和远侧位置处的弯曲部115(图示为90度弯曲)。

图34是根据本发明的实施例的沿具有双侧夹持梁的顺应性双极微型器件转移头的线A-A截取的平面图图示和截面侧视图图示，该转移头包括具有双弯曲部的硅电极对和台面接合部。如图所示，硅电极双侧夹持梁可包括从两个硅互连件104延伸的硅电极引线对114，其中每个引线114具有两个弯曲部115，以及由台面氧化物接合部117分开的成对台面结构112，该台面氧化物接合部117位于掩埋氧化物层124上且与其直接接触并且在平行于硅互连件对104的双侧夹持梁的横向宽度上延伸。在这样的实施例中，氧化物接合部117沿台面结构对112之间的悬臂梁的横向宽度将双极电极配置中的硅电极对电绝缘，并且硅电极引线对114通过图案化物理分离。在所图示的实施例中，每个电极引线114被分开，使得梁配置假定具有硅电极引线114的形状为8的配置。

图35是根据本发明的实施例的沿具有双侧夹持梁的顺应性双极微型器件转移头的线A-A截取的平面图图示和截面侧视图图示，该转移头包括具有单个弯曲部的硅电极对和台面接合部。如图所示，硅电极双侧夹持梁可包括从两个硅互连件104延伸的硅电极引线对114，其中每个引线114具有单个弯曲部115，以及由台面氧化物接合部117分开的成对台面结构112，该台面氧化物接合部117位于掩埋氧化物层124上且与其直接接触并且在垂直于硅互连件对104的双侧夹持梁的横向宽度延伸。在这样的实施例中，氧化物接合部117沿台面结构对112之间的双侧悬臂梁的横向宽度将双极电极配置中的硅电极对电绝缘，并且硅电极引线对114通过图案化物理分离。

图36-37是根据本发明的实施例的沿具有双侧夹持梁的顺应性双极微型器件转移头的线A-A截取的平面图图示和截面侧视图图示，该转移头包括具有双弯曲部的硅电极对和台面接合部。如图所示，硅电极双侧夹持梁可包括硅电极引线对114，其中每个引线具有两个弯曲部115，以及由台面氧化物接合部117分开的成对台面结构112，该台面氧化物接合部117位于掩埋氧化物层124上且与其直接接触并且在平行于硅互连件对104的双侧夹持梁的横向宽度上延伸。在这样的实施例中，氧化物接合部117沿台面结构对112之间的双侧悬臂梁的横向宽度将双极电极配置中的硅电极对电绝缘。在图36中所图示的特定实施例中，梁为W型配置。在图37中所图示的特定实施例中，梁为S型配置。

根据本发明的实施例，覆盖台面结构112的电介质层118或126具有适合厚度和电介质常数用于针对微型器件转移头获得所需的握持力，以及足够的电介质强度从而在工作电压下不会击穿。图38是图示了根据本发明的实施例的拾取和将微型器件阵列从承载衬底转移到接收衬底的方法的流程图。在操作3810处，顺应性转移头阵列被定位在承载衬底上的微型器件阵列上方。图39是根据本发明的实施例的定位在承载衬底200上的微型器件阵列上方的顺应性双极微型器件转移头阵列102的截面侧视图图示。在操作3820处，微型器件阵列与顺应性转移头阵列接触。在另选的实施例中，顺应性转移头阵列以适合气隙被定位在微型器件阵列上方，该气隙使其分开，例如1nm到10nm的气隙，不会明显影响握持力。图40是根据本发明的实施例的与微型器件阵列202接触的顺应性双极微型器件转移头阵列102的截面侧视图图示。如图所示，顺应性转移头阵列102的节距为微型器件阵列202的节距的整数倍。在操作3830处，电压被施加到顺应性转移头阵列102。电压可从与顺应性转移头贯通孔阵列120电连接的顺应性转移头组件160内的工作电路施加。在操作3840处，利用顺应性转移头阵列拾取微型器件阵列。图41是根据本发明的实施例的拾取微型器件阵列202的顺应性转移头阵列102的截面侧视图图示。在操作3850处，微型器件阵列随后被释放到接收衬底上。例如，接收衬底可为但不限于显示衬底、照明衬底、具有诸如晶体管或IC的功能器件的衬底、或者具有金属配电线路的衬底。图42是根据本发明的实施例的释放到接收衬底300上的微型器件阵列202的截面侧视图。

尽管在图38中依次图示了操作3810-3850，但是应当理解，所述实施例并非受限于此，并且可执行另外的操作并且可以不同的序列执行某些操作。例如，在一个实施例中，在拾取微型器件之前或者当时，执行操作以在将微型器件连接到承载衬底的键合层中产生相变。例如，键合层可具有小于350℃，或者更具体地说小于200℃的液相温度。键合层可由为承载衬底提供黏合力的材料形成，然而还作为可容易地从其释放微型器件的介质。在一个实施例中，键合层为诸如铟或铟合金的材料。如果利用微型器件拾取键合层的部分，则可在随后处理期间执行另外的操作以控制键合层的部分的相。例如，可从位于转移头组件160、承载衬底200和/或接收衬底300内的热源向键合层施加热。

而且，可以不同的次序执行施加电压以在微型器件上产生握持力的操作3830。例如，可以在微型器件阵列与顺应性转移头阵列接触之前，在微型器件与顺应性转移头阵列接触时，或者在微型器件与顺应性转移头阵列接触之后施加电压。还可在键合层中产生相变之前，之时或之后施加电压。

如果顺应性转移头102包括双极硅电极，则交流电压被施加到每个顺应性转移头102中的硅电极对两端，使得在负向电压被施加到一个硅电极时的特定点，正向电压被施加到成对的另一硅电极，以及反之亦然以产生拾取力。从顺应性转移头102释放微型器件可借助各种方法实现，包括关闭电压源，降低硅电极对两端的电压，改变交流电压的波形以及将电压源接地。释放可通过与将微型器件放置在接收衬底上的卸货来完成。

在利用本发明的各个方面时，对本领域技术人员来说明显的是，上述实施例的组合或变型可能用于形成顺应性双极微型器件转移头和头部阵列，以及用于转移微型器件和微型器件阵列。尽管以特定于结构特征和/或方法行为的语言对本发明进行了描述，但应当理解，所附权利要求中限定的本发明并不一定限于所描述的特定特征或行为。本发明所公开的特定特征和行为被理解为受权利要求书保护的本发明的特定适当实施以用于对本发明进行例示。

Claims

1.一种双极微型器件转移头阵列，包括：

基础衬底；

静电转移头阵列，每个静电转移头包括硅电极对和覆盖所述硅电极对的顶部表面的电介质材料，所述硅电极对能够偏转到位于所述基础衬底和所述硅电极对之间的空间内。

2.根据权利要求1所述的微型器件转移头阵列，其中每个硅电极对能够偏转到同一空间内。

3.根据权利要求2所述的微型器件转移头阵列，其中所述同一空间为所述基础衬底中的空腔。

4.根据权利要求1所述的微型器件转移头阵列，其中每个硅电极对能够偏转到独立空间中。

5.根据权利要求4所述的微型器件转移头阵列，其中每个独立空间为所述基础衬底中的独立空腔。

6.根据权利要求1所述的微型器件转移头阵列，其中所述静电转移头阵列包括：

与第一总线互连件电连接的第一硅电极阵列；和

与第二总线互连件电连接的第二硅电极阵列。

7.根据权利要求6所述的微型器件转移头阵列，其中所述静电转移头阵列包括：

将所述第一硅电极阵列与所述第一总线互连件电连接的第一多个迹线互连件；和

将所述第二硅电极阵列与所述第二总线互连件电连接的第二多个迹线互连件。

8.根据权利要求7所述的微型器件转移头阵列，其中所述第一多个迹线互连件和所述第二多个迹线互连件为硅迹线互连件，并且所述第一总线互连件和所述第二总线互连件为硅总线互连件。

9.根据权利要求7所述的微型器件转移头阵列，还包括延伸穿过所述第一总线互连件和所述基础衬底的第一通孔，以及延伸穿过所述第二总线互连件和所述基础衬底的第二通孔。

10.一种双极转移头阵列，包括：

基础衬底；

在所述基础衬底上方的图案化硅层，所述图案化硅层包括第一硅互连件、与所述第一硅互连件电连接的第一硅电极阵列、第二硅互连件以及与所述第二硅互连件电连接的第二硅电极阵列，其中所述第一硅电极阵列和所述第二硅电极阵列的每个硅电极包括电极引线和台面结构，并且每个台面结构在所述第一硅互连件和所述第二硅互连件上方突出，并且每个硅电极能够偏转到位于所述基础衬底和所述硅电极之间的空腔内，其中所述第一硅电极阵列和所述第二硅电极阵列对齐且彼此电绝缘；和

电介质层，所述电介质层覆盖所述第一硅电极阵列和所述第二硅电极阵列的每个台面结构的顶部表面。

11.根据权利要求10所述的双极转移头阵列，其中所述第一硅电极阵列和所述第二硅电极阵列中的每个硅电极能够偏转到所述基础衬底中的空腔中。

12.根据权利要求11所述的双极转移头阵列，其中所述第一硅电极阵列和所述第二硅电极阵列能够偏转到所述基础衬底中的同一空腔中。

13.根据权利要求10所述的双极转移头阵列，其中所述第一硅电极阵列和所述第二硅电极阵列形成跨接在所述第一硅互连件和所述第二硅互连件之间的支撑梁阵列。

14.根据权利要求13所述的双极转移头阵列，还包括位于所述第一硅电极阵列和所述第二硅电极阵列之间的氧化物接合部阵列。

15.根据权利要求13所述的双极转移头阵列，其中所述支撑梁包括弯曲部。

16.一种双极转移头阵列，包括：

基础衬底；

在所述基础衬底上的绝缘层；

在所述绝缘层上的图案化器件层，所述图案化器件层包括：

与第一电极阵列一体化形成的第一迹线互连件；

与第二电极阵列一体化形成的第二迹线互连件；

其中所述第一电极阵列和所述第二电极阵列中的每个电极包括在所述第一迹线互连件和所述第二迹线互连件上方突出的台面结构；

其中所述第一电极阵列和所述第二电极阵列对齐且彼此电绝缘，并且所述第一电极阵列和所述第二电极阵列的每个电极能够朝所述基础衬底偏转；和

电介质层，所述电介质层覆盖所述第一电极阵列和所述第二电极阵列的每个台面结构的顶部表面。

17.根据权利要求16所述的双极转移头阵列，其中所述第一迹线互连件和所述第二迹线互连件延伸穿过包括所述第一电极阵列和所述第二电极阵列的双极转移头阵列的工作区域。

18.根据权利要求16所述的双极转移头阵列，其中所述第一电极阵列和所述第二电极阵列形成跨接在所述第一迹线互连件和所述第二迹线互连件之间的支撑梁阵列。

19.根据权利要求18所述的双极转移头阵列，还包括位于所述第一电极阵列和所述第二电极阵列之间的电介质接合部阵列。

20.根据权利要求18所述的双极转移头阵列，其中所述支撑梁包括弯曲部。