KR101096114B1 - 일체형 전력 반도체 모듈 기판의 제조방법 - Google Patents

일체형 전력 반도체 모듈 기판의 제조방법 Download PDF

Info

Publication number
KR101096114B1
KR101096114B1 KR1020090131904A KR20090131904A KR101096114B1 KR 101096114 B1 KR101096114 B1 KR 101096114B1 KR 1020090131904 A KR1020090131904 A KR 1020090131904A KR 20090131904 A KR20090131904 A KR 20090131904A KR 101096114 B1 KR101096114 B1 KR 101096114B1
Authority
KR
South Korea
Prior art keywords
layer
power semiconductor
electrically conductive
conductive layer
semiconductor module
Prior art date
Application number
KR1020090131904A
Other languages
English (en)
Other versions
KR20110075451A (ko
Inventor
김갑석
김용모
Original Assignee
주식회사 코리아 인스트루먼트
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 코리아 인스트루먼트 filed Critical 주식회사 코리아 인스트루먼트
Priority to KR1020090131904A priority Critical patent/KR101096114B1/ko
Publication of KR20110075451A publication Critical patent/KR20110075451A/ko
Application granted granted Critical
Publication of KR101096114B1 publication Critical patent/KR101096114B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/06—Containers; Seals characterised by the material of the container or its electrical properties
    • H01L23/08—Containers; Seals characterised by the material of the container or its electrical properties the material being an electrical insulator, e.g. glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)

Abstract

일체형 전력 반도체 모듈 기판의 제조방법이 개시된다. 본 발명의 일체형 전력 반도체 모듈 기판의 제조방법은, 종래의 금속 베이스, 세라믹 인쇄회로기판 및 전력 반도체의 구조를 대체하여, 금속 베이스에 직접 세라믹 절연층과 스퍼터링된 후막에 의한 전기 전도층을 형성한다. 본 발명에 의하면, 종래의 전력 반도체 모듈의 세라믹 인쇄회로기판의 하측에 마련되는 금속층 및 솔더층이 제거되고, 세라믹 인쇄회로기판과 금속 베이스가 일체로 구현한다. 본 발명의 제조방법에 의하면, 금속 베이스와 세라믹 인쇄회로기판이 일체로 형성됨으로써 그 제조공정이 간단해짐과 동시에 그 방열 특성이 개선된다.
일체형 전력 반도체 모듈, 마그네트론 스퍼터링, 금속 베이스

Description

일체형 전력 반도체 모듈 기판의 제조방법{Manufacturing Method for Integrated Semiconductor Power Module Substrate}
본 발명은, 전력 반도체 모듈에 사용되는 세라믹 인쇄회로기판(Metallized Ceramic Substrate)을 금속 베이스 상에 일체형으로 구현함으로써 그 제조공정을 간단하게 함과 동시에 그 방열 특성을 개선한 일체형 전력 반도체 모듈 기판의 제조방법에 관한 것이다.
전력 반도체 모듈은 인버터(Inverter), 전력 레귤레이터(Power Regulator) 또는 컨버터(Converter)와 같이 고전압 또는 대전류가 인가되어 처리되는 부품으로서, 가정용 세탁기, 냉장고 등에서부터 산업용 장비, 전기 자동차 등에까지 폭 넓게 사용되고 있다.
전력 반도체 모듈은 IGBT(Insulated Gate Bipolar Transistor), MOSFET(Metal-Oxide Semiconductor Field Effect Transistor) 등과 같은 스위칭 소자 또는 사이리스터(thyristor) 등과 같은 정류 소자, 기타 각종 다이오드 등의 전 력 반도체 소자를 실장한 세라믹 인쇄회로기판(Metallized Ceramic Substrate)을 방열을 위해 금속 베이스에 납땜한 것으로, 별도의 덮개로 덮은 형태를 가진다.
도 1은 종래의 전력 반도체 모듈의 일 예를 도시한 사시도이고, 도 2는 도 1의 전력 반도체 모듈의 단면도이다. 도 1을 참조하면, 몇 개의 단자(131, 133)가 덮개(135)의 외부로 노출되어 있으며, 1mm ~ 5mm 두께의 금속 베이스(101)가 덮개(135)의 아랫부분을 마감하여 내부에 내장된 세라미 인쇄회로기판 등을 포장하게 된다.
도 2를 참조하면, 전력 반도체 모듈(100)은 금속 베이스(101), 세라믹 인쇄회로기판(103), 세라믹 기판(103)의 상면에 형성되고 전기적 회로를 형성하는 제1 동막(105)과, 세라믹 기판(103)의 하면에 형성된 열전도층인 제2 동막(107)과, 제2 동막(107)과 금속 베이스(101)를 접합하는 제1 솔더층(109), 반도체 소자(S) 및 반도체 소자(S)를 제1 동막(105)의 상면에 접합하는 제2 솔더층(111)을 구비한다.
이외에도 반도체 소자(S)를 다른 패턴의 제2 솔더층 또는 제1 동막에 연결하는 본딩 와이어(Binding Wire) 등과 같은 구성들이 포함될 수 있으며, 단자(131, 133)가 일체로 구성된 덮개(135)의 하부는 접착제에 의해 금속 베이스(101)와 결합한다.
전력 반도체 모듈(100)의 구성 중에서 제1 동막(105) 및 제2 동막(107)은 세라믹 기판(103)에 직접 접착(DBC: Direct Bonded Copper)되는 별도의 공정에 의해 하나의 세라믹 인쇄회로기판(113)을 형성한다.
따라서 도 2의 전력 반도체 모듈(100)은 다음의 3 단계 공정에 의해 생산된 다.
제1 공정은, 세라믹 기판(103)에 제1 동막(105)과 제2 동막(107)을 접착하여 세라믹 인쇄회로기판(113)을 생산하는 공정이고, 제2 공정은 전력 반도체 소자(S)를 세라믹 인쇄회로기판(113)에 납땜하는 공정이며, 마지막으로 제3 공정은 전력 반도체 소자(S)가 실장된 세라믹 인쇄회로기판(113)을 금속 베이스(101)에 납땜하고 덮개(135)를 덮어 마무리하는 공정이다.
전력 반도체 소자(S)는 도 2에 도시된 바와 같이, 그 아랫면 전체가 제1 동막(105)에 솔더링 될 수 있다. 따라서 제2 공정은 제1 동막(105) 상에서 전력 반도체 소자(S)가 납땜될 부분에 메탈 마스크(Metal Mask)를 이용하여 크림 솔더(Solder)를 도포하는 공정과, 크림 솔더에 전력 반도체 소자(S)를 올려놓은 세라믹 인쇄회로기판(113)을 리플로우 오븐(Reflow Oven)을 통과시키는 공정을 포함한다. 리플로우 과정에서 크림 솔더가 녹으면서 제1 동막(105)과 전력 반도체 소자(S) 사이의 납땜이 이루어지고, 제2 솔더층(111)이 형성된다.
리플로우 과정에서, 전력 반도체 소자(S)는 부동(浮動)의 상태에 있기 때문에 정상적인 위치를 벗어나 제1 동막(105)에 접합 될 수 있다. 이를 방지하기 위해, 전력 반도체 소자(S)가 납땜 될 위치의 가장자리 일부에는, 제1 솔더층(105)의 높이 이상의 두께를 가지는 포토 솔더 레지스터(Photo Solder Resist)가 형성될 수 있다.
한편, 전력 반도체 모듈(100)은 내장된 전력 반도체 소자(S)의 동작에 의해 발생하는 열을 세라믹 인쇄회로기판(113)을 거쳐 금속 베이스(101)를 통해 방열시 키는 구조를 가진다.
전력용 반도체 모듈(100)은 다양한 조건에서 동작하면서 전력 반도체 소자(S)의 갑작스런 발열 등에 의해 고온에 노출되며, 갑작스런 온도변화에 의한 열 변형 및 열 충격은 세라믹 인쇄회로기판(113)에 크랙(Clack)을 일으키는 등, 전력 반도체 모듈(100)의 내구성에 중대한 영향을 줄 수 있다. 따라서 전력용 반도체 모듈(100)은 열 변형 및 열 충격에 대한 높은 신뢰성이 요구된다.
결국, 전력 반도체 모듈(100)의 열 충격에 대한 내구성은 세라믹 인쇄회로기판(113)에서 발생하는 열의 방열 특성 및 소재에 관계된다.
본 발명의 목적은, 전력 반도체 모듈에 사용되는 세라믹 인쇄회로기판(Metallized Ceramic Substrate)을 금속 베이스 상에 일체형으로 구현함으로써 전력 반도체 모듈의 구조 및 제조공정을 간단하게 함과 동시에 그 방열 특성을 개선한 일체형 전력 반도체 모듈 기판의 제조방법을 제공함에 있다.
상기 목적을 달성하기 위해 본 발명에 따라 전력 반도체 모듈에 사용되어 전력 반도체 소자가 실장될 인쇄회로기판의 제조방법은, 상기 전력 반도체 모듈의 한 부분에 노출 장착되는 금속 베이스의 상면에 전기적 절연소재의 절연층을 형성하는 단계와, 상기 절연층의 상면에 전기 전도성 금속의 전기 전도층을 마그네트론 스퍼터링에 의해 후막으로 증착하는 단계와, 상기 전기 전도층의 상면에 기 설정된 패턴으로 납땜용 합금 소재의 솔더층을 형성하는 단계와, 상기 전력 반도체 소자의 전기적 연결을 위한 회로 패턴으로 상기 전기 전도층을 에칭하는 단계를 포함한다.
여기서, 상기 절연층을 형성하는 단계는, 마그네트론 스퍼터링 방법에 의해 증착하는 방법, 플라즈마 전해 산화(PEO: Plasma Electrolytic Oxidation)법 등의 피막처리법, 세라믹 분말을 스크린 인쇄, 제트분사 또는 정전도장의 방법으로 도포하고 소성하는 방법, 그 밖에도 졸-겔법(Sol-Gel Process), 콜드 스프레이 코팅(Cold Spray Coating)방법, 플라즈마 용사(Plasma Spraying) 방법 중 선택된 하 나의 방법으로 상기 절연층을 형성할 수 있다. 그 중에서 마그네트론 스퍼터링 방법은 전체 공정을 일련의 연속공정으로 할 수 있어서 바람직하다.
또한, 상기 전기 전도층은 인장 잔류응력을 가지는 복수 개의 제1박막과, 압축 잔류응력을 가지는 복수 개의 제2박막을 교번적으로 물리기상 증착하여 5㎛ ~ 500㎛ 후막으로 증착하게 된다. 당연히, 상기 절연층과 솔더층도 제1박막과 제2박막의 반복 증착으로 형성할 수 있다.
나아가, 상기 전기 전도층은, 전기 전도성 금속의 단일층으로 형성하는 것 뿐만 아니라 다층막으로 구현할 수 있다. 예컨대, 구리보다 탄성률이 큰 금속(알루미늄 등)의 후막을 상기 절연층 상에 증착한 후에, 구리의 후막을 증착함으로써 상기 구리와 절연층 사이의 열팽창 계수를 보상하여 신뢰성 특성을 향상시킬 수 있다.
상기 솔더층을 형성하는 단계는 다양한 공정에 의해 형성될 수 있다. 예컨대, 상기 솔더층은 상기 전기 전도층의 상면 전체에 1㎛ ~ 20㎛ 두께의 니켈코팅막을 물리기상 증착하는 단계와, 상기 니켈코팅막의 상면 전체에 상기 납땜용 합금소재를 물리기상 증착하여 솔더 증착층을 형성하는 단계와, 상기 솔더 증착층 및 니켈코팅막을 상기 솔더층의 패턴으로 에칭하는 단계를 통해 구현될 수 있다.
나아가 절연층이 마그네트론 스퍼터링 방법에 의한다면, 상기 절연층을 형성하는 단계에서 상기 솔더 증착층을 형성하는 단계까지는 하나 또는 두 개의 마그네트론 스퍼터링 챔버 내에서 일련의 연속공정으로 이루어질 수 있기 때문에 공정이 매우 간단해질 수 있다.
다른 실시 예에 따라, 상기 절연층을 형성하는 단계는, 상기 전기 전도층의 상면에 상기 솔더층의 패턴으로 니켈코팅막을 물리기상 증착하는 단계와, 상기 니켈코팅막의 상면에 상기 납땜용 합금소재를 상기 솔더층의 패턴으로 물리기상 증착하여 솔더 증착층을 형성하는 단계를 포함할 수 있다. 이 방법에 의하면, 상기 솔더층을 형성하기 위한 별도의 에칭공정이 필요 없게 된다.
본 발명의 일체형 전력 반도체 모듈 기판의 제조방법은 별도의 세라믹 인쇄회로기판(Metallized Ceramic Substrate)을 대신하여 금속 베이스 상에 직접 절연층과 전기 전도층을 형성하는 방법으로, 전력 반도체 모듈에 사용되는 세라믹 인쇄회로기판을 금속 베이스와 일체로 구현한다.
금속 베이스와 세라믹 기판이 하나의 일체형 전력 반도체 모듈 기판으로 형성되기 때문에, 전력 반도체 모듈의 전체 제조공정은 1차 제조된 전력 반도체 모듈 기판에 전력 반도체 소자를 올려 납땜하는 후 과정만을 수행하면 된다. 따라서 종래의 세라믹 인쇄회로기판을 금속 베이스에 접착하기 위한 별도의 공정이 필요 없게 되고, 전력 반도체 모듈의 전체 제조공정이 간단해진다.
나아가 전력 반도체 모듈 기판의 각 층이 마그네트론 스퍼터링 방법에 의해 고밀도의 후막으로 증착되어 뛰어난 전기 전도성과 함께 뛰어난 방열특성을 발휘하게 되고, 따라서 전력 반도체 모듈이 부담하게 되는 열 충격에 대한 내구성이 향상 된다.
솔더층이 크림 솔더 형태로 전기 전도층 상에 도포되는 것이 아니라 스퍼터링에 의해 증착되기 때문에, 솔더가 납땜을 위해 용융되더라고 상면에 실장된 소자를 부동(浮動)인 상태로 만들지 않게 된다. 따라서 전력 반도체 소자의 이탈을 방지하기 위한 포토 솔더 레지스터 등이 필요 없게 된다.
이하 도면을 참조하여 본 발명을 더욱 상세히 설명한다.
도 3은 본 발명의 일 실시 예에 따른 일체형 전력 반도체 모듈용 인쇄회로기판의 단면도이고, 도 4는 도 3의 일체형 전력 반도체 모듈용 인쇄회로기판의 제조공정도이다.
도 3을 참조하면, 본 발명의 일체형 전력 반도체 모듈용 인쇄회로기판(300)은 금속 베이스(301)와, 금속 베이스(301) 상에 마련된 절연층(303)과, 절연층(303)상에 형성된 전기 전도층(305)과, 전기 전도층(305) 상에 형성된 솔더층(307)을 포함한다. 솔더층(307)은 전기 전도층(305) 상에 형성된 니켈코팅막(309) 및 솔더 증착층(311)을 포함한다. 전력 반도체 소자(S)는 후공정으로 솔더층(307)상에 납땜 접착되며, 이하에서는 별도로 설명하지 아니한다.
본 발명의 일체형 전력 반도체 모듈용 인쇄회로기판(300)은 세라믹 인쇄회로기판(Metallized Ceramic Substrate)을 제작하는 별도의 공정이 없이, 금속 베이스(301) 상에 일련의 공정으로 필요한 구성을 적층하는데 특징이 있다. 나아가 각 층의 적층이 마그네트론 스퍼터링에 의할 경우, 한 개 또는 복수 개의 챔버내에서 연속공정으로 형성될 수 있다. 이하 도 4를 참조하여 본 발명의 일체형 전력 반도체 모듈용 인쇄회로기판(300)의 제조방법을 설명한다.
<금속 베이스 상에 절연층 형성, 도 4의 (a) 단계>
금속 베이스(301)의 재료는 강도 및 방열 특성이 우수한 금속재료이면 모두 가능할 것이나, 알루미늄(Al) 및 구리(Cu) 중에서 선택된 적어도 하나의 금속 또는 그 합금, 또는 스테인리스, 탄소강 등이 바람직하다. 이러한 금속 베이스(301)는 내구성 및 방열 특성이 우수하여 전력 반도체 소자(S) 등에서 발생하는 열의 배출에 탁월한 성능을 보인다.
절연층(303)은 물리적기상증착(物理的氣相蒸着, PVD)을 위한 마그네트론 스퍼터링(Magnetron Sputtering) 방법에 의해 금속 베이스(301) 상에 형성된다. 절연층(303)은 전기 전도층(305)과 금속 베이스(301) 사이의 전기적 절연과 함께, 전기 전도층(305)에서 발생하는 열을 금속 베이스(301)로 전달하는 역할을 한다.
후막 스퍼터링 방법에 의한 절연층(303)은, 열 전달 특성과 전기적 절연 특성이 우수한 저 유전율 물질로 형성되며, 금속 베이스(301)와 전기 전도층(305)의 종류와 그 화학적 특성에 따라 산화물, 질화물, 다이아몬드상 카본(DLC: Diamond-Like Carbon), 또는 탄화물 등 다양한 물질이 사용될 수 있다.
여기서, 산화물은 실리콘 계열 산화물(SiOX), 티타늄 계열 산화물(TiOX), 알 루미늄 계열 산화물(AlXOy) 또는 크롬 계열 산화물(CrOX)이 해당할 수 있고, 질화물은 실리콘 계열 질화물(SiXNy), 티타늄 계열 질화물(TiXNy), 알루미늄 계열 질화물(AlN) 또는 붕소 계열 질화물(BN)이 해당할 수 있다. 탄화물은 탄화규소(SiC), 탄화티타늄(TiC) 또는 탄화크롬(CrC)이 해당할 수 있다.
필요에 따라, 절연층(303)은 동일한 물질 또는 서로 다른 물질의 다층 막으로 형성할 수 있다. 서로 다른 물질의 다층 막으로 형성하는 경우는, 금속 베이스(301)와 전기 전도층(305)에 모두 우수한 화학적 결합을 가지는 절연층(303) 물질이 없을 경우에 금속 베이스(301)와의 결합성이 좋은 물질과 전기 전도층(305)과의 결합성이 좋은 물질의 다층 막을 형성하는 것이다.
절연층(303)의 두께는, 소정의 내전압 특성을 가질 수 있도록 고려되는 것이 바람직하며, 대략 10㎚ ~ 100㎛의 두께가 바람직하다.
절연층(303)을 마그네트론 스퍼터링 방법에 의해 형성할 경우, 그 방법은 아래에서 설명될 전기 전도층(305)의 형성을 위한 후막 스퍼터링 방법을 대응되는 방식으로 적용할 수 있다. 절연층(303)이 다층 막으로 형성될 경우, 전기 전도층(305)의 증착방법과 동일한 응력 제어가 필요할 것이다.
그 밖에, 금속 베이스(301)가 알루미늄(Al)인 경우, 절연층(303)은 금속 베이스(301)의 외면을 산화시키는 플라즈마 전해 산화(PEO: Plasma Electrolytic Oxidation)법 등의 피막처리법에 의해 형성될 수도 있다.
또 다른 방법으로, 절연층(303)은 절연물질을 10nm 내지 10㎛ 크기의 이산화 실리콘(SiO2), 산화알루미늄(Al2O3), 이산화지르코늄(ZrO2), 무기안료(RO로 대표)들의 분말인 세라믹 분말을 스크린 인쇄, 제트분사 또는 정전도장의 방법으로 도포하고 소성하여 형성할 수 있다.
기타, 졸-겔법(Sol-Gel Process), 콜드 스프레이 코팅(Cold Spray Coating)방법, 플라즈마 용사(Plasma Spraying)와 같이, 종래의 알려진 코팅막 형성방법을 당연히 사용할 수 있다.
<전기 전도층 형성, 도 4의 (b) 단계>
전기 전도층(305)은 소정의 전도성 도전체 금속을 후막 마그네트론 스퍼터링 방법에 의해 절연층(303)상에 증착함으로써 형성될 수 있다. 따라서 전기 전도층(305)은 절연층(303)의 진공증착에 이어서 일련의 연속공정으로 생성될 수 있다.
전기 전도층(305)은 구리(Cu), 알루미늄(Al), 금(Au) 또는 은(Au)과 같은 전기 전도성 금속 소재를 하나만 사용하는 필요한 두께의 단일막으로 형성할 수도 있고, 복수 개의 전기 전도성 금속을 연속 적층하여 다층막으로 형성할 수도 있다.
예컨대, 전기 전도층(305)은 일반적으로 구리(Cu)의 단일막으로 형성하게 되나, 필요에 따라 알루미늄(Al)-구리(Cu)의 다층막으로 형성할 수 있다. 알루미늄은 전기 전도 및 방열의 기능을 수행함과 동시에, 구리보다 열팽창 계수 및 탄성율이 크기 때문에 절연층(301)과 구리 사이의 열팽창 계수의 차이를 보상하여 절연층(301)이 열 충격에 의해 파손되지 않도록 한다.
전력 반도체 모듈에 적용되기 때문에, 전기 전도층(305)은 상당히 엄격하고 높은 정격 범위 내의 전기적 특성(예컨대, 내전압, 내전류, 전기 저항)을 가져야 한다. 따라서 전기 전도층(305)은 대략 50㎛ 내지 500㎛의 후막으로 형성되어야 한다.
마그네트론 스퍼터링 방법에 의한 후막의 전기 전도층(305)의 형성은, 출원인의 다른 등록특허 제10-0870971호에서 제시한 고속/고밀도 증착을 위한 마그네트론 스퍼터링 방법을 사용할 수 있다. 이에 의하면, 전기 전도층(305)은 도 3에 도시된 바와 같이, 대략 1㎚ 내지 10㎛ 두께의 제1박막(305-a, 305-c,...) 및 제2박막(305-b, 305-d,...)을 잔류 응력에 따라 교번적으로 반복 증착함으로써 이루어질 수 있다.
특허 제10-0870971호에 의하면, 불활성 가스인 아르곤(Ar) 등이 플라즈마화하면서 발생하는 아르곤 양이온이 음으로 대전된 타깃(Target)인 알루미늄(Al)에 충돌하면서, 구리 원자 또는 원자 클러스터들이 타깃으로부터 스퍼터링된다. 스퍼터링된 원자들이 절연층(303)에 증착함으로써 전기 전도층(305)이 형성된다.
제1박막(305-a, 305-c,...)은 인장 잔류 응력의 특성을 갖는 막으로서, 마그네트론 스퍼터 증착원에는 직류 펄스 또는 교류가 공급되어 발생하는 직류 펄스 또는 교류 플라즈마에 의하여 스퍼터링이 이루어짐으로써 형성된다. 제2박막(305-b, 305-d,...)은 압축 잔류 응력의 특성을 갖는 막으로서, 직류 전원이 스퍼터 증착원에 공급되어 발생하는 직류 플라즈마에 의하여 스퍼터링이 이루어짐으로써 형성된다. 또한, 도 3에는 제1박막(305-a)이 먼저 증착되는 것으로 도시되어 있으나, 제2 박막(305-b)이 절연층(303)에 먼저 증착될 수 있다.
그 밖에도 전기 전도층(305)은 화학기상증착(CVD: Chemical Vapor Deposition), 스크린 인쇄(Screen Printing) 및 플라즈마 용사방법 중에서 선택된 적어도 하나의 방법을 단독적으로 사용하여 단일막 또는 여러 금속의 다층막을 형성하거나, 복합적으로 사용하여 여러 금속의 다층막을 형성할 수 있다.
<니켈코팅막 형성, 도 4의 (c) 단계>
솔더층(307)은 전기 전도층(305) 상에 형성된 니켈코팅막(309) 및 솔더 증착층(311)을 포함한다.
니켈코팅막(309)는 전기 전도층(305)과 솔더 증착층(311)의 밀착력 향상을 위해, 솔더 증착층(311)을 형성하기 전에 전기 전도층(305)의 상면에 형성될 수 있다. 니켈코팅막(309)은 다양한 방법으로 형성될 수 있으며, 물리기상 증착, 화학기상 증착법 또는 도금법은 그 일 예가 된다. 다만, 니켈코팅막(309)이 마그네트론 스퍼터링방법에 의해 증착될 경우, 전도층(305)의 형성에 이어 일련의 연속공정으로 증착할 수 있을 것이다.
니켈코팅막(309)의 소재는 종래의 인쇄회로기판에서 솔더의 접착용으로 사용하는 알려진 니켈 또는 그 니켈 합금을 사용할 수 있다.
<솔더증착층 형성, 도 4의 (d) 단계>
솔더 증착층(311)은 니켈코팅막(309)의 상면에 솔더(Solder)를 물리기상 증 착 또는 화학기상 증착 기타 증착(Deposition)공정에 의해 박막 또는 후막으로 증착하여 형성되며, 물리기상 증착을 위한 마그네트론 스퍼터링 방법이 바람직하다. 마찬가지로, 솔더 증착층(311)이 마그네트론 스퍼터링방법에 의해 증착될 경우, 전기 전도층(305) 또는 니켈코팅막(309)의 형성에 이어 일련의 연속공정으로 증착할 수 있을 것이다.
여기서, '솔더'는 일반적으로 알려진 주석(Sn)-은(Ag) 계열의 무연(Lead free) 솔더를 사용할 수 있으나, 이에 한정되지 아니하고 금속의 납땜용으로 사용할 수 있는 녹는점이 낮은 합금이면 모두 가능하다. 따라서 솔더용 물질로 이루어진 합금 타깃이 마그네트론 스퍼터링 과정에서 사용됨으로써, 솔더 증착층(311)을 니켈코팅막(309) 또는 전기 전도층(305) 상에 증착하는 것이다.
증착 공정에 의해 형성되는 솔더 증착층(311)은 전기 전도층(305)과 소자(S) 사이의 전기 저항을 최소화하면서 그 접착을 유지할 수 있는 정도의 얇은 박막 또는 후막으로 형성된다. 따라서 솔더 증착층(311)은 납땜을 위해 리플로우 오븐에서 용융되더라도 상측에 놓여있는 소자(S)를 부동(浮動)인 상태가 만들지 않게 되고, 소자(S)는 원래 놓인 위치에 그대로 납땜 될 수 있다.
<전도층 상의 회로 패턴 형성, 도 4의 (e) 및 (f) 단계>
도 3에 도시되고 앞서 설명한 바와 같이, 전기 전도층(305)과 솔더층(307)은 전력 반도체 소자(S)들의 전기적 연결을 위한 전기적 회로의 패턴으로 형성될 수 있으며, 전기 전도층(305)의 패턴과 솔더 증착층(311)의 패턴은 서로 동일할 수도 있으나 일반적으로 다르게 형성된다.
본 발명에서는 이상의 방법으로 솔더 증착층(311)이 전기 전도층(305)상에 미리 형성되기 때문에, 전기 전도층(305)의 패턴 형성 방법이나, 솔더 증착층(311)의 패턴 형성 방법이 다양하게 발현될 수 있다.
만약, 도 4의 (b) 내지 도 4의 (d)와 같이, 전기 전도층(305)과 솔더층(307)이 특정한 패턴 없이 형성된 경우라면, 솔더층(307)의 패턴과 전기 전도층(305)의 패턴은 사진공정에 의한 에칭 공정을 통해 도 4의 (e) 및 (f) 단계와 같이 순차적으로 형성된다.
사진 공정에 의할 경우, 포토 레지스트(PR)를 도포한 뒤, 노광 및 현상을 통해 포토 레지스터의 패턴을 형성한 다음 에칭하여 솔더층(307)의 최종 패턴과 전기 전도층(305)의 최종 패턴을 순차적으로 형성하는 것이다.
<다른 실시 예에 의한 전도층 및 솔더증착층의 패턴의 형성, 도 5>
도 5에 제시된 실시 예에 의하면, 솔더층(307)은 처음부터 자신의 패턴 형상으로 증착되고, 이후에 전기 전도층(305)이 사진 공정 등에 의해 에칭됨으로써 전기 전도층(305)의 최종 패턴으로 형성된다.
도 5의 (a)는 전기 전도층(305)이 증착된 상태를 도시한 것으로서, 도 4의 (b) 및 그 설명에서 제시된 전기 전도층(305)의 형성방법과 동일하다.
전기 전도층(305)이 절연층(303)의 전면에 형성된 다음, 도 5의 (b)와 같이 솔더층(307)이 전기 전도층(305)의 전면이 아닌 기 설정된 자신의 최종 패턴(다시 말해, 솔더층의 패턴) 형상으로 바로 증착된다. 이를 위해, 이미 알려진 새도우 마스크(Shadow Mask)나 사진공정 등을 이용할 수 있다.
새도우 마스크를 사용하여 니켈코팅막(309)과 솔더 증착층(311)을 포함하는 솔더층(307)을 형성하는 경우, 솔더층(307)의 최종 패턴으로 가공된 새도우 마스크를 전기 전도층(305)에 밀착하여 앞서 설명된 증착공정을 통해 니켈코팅막(309)과 솔더 증착층(311)을 각각 증착한다. 니켈코팅막(309) 및 솔더 증착층(311) 자체의 증착공정은 앞서 도 4의 (c) 및 (d)와 그 설명에서 제시된 니켈코팅층 및 솔더증착층의 증착과정과 동일하다.
솔더층(307)이 자신의 최종 패턴으로 증착된 다음, 도 5의 (c)에 제시된 바와 같이, 전기 전도층(305)이 에칭 공정을 통해 자신의 최종 패턴으로 성형 될 수 있다.
이상의 방법으로, 본 발명의 일체형 전력 반도체 모듈 기판이 제조된다. 그 밖에도, 전기 전도층(305)이 솔더층(307)의 증착 전에 자신의 최종 패턴으로 에칭되어 성형 되고, 그 성형 된 전기 전도층(305)의 상면에 솔더층(307)을 그 최종 패턴으로 증착할 수도 있을 것이다.
또한, 전기 전도층(305)이 제1박막과 제2박막을 교번적으로 반복 증착하여 형성되는 것과 같이, 절연층(303), 솔더층(307)도 각각 해당 물질의 인장잔류응력을 가지는 제1박막과 압축잔류응력을 가지는 제2박막의 반복 증착에 의해 형성될 수 있다.
앞서 설명한 바와 같이, 절연층(303) 내지 솔더 증착층(311)이 마그네트론 스퍼터링 방법에 의해 적층되는 경우라면, 도 4의 (a) 내지 도 4의 (d) 단계는 하나 또는 복수 개의 하이브리드형 마그네트론 스퍼터링 장치 내에서 일련의 연속공정으로 이루어질 수 있다. 도 6는 마그네트론 스퍼터링 장치의 구조를 개략적으로 도시한 평면도이고, 도 7은 도 6의 마그네트론 스퍼터링 장치의 내부 단면도이다.
스퍼터링 장치(600)는 스퍼터링 챔버(610), 스퍼터링 챔버(610)에 마련된 복수 개의 제1 증착원(611-1 ~ 611-11) 및 제2 증착원(613-1 ~ 613-11)과, 스퍼터링 챔버(610) 내에 기판을 고정시키는 복수 개의 기판고정부(615)와, 왕복이송장치(617)와, 수평이송장치(619)와, 절연층 형성부(623)를 포함한다.
제1 증착원(611-1 ~ 611-11)과 제2 증착원(613-1 ~ 613-11)은 일정한 간격으로 이격되면서 교번적으로 스퍼터링 챔버(610)의 대향하는 2 개 평면에 장착되어 있다.
제1 증착원(611-1 ~ 611-11)과 제2 증착원(613-1 ~ 613-11)은 캐소드(Cathode)로 동작하는 타깃(Target)과, 스퍼터링 챔버(610) 내에 형성되는 플라즈마를 구속하기 위한 마그네트론 등을 당연히 포함한다. 도 7을 참조하면, 제1 증착원(611-1 ~ 611-11)과 제2 증착원(613-1 ~ 613-11)은 수직방향의 길이가 더 긴 직사각형의 형태를 가지는 타깃이 마련된 예이다.
제1 증착원(611-1 ~ 611-11) 각각은 외부의 직류 펄스 또는 교류 전원장치(미도시)에 연결되어 직류 펄스 또는 교류 전원장치(미도시)로부터 직류 펄스 또는 교류 전원을 공급받아 동작하여 기판상에 인장 잔류 응력의 특성을 갖는 제1 박막 을 형성하고, 제2 증착원(613-1 ~ 613-11)은 외부의 직류 전원장치(미도시)에 연결되어 직류 전원장치(미도시)로부터 직류 전원을 공급받아 동작하여 기판상에 압축 잔류 응력의 특성을 갖는 제2 박막을 형성한다.
절연층 형성부(623)는 절연층(303)의 소재 물질을 타깃으로 장착하여 금속 베이스(301)상에 절연층(303)을 증착한다.
복수 개의 기판고정부(615)는 모터(621)에 의해 구동되는 왕복이송장치(617)에 의해 스퍼터링 챔버(610) 내를 공전 또 자전하게 된다. 이에 따라, 금속 베이스(301)가 플라즈마 영역에서의 노출 및 회피를 반복하여, 타깃에서 방출되는 이온 및 중성 입자의 충돌에 의한 금속 베이스(301)의 열 축적을 감소시킬 수 있다.
제1 증착원(611-1 ~ 611-11)과 제2 증착원(613-1 ~ 613-11)에 동일한 전기 전도성 금속의 타깃이 장착된 경우, 제1 증착원(611-1 ~ 611-11)과 제2 증착원(613-1 ~ 613-11)은 전기 전도층(305)의 증착에 제공될 것이다.
만약, 제1 증착원(611-1 ~ 611-11)과 제2 증착원(613-1 ~ 613-11)이 복수 개의 부분으로 나뉘어 서로 다른 소재의 타깃을 장착한다면, 제1 증착원(611-1 ~ 611-11)과 제2 증착원(613-1 ~ 613-11)은 전기 전도층(305), 니켈코팅막(309) 및 솔더 증착층(311)의 증착을 위해 제공될 수 있다.
이에 따라, 금속 베이스(301)가 챔버(610)내에 일단 입고된 후 하나의 일련의 공정으로 도 4의 (a) 내지 (d) 단계를 수행한 다음 출고되기 위해서, 절연층 형성부(623)가 일단 동작하여 절연층(303)을 형성하고, 제1 증착원(611-1 ~ 611-11) 및 제2 증착원(613-1 ~ 613-11)을 나눈 각 부분은 동시에 동작하지 아니하고 순차 적으로 동작할 수 있다.
다른 방법으로, 금속 베이스(301)가 챔버(610)내에 일단 입고되고 절연층 형성부(623)가 먼저 동작하여 절연층(303)을 형성한 다음, 제1 증착원(611-1 ~ 611-11) 및 제2 증착원(613-1 ~ 613-11)이 동작하여 전기 전도층(305)을 기판고정부(615)에 탑재된 금속 베이스(301)의 절연층(303) 상에 증착할 수 있다.
전기 전도층(305) 상에 솔더층(307)을 형성하는 단계는 공통의 도어(625)를 통해 상호 연결된 다른 챔버 내에서 이루어지도록 할 수 있다.
이상에서는 본 발명의 바람직한 실시 예에 대하여 도시하고 설명하였지만, 본 발명은 상술한 특정의 실시 예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 다양한 변형실시가 가능한 것은 물론이고, 이러한 변형실시들은 본 발명의 기술적 사상이나 전망으로부터 개별적으로 이해되어서는 안 될 것이다.
도 1은 종래의 전력 반도체 모듈의 일 예를 도시한 사시도,
도 2는 도 1의 전력 반도체 모듈의 단면도,
도 3은 본 발명의 일 실시 예에 따른 일체형 전력 반도체 모듈용 인쇄회로기판의 단면도,
도 4는 도 3의 일체형 전력 반도체 모듈용 인쇄회로기판의 제조공정도,
도 5는 본 발명의 일체형 전력 반도체 모듈 기판의 다른 제조방법의 설명에 제공되는 제조공정도,
도 6는 마그네트론 스퍼터링 장치의 구조를 개략적으로 도시한 평면도, 그리고
도 7은 도 6의 마그네트론 스퍼터링 장치의 내부 단면을 개략적으로 도시한 도면이다.
<도면의 주요부에 대한 간단한 설명>
301: 금속 베이스 303: 절연층
305: 전기 전도층 307: 솔더층
309: 니켈코팅막 311: 솔더 증착층
305-a, 305-c, 305-e: 전기 전도층을 형성하는 제1박막
305-b, 305-d, 305-f: 전기 전도층을 형성하는 제2박막

Claims (6)

  1. 전력 반도체 모듈에 사용되어 전력 반도체 소자가 실장될 인쇄회로기판의 제조방법에 있어서,
    상기 전력 반도체 모듈의 케이싱의 일부를 형성하는 금속 베이스를 마련하는 단계;
    상기 금속 베이스의 상면에 전기적 절연소재의 절연층을 형성하는 단계;
    상기 절연층의 상면 전체에 전기 전도성 금속을 50㎛ 내지 500㎛ 두께로 증착하여 전기 전도층을 형성하는 단계;
    상기 전기 전도층의 상면 전체에 니켈코팅막을 물리기상 증착하는 단계;
    상기 니켈코팅막의 상면 전체에 납땜용 합금소재의 솔더 증착층을 물리기상 증착하는 단계;
    상기 솔더 증착층 및 니켈코팅막을 기 설정된 패턴으로 에칭하여 솔더층을 형성하는 단계; 및
    상기 전력 반도체 소자의 전기적 연결을 위한 회로 패턴으로 상기 전기 전도층을 에칭하는 단계를 포함하고,
    상기 전기 전도층은 인장 잔류응력을 가지는 복수 개의 제1박막과, 압축 잔류응력을 가지는 복수 개의 제2박막을 교번적으로 물리기상 증착하여 상기 두께의 막으로 증착되는 것을 특징으로 하는 일체형 전력 반도체 모듈 기판의 제조방법.
  2. 제1항에 있어서,
    상기 절연층을 형성하는 단계는,
    상기 전기 전도층을 형성하는 물질의 종류와 그 화학적 특성에 따라, 산화 물, 질화물, 다이아몬드상 카본(DLC: Diamond-Like Carbon), 또는 탄화물 중 선택된 하나를 마그네트론 스퍼터링 방법으로 증착하여 형성하는 것을 특징으로 하는 일체형 전력 반도체 모듈 기판의 제조방법.
  3. 삭제
  4. 제1항에 있어서,
    상기 절연층을 형성하는 단계에서 상기 솔더 증착층을 형성하는 단계까지는, 적어도 하나의 마그네트론 스퍼터링 챔버 내에서 일련의 연속공정으로 이루어지는 것을 특징으로 하는 일체형 전력 반도체 모듈 기판의 제조방법.
  5. 전력 반도체 모듈에 사용되어 전력 반도체 소자가 실장될 인쇄회로기판의 제조방법에 있어서,
    상기 전력 반도체 모듈의 케이싱의 일부를 형성하는 금속 베이스를 마련하는 단계;
    상기 금속 베이스의 상면에 전기적 절연소재의 절연층을 형성하는 단계;
    상기 절연층의 상면 전체에 전기 전도성 금속을 50㎛ 내지 500㎛ 두께로 증착하여 전기 전도층을 형성하는 단계;
    상기 전기 전도층의 상면에 기 설정된 패턴으로 니켈코팅막을 물리기상 증착하는 단계;
    상기 니켈코팅막의 상면에, 물리기상 증착방법으로 납땜용 합금소재의 솔더 증착층을 상기 패턴으로 형성하는 단계; 및
    상기 전력 반도체 소자의 전기적 연결을 위한 회로 패턴으로 상기 전기 전도층을 에칭하는 단계를 포함하고,
    상기 전기 전도층은 인장 잔류응력을 가지는 복수 개의 제1박막과, 압축 잔류응력을 가지는 복수 개의 제2박막을 교번적으로 물리기상 증착하여 상기 두께의 막으로 증착되는 것을 특징으로 하는 일체형 전력 반도체 모듈 기판의 제조방법.
  6. 제1항 또는 제5항에 있어서,
    상기 전기 전도층은,
    구리보다 탄성률이 큰 금속과 구리의 이중막으로 형성되어, 상기 구리와 절연층 사이의 열팽창 계수의 차이를 보상하는 것을 특징으로 하는 일체형 전력 반도체 모듈 기판의 제조방법.
KR1020090131904A 2009-12-28 2009-12-28 일체형 전력 반도체 모듈 기판의 제조방법 KR101096114B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090131904A KR101096114B1 (ko) 2009-12-28 2009-12-28 일체형 전력 반도체 모듈 기판의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090131904A KR101096114B1 (ko) 2009-12-28 2009-12-28 일체형 전력 반도체 모듈 기판의 제조방법

Publications (2)

Publication Number Publication Date
KR20110075451A KR20110075451A (ko) 2011-07-06
KR101096114B1 true KR101096114B1 (ko) 2011-12-19

Family

ID=44915445

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090131904A KR101096114B1 (ko) 2009-12-28 2009-12-28 일체형 전력 반도체 모듈 기판의 제조방법

Country Status (1)

Country Link
KR (1) KR101096114B1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9105492B2 (en) 2012-05-08 2015-08-11 LuxVue Technology Corporation Compliant micro device transfer head
US8415771B1 (en) * 2012-05-25 2013-04-09 LuxVue Technology Corporation Micro device transfer head with silicon electrode
US9034754B2 (en) 2012-05-25 2015-05-19 LuxVue Technology Corporation Method of forming a micro device transfer head with silicon electrode
US8415768B1 (en) 2012-07-06 2013-04-09 LuxVue Technology Corporation Compliant monopolar micro device transfer head with silicon electrode
US8569115B1 (en) 2012-07-06 2013-10-29 LuxVue Technology Corporation Method of forming a compliant bipolar micro device transfer head with silicon electrodes
WO2014008110A1 (en) * 2012-07-06 2014-01-09 LuxVue Technology Corporation Compliant bipolar micro device transfer head with silicon electrodes
US8791530B2 (en) 2012-09-06 2014-07-29 LuxVue Technology Corporation Compliant micro device transfer head with integrated electrode leads
US9236815B2 (en) 2012-12-10 2016-01-12 LuxVue Technology Corporation Compliant micro device transfer head array with metal electrodes

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008208458A (ja) 2007-02-22 2008-09-11 Sungkyunkwan Univ Foundation For Corporate Collaboration 無応力の軟性回路基板の製造装置及び方法
KR100885664B1 (ko) 2008-04-03 2009-02-25 주식회사 케이아이자이맥스 고속/고밀도 마그네트론 스퍼터링 법을 이용한 후막제조방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008208458A (ja) 2007-02-22 2008-09-11 Sungkyunkwan Univ Foundation For Corporate Collaboration 無応力の軟性回路基板の製造装置及び方法
KR100885664B1 (ko) 2008-04-03 2009-02-25 주식회사 케이아이자이맥스 고속/고밀도 마그네트론 스퍼터링 법을 이용한 후막제조방법

Also Published As

Publication number Publication date
KR20110075451A (ko) 2011-07-06

Similar Documents

Publication Publication Date Title
KR101096114B1 (ko) 일체형 전력 반도체 모듈 기판의 제조방법
JP4015023B2 (ja) 電子回路用部材及びその製造方法並びに電子部品
TWI436436B (zh) 金屬-陶瓷複合基板及其製造方法
US7911041B2 (en) Semiconductor device with gold coatings, and process for producing it
JP2005530353A (ja) 電気回路またはモジュール用の金属セラミック基板と、そのような基板およびそのような基板を含むモジュールを製作する方法
WO2015135249A1 (zh) 图案化多绝缘材质电路基板
US20150084089A1 (en) Insulation structure for high temperature conditions and manufacturing method thereof
KR100985849B1 (ko) 세라믹 인쇄회로기판의 원판 및 그 제조방법
US20050093121A1 (en) Chip package and substrate
JP2012074591A (ja) 回路基板および電子装置
JP5430121B2 (ja) 配線基板及びこれを用いたプローブカード
KR20100056356A (ko) 금속 인쇄회로기판의 원판 및 그 제조방법
JP2019106422A (ja) パワーモジュール用基板およびパワーモジュール
JP2011009438A (ja) ３次元立体回路基板およびこれを用いた回路モジュール
KR100913309B1 (ko) 금속회로기판
JP2006073663A (ja) 電気素子収納用パッケージ、電気素子ユニットおよび電気素子冷却モジュール
JP4383866B2 (ja) パワー電子ユニット
KR101116516B1 (ko) 열적 특성이 개선된 전력 반도체 모듈용 메탈라이징 세라믹 기판 및 그 제조방법
JP2011526422A (ja) 高温で使用するためのプレーナ型電力電子構成素子およびその製造方法
KR20110055272A (ko) 솔더층이 증착된 인쇄회로기판 및 그 제조방법
JP2017139303A (ja) 回路構成体およびその製造方法
JP2020155639A (ja) モジュールおよびその製造方法
KR101062843B1 (ko) 금속 인쇄회로기판의 원판 및 그 제조방법
JP2001135753A (ja) 半導体モジュール用基板及びその製造方法
JP2006073661A (ja) 電気素子収納用パッケージ、電気素子ユニットおよび電気素子冷却モジュール

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20141208

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20151211

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20161130

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20171206

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20181204

Year of fee payment: 8