TW201409551A - 具有矽電極的相容雙極性微裝置轉移頭 - Google Patents

具有矽電極的相容雙極性微裝置轉移頭 Download PDF

Info

Publication number
TW201409551A
TW201409551A TW102123500A TW102123500A TW201409551A TW 201409551 A TW201409551 A TW 201409551A TW 102123500 A TW102123500 A TW 102123500A TW 102123500 A TW102123500 A TW 102123500A TW 201409551 A TW201409551 A TW 201409551A
Authority
TW
Taiwan
Prior art keywords
array
germanium
layer
interconnect structure
tantalum
Prior art date
Application number
TW102123500A
Other languages
English (en)
Other versions
TWI567803B (zh
Inventor
Dariusz Golda
Andreas Bibl
Original Assignee
Luxvue Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US13/543,675 external-priority patent/US8415767B1/en
Priority claimed from US13/543,680 external-priority patent/US8569115B1/en
Application filed by Luxvue Technology Corp filed Critical Luxvue Technology Corp
Publication of TW201409551A publication Critical patent/TW201409551A/zh
Application granted granted Critical
Publication of TWI567803B publication Critical patent/TWI567803B/zh

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C99/00—Subject matter not provided for in other groups of this subclass
    • B81C99/0005—Apparatus specially adapted for the manufacture or treatment of microstructural devices or systems, or methods for manufacturing the same
    • B81C99/002—Apparatus for assembling MEMS, e.g. micromanipulators

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Bipolar Transistors (AREA)
  • Micromachines (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

描述一種相容雙極性微裝置轉移頭陣列及由SOI基板形成相容雙極性微裝置轉移陣列的方法。在實施例中，相容雙極性微裝置轉移頭陣列包括底座基板及底座基板上方的圖案化矽層。圖案化矽層可包括第一及第二矽互連結構，及電性連接至第一矽互連結構及第二矽互連結構且可偏轉至底座基板與矽電極之間的一或更多個腔內的第一矽電極陣列及第二矽電極陣列。

Description

具有矽電極的相容雙極性微裝置轉移頭
本發明係關於微裝置。更特定而言，本發明的實施例係關於一種相容雙極性微裝置轉移頭及轉移一或更多個微裝置至接收基板的方法。
整合及包裝問題是諸如射頻(radio frequency；RF)微電機系統(microelectromechanical system；MEMS)微開關、發光二極體(light-emitting diode；LED)顯示系統及基於MEMS或石英的振盪器的微裝置商業化的主要障礙之一。
用於裝置的轉移的傳統技術包括藉由從轉移晶圓至接收晶圓的晶圓接合的轉移。一個此類實施方式為「直接列印」，包括一裝置陣列從轉移晶圓至接收晶圓的一個接合步驟，接著移除轉移晶圓。另一此類實施方式為「轉移列印」，包括二個接合/分離步驟。在轉移列印中，轉移晶圓可拾取來自施體晶圓的一裝置陣列，及隨後將該裝置陣列接合至接收晶圓，接著移除轉移晶圓。
已經開發一些列印製程變體，其中在轉移製程期間可有選擇地接合及分離裝置。在傳統的直接列印及轉移列印 技術及直接列印及轉移列印技術的變體兩者中，轉移晶圓在將裝置接合至接收晶圓之後與裝置分離。此外，轉移製程中涉及具有該裝置陣列的整個轉移晶圓。
揭示一種相容雙極性微裝置轉移頭及頭陣列，及轉移一或更多個微裝置至接收基板的方法。舉例而言，接收基板可為(但不限於)顯示基板、照明基板、具有諸如電晶體或積體電路(integrated circuit；IC)的功能裝置的基板或具有金屬重新分配線路的基板。
在實施例中，相容雙極性微裝置轉移頭陣列包括底座基板及底座基板上方的圖案化矽層。舉例而言，底座基板可為(100)塊狀矽基板。圖案化矽層包括第一矽互連結構、與該矽互連結構電性連接的第一矽電極陣列、第二矽互連結構及與該第二矽互連結構電性連接的第二矽電極陣列。第一矽電極陣列及第二矽電極陣列中的每一矽電極包括電極引線及檯面結構，該檯面結構伸出在第一矽互連結構及第二矽互連結構上方。第一矽電極陣列及第二矽電極陣列對齊為一雙極性矽電極對陣列且彼此電性絕緣。第一矽互連結構及第二矽互連結構可彼此平行。每一矽電極亦可偏轉至底座基板與矽電極之間的腔內。舉例而言，一或更多個腔可形成在底座基板中。在實施例中，第一矽電極陣列及第二矽電極陣列可偏轉至底座基板中的同一腔內。在此實施例中，雙極性矽電極對陣列可偏轉至底座基板中的同一腔內。腔亦可環繞第一矽電極及第二矽電極中的一者或兩者的端。在實施例中，雙極 性電極對的陣列中的每一雙極性矽電極對可偏轉至單獨的腔內。諸如二氧化矽、二氧化鉿、氧化鋁或氧化鉭的介電層覆蓋每一檯面結構的頂表面。埋入的氧化物層可形成在圖案化矽層與底座基板之間。
在實施例中，雙極性矽電極對陣列形成跨過矽互連結構與第二矽互連結構之間的支撐梁陣列。舉例而言，氧化物接頭陣列可形成在第一矽電極陣列與第二矽電極陣列之間。圖案化矽層可位於埋入的氧化物層上且與埋入的氧化物層直接接觸，其中氧化物接頭位於埋入的氧化物層上且與埋入的氧化物層直接接觸。氧化物接頭可與第一矽互連結構陣列及第二矽互連結構陣列平行或垂直，且氧化物接頭位於第一矽電極陣列及第二矽電極陣列的檯面結構之間。支撐梁亦可包括例如在矽電極的矽電極引線中之彎曲。氧化物接頭陣列可沿著支撐梁陣列的縱向長度或橫向寬度分離第一矽電極陣列及第二矽電極陣列。
在實施例中，雙極性矽電極對陣列形成跨過矽互連結構與第二矽互連結構之間的懸臂梁陣列。在實施例中，雙極性矽電極對中的每一矽電極為分離的懸臂梁，且開放空間位於第一矽電極陣列及第二矽電極陣列的檯面結構之間。懸臂梁可包括彎曲。在實施例中，第一矽電極陣列及第二矽電極陣列的檯面結構不藉由開放空間分離。舉例而言，氧化物接頭陣列可形成在懸臂梁陣列之第一矽電極與第二矽電極陣列之間。圖案化矽層可位於埋入的氧化物層上及與埋入的氧化物層直接接觸，其中氧化物接頭位於埋入的氧化物層上及 與埋入的氧化物層直接接觸。在實施例中，氧化物接頭沿著懸臂梁陣列的縱向長度分離第一矽電極陣列及第二矽電極陣列。在實施例中，氧化物接頭平行於第一矽互連結構及第二矽互連結構且位於第一矽電極陣列及第二矽電極陣列的檯面結構之間。
在實施例中，埋入的二氧化矽層位於圖案化矽層與底座基板之間。第一通孔延伸穿過底座基板及埋入的二氧化矽層，從底座基板的後側至圖案化矽層且與第一矽互連結構及第一矽電極陣列電性連接。第二通孔延伸穿過底座基板及埋入的二氧化矽層，從底座基板的後側至圖案化矽層且與第二矽互連結構及第二矽電極陣列電性連接。通孔可延伸穿過圖案化矽層或終止於圖案化矽層的底表面。
覆蓋該陣列及第二陣列中的每一檯面結構的頂表面的介電層可由諸如二氧化矽、二氧化鉿、氧化鋁及氧化鉭的材料形成。在一些實施例中，第一介電層橫向地位於雙極性電極配置中的矽電極陣列及第二矽電極陣列的檯面結構之間，且第一介電層位於覆蓋陣列及第二陣列中的每一檯面結構的頂表面的介電層下方。介電層可具有比第一介電層更高的介電常數或介電崩潰強度。
在實施例中，形成相容雙極性微裝置轉移頭陣列的方法包括以下步驟：蝕刻絕緣體上矽堆疊的頂端矽層以形成與第一矽互連結構電性連接的第一矽電極陣列，及與第一矽電極陣列對齊且與第二矽互連結構電性連接的第二陣列矽電極，從而形成雙極性矽電極對陣列，其中第一矽電極陣列及 第二矽電極陣列中的每一矽電極包括電極引線及檯面結構，該檯面結構伸出在第一矽互連結構及第二矽互連結構上方。介電層隨後形成在第一矽電極陣列及第二矽電極陣列的上方，且一或更多個腔蝕刻至底座基板內正好在第一矽電極陣列及第二矽電極陣列下方，使得第一矽電極陣列及第二矽電極陣列中的每一矽電極可偏轉至一或更多個腔內。例如，使用SF6或XeF2的氟化電漿可完成一或更多個腔的蝕刻。在實施例中，在底座基板中正好在每一雙極性矽電極對下方蝕刻分離的腔。在實施例中，在底座基板中正好在雙極性矽電極對陣列下方蝕刻單個腔。在實施例中，在底座基板中蝕刻單個腔使得該單個腔環繞第一矽互連結構及第二矽互連結構中的一者或兩者。
蝕刻頂端矽層可曝露埋入的氧化物層。可使用各種技術完成介電層的形成。在一些實施例中，介電層包括矽電極陣列的熱氧化。在一些實施例中，圖案化層形成於埋入的氧化物層上方及在形成介電層之後形成於介電層上方，且使用圖案化層蝕刻埋入的氧化物層以曝露底座基板的一部分。當在底座基板中正好在第一矽電極陣列及第二矽電極陣列下方蝕刻一或更多個腔時介電層可用作蝕刻遮罩。
在實施例中，在第一矽電極陣列及第二矽電極陣列的檯面結構之間蝕刻接頭溝槽陣列，同時蝕刻絕緣體上矽堆疊的頂端矽層以形成第一矽電極陣列及第二矽電極陣列。介電層亦可形成於接頭溝槽陣列的內部且直接接觸埋入的氧化物層，同時在第一矽電極陣列及第二矽電極陣列的上方形成 介電層。舉例而言，介電層可藉由第一矽電極陣列及第二矽電極陣列的熱氧化形成。介電層亦可使用介電層完全填充接頭溝槽陣列以在第一矽電極陣列與第二矽電極陣列之間形成氧化物接頭陣列。
第一後側通孔開口可經蝕刻穿過底座基板正好在第一矽互連結構下方，且第二後側通孔開口可經蝕刻穿過底座基板正好在第二矽互連結構下方，且鈍化層可形成於第一後側通孔開口及第二後側通孔開口內部。在實施例中，鈍化層藉由熱氧化底座基板形成於第一後側通孔開口及第二後側通孔開口內部，同時熱氧化第一矽電極陣列及第二矽電極陣列的陣列以形成介電層。圖案化導電層可例如藉由經由陰影遮罩沉積形成於第一通孔開口及第二通孔開口內部以與第一矽互連結構及第二矽互連結構進行電性接觸。
在實施例中，蝕刻介電層以曝露第一矽互連結構及第二矽互連結構的一部分，同時蝕刻穿過埋入的氧化物層以曝露底座基板的部分。隨後蝕刻第一上側通孔開口穿過第一矽互連結構的第一曝露部分及埋入的氧化物層，且蝕刻第二上側通孔開口穿過第二矽互連結構的第二曝露部分及埋入的氧化物層。圖案化導電層隨後可形成於第一上側通孔開口及第二上側通孔開口內部以與第一矽互連結構及第二矽互連結構電性接觸。
在實施例中，蝕刻介電層以曝露檯面結構中的每一者，同時蝕刻穿過埋入的氧化物層以曝露底座基板的部分。第二介電層可隨後形成於檯面結構的每一者上方。在實施例 中，此可藉由第二介電層的毯覆沉積、接著去除第二介電層之一部分而完成。在一些實施例中，毯覆沉積可藉由原子層沉積完成。在實施例中，可額外地蝕刻介電層以曝露第一矽互連結構及第二矽互連結構的一部分，接著蝕刻第一上側通孔開口穿過第一矽互連結構的曝露部分及埋入的氧化物層，蝕刻第二上側通孔開口穿過第二矽互連結構的曝露部分及埋入的氧化物層，及在第一上側通孔開口及第二上側通孔開口內部形成圖案化導電層以與矽互連結構及第二矽互連結構進行電性接觸。形成於檯面結構的每一者上方的第二介電層及形成於第一上側通孔開口及第二上側通孔開口內部的導電層在蝕刻一或更多個腔時亦可用作蝕刻遮罩。
100‧‧‧矽基板相容雙極性微裝置轉移頭陣列
102‧‧‧相容雙極性轉移頭
104‧‧‧矽跡線互連結構
106‧‧‧匯流排互連結構
110‧‧‧矽電極
112‧‧‧檯面結構
114‧‧‧電極引線
115‧‧‧彎曲
116‧‧‧溝槽
117‧‧‧開口接頭溝槽
118‧‧‧介電層
119‧‧‧氧化物接頭
120‧‧‧通孔
120A‧‧‧後側通孔開口
120B‧‧‧上側通孔開口
121‧‧‧光阻劑
122‧‧‧圖案化導電層
123‧‧‧圖案化導電層
124‧‧‧埋入的氧化物層
126‧‧‧第二介電層
130‧‧‧底座基板
132‧‧‧鈍化層
133‧‧‧鈍化層
136‧‧‧腔
137‧‧‧溝槽區域
140‧‧‧矽層
142‧‧‧圖案化硬遮罩層
144‧‧‧島
160‧‧‧相容轉移頭
200‧‧‧載體基板
202‧‧‧微裝置
300‧‧‧接收基板
3810‧‧‧操作
3820‧‧‧操作
3830‧‧‧操作
3840‧‧‧操作
3850‧‧‧操作
第1A圖為根據本發明的實施例的無接頭的具有單側夾緊懸臂梁對的相容雙極性微裝置轉移頭陣列的平面視圖。
第1B圖為根據本發明的實施例的具有一對單側夾緊懸臂梁及無接頭的相容雙極性微裝置轉移頭的平面視圖。
第1C圖為根據本發明的實施例的沿第1B圖中圖示的相容雙極性微裝置轉移頭的橫向線C-C的橫截面側視圖。
第1D圖為根據本發明的實施例的沿第1B圖中圖示的相容雙極性微裝置轉移頭的縱向線D-D的橫截面側視圖。
第2A圖至第2B圖為根據本發明的實施例的沿著第1A圖的線V-V、W-W、X-X、Y-Y及Z-Z的組合平面視圖及組合橫截面側視圖，圖示包括矽電極對之間的開口接頭溝槽 及後側通孔開口的相容雙極性微裝置轉移頭。
第3A圖至第3B圖為根據本發明的實施例的相容雙極性微裝置轉移頭的組合平面視圖及組合橫截面側視圖，該相容雙極性微裝置轉移頭包括雙側夾緊支撐梁及矽電極對之間及連接矽電極對的氧化物接頭以及上側通孔開口及後側通孔開口。
第4A圖至第4B圖為根據本發明的實施例的相容雙極性微裝置轉移頭的組合平面視圖及組合橫截面側視圖，該相容雙極性微裝置轉移頭包括雙側夾緊支撐梁及沉積介電層、矽電極對110之間及連接矽電極對110的氧化物接頭119以及上側通孔開口及後側通孔開口。
第5A圖至第15B圖圖示根據本發明的實施例的形成包括矽電極對之間的開口接頭溝槽及後側通孔開口的相容雙極性微裝置轉移頭的方法。
第16A圖為根據本發明的實施例的具有雙側夾緊支撐梁及檯面接頭的相容雙極性微裝置轉移頭陣列的平面視圖。
第16B圖為根據本發明的實施例的具有雙側夾緊支撐梁及檯面接頭的相容雙極性微裝置轉移頭的平面視圖。
第16C圖為根據本發明的實施例的沿第16B圖中圖示的相容雙極性微裝置轉移頭的橫向線C-C的橫截面側視圖。
第16D圖為根據本發明的實施例的沿第16B圖中圖示的相容雙極性微裝置轉移頭的縱向線D-D的橫截面側視 圖。
第17A圖至第24B圖圖示根據本發明之實施例的形成相容雙極性微裝置轉移頭的方法，該相容雙極性微裝置轉移頭包括雙側夾緊支撐梁及在矽電極對之間及連接矽電極對的氧化物接頭以及上側通孔開口及後側通孔開口。
第25A圖至第30B圖圖示根據本發明之實施例的形成相容雙極性微裝置轉移頭的方法，該相容雙極性微裝置轉移頭包括雙側夾緊支撐梁及沉積介電層、在矽電極對之間及連接矽電極對的氧化物接頭以及上側通孔開口及後側通孔開口。
第31圖為根據本發明的實施例的沿著具有懸臂梁及連續的接頭的相容雙極性微裝置轉移頭的線A-A的平面視圖及橫截面側視圖。
第32圖為根據本發明的實施例的沿著具有懸臂梁及檯面接頭的相容雙極性微裝置轉移頭的線A-A的平面視圖及橫截面側視圖。
第33圖為根據本發明的實施例的沿著具有雙側夾緊梁及連續的接頭的相容雙極性微裝置轉移頭的線A-A的平面視圖及橫截面側視圖。
第34圖為根據本發明的實施例的沿著具有包括一對矽電極(具有雙彎曲及檯面接頭)的雙側夾緊梁的相容雙極性微裝置轉移頭的線A-A的平面視圖及橫截面側視圖。
第35圖為根據本發明的實施例的沿著具有包括一對矽電極(具有單個彎曲及檯面接頭)的雙側夾緊梁的相容 雙極性微裝置轉移頭的線A-A的平面視圖及橫截面側視圖。
第36圖為根據本發明的實施例的沿著具有包括一對矽電極(具有雙彎曲及檯面接頭)的雙側夾緊梁的相容雙極性微裝置轉移頭的線A-A的平面視圖及橫截面側視圖。
第37圖為根據本發明的實施例的沿著具有包括一對矽電極(具有雙彎曲及檯面接頭)的雙側夾緊梁的相容雙極性微裝置轉移頭的線A-A的平面視圖及橫截面側視圖。
第38圖為圖示根據本發明的實施例的從載體基板拾取及轉移微裝置陣列至接收基板的方法的流程圖。
第39圖為根據本發明的實施例的位於載體基板上的微裝置陣列上方的相容雙極性微裝置轉移頭陣列的橫截面側視圖。
第40圖為根據本發明的實施例的接觸微裝置陣列的相容雙極性微裝置轉移頭陣列的橫截面側視圖。
第41圖為根據本發明的實施例的拾取微裝置陣列的相容雙極性微裝置轉移頭陣列的橫截面側視圖。
第42圖為根據本發明的實施例的釋放至接收基板上的微裝置陣列的橫截面側視圖。
本發明的實施例描述一種相容雙極性微裝置轉移頭及頭陣列，及轉移微裝置及微裝置陣列至接收基板的方法。舉例而言，相容雙極性微裝置轉移頭及頭陣列可用於將諸如但不限於二極體、LED、電晶體、IC及MEMS的微裝置從載體基板轉移至諸如但不限於顯示基板、照明基板及具有功能 裝置(諸如電晶體或積體電路(IC))的基板或具有金屬重新分配線路的基板的接收基板。
在各種實施例中，參閱圖式進行描述。然而，可無需此等具體細節中的一或更多個來實踐某些實施例，或結合其他已知的方法及配置來實踐某些實施例。在以下描述中，闡明許多具體細節，諸如具體配置、尺寸及製程等等，以便提供對本發明的透徹理解。在其他情況中，沒有以特定細節描述眾所周知的半導體製程及製造技術，以便不會不必要地模糊本發明。遍及此說明書引用「一個實施例」及「實施例」等等意謂結合實施例描述的特定特徵、結構、配置或特性包括在本發明的至少一個實施例中。因此，遍及此說明書各處的片語「在一個實施例中」、「實施例」等等的出現不一定代表本發明的相同實施例。此外，在一或更多個實施例中，特定特徵、結構、配置或特性可以任何適當的方式組合。
如此處使用的術語「之上方」、「至」、「之間」及「之上」可代表一個層相對於其他層的相對位置。在另一層「之上方」或「之上」或接合「至」另一層的一個層可與該另一層直接接觸或可具有一或更多個插入層。層「之間」的一個層可直接接觸該等層或可具有一或更多個插入層。
如此處使用的術語「微」裝置或「微」LED結構可代表根據本發明的實施例的某些裝置或結構的描述性大小。如此處所使用的，術語「微」裝置或結構意謂代表1μm至100μm的數量級。然而，將理解，本發明的實施例非必要地限制於此，且實施例的某些態樣可適合於更大的或可能更小的尺 寸數量級。
在一個態樣中，不受限於特定理論，本發明的實施例描述微裝置轉移頭及頭陣列，該等微裝置轉移頭及頭陣列根據靜電夾的原理操作、使用相反電荷的吸引力拾取微裝置。根據本發明的實施例，拉入電壓被施加至微裝置轉移頭，以便在微裝置上產生夾緊壓力及拾取微裝置。舉例而言，轉移頭可包括雙極性電極配置。
在一個態樣中，本發明的實施例描述相容雙極性微裝置轉移頭及轉移的方法，在該方法中，相較於非相容轉移頭陣列，相容雙極性微裝置轉移頭陣列賦能與微裝置陣列的改良的接觸。相容雙極性微裝置轉移頭包括雙極性矽電極對陣列，該雙極性矽電極對陣列可偏轉至底座基板與雙極性矽電極對之間的一或更多個腔內。在應用中，當相容雙極性微裝置轉移頭陣列下降至微裝置陣列上時，與較高的或受污染的微裝置相關的可偏轉的矽電極可比與載體基板上的較矮的微裝置相關的矽電極偏轉更多。以此方式，相容雙極性微裝置轉移頭可補償微裝置的高度的變化。補償高度變化可導致施加至某些微裝置的壓縮力減少，從而保護微裝置及轉移頭陣列的實體完整性。補償高度變化亦可幫助每一相容轉移頭與每一微裝置進行接觸，且保證拾取每一所欲的微裝置。沒有微裝置轉移頭的相容性質，不規則微裝置高度或單個微裝置的頂表面上的顆粒可防止其餘的轉移頭與陣列中其餘的微裝置進行接觸。因此，氣隙可形成於彼等轉移頭與微裝置之間。因有此氣隙，有可能目標施加電壓不會產生充分的克服 氣隙的夾緊壓力，從而產生不完全的拾取製程。
在另一態樣中，本發明的實施例描述由可購買的包括底座基板、埋入氧化物層及頂端矽層的絕緣體上矽(silicon-on-insulator；SOI)基板，形成相容雙極性微裝置轉移頭陣列的方式。在此實施例中，矽互連結構及電極陣列由SOI基板的頂端矽層形成。在實施例中，雙極性靜電轉移頭包括一對矽電極，其中每一矽電極包括檯面結構及電極引線。用於矽電極對的檯面結構伸出在矽電極對各自的矽互連結構上方以提供本地的接觸點，從而在拾取操作期間拾取特定的微裝置。以此方式，形成圖案化金屬電極為非必要的。已經觀察到當金屬電極及電極引線的圖案化使用負光阻劑時，例如，可能難以控制光阻劑在不同深度(例如，沿著檯面結構的頂表面及下側壁兩者)的曝露。在光阻劑移除期間亦已經觀察到圖案化金屬層的剝落，潛在影響轉移頭的可操作性。根據本發明的實施例，在檯面結構上方形成圖案化金屬電極並非必需。相反，檯面結構的伸出輪廓藉由圖案化矽電極形成以包括對應於檯面結構的凸起部分，該凸起部分遠離底座基板及在矽互連結構上方伸出。
根據本發明的實施例製備的矽電極可包括整體形成的檯面結構，該等檯面結構相較於非整體地形成的具有圖案化金屬電極的檯面結構實質上更高。光刻法可限制圖案化金屬電極結構至5μm至10μm的高度，然而矽電極檯面結構可達到20μm至30μm或更高。用於矽電極結構的檯面結構高度藉由蝕刻縱橫比及電極間隙(例如，一對雙極性矽電極的 檯面結構之間的溝槽)限制。在實施例中，矽電極檯面結構的檯面結構高度與溝槽寬度的縱橫比範圍可為10：1至20：1。舉例而言，雙極性電極配置中的矽電極檯面結構可為20μm高，藉由檯面結構之間的2μm的溝槽間隙分離。更高的電極結構亦可為污染物顆粒提供更大的間隙且減少非目標微裝置上出現的雜散效應。當相較於金屬化檯面結構時，對於表面污染及微裝置轉移頭關於微裝置載體基板的平面對準的誤差，具有整體形成的檯面結構的矽電極可為更穩健的。
在另一態樣中，本發明的實施例描述由可購買的絕緣體上矽(SOI)基板形成微裝置轉移頭陣列的方式，該方式允許具有最少處理步驟的處理序列。處理序列並不要求金屬沉積及圖案化步驟來形成金屬電極，此減輕了熱處理限制且允許藉由高溫熱氧化形成介電層及鈍化層，引起沉積及圖案化操作的減少。根據本發明的實施例的處理序列可合併不同特徵結構的同時蝕刻或氧化操作，減少處理期間需要的遮罩的數量。
在另一態樣中，本發明的實施例描述轉移頭及轉移頭陣列，該轉移頭及轉移頭陣列包括延伸穿過底座基板從底座基板的後側至圖案化矽層的通孔，該通孔用於連接電極與轉移頭元件的工作電路系統。根據本發明的實施例的處理序列亦賦能延伸穿過底座基板的通孔使用高溫熱氧化生長的鈍化。
在又一態樣中，本發明的實施例描述用於使用相容轉移頭陣列大量轉移預先製造的微裝置的陣列的方式。舉例 而言，預先製造的微裝置可具有特定功能，諸如但不限於，用於發光的LED、用於邏輯及記憶體的矽IC及用於射頻(RF)通訊的砷化鎵(GaAs)電路。在一些實施例中，將可能用於拾取的微LED裝置陣列描述為具有10μm乘以10μm節距，或5μm乘以5μm節距。在此等密度下，6吋基板(例如)可容納具有10μm乘以10μm節距的大約1.65億個微LED裝置，或具有5μm乘以5μm節距的大約6.6億個微LED裝置。包括匹配對應的微LED裝置陣列的節距的整數倍數的相容轉移頭陣列的轉移工具可用於拾取及轉移微LED裝置陣列至接收基板。以此方式，有可能以高轉移率整合及裝配微LED裝置至不均相整合的系統，包括從微顯示器至大面積顯示器範圍中的任何大小的基板。舉例而言，1cm乘以1cm的微裝置轉移頭陣列可拾取及轉移十萬個以上的微裝置，其中更大的微裝置轉移頭陣列能夠轉移更多的微裝置。
現在參閱第1A圖，提供用於沒有接頭的具有單側夾緊懸臂梁對的雙極性微裝置轉移頭陣列的一部分的平面視圖，且平面視圖包括在不同深度的視圖。在圖示的特定實施例中，從相容雙極性微裝置轉移頭陣列的頂表面來看，陰影區域圖示矽電極及矽互連結構的佈置。從相容雙極性微裝置轉移頭陣列的後側表面來看，較暗的陰影圖示後側通孔連接。以此方式，平面視圖提供關於已經由SOI晶圓的兩側形成的結構的細節。
如圖所示，相容雙極性微裝置轉移頭陣列100包括連接至矽跡線互連結構104及匯流排互連結構106的佈置的 相容雙極性轉移頭陣列102。如圖所示，匯流排互連結構106可形成在包括相容轉移頭陣列102的相容雙極性轉移頭陣列的工作區域週邊周圍或外面。在實施例中，每一相容雙極性轉移頭102包括一對矽電極110，其中每一矽電極110包括檯面結構112及連接至矽互連結構104的電極引線114。如圖所示，每一相容轉移頭102採用一對單側夾緊懸臂梁的形式在矽跡線互連結構104的對側夾緊。用於第1A圖圖示的實施例的每一相容雙極性轉移頭102的矽電極對110沒有接合，如藉由檯面結構對112之間的開口接頭溝槽117所示。在圖示的實施例中，相容雙極性微裝置轉移頭陣列100中的檯面結構112對陣列以與待拾取的微裝置大約相同的節距佈置，例如，10μm乘以10μm，或5μm乘以5μm。
在實施例中，形成複數個通孔120穿過底座基板的後側至圖案化矽層以與互連結構106進行接觸，以便電性連接矽電極110與轉移頭元件的工作電路系統。在第1A圖圖示的實施例中，圖式左側的互連結構106可連接至第一電壓源VA，且圖式右側的互連結構106可連接至第二電壓源VB。當每一轉移頭102為作為雙極性轉移頭可操作時，電壓源VA及電壓源VB可同時地施加相反的電壓，使得各自的轉移頭102中的矽電極110的每一者具有相反的電壓。
第1B圖為根據本發明的實施例的具有一對單側夾緊懸臂梁及無接頭的相容雙極性微裝置轉移頭的平面視圖。如圖所示，相對的矽電極110在對側夾緊至矽跡線互連結構104。出於說明清楚的目的，第1B圖中僅圖示單個雙極性轉 移頭102跨過兩個矽跡線互連結構104之間，儘管根據本發明的實施例，雙極性轉移頭陣列可跨過矽互連結構104之間。用於每一相容雙極性轉移頭102的矽電極對110沒有接合，如藉由檯面結構對112之間的開口接頭溝槽117所示。在圖示的實施例中，接頭溝槽117平行於矽互連結構104。第1C圖為根據本發明的實施例的沿第1B圖中圖示的相容雙極性微裝置轉移頭的橫向線C-C的橫截面側視圖。在第1C圖圖示的實施例中，雙極性電極配置中的每一矽電極110從分離的矽互連結構104延伸。第1D圖為根據本發明的實施例的沿第1B圖中圖示的相容雙極性微裝置轉移頭的縱向線D-D的橫截面側視圖。如第1C圖至第1D圖所圖示，矽電極檯面結構112及引線114兩者在底座基板130與矽電極110之間的腔136上方延伸且可偏轉至腔136內。在實施例中，單個腔136形成在雙極性矽電極陣列110下方及兩個分離的矽互連結構104之間。再次參閱第1A圖，單個或多個分離腔136可形成在矽互連結構陣列104之間。在實施例中，腔136為相同的腔。舉例而言，腔136可環繞矽互連結構104及位於矽電極陣列110的下方。溝槽116亦可形成在圖案化矽層中界定矽電極110及矽互連結構104、矽互連結構106，如以下描述更詳細描述的。若腔136不環繞矽互連結構104的端，則溝槽116亦可形成在圖案化矽層中矽互連結構104的該端處。
現在參閱第2A圖至第2B圖、第3A圖至第3B圖及第4A圖至第4B圖，該等圖一起圖示根據本發明的實施例的各種不同的相容雙極性轉移頭陣列配置。將理解，雖然分別 圖示及描述以下變體，但該等變體不一定彼此不相容，且在一或更多個實施例中該等變體可以任何適當的方式組合。
第2A圖至第2B圖為根據本發明的實施例的沿著第1A圖的線V-V、W-W、X-X、Y-Y及Z-Z的組合平面視圖及組合橫截面側視圖。第3A圖至第3B圖及第4A圖至第4B圖為如在第2A圖至第2B圖中的彼等類似方式繪製的組合平面視圖及組合橫截面側視圖。組合視圖並非表示針對圖示的所有不同特徵結構的精確的相對位置，確切而言，組合視圖組合先前在第1A圖中識別的不同位置處的具體特徵結構，以便更容易地表示處理序列的特定變化。舉例而言，雖然組合橫截面側視圖圖示對應於一個矽電極110的一個通孔120時，但從第1A圖可見，一個通孔120可與沿著一或更多個互連結構104的複數個矽電極110電性連接。如圖所示，線W-W及線Y-Y沿著通孔120。如圖所示，線V-V及線Z-Z沿著界定矽電極110及矽互連結構104、矽互連結構106的一或更多個溝槽116。如圖所示，線X-X穿過包括一對矽電極110的雙極性轉移頭。再次參閱第1A圖，一或更多個腔136可形成在所有矽電極110周圍及下方，及互連結構104、互連結構106之間。
再次參閱第2A圖至第2B圖，矽電極110包括檯面結構112及電極引線114，其中檯面結構112為矽電極110的凸起部分。介電層118可覆蓋矽電極對110的頂表面。介電層118亦可橫向地在雙極性轉移頭102中的矽電極對110的檯面結構對112之間覆蓋檯面結構112的側表面。在圖示 的實施例中，每一懸臂梁相容轉移頭102藉由接頭溝槽117中的開放空間分離，且每一矽電極110可單獨地偏轉至腔136內。通孔開口120A可延伸穿過底座基板130從底座基板的後側至互連結構106所在的圖案化矽層140。在第2A圖至第2B圖圖示的特定實施例中，通孔開口120A延伸穿過埋入的氧化物層124且終止於互連結構106所在的圖案化矽層140的底表面。鈍化層132形成在底座基板130的後側上，且鈍化層133形成在通孔開口120A內部的側表面上。當底座基板由矽形成時，鈍化層132、鈍化層133絕緣通孔120之間的電短路。埋入的氧化物層124亦絕緣矽電極110之間及互連結構104、互連結構106之間的電短路。
第2A圖至第2B圖圖示的通孔120延伸穿過底座基板130從底座基板的後側至圖案化矽層140。在實施例中，通孔120接觸圖案化矽層140中的一或更多個匯流排互連結構106。在其他實施例中，通孔120可接觸圖案化矽層140中的其他特徵結構或互連結構。沿著線W-W的通孔120可電性連接至第一互連結構106，該第一互連結構106連接至第一電壓源VA，且沿著線Y-Y的通孔120可電性連接至第二互連結構106，該第二互連結構106連接至第二電壓源VB。在圖示的特定實施例中，通孔開口120A延伸穿過埋入的氧化物層124且終止於互連結構106的底表面。鈍化層132形成在底座基板130的後側上及通孔開口120A內部的側表面上。導電層122形成在鈍化層133上且與互連結構106的底表面電性接觸。在圖示的特定實施例中，導電層122不完全地填充通孔 開口120A，且導電層122為實體地及電性地分離，以便防止連接至不同的電壓源VA、VB的通孔120之間的短路。在實施例中，電性連接至同一電壓源的通孔120可或可不實體地及電性地連接。舉例而言，導電層122可橫跨第1A圖左側的兩個通孔120，且導電層122亦沿著第1A圖右側的線Y-Y電性地及實體地與通孔120分離。在實施例中，第2A圖至第2B圖圖示的結構使用共六個遮罩形成。
第3A圖至第3B圖為根據本發明的實施例的相容雙極性微裝置轉移頭的組合平面視圖及組合橫截面側視圖，該相容雙極性微裝置轉移頭包括雙側夾緊支撐梁及矽電極對110之間及連接矽電極對110的氧化物接頭119以及上側通孔開口及後側通孔開口。應理解，雖然在第3A圖至第3B圖中共同圖示氧化物接頭119以及上側通孔開口及後側通孔開口，但本發明的實施例不受此限制，且不必需氧化物接頭119連同上側通孔開口及後側通孔開口一起。如圖所示，在一個實施例中，氧化物接頭119形成在用於矽電極對110的檯面結構112之間且連接檯面結構112，且氧化物接頭119位於埋入的氧化物層140上且直接接觸埋入的氧化物層140。由於氧化物接頭119連接矽電極110，故第3A圖至第3B圖圖示的雙極性電極元件表徵為跨過矽互連結構之間的支撐梁結構。如圖所示，在一個實施例中，上側通孔開口120B可形成在後側通孔開口120A的上方以形成通孔120。將自以下描述中明顯看出，可形成上側通孔開口120B以便與矽互連結構106進行電性接觸及在不與光刻術挑戰相關的情況下形成開口穿過 埋入的氧化物層124，而不會不利地影響沿著通孔開口120A的側壁的該鈍化層133。導電層123可視情況形成在矽互連結構106的曝露的頂表面上方及矽互連結構106的內側表面內部。以此方式，在矽互連結構106的頂表面上方部分地形成導電層123可提供更大的表面面積用於與矽互連結構106的歐姆接觸。由於矽互連結構106比SOI結構的後側表面更靠近SOI結構的頂表面，故根據一些實施例，與從SOI結構的後表面相比，從SOI結構的頂表面上方在互連結構106的內側表面的內部形成導電層123可能更有效率。導電層123可由與導電層122相同或不同的材料形成。導電層122、導電層123可沿著通孔120的側表面形成連續的導電層。在實施例中，使用共七個遮罩形成第3A圖至第3B圖圖示的結構。
第4A圖至第4B圖為根據本發明的實施例的相容雙極性微裝置轉移頭的組合平面視圖及組合橫截面側視圖，該相容雙極性微裝置轉移頭包括雙側夾緊支撐梁及沉積介電層126、矽電極對110之間及連接矽電極對110的氧化物接頭119以及上側通孔開口及後側通孔開口。應理解，雖然在第4A圖至第4B圖中共同圖示沉積介電層126、氧化物接頭119以及上側後側通孔開口及後側通孔開口，但本發明的實施例不受此限制，且不必需沉積介電層126連同氧化物接頭119以及上側通孔開口及後側通孔開口一起。如圖所示，在一個實施例中，可部分地或完全地移除介電層118。在第4A圖至第4B圖圖示的特定實施例中，從檯面結構112上方移除介電層118。第二介電層126在檯面結構112的頂部表面上方及轉移 頭陣列的剩餘外形上方形成，該第二介電層126可包括介電層118的部分。介電層126亦可覆蓋氧化物接頭119、上側通孔開口120B及對應的導電層123中的任一者，且介電層126可部分地或完全地填充矽互連結構106內部的上側通孔開口120B。在實施例中，介電層126具有比介電層118更高的介電常數及/或介電崩潰強度。在實施例中，介電層118為熱生長的SiO2且介電層126為原子層沉積(atomic layer deposition；ALD)SiO2、Al2O3、Ta2O5或RuO2。應理解，雖然第4A圖至第4B圖圖示為第3A圖至第3B圖的變體，但介電層126的特徵可與第2A圖至第2B圖中圖示的實施例組合。在實施例中，使用共八個遮罩形成第4A圖至第4B圖圖示的結構。
第5A圖至第15B圖圖示根據本發明的實施例的形成包括一對矽電極之間的開口接頭溝槽及後側通孔開口的相容雙極性微裝置轉移頭的一種方法。最初，處理序列可從可購買的SOI基板開始，如第5A圖至第5B圖所圖示。SOI基板可包括底座基板130、頂端矽層140、底座基板與頂端矽層之間的埋入的氧化物層124及後側鈍化層132。在實施例中，底座基板為(100)矽處理晶圓，具有500μm+/-50μm的厚度，埋入的氧化物層124為1μm+/-0.1μm厚且頂端矽層為7μm至20μm+/-0.5μm厚。頂端矽層亦可經摻雜以改良導電率。舉例而言，大約1017cm-3的含磷摻雜劑濃度產生小於0.1歐姆-公分的電阻率。在實施例中，後側鈍化層132為熱氧化物，具有達到大約2μm厚的厚度，該厚度接近於矽的熱氧化的上限。
遮罩層142可隨後形成於頂端矽層140的上方，如在第6A圖至第6B圖所圖示。遮罩層142可經沉積或替代地自頂端矽層140熱生長。在實施例中，遮罩層142為熱生長SiO2層，具有大約0.1μm的厚度。在實施例中，當遮罩層142為熱生長的SiO2時，遮罩層142具有顯著小於埋入的氧化物(SiO2)層124的厚度的厚度，以便在去除圖案化遮罩層期間維持部分圖案化的SOI結構的結構穩定性。
參閱第7A圖至第7B圖，遮罩層142隨後經圖案化以形成島陣列144，該島陣列144將對應於矽電極的檯面結構。在實施例中，遮罩層為熱生長的SiO2層，且島144藉由塗覆正光阻劑、使用氫氧化鉀(potassium hydroxide；KOH)顯影液曝光及移除光阻劑的未顯影區域來形成。隨後使用諸如離子研磨、電漿蝕刻、活性離子蝕刻(reactive ion etching；RIE)或活性離子束蝕刻(reactive ion beam etching；RIBE)、電子迴旋共振(electron cyclotron resonance；ECR)或感應耦合電漿(inductively coupled plasma；ICP)的適當技術乾式蝕刻遮罩層142以形成島144，終止於矽層140上。若不需要高度的各向異性刻蝕，則可使用使用諸如CF4、SF6或NF3的電漿蝕刻劑的幹電漿蝕刻技術。隨後藉由O2灰化、接著食人魚蝕刻移除圖案化光阻劑，產生第7A圖至第7B圖圖示的結構。
在實施例中，後側通孔開口120A隨後形成於SOI基板中。最初，如第8A圖至第8B圖所圖示，後側通孔開口形成穿過後側鈍化層132及底座基板130，終止於埋入的氧化物層124上。在實施例中，藉由將圖案化正光阻劑塗覆至後 側鈍化層132上、接著蝕刻曝露的鈍化層132及幹活性離子刻蝕(DRIE)底座基板130來形成第8A圖至第8B圖圖示的後側通孔開口120A，終止於埋入的氧化物層124上。底座基板130可替代地使用諸如KOH的濕蝕刻劑蝕刻。然而，在(100)平面中KOH濕蝕刻劑優先腐蝕矽，且可產生具有錐形側壁的各向異性V-蝕刻。對於在後側通孔開口120A中更為垂直的側壁可選擇DRIE蝕刻。在蝕刻底座基板130之後，可藉由O2灰化、接著食人魚蝕刻移除圖案化正光阻劑，產生如第8A圖至第8B圖所圖示的結構。
參閱第9A圖至第10B圖，以二部蝕刻序列圖案化矽電極110及互連結構104、互連結構106。首先，如第9A圖至第9B圖中所圖示，頂端矽層140經部分蝕刻穿過，從而界定矽電極110及互連結構104、互連結構106的圖案。在實施例中，此可使用薄的圖案化正光阻劑完成，在時控蝕刻(timed etch)中DRIE將7μm至10μm厚的頂端矽層140大約蝕刻5μm。可使用O2灰化、接著食人魚蝕刻移除圖案化正光阻劑。根據本發明的實施例，第9A圖的邊緣上的光阻劑121中的開口(僅在第9A圖圖示)對應於用於界定矽電極110及互連結構104、互連結構106的溝槽116的大小，然而，對應於矽電極檯面結構112之間的接頭溝槽117的島144上方的光阻劑121中的開口可大於島144之間的間隙。以此方式，圖案化硬遮罩層142中的島144可用於形成矽電極檯面結構112，相較於單獨使用光阻劑，該矽電極檯面結構112具有檯面結構之間的接頭溝槽開口117的更高的間隙解析度。在實 施例中，接頭溝槽117開口為至少足夠的寬以在鄰近的檯面結構112的側表面上生長介電層118及允許每一矽電極110偏轉至腔136內。舉例而言，接頭溝槽117可為2μm寬或更大。
第二，如第10A圖至第10B圖所圖示島144仍存在，使用島144作為遮罩繼續DRIE蝕刻以形成包括伸出的檯面結構112的矽電極110及矽互連結構104、矽互連結構106，終止於下層埋入的氧化物層124上。在完成蝕刻矽層140之後，執行乾式蝕刻技術以移除島144大約0.1μm。在實施例中，當僅移除0.1μm的氧化物且埋入的氧化物124大約1.0μm厚時，不移除顯著超過0.1μm的曝露的埋入氧化物124。根據本發明的實施例，埋入的氧化物124提供部分圖案化SOI結構的結構穩定性且在移除島144期間顯著超過島144的厚度未從埋入的氧化物124移除。如第10B圖所圖示，埋入的氧化物層124曝露在矽電極之間的接頭溝槽117及圍繞矽電極及在互連結構之間的溝槽116中。
現在參閱第11A圖至第11B圖，SOI晶圓的前側及後側可隨後經氧化以便鈍化矽電極、矽互連結構及後側通孔開口。在實施例中，可執行高溫濕氧化以便在矽電極110上、檯面結構112之間的接頭溝槽117內部、矽互連結構104、矽互連結構106上及溝槽116內部生長大約1μm厚的氧化物層118。在已經曝露埋入的氧化物層124之處，取決於之前存在的厚度，埋入的氧化物層124厚度可增加或保持相同。在實施例中，氧化物層118與埋入的氧化物層124為大約相同的 厚度。大約1μm厚的氧化物鈍化層133亦同時沿著底座基板130的側壁生長在後側通孔開口120A的內部。
現在參閱第12A圖至第12B圖，厚的圖案化正光阻劑塗覆至互連結構104、互連結構106及矽電極110上方，接著蝕刻接頭溝槽117及溝槽區域137中曝露的埋入氧化物，該蝕刻將對應於形成腔136的位置。可使用O2灰化、接著食人魚蝕刻移除圖案化正光阻劑。
隨後可執行使用適當的乾式蝕刻技術的幹氧化物蝕刻以在後側通孔開口120A內部的埋入的氧化物層124中產生開口，以曝露圖案化矽層140的底表面，在該底表面處形成矽互連結構106，如第13A圖至第13B圖所圖示。在實施例中，薄的正光阻劑形成在SOI晶圓的後側上方及後側通孔開口120A內部且經圖案化。隨後蝕刻埋入的氧化物層124以曝露矽層140的底表面。在實施例中，使用RIE執行埋入的氧化物層124的蝕刻。如圖所示，埋入的氧化物層124中的開口比底座基板130(包括氧化物鈍化層133)內部的開口更小(例如，更小的直徑或橫截面)。以此方式，在埋入的氧化物層124內部比在底座基板(包括氧化物鈍化層133)中具有更小的開口防止不小心蝕刻穿過氧化物鈍化層133或底切氧化物鈍化層133及電性短路後側通孔120與底座基板130。由於光刻術公差及解析度能力，埋入的氧化物層124內部的開口可具有大於10μm的最小橫截面。
現在參閱第14A圖至第14B圖，圖案化導電層122形成在通孔開口120A內部的鈍化層133上且與矽互連結構 106的底表面電性接觸。在實施例中，藉由經由陰影遮罩濺射形成圖案化導電層122。在實施例中，圖案化導電層122包括500埃厚的鈦(Ti)第一層、500埃厚的鈦-鎢(TiW)中間層及1μm至2μm厚的金(Au)外層。在實施例中，圖案化導電層122與矽互連結構106進行歐姆接觸。
現在參閱第15A圖至第15B圖，隨後可在底座基板130中正好在矽電極陣列下方蝕刻一或更多個腔136，使得矽電極陣列可偏轉至一或更多個腔內。在實施例中，分離的腔136正好形成在每一對矽電極下方。在實施例中，單個腔136正好形成在與第一互連結構及第二互連結構104電性通訊的矽電極陣列的下方。在實施例中，使用時控釋放蝕刻形成腔136至底座基板130中，該蝕刻底切電極引線114及檯面結構112。舉例而言，可使用諸如XeF2或SF6的基於氟的化學物質執行蝕刻。
在形成一或更多個腔136之後，隨後可切割SOI基板，例如，使用雷射切割進行，以形成相容雙極性轉移頭陣列，該相容雙極性轉移頭陣列包括與矽互連結構104、矽互連結構106互連的相容轉移頭陣列102及延伸穿過底座基板130從底座基板的後側至圖案化矽層140從而電性連接矽電極110與轉移頭元件的工作電路系統的通孔120。
第16A圖為根據本發明的實施例的具有雙側夾緊支撐梁及檯面接頭的相容雙極性微裝置轉移頭陣列的平面視圖。第16A圖中圖示的特定實施例類似於第1A圖中圖示的實施例，其中一個差異為用於每一相容雙極性轉移頭102的矽 電極對110與檯面結構對112之間的氧化物接頭119接合。由於氧化物接頭119，雙極性微裝置轉移頭中的矽電極對為雙側夾緊支撐梁形式，該雙側夾緊支撐梁在對側使用矽互連結構104支撐。單個腔136可形成在轉移頭陣列102的下方跨過一對矽互連結構104之間。複數個腔136可形成在複數對矽互連結構104之間或單個腔136可形成在複數對矽互連結構104之間。溝槽116亦可形成在圖案化矽層中界定矽電極110及矽互連結構104、矽互連結構106。
第16B圖為根據本發明的實施例的具有雙側夾緊支撐梁及檯面接頭的相容雙極性微裝置轉移頭的平面視圖。第16C圖為根據本發明的實施例的沿第16B圖中圖示的相容雙極性微裝置轉移頭的橫向線C-C的橫截面側視圖。第16D圖為根據本發明的實施例的沿第16B圖中圖示的相容雙極性微裝置轉移頭的縱向線D-D的橫截面側視圖。類似於第1B圖至第1D圖圖示的實施例，第16B圖中僅圖示單個轉移頭102跨過兩個矽跡線互連結構104之間及藉由兩個矽跡線互連結構104支撐，儘管根據本發明的實施例轉移頭陣列可跨過矽互連結構104之間。用於每一相容雙極性轉移頭102的矽電極對110與檯面結構對112之間的氧化物接頭119接合。在圖示的實施例中，氧化物接頭119平行於矽互連結構104。如第16C圖至第16D圖所圖示，矽電極檯面結構112及引線114兩者在底座基板130與矽電極110之間的腔136上方延伸且可偏轉至腔136內。在第16D圖圖示的實施例中，氧化物接頭119在埋入的氧化物層124上且與埋入的氧化物層124直 接接觸。
第17A圖至第24B圖圖示根據本發明的實施例的形成相容雙極性微裝置轉移頭的方法，該相容雙極性微裝置轉移頭包括雙側夾緊支撐梁及矽電極對之間及連接矽電極對的氧化物接頭以及上側通孔開口及後側通孔開口。在實施例中，引導至第17A圖至第17B圖的處理序列可與第5A圖至第8B圖的處理序列相同，其中一個差異為島144之間的距離。如以下描述中更詳細描述的，島144的圖案化對應於後續待形成的檯面結構112。此外，島144之間的距離對應於氧化物接頭119的寬度，該氧化物接頭119形成於矽電極對110之間且連接矽電極對110。因此，由於氧化物接頭119連接雙側夾緊支撐梁配置中的矽電極對110，故第17A圖至第17B圖中的島144之間的距離可小於第8A圖至第8B圖中的島144之間的距離。舉例而言，島之間的距離可足夠小以允許接頭溝槽117由自檯面結構112熱生長的氧化物完全地填充。舉例而言，接頭溝槽117可為2μm寬或更小。
參閱第17A圖至第18B圖，可以二部蝕刻序列圖案化矽電極110及互連結構104、互連結構106。首先，如第17A圖至第17B圖中所圖示，頂端矽層140經部分蝕刻穿過，界定矽電極110及互連結構104、互連結構106的圖案。在實施例中，此可使用薄的圖案化正光阻劑完成，在時控蝕刻中DRIE蝕刻7μm至10μm厚的頂端矽層140大約5μm。根據本發明的實施例，第17A圖的邊緣上的光阻劑121中的開口(僅在第17A圖圖示)對應於用於界定矽電極110及互連結 構104、互連結構106的溝槽116的大小，然而，對應於矽電極檯面結構112之間的接頭溝槽117的島144上方的光阻劑121中的開口可大於島144之間的間隙。以此方式，圖案化硬遮罩層142中的島144可用於形成矽電極檯面結構112，相較於單獨使用光阻劑，該矽電極檯面結構112具有檯面結構之間的接頭溝槽開口117的更高的間隙解析度。以此方式，圖案化硬遮罩層142中的島144可用於形成矽電極檯面結構112，相較於單獨使用光阻劑，該矽電極檯面結構112具有檯面結構之間更高的間隙解析度，此可幫助增加電極有效面積及橫跨相容轉移頭陣列的所得夾緊力。舉例而言，隨著微裝置大小減小，檯面結構之間的較窄間隙可關於待拾取的微裝置增加可用電極空間。可使用O2灰化、接著食人魚蝕刻移除圖案化正光阻劑。
第二，如第18A圖至第18B圖所圖示島144仍然存在，使用島144作為遮罩繼續DRIE蝕刻以形成包括伸出的檯面結構112的矽電極110及互連結構104、互連結構106，終止於下層埋入的氧化物層124上。在完成蝕刻矽層140之後，執行乾式蝕刻技術以移除島144大約0.1μm。在實施例中，當僅移除0.1μm的氧化物且埋入的氧化物124大約1.0μm厚時，不移除顯著超過0.1μm曝露的埋入氧化物124。根據本發明的實施例，埋入的氧化物124提供部分圖案化SOI結構的結構穩定性且在移除島144期間顯著超過島144的厚度未從埋入的氧化物124移除。
現在參閱第19A圖至第19B圖，SOI晶圓的前側及 後側可隨後經氧化以便鈍化矽電極、矽互連結構及後側通孔開口。在實施例中，可執行高溫濕氧化以便在矽電極110上、檯面結構112之間的接頭溝槽117內部、矽互連結構104、矽互連結構106上及溝槽116內部生長大約1μm厚的氧化物層118。如上所述，當氧化物層118在接頭溝槽117內部生長且填充接頭溝槽117時，氧化物層形成氧化物接頭119。在實施例中，氧化物接頭119完全地填充接頭溝槽117。在已經曝露埋入的氧化物層124，取決於之前存在的厚度，埋入的氧化物層124厚度可增加或保持相同。在實施例中，氧化物層118與埋入的氧化物層124為大約相同的厚度。大約1μm厚的氧化物鈍化層133亦同時沿著底座基板130的側壁生長在後側通孔開口120A內部。
現在參閱第20A圖至第20B圖，開口(該等開口將成為通孔開口120B的部分)形成在頂端介電層118中以曝露正好在後側通孔開口120A上方及在溝槽區域137(此處將形成一或更多個腔136)處的矽互連結構106的區域處的圖案化矽層140。溝槽區域137開口亦同時形成在埋入的氧化物層124中以曝露底座基板130(此處將形成一或更多個腔136)。可使用厚的圖案化正光阻劑、接著乾式蝕刻頂端介電層118在頂端介電層118及埋入的氧化物層124中形成開口。隨後藉由O2灰化、接著食人魚蝕刻移除圖案化光阻劑，產生第20A圖至第20B圖中的結構。組合蝕刻及圖案化步驟形成通孔開口120B及溝槽區域137開口亦可減少處理操作及需要的遮罩數量。
現在參閱第21A圖至第21B圖，開口形成在矽層140及埋入的氧化物層124中以形成上側通孔開口120B，該上側通孔開口120B連接後側通孔開口120A。藉由形成厚的圖案化正光阻劑、接著執行終止於埋入的氧化物層124上的矽層140的DRIE、接著執行穿過埋入的氧化物層124的RIE，可在矽層140及埋入的氧化物層124中形成開口。隨後藉由O2灰化、接著食人魚蝕刻移除圖案化光阻劑，產生第21A圖至第21B圖中的結構。以此方式，當形成上側通孔開口120B時形成開口穿過埋入的氧化物層124可避免與從SOI結構的後側在埋入的氧化物層124中形成開口相關的光刻術挑戰，不會不利地影響沿著通孔開口120A的側壁的鈍化層133。
隨後圖案化導電層123可形成在矽互連結構106的曝露的頂表面上方及矽互連結構106的內側表面的內部，如第22A圖至第22B圖所圖示。以此方式，在矽互連結構106的頂表面上方部分地形成導電層123可提供更大的表面面積用於與矽互連結構106的歐姆接觸。由於矽互連結構106比SOI結構的後側表面更靠近SOI結構的頂表面，故根據一些實施例，與從SOI結構的後表面相比，從SOI結構的頂表面上方在互連結構106的內側表面的內部形成一層導電層123可能更有效率。在實施例中，藉由經由陰影遮罩濺射形成圖案化導電層123。在實施例中，圖案化導電層123包括500埃厚的鈦(Ti)第一層、500埃厚度鈦-鎢(TiW)中間層及1μm至2μm厚的金(Au)外層。在實施例中，圖案化導電層123與矽互連結構106進行歐姆接觸。
現在參閱第23A圖至第23B圖，圖案化導電層122可在通孔開口120A內部的鈍化層133上形成與圖案化導電層123電性接觸。導電層122可由與導電層123相同或不同的材料形成且可具有相同或不同的厚度。在實施例中，導電層123具有較厚的金層。
現在參閱第24A圖至第24B圖，隨後可在底座基板130中正好在矽電極陣列下方蝕刻一或更多個腔136使得矽電極陣列可偏轉至一或更多個腔內。在實施例中，分離的腔136正好形成在每一對矽電極下方。在實施例中，單個腔136正好形成在與第一互連結構及第二互連結構104電性通訊的矽電極陣列的下方。在實施例中，使用時控釋放蝕刻形成腔136至底座基板130中，該蝕刻底切電極引線114及檯面結構112。舉例而言，可使用諸如XeF2或SF6的基於氟的化學物質執行蝕刻。在實施例中，一或更多個腔136為大約15μm深。
在形成一或更多個腔136之後，隨後可切割SOI基板，例如，使用雷射切割，以形成相容雙極性轉移頭陣列，該相容雙極性轉移頭陣列包括與矽互連結構104、矽互連結構106互連的相容轉移頭陣列102及延伸穿過底座基板130從底座基板的後側至圖案化矽層140及穿過圖案化矽層140從而電性連接矽電極110與轉移頭元件的工作電路系統的通孔120。
第25A圖至第30B圖圖示根據本發明的實施例的形成相容雙極性微裝置轉移頭的方法，該相容雙極性微裝置轉移頭包括雙側夾緊支撐梁及沉積介電層126、矽電極對110 之間及連接矽電極對110的氧化物接頭119以及上側通孔開口及後側通孔開口。在實施例中，引導至第25A圖至第25B圖的處理序列可與如上所述的第5A圖至第7B圖及第17A圖至第19B圖的處理序列相同。現在參閱第25A圖至第25B圖，在實施例中開口形成在頂端介電層118中正好在後側通孔開口120A上方且正好在檯面結構112上方。
現在參閱第25A圖至第25B圖，開口形成在頂端介電層118中以曝露檯面結構112及氧化物接頭119(及視情況地電極引線114的部分)，且開口(該等開口將成為通孔開口120B的部分)形成在頂端介電層118中正好在後側通孔開口120A上方。溝槽區域137開口亦同時形成在埋入的氧化物層124中以曝露底座基板130(此處將形成一或更多個腔136)。在圖示的特定實施例中，氧化物接頭119並非完全地從雙極性電極轉移頭102中的鄰近的檯面結構112之間移除。使用厚的圖案化正光阻劑、接著乾式蝕刻頂端介電層118，可在頂端介電層118及埋入的氧化物層124中形成開口。在實施例中，執行時控乾式氧化物蝕刻以保證氧化物接頭119不被完全地移除。在實施例中，頂端介電層118及埋入的氧化物層124具有大約相同的厚度，且當移除小於0.2μm的氧化物接頭119厚度時，可在時控乾式氧化物蝕刻中完全地移除頂端介電層118及埋入的氧化物層124。隨後藉由O2灰化、接著食人魚蝕刻移除圖案化光阻劑，產生第25A圖至第25B圖中的結構。組合蝕刻及圖案化步驟形成通孔開口120A及溝槽區域137開口亦可減少處理操作及需要的遮罩數 量。
現在參閱第26A圖至第26B圖，在實施例中，第二介電層126形成在頂部表面上方，該頂部表面包括圖案化介電層118、圖案化矽層140及氧化物接頭119，接著使用厚的正光阻劑圖案化第二介電層126及蝕刻第二介電層126。在完成蝕刻之後，經圖案化的第二介電層126覆蓋檯面結構112且亦可覆蓋電極引線114及圖案化介電層118的一部分。圖案化第二介電層126從圖案化矽層140的上方後側通孔開口120A的正上方及溝槽區域137(此處將形成一或更多個腔136)處經移除。在實施例中，第二介電層可具有比介電層118更高的介電常數或介電崩潰強度，且第二介電層具有介於0.5μm至10μm之間的厚度。舉例而言，第二介電層126為藉由原子層沉積(ALD)沉積的Al2O3層、Ta2O5層或HfO2層。
現在參閱第27A圖至第27B圖，開口形成在矽層140及埋入的氧化物層124中以形成上側通孔開口120B，該上側通孔開口120B連接後側通孔開口120A。藉由形成厚的圖案化正光阻劑、接著執行終止於埋入的氧化物層124上的矽層140的DRIE、接著執行穿過埋入的氧化物層124的RIE，可在矽層140及埋入的氧化物層124中形成開口。隨後藉由O2灰化、接著食人魚蝕刻移除圖案化光阻劑，產生第27A圖至第27B圖中的結構。以此方式，當形成上側通孔開口120B時形成開口穿過埋入的氧化物層124可避免與從SOI結構的後側在埋入的氧化物層124中形成開口相關的光刻術的挑戰，不會不利地影響沿著通孔開口120A的側壁的鈍化層133。
隨後圖案化導電層123形成在矽互連結構106的曝露的頂表面上方及矽互連結構106的內側表面的內部，如第28A圖至第28B圖所圖示。以此方式，在矽互連結構106的頂表面上方部分地形成導電層123可提供更大的表面面積用於與矽互連結構106的歐姆接觸。由於矽互連結構106比SOI結構的後側表面更靠近SOI結構的頂表面，故根據一些實施例，與從SOI結構的後表面相比，從SOI結構的頂表面上方在互連結構106的內側表面的內部形成一層導電層123可能更有效率。在實施例中，藉由經由陰影遮罩濺射形成圖案化導電層123。在實施例中，圖案化導電層123包括500埃厚的鈦(Ti)第一層、500埃厚的鈦-鎢(TiW)中間層及1μm至2μm厚的金(Au)外層。在實施例中，圖案化導電層123與矽互連結構106進行歐姆接觸。
圖案化導電層122可形成在通孔開口120A內部的鈍化層133上且與圖案化導電層123電性接觸，如第29A圖至第29B圖所圖示。導電層122可由與導電層123相同或不同的材料形成且可具有相同或不同的厚度。在實施例中，導電層123具有較厚的金層。導電層122、導電層123可沿著通孔120的側表面形成連續的導電層。
現在參閱第30A圖至第30B圖，隨後可在底座基板130中正好在矽電極陣列下方蝕刻一或更多個腔136使得矽電極陣列可偏轉至一或更多個腔內。在實施例中，分離的腔136直接形成在每一對矽電極下方。在實施例中，單個腔136正好形成在與第一互連結構及第二互連結構104電性通訊的 矽電極陣列的下方。在實施例中，使用時控釋放蝕刻形成腔136至底座基板130中，該蝕刻底切電極引線114及檯面結構112。舉例而言，可使用諸如XeF2或SF6的基於氟的化學物質執行蝕刻。在實施例中，一或更多個腔136為大約15μm深。
在形成一或更多個腔136之後，隨後可切割SOI基板，例如，使用雷射切割，以形成相容雙極性轉移頭陣列，該相容雙極性轉移頭陣列包括與矽互連結構104、矽互連結構106互連的相容轉移頭陣列102及延伸穿過底座基板130從底座基板的後側至圖案化矽層140且穿過圖案化矽層140從而電性連接矽電極110與轉移頭元件的工作電路系統的通孔120。
第31圖至第37圖圖示根據本發明的實施例的跨過矽互連結構104之間的相容雙極性微裝置轉移頭的各種修改。雖然分別根據以上圖示的處理序列圖示第31圖至第37圖，但應理解，關於第31圖至第37圖的許多各種修改可以前述處理序列實施。
第31圖為根據本發明的實施例的沿著具有懸臂梁及連續的接頭的相容雙極性微裝置轉移頭的線A-A的平面視圖及橫截面側視圖。如圖所示，矽電極懸臂梁可包括從兩個矽互連結構104延伸的一對矽電極引線114及藉由連續的氧化物接頭117分離的檯面結構對112，該連續的氧化物接頭117位於埋入的氧化物層124上且與埋入的氧化物層124直接接觸並且以懸臂梁的縱向長度平行於矽互連結構對104延伸。在此實施例中，氧化物接頭117沿著懸臂梁的縱向長度 沿著矽電極引線對114及檯面結構對112兩者電性絕緣雙極性電極配置中的矽電極對。如圖所示，矽電極引線114可包括彎曲115(圖示為90度彎曲)。
第32圖為根據本發明的實施例的沿著具有懸臂梁及檯面接頭的相容雙極性微裝置轉移頭的線A-A的平面視圖及橫截面側視圖。如圖所示，矽電極懸臂梁可包括從個矽互連結構104延伸的一對矽電極引線114及藉由檯面氧化物接頭117分離的檯面結構對112，該檯面氧化物接頭117位於埋入的氧化物層124上及與埋入的氧化物層124直接接觸且以在懸臂梁的縱向長度平行於矽互連結構對104延伸。在此實施例中，氧化物接頭117沿著懸臂梁的縱向長度沿著檯面結構對112電性絕緣雙極性電極配置中的矽電極對。如圖所示，矽電極引線對114藉由圖案化實體分離可包括彎曲115(圖示為90度彎曲)。
第33圖為根據本發明的實施例的沿著具有雙側夾緊梁及連續的接頭的相容雙極性微裝置轉移頭的線A-A的平面視圖及橫截面側視圖。如圖所示，矽電極雙側夾緊梁可包括從兩個矽互連結構104延伸的一對彎曲矽電極引線114及藉由連續的氧化物接頭117分離的檯面結構對112，該連續的氧化物接頭117位於埋入的氧化物層124上及與埋入的氧化物層124直接接觸以懸臂梁的縱向長度平行於矽互連結構對104延伸。在此實施例中，氧化物接頭117沿著雙側夾緊梁的縱向長度沿著矽電極引線對114及檯面結構對112兩者電性絕緣雙極性電極配置中的矽電極對。如圖所示，矽電極引線 114可各自包括在電極引線從矽互連結構104延伸的鄰近及遠側位置處的彎曲115(圖示為90度)。
第34圖為根據本發明的實施例的沿著具有包括一對矽電極(具有雙彎曲及檯面接頭)的雙側夾緊梁的相容雙極性微裝置轉移頭的線A-A的平面視圖及橫截面側視圖。如圖所示，矽電極雙側夾緊梁可包括從兩個矽互連結構104延伸的一對矽電極引線114(每一引線114具有雙彎曲115)及藉由檯面氧化物接頭117分離的檯面結構對112，該檯面氧化物接頭117位於埋入的氧化物層124上及與埋入的氧化物層124直接接觸且雙側夾緊梁的橫向寬度平行於矽互連結構對104延伸。在此實施例中，氧化物接頭117沿著檯面結構對112之間的懸臂梁的橫向寬度電性絕緣雙極性電極配置中的矽電極對，矽電極引線對114藉由圖案化實體分離。在圖示的實施例中，分開每一電極引線114使得梁配置具有矽電極引線114的8-形狀配置。
第35圖為根據本發明的實施例的沿著具有包括一對矽電極(具有單個彎曲及檯面接頭)的雙側夾緊梁的相容雙極性微裝置轉移頭的線A-A的平面視圖及橫截面側視圖。如圖所示，矽電極雙側夾緊梁可包括從個矽互連結構104延伸的一對矽電極引線114(每一引線114具有單個雙彎曲115)及藉由檯面氧化物接頭117分離的檯面結構對112，該檯面氧化物接頭117位於埋入的氧化物層124上及與埋入的氧化物層124直接接觸雙側夾緊梁的橫向寬度垂直於矽互連結構對104延伸。在此實施例中，氧化物接頭117沿著檯面結構對 112之間的雙側夾緊梁的橫向寬度電性絕緣雙極性電極配置中的矽電極對矽電極引線對114藉由圖案化實體分離。
第36圖至第37圖為根據本發明的實施例的沿著具有包括一對矽電極(具有雙彎曲及檯面接頭)的雙側夾緊梁的相容雙極性微裝置轉移頭的線A-A的平面視圖及橫截面側視圖。如圖所示，矽電極雙側夾緊梁可包括一對矽電極引線114(每一引線114具有雙彎曲115)及藉由檯面氧化物接頭117分離的檯面結構對112，該檯面氧化物接頭117位於埋入的氧化物層124上及與埋入的氧化物層124直接接觸雙側夾緊梁的橫向寬度平行於矽互連結構對104延伸。在此實施例中，氧化物接頭117沿著檯面結構對112之間的雙側夾緊梁的橫向寬度電性絕緣雙極性電極配置中的矽電極對。在第36圖圖示的特定實施例中，梁為W-形狀配置。在第37圖圖示的特定實施例中，梁為S-形狀配置。
根據本發明的實施例，覆蓋檯面結構112的介電層118或介電層126具有適當的厚度及介電常數用於微裝置轉移頭所需要的夾緊壓力，及具有充分的介電強度以不在操作電壓崩潰。第38圖為圖示根據本發明的實施例的從載體基板拾取及轉移微裝置陣列至接收基板的方法的流程圖。在操作3810，相容轉移頭陣列定位在載體基板上的微裝置陣列上方。第39圖為根據本發明的實施例的位於載體基板200上的微裝置陣列上方的相容雙極性微裝置轉移頭102陣列的橫截面側視圖。在操作3820，微裝置陣列接觸相容轉移頭陣列。在替代的實施例中，相容轉移頭陣列定位於微裝置陣列上 方，該微裝置陣列具有適當的分離該等微裝置氣隙，例如，1nm至10nm該氣隙不顯著影響夾緊壓力。第40圖為根據本發明的實施例的接觸微裝置202陣列的相容雙極性微裝置轉移頭陣列102的橫截面側視圖。如圖所示，相容轉移頭陣列102的節距為微裝置陣列202的節距整數倍。在操作3830，將電壓施加於相容轉移頭陣列102。可自與相容轉移頭陣列通孔120電性連接的相容轉移頭元件160內部的工作電路系統施加電壓。在操作3840，使用相容轉移頭陣列拾取微裝置陣列。第41圖為根據本發明的實施例的拾取微裝置陣列202的相容轉移頭陣列102的橫截面側視圖。隨後在操作3850，將微裝置陣列釋放至接收基板上。舉例而言，接收基板可為(但不限於)顯示基板、照明基板、具有諸如電晶體或IC的功能裝置的基板或具有金屬重新分配線路的基板。第42圖為根據本發明的實施例的釋放至接收基板300上的微裝置陣列202的橫截面側視圖。
雖然在第38圖中已經依序圖示操作3810至操作3850，但將理解實施例不受此限制可執行額外的操作可以不同循序執行某些操作。舉例而言，在一個實施例中，在拾取微裝置之前或之時，執行一操作以產生連接微裝置至載體基板的接合層的相變。舉例而言，接合層可具有小於350℃的液相溫度，或更具體而言小於200℃的液相溫度。接合層可由提供至載體基板的黏合的材料形成，然而亦可由能容易地釋放微裝置的媒介形成。在實施例中，接合層為諸如銦或銦合金的材料。若使用微裝置拾取一部分接合層，則可執行額外的 操作以在後續處理期間控制部分接合層的相。舉例而言，可從位於轉移頭160、載體基板200及/或接收基板300內部的熱源將熱量施加至接合層。
此外，施加電壓以在微裝置上產生夾緊壓力的操作3830可以各種執行。舉例而言，在微裝置陣列接觸相容轉移頭陣列之前、當微裝置接觸相容轉移頭陣列之時或微裝置接觸相容轉移頭陣列之後，可施加電壓。亦可在接合層中產生相變之前、之時或之後施加電壓。
相容轉移頭102包括雙極性矽電極，跨過每一相容轉移頭102中的矽電極對施加交流電壓，使得在特定點處當負電壓被施加至一個矽電極時，正電壓被施加至該矽電極對中的另一個矽電極，反之亦然，從而產生拾取壓力。從相容轉移頭102釋放微裝置可使用經變化的方法完成，該等方法包括關閉電壓源，跨過矽電極對的電壓，改變AC電壓的波形及將電壓源接地。釋放亦可藉由與在接收基板上微裝置有關的放電完成。
在使用本發明的各種態樣，對於熟習此項技術者將變得明顯的是以上實施例的組合或變化可能用於形成相容雙極性微裝置轉移頭及頭陣列及用於轉移微裝置及微裝置陣列。儘管已經以特定於結構及/或方法動作的語言描述本發明，然而理解在隨附申請專利範圍中定義的本發明非必要地受限於描述的具體或動作。相反，揭示的具體及動作應理解為所主張發明的尤其合體的實施方式，以用於說明本發明。
112‧‧‧檯面結構
114‧‧‧電極引線
116‧‧‧溝槽
118‧‧‧介電層
119‧‧‧氧化物接頭
120‧‧‧通孔
120A‧‧‧後側通孔開口
120B‧‧‧上側通孔開口
122‧‧‧圖案化導電層
123‧‧‧圖案化導電層
124‧‧‧埋入的氧化物層
130‧‧‧底座基板
132‧‧‧鈍化層
133‧‧‧鈍化層
136‧‧‧腔
140‧‧‧矽層

Claims (53)

  1. 一種相容雙極性轉移頭陣列，包含：一底座基板；一圖案化矽層，位於該底座基板上方，該圖案化矽層包括一第一矽互連結構、電性連接至該第一矽互連結構的一第一矽電極陣列、一第二矽互連結構及電性連接至該第二矽互連結構的一第二矽電極陣列，其中該第一矽電極陣列及第二矽電極陣列的每一矽電極包括一電極引線及一檯面結構，每一檯面結構突出在該第一互連結構及第二矽互連結構的上方每一矽電極可偏轉至該底座基板與該矽電極之間的一腔內，其中該第一矽電極陣列及第二矽電極陣列對齊彼此電性絕緣；以及一介電層，該介電層覆蓋該第一矽電極陣列及第二矽電極陣列的每一檯面結構的一頂表面。
  2. 如請求項1所述之相容雙極性轉移頭陣列，其中該第一矽電極陣列及第二矽電極陣列中的每一矽電極可偏轉至該底座基板中的一腔內。
  3. 如請求項2所述之相容雙極性轉移頭陣列，其中該第一矽電極陣列及第二矽電極陣列可偏轉至該底座基板中的該腔內。
  4. 如請求項3所述之相容雙極性轉移頭陣列，其中該第一矽互連結構及第二矽互連結構為平行的。
  5. 如請求項3所述之相容雙極性轉移頭陣列，其中該腔環繞該第一矽電極及第二矽電極中的一個的一端。
  6. 如請求項3所述之相容雙極性轉移頭陣列，其中該腔環繞該第一矽電極及該第二矽電極兩者的一端。
  7. 如請求項1所述之相容雙極性轉移頭陣列，其中該第一矽電極陣列及第二矽電極陣列形成跨過該第一矽互連結構矽互連結構之間之一支撐梁陣列。
  8. 如請求項7所述之相容雙極性轉移頭陣列，進一步包含該第一矽電極陣列第二矽電極陣列之間的一氧化物接頭陣列。
  9. 如請求項8所述之相容雙極性轉移頭陣列，其中該圖案化矽層位於一埋入的氧化物層上與該埋入的氧化物層直接接觸，該等氧化物接頭位於該埋入的氧化物層上與該埋入的氧化物層直接接觸。
  10. 如請求項9所述之相容雙極性轉移頭陣列，其中該等氧化物接頭平行於該第一矽互連結構及該第二矽互連結構。
  11. 如請求項10所述之相容雙極性轉移頭陣列，其中該等支撐梁包括彎曲。
  12. 如請求項10所述之相容雙極性轉移頭陣列，其中該氧化物接頭陣列沿著該支撐梁陣列的一縱向長度分離該第一矽電極陣列及第二矽電極陣列。
  13. 如請求項9所述之相容雙極性轉移頭陣列，其中該等氧化物接頭垂直於該第一矽互連結構及該第二矽互連結構。
  14. 如請求項9所述之相容雙極性轉移頭陣列，其中該氧化物接頭陣列沿著該支撐梁陣列的一橫向寬度分離該第一矽電極陣列及第二矽電極陣列。
  15. 如請求項1所述之相容雙極性轉移頭陣列，其中該第一矽電極陣列及第二矽電極陣列形成該第一矽互連結構矽互連結構之間的一懸臂梁陣列。
  16. 如請求項15所述之相容雙極性轉移頭陣列，其中第一矽電極陣列及第二矽電極陣列的每一矽電極為一分離的懸臂梁，相容雙極性轉移頭陣列進一步包含該第一矽電極陣列及第二矽電極陣列的該等檯面結構之間的一開放空間。
  17. 如請求項15所述之相容雙極性轉移頭陣列，其中該等懸臂梁包括彎曲。
  18. 如請求項17所述之相容雙極性轉移頭陣列，其中該等懸臂梁跨過該第一矽互連結構矽互連結構之間，相容雙極性轉移頭陣列進一步包含該第一矽電極陣列第二矽電極陣列之間的一陣列氧化物接頭。
  19. 如請求項18所述之相容雙極性轉移頭陣列，其中該圖案化矽層位於一埋入的氧化物層上與該埋入的氧化物層直接接觸，該等氧化物接頭位於該埋入的氧化物層上與該埋入的氧化物層直接接觸。
  20. 如請求項18所述之相容雙極性轉移頭陣列，其中該氧化物接頭陣列沿著該懸臂梁陣列的一縱向長度分離該第一矽電極陣列及第二矽電極陣列。
  21. 如請求項18所述之相容雙極性轉移頭陣列，其中該等氧化物接頭平行於該第一矽互連結構及第二矽互連結構。
  22. 如請求項1所述之相容雙極性轉移頭陣列，進一步包含：一埋入的二氧化矽層，位於該圖案化矽層與該底座基板之間；一第一通孔，該第一通孔延伸穿過該底座基板及該埋入的二氧化矽層，從該底座基板的一後側至該圖案化矽層，與該第一矽互連結構及該第一矽電極陣列電性連接；以及 一第二通孔，該第二通孔延伸穿過該底座基板及該埋入的二氧化矽層，從該底座基板的一後側至該圖案化矽層，與該第二矽互連結構及該第二矽電極陣列電性連接。
  23. 如請求項22所述之相容雙極性轉移頭陣列，進一步包含該介電層下方的一第一介電層。
  24. 如請求項23所述之相容雙極性轉移頭陣列，其中該第一介電層至少部分地橫向位元於該第一矽電極陣列及第二矽電極陣列的該等檯面結構之間。
  25. 如請求項23所述之相容雙極性轉移頭陣列，其中該介電層具有比該第一介電層更高的一介電常數或介電強度。
  26. 如請求項1所述之相容雙極性轉移頭陣列，其中該底座基板為一塊狀矽基板。
  27. 如請求項1所述之相容雙極性轉移頭陣列，其中該底座基板為一(100)塊狀矽基板。
  28. 一種形成一相容雙極性轉移頭陣列的方法，該方法包含以下步驟：蝕刻一絕緣體上矽堆疊的一頂端矽層以形成電性連接至一第一矽互連結構的一第一矽電極陣列及與該第一矽電極陣 列對齊及電性連接至一第二矽互連結構的一第二矽電極陣列，以形成一雙極性矽電極對陣列，該第一矽電極陣列及第二矽電極陣列中的每一矽電極包括一電極引線及突出在該第一矽互連結構及第二矽互連結構上方的一檯面結構；在該第一矽電極陣列及第二矽電極陣列上方形成一介電層；以及該底座基板中正好在該第一矽電極陣列及第二矽電極陣列下方蝕刻一或更多個腔使得該第一矽電極陣列及第二矽電極陣列中的每一矽電極可偏轉至該一或更多個腔內。
  29. 如請求項28所述之方法，其中該底座基板中蝕刻一或更多個腔的步驟包含以下步驟：使用由SF6及XeF2組成的群組中選擇的一氟化電漿活性離子蝕刻。
  30. 如請求項28所述之方法，其中該底座基板中蝕刻一或更多個腔的步驟包含以下步驟：該底座基板中正好在每一雙極性矽電極對下方蝕刻一分離的腔。
  31. 如請求項28所述之方法，其中該底座基板中蝕刻一或更多個腔的步驟包含以下步驟：該底座基板中正好在該雙極性矽電極對陣列下方的一單個的腔。
  32. 如請求項31所述之方法，該方法進一步包含以下步驟：該底座基板中蝕刻該單個腔使得該單個腔環繞該第一矽互連結構及第二矽互連結構中的一個的一端。
  33. 如請求項28所述之方法，其中蝕刻該絕緣體上矽堆疊的該頂端矽層的步驟一埋入的氧化物層。
  34. 如請求項33所述之方法，該方法進一步包含以下步驟：在該第一矽電極陣列及第二矽電極陣列上方形成該介電層之後在該埋入的氧化物層及該介電層上方形成一圖案化層及蝕刻穿過該埋入的氧化物層以曝露該底座基板的一部分。
  35. 如請求項34所述之方法，該方法進一步包含以下步驟：使用該介電層作為一蝕刻遮罩該底座基板中正好在該第一矽電極陣列及第二矽電極陣列下方蝕刻該一或更多個腔。
  36. 如請求項33所述之方法，其中形成該介電層的步驟包含該第一矽電極陣列及第二矽電極陣列的熱氧化。
  37. 如請求項33所述之方法，該方法進一步包含以下步驟：蝕刻該第一矽電極陣列及第二矽電極陣列的該等檯面結構之間的一接頭溝槽陣列，同時蝕刻該絕緣體上矽堆疊的該頂端矽層以形成該第一矽電極陣列及第二矽電極陣列，其中蝕刻該接頭溝槽陣列曝露該埋入的氧化物層。
  38. 如請求項37所述之方法，該方法進一步包含以下步驟：形成該接頭溝槽陣列內部的與該埋入的氧化物層直接接觸該介電層，同時在該第一矽電極陣列及第二矽電極陣列上方形成該介電層。
  39. 如請求項38所述之方法，其中形成該介電層的步驟包含該第一矽電極陣列及第二矽電極陣列的熱氧化。
  40. 如請求項39所述之方法，該方法進一步包含以下步驟：使用該介電層完全地填充該接頭溝槽陣列以形成該第一矽電極陣列第二矽電極陣列之間的一氧化物接頭陣列。
  41. 如請求項34所述之方法，該方法進一步包含以下步驟：穿過該底座基板正好在該第一矽互連結構下方蝕刻一第一後側通孔開口及穿過該底座基板正好在該第二矽互連結構下方蝕刻一第二後側通孔開口。
  42. 如請求項41所述之方法，該方法進一步包含以下步驟：在該第一後側通孔開口及第二後側通孔開口內部形成一鈍化層，其中形成該鈍化層的步驟包含以下步驟：同時熱氧化該第一矽電極陣列及第二矽電極陣列及該第一後側通孔開口及第二後側通孔開口內部的該底座基板。
  43. 如請求項42所述之方法，該方法進一步包含以下步驟：在該第一通孔開口及第二通孔開口內部形成一圖案化導電層以與該第一矽互連結構及第二矽互連結構進行電性接觸。
  44. 如請求項43所述之方法，其中形成該圖案化導電層的步驟包含以下步驟：經由一陰影遮罩沉積該圖案化導電層。
  45. 如請求項34所述之方法，該方法進一步包含以下步驟：蝕刻穿過該介電層以曝露該第一矽互連結構的一第一部分及該第二矽互連結構的一第二部分，同時蝕刻穿過該埋入的氧化物層以曝露該底座基板的該部分。
  46. 如請求項45所述之方法，該方法進一步包含以下步驟：蝕刻一第一上側通孔開口穿過該第一矽互連結構的該曝露的第一部分及該埋入的氧化物層，蝕刻一第二上側通孔開口穿過該第二矽互連結構的該曝露的第二部分及該埋入的氧化物層，及該第一上側通孔開口及第二上側通孔開口內部形成一圖案化導電層以與該第一矽互連結構及第二矽互連結構進行電性接觸。
  47. 如請求項34所述之方法，該方法進一步包含以下步驟：蝕刻穿過該介電層以曝露該等檯面結構的每一者，同時蝕刻穿過該埋入的氧化物層以曝露該底座基板的該部分。
  48. 如請求項47所述之方法，該方法進一步包含以下步驟：在該等檯面結構的每一者的上方形成一圖案化第二介電層。
  49. 如請求項48所述之方法，其中形成該圖案化第二介電層的步驟包含以下步驟：毯覆沉積該第二介電層及移除該第二介電層的一部分。
  50. 如請求項49所述之方法，其中毯覆沉積該第二介電層包含原子層沉積。
  51. 如請求項34所述之方法，該方法進一步包含以下步驟：蝕刻穿過該介電層以曝露該第一矽互連結構的一第一部分、該第二矽互連結構的一第二部分及該等檯面結構中的每一者同時蝕刻穿過該埋入的氧化物層以曝露該底座基板的該部分。
  52. 如請求項51所述之方法，該方法進一步包含以下步驟：蝕刻一第一上側通孔開口穿過該第一矽互連結構的該曝露的第一部分及該埋入的氧化物層，蝕刻一第二上側通孔開口穿過該第二矽互連結構的該曝露的第二部分及該埋入的氧化物層，及該第一上側通孔開口及第二上側通孔開口內部形成一圖案化導電層以與該第一矽互連結構及第二矽互連結構進行電性接觸。
  53. 如請求項52所述之方法，其中蝕刻該一或更多個腔的步驟進一步包含以下步驟：使用在該等檯面結構的每一者的上方形成的該第二介電層及該第一上側通孔開口及第二上側通孔開口內部形成的該導電層作為一蝕刻遮罩。
TW102123500A 2012-07-06 2013-07-01 具有矽電極的相容雙極性微裝置轉移頭 TWI567803B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/543,675 US8415767B1 (en) 2012-07-06 2012-07-06 Compliant bipolar micro device transfer head with silicon electrodes
US13/543,680 US8569115B1 (en) 2012-07-06 2012-07-06 Method of forming a compliant bipolar micro device transfer head with silicon electrodes

Publications (2)

Publication Number Publication Date
TW201409551A true TW201409551A (zh) 2014-03-01
TWI567803B TWI567803B (zh) 2017-01-21

Family

ID=49882435

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102123500A TWI567803B (zh) 2012-07-06 2013-07-01 具有矽電極的相容雙極性微裝置轉移頭

Country Status (5)

Country Link
KR (1) KR101702789B1 (zh)
CN (1) CN104471698B (zh)
DE (1) DE112013003408T5 (zh)
TW (1) TWI567803B (zh)
WO (1) WO2014008110A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111128832B (zh) * 2018-10-31 2021-10-22 成都辰显光电有限公司 微元件转移装置及其制造方法
CN111799205B (zh) * 2019-04-08 2024-02-09 群创光电股份有限公司 制作电子装置的方法
CN111293070A (zh) * 2020-02-28 2020-06-16 南京中电熊猫平板显示科技有限公司 一种微型发光二极管双极静电吸头及其阵列
CN112259671B (zh) * 2020-10-23 2021-11-09 京东方科技集团股份有限公司 一种驱动背板、显示面板及显示装置
JP2024531997A (ja) 2021-08-08 2024-09-03 ヴィアメムス テクノロジーズ インコーポレイテッド 荷電粒子ビームに影響を及ぼすための静電デバイス

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3062967B2 (ja) * 1991-08-28 2000-07-12 キヤノン株式会社 カンチレバー型アクチュエータ及びそれを用いた走査型トンネル顕微鏡、情報処理装置
JP3640876B2 (ja) * 2000-09-19 2005-04-20 株式会社ルネサステクノロジ 半導体装置及び半導体装置の実装構造体
JP3788268B2 (ja) * 2001-05-14 2006-06-21 ソニー株式会社 半導体装置の製造方法
WO2003041133A2 (en) * 2001-11-09 2003-05-15 Wispry, Inc. Electrothermal self-latching mems switch and method
JP2004079745A (ja) * 2002-08-16 2004-03-11 Sony Corp インターポーザおよびその製造方法、並びに電子回路装置およびその製造方法
US6946403B2 (en) * 2003-10-28 2005-09-20 Axcelis Technologies, Inc. Method of making a MEMS electrostatic chuck
JP4873560B2 (ja) * 2007-02-08 2012-02-08 株式会社リコー 光走査装置
US7892610B2 (en) * 2007-05-07 2011-02-22 Nanosys, Inc. Method and system for printing aligned nanowires and other electrical devices
JP5376827B2 (ja) * 2008-04-30 2013-12-25 アスリートＦａ株式会社 ボール搭載装置およびボール搭載方法
KR20110055973A (ko) * 2009-11-20 2011-05-26 주식회사 하이닉스반도체 반도체 칩 모듈 및 이를 포함하는 반도체 패키지
KR101096114B1 (ko) * 2009-12-28 2011-12-19 주식회사 코리아 인스트루먼트 일체형 전력 반도체 모듈 기판의 제조방법
EP2362002A1 (en) * 2010-02-18 2011-08-31 Nederlandse Organisatie voor toegepast -natuurwetenschappelijk onderzoek TNO Continuous patterned layer deposition
US9105492B2 (en) * 2012-05-08 2015-08-11 LuxVue Technology Corporation Compliant micro device transfer head

Also Published As

Publication number Publication date
KR101702789B1 (ko) 2017-02-06
DE112013003408T5 (de) 2015-04-09
WO2014008110A1 (en) 2014-01-09
CN104471698B (zh) 2016-12-07
TWI567803B (zh) 2017-01-21
KR20150031328A (ko) 2015-03-23
CN104471698A (zh) 2015-03-25

Similar Documents

Publication Publication Date Title
US9799547B2 (en) Compliant bipolar micro device transfer head with silicon electrodes
US9000566B2 (en) Compliant micro device transfer head
US9288899B2 (en) Micro device transfer head array
US8415767B1 (en) Compliant bipolar micro device transfer head with silicon electrodes
US8383506B1 (en) Method of forming a compliant monopolar micro device transfer head with silicon electrode
EP3118894B1 (en) Micro device transfer head with silicon electrode
US9425151B2 (en) Compliant electrostatic transfer head with spring support layer
TWI567803B (zh) 具有矽電極的相容雙極性微裝置轉移頭
US9828244B2 (en) Compliant electrostatic transfer head with defined cavity
TWI533362B (zh) 具有矽電極之順應單極微裝置傳輸頭