KR20050050562A - 고체촬상장치 및 그 제조 방법 - Google Patents

고체촬상장치 및 그 제조 방법 Download PDF

Info

Publication number
KR20050050562A
KR20050050562A KR1020040096743A KR20040096743A KR20050050562A KR 20050050562 A KR20050050562 A KR 20050050562A KR 1020040096743 A KR1020040096743 A KR 1020040096743A KR 20040096743 A KR20040096743 A KR 20040096743A KR 20050050562 A KR20050050562 A KR 20050050562A
Authority
KR
South Korea
Prior art keywords
solid state
state imaging
wafer
semiconductor substrate
imaging device
Prior art date
Application number
KR1020040096743A
Other languages
English (en)
Other versions
KR100684703B1 (ko
Inventor
아먀모토기요후미
니시다가즈히로
Original Assignee
후지 샤신 필름 가부시기가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후지 샤신 필름 가부시기가이샤 filed Critical 후지 샤신 필름 가부시기가이샤
Publication of KR20050050562A publication Critical patent/KR20050050562A/ko
Application granted granted Critical
Publication of KR100684703B1 publication Critical patent/KR100684703B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/1469—Assemblies, i.e. hybrid integration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14632—Wafer-level processed structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14687—Wafer level processing

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

고체촬상장치의 반도체기판은 커버유리와 접합된 후에 백그라인드(backgrind) 되어서 박층화가 되도록 한다. 반도체기판의 제1면에는 복수의 고체촬상소자와 복수의 접속 단자가 형성되어 있다. 접속 단자의 위치에는, 반도체기판의 저면에 복수의 스루홀(through hole)이 형성되어, 반도체기판의 제2면에 상기 접속 단자가 나타난다. 실장기판의 배선 패턴 상에는 스터드(stud) 범프가 형성된다. 반도체기판이 실장기판 상에 실장되었을 때, 이 스터드 범프는 스루홀 내로 삽입되어 접속 단자와 접촉한다. 따라서, 배선 회로 패턴과 고체촬상소자가 전기적으로 접속된다.

Description

고체촬상장치 및 그 제조 방법{SOLID STATE IMAGING DEVICE AND PRODUCING METHOD THEREOF}
본 발명은 웨이퍼 레벨 칩 크기 패키지(wafer-level chip size package)를 사용한 고체촬상장치에 관한 것이고, 자세하게는, 광변환 면에 대향면으로 배선이 연장된 고체촬상장치와 그 제조 방법에 관한 것이다.
고체촬상장치를 사용하는 디지털 비디오 카메라 및 비디오 카메라(CCD, CMOS형 등과 같은)는 널리 사용되고 있다. 또한, 전자기기(개인용 컴퓨터나, 휴대전화, 전자수첩 등)에 고체촬상장치와 촬상기능을 갖는 메모리를 포함하고 있다. 디지털 카메라 또는 촬상기능을 갖는 전자기기의 외형 크기에 대해 큰 영향을 갖기 때문에, 고체촬상장치를 소형화하는 것이 필요하다.
고체촬상장치를 소형화하기 위해서는, 칩 크기 패키지(이하 CSP로 약칭)라고 하는 실장방식을 사용한 고체촬상장치가 발명되어 있다(예를 들어, 일본국 공개실용신안 실공평08-005566호 공보). 이 CSP 방식에서는, 우선 반도체 웨이퍼 공정에 의해 웨이퍼 상에 복수의 고체촬상소자가 메트릭스 배치로 형성된다. 그리고 이 웨이퍼를 다이싱(dicing) 하여 각각의 촬상소자를 갖는 베어칩(bare chip)으로 각편화 된다. 이 베어칩은 실장기판에 실장되고, 그 후에 플라스틱으로 밀봉되어, 고체촬상장치를 얻을 수 있다. 이렇게 얻어진 고체촬상장치는 베어칩보다 약간 크거나 같게된다.
또한, CSP보다 소형화가 가능한 실장방식에서는 웨이퍼 준위 칩 크기 패키지(이하 WLCSP로 약칭)를 이용한 고체촬상장치가 발명되어 있다(예를 들면, 일본국 특개2001-351997호 공보). 이러한 WLCSP를 갖는 고체촬상장치는 반도체 웨이퍼 공정에서 고체촬상소자를 밀봉하고 외부접속단자를 형성한 후에 웨이퍼를 다이싱하여 패키징이 완성된다.
CSP방식이나 WLCSP방식의 고체촬상장치는 접착제로 인쇄기판 상에 실장되고, 고체촬상장치의 상면에 형성된 외부접속단자와 인쇄회로기판 사이를 본딩 와이어로 결선된다. 그러나, 이러한 경우에, 실장크기는 실제적으로 커지게 된다. 따라서, 상기 두 실공평08-005566호 공보 및 특개2001-351997호 공보의 고체촬상장치에서는, 스루홀 연결로 하면 위에 외부접속단자를 형성하고, 실장기판이나 인쇄회로기판에 페이스 본딩(face bonding)을 수행하고 있다.
상기 두 공보의 고체촬상장치에서는, 베어칩을 수지밀봉 하거나 커버(cover) 유리로 밀봉하기 전에 관통배선을 형성한다. 따라서, 먼지와 부스러기가 고체촬상소자에 접착되기 쉽기 때문에 생산수율이 낮아지게 된다. 이 문제를 해결하기 위해서, 베어칩을 밀봉한 후에 관통배선을 형성하는 것도 가능하다. 이하, 관통배선을 갖는 고체촬상장치의 제조 방법에 대해 간략하게 설명한다.
예를 들면, 도14a 및 도14b에 나타낸 고체촬상장치(100)는 상면에 고체촬상소자(101)와 접속단자(102)가 설치된 반도체기판(103)과 이 반도체기판(103)과 커버유리(105) 사이에 스페이서(spacer)(104)를 삽입하여 이 반도체기판(소자 칩)(103) 상면에 밀봉하는 커버유리(105)를 갖고 있다. 반도체기판(103)은 상면의 접속단자(102)와 저면의 외부접속단자(106)를 접속하는 스루홀 연결(107)을 갖는다. 반도체기판(103)과 스루홀 연결(107) 사이와 반도체기판(103)과 외부접속단자(106) 사이에는 측벽 절연막(117)과 저면 절연막(122)를 구비하고 있다.
도15의 표에는, 종래의 고체촬상장치(100)의 제조 방법과 각 공정의 구체적인 작업내용과 각 작업에서 수행되는 처리내용이 기재되어 있다. 처리내용은 고온에서 수행되는 고온처리와, 진공조건에서 수행되는 진공처리와, 액체를 사용하여 처리하는 습식처리(wet process)로 분류된다. 각 공정에서 수행되는 처리는 별표 기호로 표시되어 있다.
고체촬상장치(100)를 제조하는 제1공정에서는, 웨이퍼와 유리기판의 접합을 수행한다. 도16a 및 도16b에 나타낸 바와 같이, 웨이퍼(110)는 잘 알려진 실리콘 웨이퍼 상에 복수의 고체촬상장치(100)와 접속단자(102)를 반도체 웨이퍼 공정에 의해 형성함으로써 얻어진다. 이 웨이퍼(110)는 각각의 고체촬상소자(101)마다 절단되어 반도체기판(센서 칩)(103)이 된다. 또한, 유리기판(111)은 커버유리(105)의 기판이 되고, 웨이퍼와 함께 절단되어 커버유리(105)가 된다. 유리기판(111)의 저면에는 같은 방식으로 절단되어 스페이서(spacer)(104)가 되는 스페이서기판(112)이 접합되어 있다.
웨이퍼(110)와 유리기판(111)을 접합하기 위해서, 스페이서기판(112)에 접착제를 도포한다. 웨이퍼(110) 상에 스페이서기판(112)를 밀착시킨 후에, 접착되로록 가압되고 접착제를 경화시킨다. 그러므로, 고체촬상소자는 유리기판(111)과 스페이서기판(112)으로 밀봉되기 때문에, 이후의 공정에서 고체촬상소자(101)에 먼지가 부착되지 않는다. 본 도면에서 2점쇄선 X는 각각의 고체촬상소자(101)에서 웨이퍼(110)와 유리기판(111)을 절단하는 위치를 나타낸다.
제2공정에서는, 스루홀을 형성한다. 도16c 및 도16d에 나타나 있는 바와 같이, 스루홀(115)은 웨이퍼(110)의 저면에 형성되어서 각각의 접속단자(102)에 대면한다. 우선, 저면의 스루홀이 형성되는 부분 이외에서는, 포토리소그라피(photolithography)에 의해 레지스트 마스크가 형성된다. 그리고, 플라즈마 에칭에 의해 웨이퍼(110) 상에 스루홀(115)이 형성된다. 스루홀(115)를 통해서, 각각의 접속단자(102)의 저면이 노출된다. 레지스트 마스크는 애싱(ashing)에 의해 제거된다.
제3공정에서는, 스루홀(115)의 측벽에 절연막(117)을 형성한다. 이 절연막(117)은 화학증착으로 형성된다. 도17a에 나타나 있는 바와 같이, 스루홀(115)내에 노출된 접속단자(102) 상에 절연막(117)이 형성되기 때문에 스루홀(115) 내에 충전된 도전성 페이스트(paste)와 접속단자 사이의 도통을 방해한다. 따라서, 제4공정에서는, 접속단자(102) 상의 절연막(117)을 제거한다. 절연막(117)의 제거에서는, 웨이퍼(110)의 저면에 포토리소그라피에 의해 레지스트 마스크를 형성하고, 플라즈마 에칭으로, 도17b에 나타나 있는 바와 같이 마스크 되어 있지 않는 접속단자 상의 절연막(117)만을 제거한다. 레지스트 마스크는 애싱에 의해 제거된다.
제5공정에서는, 스루홀(115)은 도전성 페이스트로 충전되어 관통배선(107)을 형성한다. 도전성 페이스트의 충전은 진공 스크린(screen) 인쇄에 의해 수행된다. 스루홀(115) 내의 도전성 페이스트는 웨이퍼(110)를 가열함으로써 경화된다. 진공 스크린 인쇄에 의해 충전된 도전성 페이스트는 웨이퍼(110)의 저면 상에 오목 모양을 형성한다. 이 오목 모양을 수정하기 위해서, 연삭과 연마, 즉 백그라인드를 수행한다. 백그라인드에 의해 웨이퍼(110)의 저면 상에 절연막(117)은 제거된다.
제6공정에서는, 웨이퍼(110)의 저면 전체에 절연막(122)을 형성한다. 우선, 도17c에 나타나 있는 바와 같이, 관통배선을 저면으로부터 돌출시키기 위해서 웨이퍼(110)의 저면 전체에 플라즈마 에칭을 수행한다. 다음에 웨이퍼(110)의 저면에 절연 접착제를 도포하고, 도17d에서 절연막(122)를 형성하도록 가열로 경화시킨다. 이 절연막(122)은 관통배선(107) 상에도 형성되기 때문에, 이 관통배선(107)을 절연막(122)으로부터 노출시키기 위해서 백그라인드를 다시 수행한다.
제7공정에서는, 외부접속단자(106)을 절연막(122) 상에 형성한다. 이 공정에서, 포토리소그라피에 의해 웨이퍼(110)의 저면 상에 레지스트 마스크를 형성하고, 웨이퍼(110)의 저면과 측면을 도금액에 담그어서 무전해 도금을 수행하여 외부접속단자(106)을 형성할 수 있다. 마지막으로, 용액 등을 사용하여 레지스트 마스크를 제거한다. 제8공정에서는, 웨이퍼(110)와 이에 접합된 유리기판(111)을 2점쇄선 X의 위치에서 다이싱(dicing)을 수행한다. 도14에 나타태는 WLCSP 구조의 고체촬상장치(100)가 완성된다.
상기한 바와 같이, 고체촬상장치에서 관통배선을 형성하기 위해서는, 예를 들면 플라즈마 에칭, 애싱, 절연막 형성 및 백그라인드 등과 같은 고온처리, 진공처리, 습식처리 등이 여러번 수행된다. 그러므로, 고가의 공정 및 제조라인에서 전체 처리 또는 공정수가 증가하게 된다. 따라서, 고체촬상장치는 고가격화가 된다.
또한, CSP구조 및 WLCSP구조의 고체촬상장치는 소형화되기 때문에 배선의 피치(pitch)가 좁아진다. 결과적으로, 관통배선의 어스팩트비(aspect ratio)가 높아진다. 이러한 경우에서는, 관통배선은 도전성 페이스트의 충분치 못한 충전으로 공동(void)이 발생하기 쉽고, 이러한 공동은 저항을 변화시킨다. 특히, 고체촬상장치에서는, 관통배선에서의 저항의 변화는 출력 파형이 흐트러지고, 화질이 나빠지게 된다.
본 발명의 목적은 저가로 반도체기판의 저면상에 배선을 노출하는 고체촬상장치를 제공하는 것이다.
상기 목적과 기타 목적을 달성하기 위해서, 본 발명의 고체촬상장치는 제1면 및 제2면을 갖는 반도체기판과, 상기 반도체기판의 제1면 상에 중첩된 투명부재와, 반도체기판이 실장되는 실장기판을 포함한다. 반도체기판의 제1면에는 복수의 고체촬상소자와 각각의 고체촬상소자에 접속되는 복수의 접속단자가 구비되어 있다. 각각의 접속단자는 제2면으로부터 관통함으로써 형성된 스루홀을 통하여 노출된다. 반도체기판의 제1면 상에 투명부재가 중첩되기 때문에, 고체촬상소자와 접속단자가 밀봉된다. 고체촬상장치에, 반도체기판과 각각의 스루홀 내의 접속단자를 실장기판에 접속하는 실장기판 중에서 적어도 하나에 복수의 범프가 형성된다.
본 발명의 고체촬상장치의 다른 실시예에서는 제1면 및 제2면을 갖는 반도체기판과, 상기 반도체기판에 제1면에 중첩된 투명부재와, 상기 반도체기판이 실장되는 실장기판을 포함한다. 상기 반도체기판의 제1면은 복수의 고체촬상소자와 각각의 고체촬상소자에 접속된 복수의 접속단자를 구비한다. 각각의 접속단자는 상기 반도체기판의 제2면 상의 스루홀을 통하여 노출된다. 상기 반도체기판의 제1면 상에 투명부재가 중첩되어 있어서, 상기 고체촬상소자와 상기 접속단자가 밀봉된다. 상기 고체촬상장치에는, 각각의 스루홀 내의 접속단자를 외부접속단자에 연결하도록 각각의 스루홀 내에 복수의 범프가 위치 결정된다.
또한, 제2면에 주변회로 패턴이 형성되는 경우에, 이 주변회로의 전자부품이 실장될 수 있다.
또한, 고체촬상소자와 투명부재 사이에 공간이 형성된다. 이러한 투명부재는 저선(low--ray) 유리, IR-차단(cut) 필터 및 저역통과 필터 중 하나로 구성한다. 투명부재는 스텐레스 및 실리콘 중 하나의 재료로 형성된 스페이서를 통하여 반도체기판에 접착된다. 반도체기판의 두께는 30 ~ 100㎛로 한다.
본 발명의 고체촬상장치의 제조 방법에서는, 복수의 고체촬상소자와 고체촬상소자에 각각 접속된 복수의 접속단자는 웨이퍼의 제1면 상에 형성된다. 웨이퍼의 제1면 상에 투명부재를 접합하여 고체촬상소자와 접속단자를 밀봉한다. 웨이퍼에는, 복수의 접속단자가 제2면 상에 노출되도록 복수의 스루홀이 제2면 측으로부터 형성된다. 접합된 웨이퍼와 투명부재는 각각의 장치마다 절단되어, 각각은 고체촬상소자를 갖게된다. 범프는 각각의 스루홀 내에 접속단자를 이 범프를 통하여 실장기판에 접속하도록 반도체기판이 실장되는 실장기판 상에 형성된다.
본 발명의 제조 방법의 바람직한 실시예에서는, 복수의 고체촬상소자와 고체촬상소자에 각각 접속된 복수의 접속단자가 웨이퍼의 제1면 상에 형성된다. 웨이퍼의 제1면 상에 투명기판을 접합하여 고체촬상소자와 접속단자를 밀봉한다. 웨이퍼에는, 제2면 상에 복수의 접속단자가 노출되도록 제2면 측으로부터 복수의 스루홀을 형성한다. 범프는 각각의 스루홀 내에 형성된다. 복수의 외부접속단자는 이 외부접속단자가 범프를 통하여 접속단자에 접속되도록 웨이퍼의 제2면 상에 형성된다. 그리고 접합된 웨이퍼와 투명기판은 각각의 고체촬상소자로 절단된다.
또한, 주변회로 패턴이 웨이퍼의 제2면 상에 형성된 경우에, 이 주변회로의 전자부품은 이 패턴 상에 실장될 수 있다.
(실시예)
도1~도3에서, 고체촬상장치(2)는 WLCSP구조를 갖고 고체촬상소자(3)와 고체촬상소자칩(4)이 실장된 실장기판(5)을 구비한 직사각형의 고체촬상소자칩(4)으로 구성되어있다. 고체촬상소자칩(4)은 상면에 고체촬상소자(3)가 형성된 반도체기판(6)과, 반도체기판(6) 상에 접착되어 고체촬상소자(3)를 둘러싸는 프레임 형상의 스페이서(7)와, 투명부재 또는 투명기판으로서의 커버유리(8)를 포함한다. 커버유리(8)는 스페이서(7) 위에 실장되어 고체촬상소자(3)를 밀봉한다.
반도체기판(6)은 실리콘 웨이퍼를 직사각형 모양으로 분할함으로써 얻어지고, 상면의 중심부에 고체촬상소자(3)와 대면하는 양쪽 변에 복수의 접속단자(10)를 갖는다. 반도체기판(6)의 두께 t는, 예를 들면 30 ~ 100㎛ 범위이고, 바람직하게는 약 50㎛로 박층화되고, 고체촬상장치(2)의 박층화에 효과가 있다. 또한, 반도체기판(6)이 얇아질 경우에, 배선의 길이가 짧아진다. 따라서, 고체촬상장치의 응답속도가 향상된다.
고체촬상소자(3)은, 예를 들면, 메트릭스 형태로 배열된 복수의 화소와, 이 화소에 축적된 전하를 반송하는 전하 결합 소자(CCD)로 구성된다. 각각의 화소 상에는 마이크로 렌즈나 RGB 색필터(color filter)로 중첩된다. 반도체기판(6)의 상면에는 각각의 접속단자(10)가 알루미늄으로 형성 및 위치되어 고체촬상소자(3)에 전기적으로 접속된다.
커버유리(8)는 저선 유리(12)와 이 위에 접합된 IR-차단 필터(13)로 구성된다. 저선 유리(12)는 선 방출이 적은 유리이어서, 고체촬상소자(3)의 화소가 선에의해 파괴되는 것을 방지한다. IR-차단 필터(13)는 적외선을 소정의 파장영역에서 차단하여 고스트(ghost) 또는 포깅(fogging)을 방지한다. 이 IR-차단 필터 상에 가짜색(false color)의 발생을 방지하는 저역통과 필터가 중첩된다. 저선 유리(12)와 IR-차단 필터(13)는 일체화 되기 때문에, 실장 공간이 최소화되고 실장 작업은 용이해 진다.
스페이서(7)은 프레임 형상을 갖도록 중앙에 개구(15)를 갖고, 고체촬상소자(3)를 둘러싸도록 접착제(16)로 반도체기판(6)의 상면에 접착된다. 스페이서(7)은 반도체기판(6)과 열팽창 계수가 가까운, 예를 들면, 실리콘, 스텐레스 등과 같은 무기재료로 형성된다. 이 스페이서(7)의 배치로 고체촬상소자(3)와 커버유리(8) 사이의 공간이 형성된다. 이 공간이 커버유리(8)가 고체촬상소자(3)의 마이크로 렌즈로의 간섭을 방지하기 때문에, 마이크로 렌즈의 기능이 손상되지 않는다. 또한, 이 스페이서(7)이 접속단자(10)를 모두 밀봉하기 때문에, 고체촬상소자(3)만 밀봉할 경우보다도 밀봉 폭을 크게할 수 있다. 그러므로, 밀봉효과가 증대된다.
반도체기판(6)이 접속단자(10)에 대향하는 위치의 저면측 상에 복수의 스루홀(18)이 형성되어 있다. 각각의 스루홀(18)을 통하여, 반도체기판(6)의 저면 상에 접속단자(10)가 노출된다. 이 스루홀(18)은 상부의 지름이 φ0.1mm이고, 하부의 지름이 φ0.12mm와 같은 거의 원추형상을 갖는다.
실장기판(5)은 플렉시블(flexible) 인쇄회로기판(21)과 보강판(22)로 구성된다. 플렉시블 인쇄회로기판(21) 상에는 주변회로 패턴으로서 배선 회로패턴(20)이 형성된다. 배선 회로패턴 상에는, 고체촬상소자칩(4)이 실장되고 보강판(22)에 의해 보강된다. 고체촬상소자칩(4)은 실장기판(5) 상의 플렉시블 인쇄회로기판(21)에 도포된 절연 접착제(또는 비도전성 수지 페이스트)(23)로 다이본드(diebond)되고, IC(24)(예를 들면 DSP) 등은 고체촬상소자칩(4)을 구동하기 위한 각종회로가 갖추어진 플렉시블 인쇄회로기판(21) 상에 실장된다.
플렉시블 인쇄회로기판(21)의 상면에 있는 배선 회로패턴(20) 상에는 복수의 스터드 범프(이하 범프로 약칭)가 형성되어 있다. 각각의 범프는 금(Au)으로 형성되고, 지름 φ0.06mm, 높이 0.08mm를 갖는다. 고체촬상소자칩(4)이 실장기판(5) 상에 실장되고, 범프(26)가 반도체기판(6)의 스루홀(18) 내로 삽입되어 고체촬상소자칩(4)과 플렉시블 인쇄회로기판(21)을 전기적으로 접속하는 접속단자(10)에 접속된다.
그러므로, 본 발명의 고체촬상장치(2)에는, 저면측에 접속단자를 형성하기 위해 관통배선을 사용하는 대신에 범프(26)을 사용하므로써, 관통배선을 형성하기 위해 필요한 고가의 많은 공정이 생략된다. 또한, 관통배선 내의 공동으로 인한 배선 불량이 방지됨으로써, 고체촬상장치(2)의 화질이 저하되는 것이 방지된다.
고체촬상장치(2)의 제조 방법을 도4에 고체촬상장치(2)의 제조 과정에서 공정 단계와, 각 공정의 구체적인 작업과, 각 작업에서의 처리 내용이 기재된 표를 참조하여 설명한다. 처리 내용으로는 고온에서 수행되는 고온처리와, 진공에서 수행되는 진공처리와, 액체를 사용하여 수행되는 습식처리가 있다. 수행되는 처리는 체크하여 별표로 표시하였다.
제1공정에서는, 웨이퍼와 유리기판의 접합을 수행한다. 도5에 나타나 있는 바와 같이, 웨이퍼(30)에는 다수의 고체촬상소자(3)와 접속단자(10)가 잘 알려진 실리콘 웨이퍼 상에 형성된다. 웨이퍼(30)은 저렴하고 널리 유통되는 표준 웨이퍼를 사용 할 수 있다. 표준 웨이퍼는 지름 φ6 인치, 두께 625㎛를 갖는다. 또한, 유리기판(32)은 저선 유리(12)용 기판으로서의 저선 유리기판(33)과, IR-차단 필터(13)로 사용하는 기판으로서의 필터기판(34)과, 스페이서(7)의 기판으로서의 스페이서(38)를 포함한다.
유리기판(32)은 고체촬상장치(2)의 제조라인과 다른 제조라인에서 제조되어서, 고체촬상장치(2) 제조라인으로 공급된다. 도6a 및 도6b에 나타나 있는 바와 같이, 저선 유리기판(33)과 필터기판(34)이 먼저 접합된다. 이 접합의 수행에 있어서, 예를 들면, UV접착제(36)가 일정한 두께로 저선 유리기판(33)에 도포되고, 필터기판(34)가 그 위에 중첩되고, 진공가압하여 양자를 밀착시킨다. 그 후에, 필터기판(34)을 통하여 UV접착제(36)에 자외선을 조사하여 경화시킨다. 도6a 및 도6c에서 2점쇄선 X는 접합된 웨이퍼(30)와 유리기판(32)를 고체촬상소자(3)로 절단하기 위한 위치를 설명하고 있다.
도6c 및 도6d에 나타나 있는 바와 같이, 스페이서(38)는 접착제(40)와 함께 저선 유리기판(33)의 저면에 접합된다. 저선 유리기판(33)에 접합된 스페이서(38) 상에, 스페이서(7)와 동일한 모양을 갖는 레지스트 마스크가 포토리소그라피에 의해 형성된다. 레지스트 마스크가 덮여져 있지 않은 부분에는, 플라즈마 에칭에 의해 다수의 개구가 형성된다. 에칭 후에, 레지스트 마스크는 애싱 등으로 제거된다.
도7a 및 도7b에 나타나 있는 바와 같이, 유리기판(32)는 웨이퍼(30) 상에 중첩되고 스페이서(38)에 도포된 접착체로 접합된다. 유리기판(32)를 웨이퍼(30)에 접착하기 위해, 얼라인먼트(alignment) 접착 장치가 사용된다. 얼라인먼트 접착 장치는 웨이퍼(30)와 유리기판(32) 사이에 방위면(30a, 32a)을 기준으로 X-Y방향으로 위치를 조정하고, 웨이퍼(30)와 유리기판(32)를 접착하기 위해 적절히 면압 한다. 웨이퍼(30) 상의 고체촬상소자는 스페이서(38)와 유리기판(32)을 접합함으로써 밀봉되기 때문에, 이후의 공정에서 발생되는 먼지가 고체촬상소자(3)에 접착되지 않는다.
웨이퍼(30)와 유리기판(32)를 접합하는데 사용되는 접착제(16)은, 예를 들면, 가시광지연 경화 접착제 등이 경화시에 휘어짐을 방지하기 위해 사용된다. 또한, 수 마이크로미터의 얇고 균일한 두께를 갖는 접착제층을 형성하기 위해서, 점도가 낮은 접착제가 사용된다.
제2공정에서는, 도7c 및 도7d에 나타나 있는 바와 같이, 웨이퍼를 더 박층화 한다. 웨이퍼(30)은 상면에 접합되는 유리기판(32) 상에 상처가 나지 않도록 보호 테이프(tape)가 접착된다. 그리고 웨이퍼(30)는 저면을 연삭하기 위해 백그라인드 장치에 장착된다. 백그라인드 장치에서는, 웨이퍼(30)의 온도가 상승하지 않도록 냉각수를 뿌린다. 연삭 후에는, 웨이퍼(30)의 표면이 평탄해지도록 연마한다. 이 공정에서, 웨이퍼(30)의 두께는 625㎛에서 30~100㎛범위로 감소되고, 바람직하게는 50㎛가 된다.
웨이퍼(30)가 박층화 될 때, 고체촬상장치(2)의 두께는 박형화 될 수 있다. 또한, 웨이퍼(30)을 접합하기 전 단일체에서 연삭과 연마를 하게 되면, 이것의 강도가 낮아지기 때문에, 처리 등이 더 어렵게 된다. 그러나, 유리기판(32)과 접합 후에 연삭과 연마를 하게 될 경우에는 유리기판(32)이 웨이퍼를 보강하게 된다. 따라서, 웨이퍼(30)의 처리특성이 악화되지 않는다.
도8a~도8c에 나타나 있는 바와 같이, 제3공정에서 웨이퍼(30)에 스루홀(18)이 형성된다. 우선, 웨이퍼(30)의 저면에 스루홀(18)이 형성되는 위치를 제외하고 포토리소그라피에 의해 레지스트 마스크가 형성된다. 레지스트 마스크의 형성은 현상액 등이 사용되는 습식처리에 의해 수행된다. 그리고 웨이퍼(30)의 저면으로부터 플라즈마 에칭이 수행되고, 웨이퍼(30)의 레지스트 마스크로 덮여져 있지 않은 부분이 제거된다. 이 플라즈마 에칭은 진공 환경하에서 수행된다. 그러므로 웨이퍼(30)의 저면으로부터 접속단자(10)까지 복수의 스루홀이 형성된다. 레지스트 마스크는 진공조건 또는 고온조건에서 수행되는 애싱으로 제거된다.
스루홀(18)의 형성은 웨이퍼(30)의 두께가 이전 공정에서 박층화되었기 때문에 단시간에 종료되고, 이로 인하여 가동성이 증가된다. 또한, 플라즈마 에칭이 단시간에 종료되기 때문에, 사이드 에칭 발생이 방지된다.
도8c에 나타나 있는 바와 같이, 제4공정에서는 2점쇄선 X 위치에서 유리기판(32)과 접합된 웨이퍼(30)가 각각의 고체촬상소자(3)로 절단된다. 유리기판(32)에 다이싱 테이프를 접착 후에, 웨이퍼(30)는 다이싱 장치에 장착된다. 이 다이싱 장치는 냉각수로 웨이퍼를 냉각하고, 다이아몬드 연삭 가루가 수지로 응고된 금속 수지 연삭 숫돌을 사용하여 웨이퍼(30)와 유리기판(32)를 분할한다. 이에 의해, 고체촬상소자칩(4)이 완성된다.
백그라인드 장치에 의한 박층화되고 다이싱 장치에 의해 고 정밀도로 절단된다. 따라서, 고체촬상소자칩(4)의 외형에 대한 고체촬상소자(3)의 이동 정밀도와 XYZ 방향에서의 위치 정밀도는 매우 높게 된다. 또한, 고체촬상소자칩(4)의 저면 및 측면은 추가되는 공정이 없어도 위치 결정 기준면으로서 충분히 사용될 수 있다. 그러므로, 고체촬상소자칩(4)의 외형을 기준으로 해서 카메라 모듈 등에 조립될 수 있고, 시간이 걸리는 조정 공정(위치조정 등)을 생략 할 수 있다.
도9a 및 도9b에 나타나 있는 바와 같이, 제5공정에서는 플렉시블 인쇄회로기판(21)의 배선 회로패턴(20) 상에 다수의 범프(26)가 형성된다. 이 범프(26)은 다음과 같은 단계로 형성된다. 우선, 범프(26)의 원재료가 되는 금(gold)선을 와이어 본더(wire bonder)에 의해 공급하고, 이 금선에 대하여 고전압에서 순간 방전을 행한다. 그러므로 금선은 순간적으로 용융되고 응고되어 금선의 선단부에 금볼(gold ball)이 형성된다. 이 금볼은 배선 회로패턴(20) 상에 배치되고, 초음파 용착에 의해 용착된다. 마지막으로 금선을 절단하는 것에 의해서, 범프(26)가 형성된다.
도9c~도9e에 나타나 있는 바와 같이, 제6공정에서는 실장기판(5) 상에 고체촬상소자칩(4)을 실장한다. 우선, 플렉시블 인쇄회로기판(21) 상에 비도전성 수지 페이스트(또는 NCP)(23)를 도포하고, 이 플렉시블 인쇄회로기판(21) 상에 고체촬상소자칩(4)을 배치한다. 각각의 범프(26)은 스루홀(18) 내로 삽입되어 접속단자(10)에 접속된다. 마지막으로, 비도전성 수지 페이스트(23)를 가열해서 경화시킴으로써, 실장기판(5) 상에 고체촬상소자칩(4)의 실장이 완료된다. 그러므로 고체촬상장치(2)가 완성된다.
상기한 바와 같이, 고체촬상장치의 제조 방법에 따르면, 관통배선이 형성되지 않기 때문에, 에칭 공정이 대폭 생략된다. 또한, 에칭이 수행되는 웨이퍼가 박층화되기 때문에, 에칭 시간이 종래의 기술보다 1/6이 된다. 또한, 진공처리, 고온처리 및 습식처리의 모든 단계수가 종래의 기술보다 1/3이 된다. 그러므로 본 발명의 고체촬상장치의 제조 방법에서는, 고체촬상장치(2)의 제조 공정(또는 제조비용)이 종래의 기술보다 1/4로 줄어든다.
또한, 고체촬상장치(2)에서는, 실장기판(5) 상에 고체촬상소자칩(4)이 실장된다. 그러나, 이하에 설명하는 바와 같이, 고체촬상소자칩의 저면에 배선 회로패턴이 형성되서 주변 회로를 실장할 수도 있다. 상기 실시예와 같은 부품에 대해서는 설명을 생략한다.
도10, 도11a 및 도11b에서, 고체촬상장치(50)는 반도체기판(53), 프레임 형상의 스페이서(54), 커버유리(55a, 55b), 외부접속단자(56), 및 배선 회로패턴(58)을 포함한다. 복수의 고체촬상소자(51)와 복수의 접속단자(52)가 반도체기판(53) 상에 형성된다. 프레임 형상 스페이서(54)는 반도체기판(53) 상에 접합되어 고체촬상소자(51)를 둘러싸고, 커버유리(55a, 55b)는 스페이서(54) 상에 접합되어서 고체촬상소자(51)을 밀봉한다. 배선 회로패턴(58) 밑에는 고체촬상소자(51)를 구동하는 각종 회로가 갖추어진 IC(57)이 실장되어 있다.
반도체기판(53)의 해당 접속단자(52)에 대향하는 위치에는, 저면측 상에 거의 원추형상의 스루홀(59)이 형성되어 있다. 각각의 스루홀(59)를 통해, 반도체기판(53)의 저면에 접속단자(52)가 노출된다.
이 스루홀(59) 내에는 금(Au)으로 된 범프(60)이 형성되어 아래 방향을 향하여 돌출된다. 반도체기판(53)의 저면은 절연 접착제로 형성된 절연막(61)으로 덮여지고, 범프(60)의 선단부가 절연막(61)로부터 돌출되어 있다. 절연막(61)의 저면은 외부접속단자(56)와 배선 회로패턴(58)이 구비되어 있고, 이 외부접속단자(56)는 범프(60)에 전기적으로 접속되어 있다. 그러므로 배선 회로패턴(58)에 접착된 IC(57)는 고체촬상소자(51)에 접속된다.
도12의 표를 참조하여 고체촬상장치(50)의 제조 방법을 설명한다. 제1공정~제3공정은 상기한 고체촬상장치(2)의 제조 방법과 동일하므로, 이에 대한 설명은 생략한다. 도13a 및 도13b에 나타나 있는 바와 같이, 제4공정에서는 웨이퍼(65)의 스루홀(59) 내에 범프(60)가 형성되어 있다. 도13c 및 도13d에 나타나 있는 바와 같이, 제5공정에서는 웨이퍼(65)의 저면에 절연 접착제가 도포되고 경화되어 절연막(61)을 형성한다. 또한, 백그라인드 장치로 웨이퍼의 저면측을 연삭 및 연마하여, 범프(60)의 선단부가 절연막(61)에서 돌출하게 된다.
도11에 나타나 있는 바와 같이, 제6공정에서는 배선 회로패턴(58)과 외부접속단자(56)를 절연막(61)의 저면에 형성한다. 이것의 형성은 포토리소그라피에 의한 레지스트 마스크 형성과, 반도체기판(53)의 저면측을 액체에 담그어 행하는 액중 도금과, 마스크를 제거하는 단계로 이루어진다. 마지막 제7공정에서는, 접합된 웨이퍼(65)와 유리기판(67a, 67b)의 다이싱을 수행하므로써, 복수의 고체촬상장치(50)가 완성된다. 각 고체촬상장치(50)의 저면에는 IC(57)가 접착된다.
고체촬상장치(50)에 따르면, 관통배선을 사용하지 않기 때문에, 도1에 나타낸 고체촬상장치(2)에서 관통배선으로 인한 문제점들이 간단하게 해결된다. 또한, 반도체기판(53)의 저면에 주변회로를 형성할 수 있기 때문에, 고체촬상장치(50)의 실장 면적을 소형화 할 수 있다. 또한, 도1에 나타낸 고체촬상장치(2)와 마찬가지로 반도체기판(53)의 두께 t가 30μm ~100μm, 바람직하게는 약50μm로 박층화 된다. 그러므로, IC(57)가 저면에 형성되는 경우에도, 고체촬상장치(50)는 극단적으로 커지지 않는다.
또한, 관통배선이 사용되지 않기 때문에, 에칭 시간이 종래의 기술의 고체촬상장치보다 1/5로 줄어든다. 또한, 진공처리, 고온처리 및 습식처리의 모든 단계수가 종래의 기술보다 반감한다. 그러므로 본 발명에서는 고체촬상장치(2)의 제조 방법의 제조 공정(또는 제조 비용)이 종래의 기술에서보다 반감된다.
고체촬상장치(2)에서는, 실장기판(5) 상에 범프(26)가 형성된다. 그러나, 반도체기판(6)의 스루홀(18) 내에 형성해도 좋다. 또한, 반도체기판에 스루홀이 형성되어서 접속단자를 노출한다. 그러나, 커버유리에 스루홀을 형성하여, 고체촬상장치의 상면에 접속단자를 노출시켜도 좋다. 또한, 상기한 고체촬상장치에서는, 반도체기판의 상면 전체가 커버유리에 의해 밀봉된다. 그러나, 본 발명은 고체촬상소자의 위 공간에만 커버유리로 밀봉하고, 반도체기판 상에 접속단자를 노출시킨 고체촬상장치에 적용할 수 있다.
또한, 상기 각 실시예는, CCD를 고체촬상장치로 사용하였다. 그러나, 본 발명은 CMOS 타입의 고체촬상장치에도 적용할 수 있다. 또한, 본 발명의 명세서에서는, 고체촬상장치의 예로 WLCSP타입을 들었다. 그러나, 본 발명은 CSP타입이나 베어칩 실장타입의 고체촬상장치에도 적용할 수가 있다. 또한, 본 발명은 고체촬상장치 이외의 반도체 장치에도 적용할 수 있다.
본 발명에서 다양한 변화와 변형이 가능하며 본 발명의 범위 안에 포함되는것을 이해 할 수 있다.
고체촬상장치와 그 제조 방법에 따르면, 관통배선 대신에 범프가 사용되기 때문에, 관통배선 내의 공동으로 인한 화질의 악화가 발생하지 않게된다. 또한, 예를 들면 스루홀 내의 절연막, 접속단자 상의 절연막의 제거, 진공 스크린 인쇄 등의 고가의 공정을 생략할 수 있어서, 공정수가 줄어들 수 있고 고체촬상장치는 저가로 제조될 수 있게된다.
또한, 스루홀을 형성하기 전에 웨이퍼를 연삭하기 때문에, 고체촬상장치의 두께를 줄일 수 있게된다. 또한, 스루홀을 형성하기위한 에칭이 단시간에 완료될 수 있기 때문에, 생산성이 증대하고, 비용은 줄어들고, 사이드 에칭이 방지된다. 만일 웨이퍼만 연삭한다면, 강도가 상당히 감소되므로 조절 등이 어려워진다. 그러나, 투명기판에 접합된 웨이퍼를 연삭하기 때문에, 강도는 처리하기에 충분하도록 유지될 수 있다.
또한, DSP 칩 등을 페이스 다운(face down)으로 설치할 수 있으므로, 고체촬상장치를 사용하는 기기가 소형화될 수 있다. 또한, 접속단자가 투명부재에 의해 밀봉되기 때문에, 밀봉 폭이 커지게 된다. 그러므로, 밀봉 효과가 증대된다.
고체촬상소자와 투명부재 사이의 공극이 설치되기 때문에, 각각의 화소에 대한 광전기능을 갖는 마이크로 렌즈가 고체촬상장치에 구비되어도, 상기 마이크로 렌즈의 효과를 저하하지 않는다. 또한, 상기 투명부재는 저선 유리, IR-차단 필터 및 저역통과 필터 중 하나로 구성되기 때문에, 개별로 설치할 경우 보다 설치 공간과 작업이 줄어들 수 있다. 또한, 투명부재와 반도체기판 사이에 스페이서가 배치되어 있기 때문에, 투명부재의 오목부를 형성하는 등의 공정 대신에 고체촬상소자 상에 공극을 형성하여 밀봉할 수 있게된다. 또한, 스페이서의 재료로는 웨이퍼와 열팽창 계수가 가까운 실리콘 등을 사용하기 때문에, 고체촬상소자의 생성에 있어서 스페이서와 반도체기판 사이에 응력이 발생하지 않고, 이러한 응력의 영향으로 스페이서가 파손되지 않게된다.
또한, 고체촬상소자를 밀봉한 후에 스루홀을 형성하기 때문에, 생산성이 낮아지지 않게 된다. 더욱이, 웨이퍼 크기에서 밀봉이 완료되기 때문에, 반도체기판의 이동 정밀도와 XYZ방향에서의 위치 정밀도를 대폭 향상시킬 수 있다. 이러한 경우에서, 외형의 기준으로 카메라 모듈 등에 이 고체촬상장치가 장착되더라도, 촬상을 위한 위치조정이 불필요하게 된다.
도1은 본 발명의 고체촬상장치의 사시도.
도2a 및 도2b는 고체촬상장치의 부분적 단면도.
도3은 고체촬상장치의 분해 사시도.
도4는 고체촬상장치의 제조 공정표.
도5는 웨이퍼와 유리기판의 사시도.
도6a ~ 도6d는 제조 공정에서 유리기판의 부분적 단면도.
도7a ~ 도7d는 웨이퍼와 유리기판의 접합과 백그라인드 후의 웨이퍼의 부분적 단면도.
도8a ~ 도8c는 웨이퍼에서 스루홀 형성 공정과 다이싱 후 고체촬상소자칩을 나타내는 부분적 단면도.
도9a ~ 도9e는 실장기판 상에 범프를 형성하는 공정과 실장기판 상에 고체촬상소자칩의 실장상태를 나타내는 단면도.
도10은 고체촬상장치의 다른 실시예를 나타내는 사시도.
도11a ~ 도11b는 도10의 고체촬상장치의 부분적 단면도.
도12는 도10의 고체촬상장치의 제조 공정표.
도13a ~ 도13d는 도10의 고체촬상장치를 구성하는 웨이퍼의 스루홀 내에 범프를 형성한 상태를 나타내는 부분적 단면도.
도14a 및 도14b는 종래의 고체촬상장치의 부분적 단면도.
도15는 종래의 고체촬상장치의 제조 공정표.
도16a ~ 도16d는 종래의 고체촬상장치를 구성하는 웨이퍼에 스루홀을 형성한 상태를 나타내는 부분적 단면도.
도17a ~ 도17d는 종래의 고체촬상장치의 스루홀 내에 관통배선을 형성하는 공정을 나타내는 설명도.
* 도면의 주요부분에 대한 부호의 설명 *
2, 50 : 고체촬상장치
3, 51 : 고체촬상소자
4 : 고체촬상소자칩
5 : 실장기판
6, 53 : 반도체기판
7, 54 : 스페이서

Claims (20)

  1. 고체촬상소자와 상기 각 고체촬상소자에 접속된 복수의 접속단자가 형성된 제1면과, 상기 각 접속단자가 제2면 측으로부터 상기 반도체기판을 관통하여 형성된 스루홀을 통하여 노출되는 상기 제2면을 갖는 반도체기판과;
    상기 반도체기판의 상기 제1면 상에 중첩되어서 상기 고체촬상소자와 상기 접속단자를 밀봉하는 투명부재와;
    상기 반도체기판이 실장되는 실장기판과;
    상기 반도체기판과 상기 실장기판의 적어도 어느 하나에 형성되어, 상기 각 스루홀 내에 상기 접속단자를 상기 실장기판에 접속하는 범프;
    를 포함하는 것을 특징으로 하는 고체촬상장치.
  2. 제1항에 있어서,
    상기 고체촬상소자와 상기 투명부재 사이에 공간이 형성되는 것을 특징으로 하는 고체촬상장치.
  3. 제1항에 있어서,
    상기 투명부재는 저선(low--ray) 유리, IR-차단(cut) 필터 및 저역통과 필터(low pass filter) 중 어느 하나로 구성되는 것을 특징으로 하는 고체촬상장치.
  4. 제1항에 있어서,
    상기 투명부재와 상기 반도체기판 사이에 배치된 스페이서(spacer)를 더 포함하는 것을 특징으로 하는 고체촬상장치.
  5. 제4항에 있어서,
    상기 스페이서의 원재료가 스텐레스 및 실리콘 중 어느 하나로 구성되는 것을 특징으로 하는 고체촬상장치.
  6. 제1항에 있어서,
    상기 반도체기판의 두께는 30 ~ 100㎛인 것을 특징으로 하는 고체촬상장치.
  7. 고체촬상소자와 상기 고체촬상소자에 접속된 복수의 접속단자가 형성된 제1면과, 상기 각 접속단자가 제2면 측으로부터 상기 반도체기판을 관통하여 형성된 스루홀을 통하여 노출되는 상기 제2면을 갖는 반도체기판과;
    상기 반도체기판의 상기 제1면 상에 중첩되어서 상기 고체촬상소자와 상기 접속단자를 밀봉하는 투명부재와;
    상기 반도체기판의 상기 제2면에 형성된 외부접속단자; 및
    상기 각 스루홀 내에 형성되어, 상기 각 스루홀 내의 상기 접속단자와 상기 외부접속단자를 접속하는 복수의 범프;
    를 포함하는 것을 특징으로 하는 고체촬상장치.
  8. 제7항에 있어서,
    상기 제2면에 형성되고, 주변회로의 전자부품이 실장 된 주변회로 패턴을 더 포함하는 것을 특징으로 하는 고체촬상장치.
  9. 제7항에 있어서,
    상기 고체촬상소자와 상기 투명부재 사이에 공간이 형성되는 것을 특징으로 하는 고체촬상장치.
  10. 제7항에 있어서,
    상기 투명부재는 저선 유리, IR-차단 필터 및 저역통과 필터 중 어느 하나로 구성되는 것을 특징으로 하는 고체촬상장치.
  11. 제7항에 있어서,
    상기 투명부재와 상기 반도체기판 사이에 배치된 스페이서를 더 포함하는 것을 특징으로 하는 고체촬상장치.
  12. 제11항에 있어서,
    상기 스페이서의 원재료가 스텐레스 및 실리콘 중 어느 하나로 구성되는 것을 특징으로 하는 고체촬상장치.
  13. 제7항에 있어서,
    상기 반도체기판의 두께는 30 ~ 100㎛인 것을 특징으로 하는 고체촬상장치.
  14. 복수의 고체촬상소자와 상기 고체촬상소자에 각각 접속된 복수의 접속단자로 구성된 복수의 장치를 웨이퍼의 제1면 상에 형성하는 단계와;
    상기 고체촬상소자와 상기 접속단자를 밀봉하기 위해 상기 웨이퍼의 상기 제1면 상에 투명기판을 접합하는 단계와;
    상기 복수의 접속단자가 제2면에 노출되도록, 상기 웨이퍼에 상기 제2면 측으로부터 복수의 스루홀을 형성하는 단계와;
    복수의 반도체기판을 얻을 수 있도록, 상기 접합된 웨이퍼와 상기 투명기판을 상기 장치마다 절단하는 단계와;
    실장기판 상에 범프를 형성하는 단계; 및
    상기 각 스루홀 내의 상기 접속단자를 상기 범프를 통하여 상기 실장기판에 접속되도록, 상기 실장기판 상에 상기 반도체기판을 실장하는 단계;
    를 포함하는 것을 특징으로 하는 고체촬상장치의 제조 방법.
  15. 제14항에 있어서,
    상기 스루홀을 형성하는 공정 전에, 상기 웨이퍼의 상기 제2면을 연삭하는 공정이 있는 것을 특징으로 하는 고체촬상장치의 제조 방법.
  16. 제15항에 있어서,
    상기 연삭하는 공정으로 상기 웨이퍼의 두께를 30 ~ 100㎛로 하는 것을 특징으로 하는 고체촬상장치의 제조 방법.
  17. 복수의 고체촬상소자와 상기 고체촬상소자에 각각 접속된 복수의 접속단자로 구성된 복수의 장치를 웨이퍼의 제1면 상에 형성하는 단계와;
    상기 고체촬상소자와 상기 접속단자를 밀봉하기 위해 상기 웨이퍼의 상기 제1면 상에 투명기판을 접합하는 단계와;
    상기 복수의 접속단자가 제2면에 노출되도록, 상기 웨이퍼에 상기 제2면 측으로부터 복수의 스루홀을 형성하는 단계와;
    상기 각각의 스루홀 내에 범프를 형성하는 단계와;
    상기 범프를 통하여 상기 외부접속단자와 상기 접속단자를 접속하기 위해, 상기 웨이퍼의 상기 제2면에 복수의 상기 외부접속단자를 형성하는 단계와;
    상기 접합된 웨이퍼와 상기 투명기판을 상기 장치마다 절단하는 단계;
    를 포함하는 것을 특징으로 하는 고체촬상장치의 제조 방법.
  18. 제17항에 있어서,
    상기 웨이퍼의 상기 제2면에 주변회로 패턴을 형성하는 단계; 및
    상기 패턴 상에 상기 주변회로의 전자부품을 실장하는 단계;
    를 더 포함하는 것을 특징으로 하는 고체촬상장치의 제조 방법.
  19. 제18항에 있어서,
    상기 스루홀을 형성하는 공정 전에, 상기 웨이퍼의 상기 제2면을 연삭하는 공정이 있는 것을 특징으로 하는 고체촬상장치의 제조 방법.
  20. 제19항에 있어서,
    상기 연삭하는 공정으로 상기 웨이퍼의 두께를 30 ~ 100㎛로 하는 것을 특징으로 하는 고체촬상장치의 제조 방법.
KR1020040096743A 2003-11-25 2004-11-24 고체촬상장치 및 그 제조 방법 KR100684703B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003394221A JP4542768B2 (ja) 2003-11-25 2003-11-25 固体撮像装置及びその製造方法
JPJP-P-2003-00394221 2003-11-25

Publications (2)

Publication Number Publication Date
KR20050050562A true KR20050050562A (ko) 2005-05-31
KR100684703B1 KR100684703B1 (ko) 2007-02-20

Family

ID=34463779

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040096743A KR100684703B1 (ko) 2003-11-25 2004-11-24 고체촬상장치 및 그 제조 방법

Country Status (5)

Country Link
US (3) US7259438B2 (ko)
EP (1) EP1536478A3 (ko)
JP (1) JP4542768B2 (ko)
KR (1) KR100684703B1 (ko)
CN (1) CN1622334B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100791730B1 (ko) * 2005-02-15 2008-01-03 샤프 가부시키가이샤 반도체 장치 및 그 제조 방법
US11410896B2 (en) 2016-02-08 2022-08-09 Sony Corporation Glass interposer module, imaging device, and electronic apparatus

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4000507B2 (ja) 2001-10-04 2007-10-31 ソニー株式会社 固体撮像装置の製造方法
JP4641820B2 (ja) 2005-02-17 2011-03-02 三洋電機株式会社 半導体装置の製造方法
TW200644261A (en) * 2005-06-06 2006-12-16 Megica Corp Chip-package structure and manufacturing process thereof
US7288757B2 (en) * 2005-09-01 2007-10-30 Micron Technology, Inc. Microelectronic imaging devices and associated methods for attaching transmissive elements
KR100738653B1 (ko) * 2005-09-02 2007-07-11 한국과학기술원 이미지 센서 모듈용 웨이퍼 레벨 칩 사이즈 패키지 및 이의제조방법
US7417221B2 (en) * 2005-09-08 2008-08-26 Gentex Corporation Automotive vehicle image sensor
JP4764710B2 (ja) * 2005-12-06 2011-09-07 株式会社ザイキューブ 半導体装置とその製造方法
JP2007188909A (ja) * 2005-12-14 2007-07-26 Fujifilm Corp 固体撮像装置及びその製造方法
JP2007180239A (ja) * 2005-12-27 2007-07-12 Sharp Corp 半田付け実装構造とその製造方法および製造装置，電子機器，並びに配線基板
JP2007208045A (ja) * 2006-02-02 2007-08-16 Sony Corp 撮像装置、カメラモジュール、電子機器および撮像装置の製造方法
US20070236591A1 (en) * 2006-04-11 2007-10-11 Tam Samuel W Method for mounting protective covers over image capture devices and devices manufactured thereby
JP2007294658A (ja) * 2006-04-25 2007-11-08 Fujikura Ltd 半導体パッケージ
KR101100790B1 (ko) * 2006-09-15 2012-01-02 후지쯔 세미컨덕터 가부시키가이샤 반도체 장치 및 그 제조 방법
US20080067330A1 (en) * 2006-09-19 2008-03-20 Denso Corporation Color sensor for vehicle and method for manufacturing the same
US8456560B2 (en) * 2007-01-26 2013-06-04 Digitaloptics Corporation Wafer level camera module and method of manufacture
EP1973166B1 (fr) * 2007-03-21 2015-09-09 EM Microelectronic-Marin SA Circuit intégré photorécepteur, et composant optoélectronique comprenant le circuit intégré photorécepteur
CA2685080A1 (en) 2007-04-24 2008-11-06 Flextronics Ap Llc Small form factor modules using wafer level optics with bottom cavity and flip-chip assembly
US20080265356A1 (en) * 2007-04-27 2008-10-30 Jin-Chyuan Biar Chip size image sensing chip package
JP4890398B2 (ja) * 2007-09-19 2012-03-07 パナソニック株式会社 撮像装置
US20090121300A1 (en) * 2007-11-14 2009-05-14 Micron Technology, Inc. Microelectronic imager packages and associated methods of packaging
JP5392458B2 (ja) * 2008-08-21 2014-01-22 株式会社ザイキューブ 半導体イメージセンサ
JP5510877B2 (ja) * 2008-10-07 2014-06-04 株式会社リコー センサモジュール及びセンシング装置
JP5197436B2 (ja) * 2009-02-26 2013-05-15 株式会社東芝 センサーチップ及びその製造方法。
US9419032B2 (en) * 2009-08-14 2016-08-16 Nanchang O-Film Optoelectronics Technology Ltd Wafer level camera module with molded housing and method of manufacturing
JP5721370B2 (ja) * 2010-08-27 2015-05-20 キヤノン株式会社 光センサの製造方法、光センサ及びカメラ
FR2968832A1 (fr) * 2010-12-08 2012-06-15 St Microelectronics Grenoble 2 Procédé de fabrication de dispositifs semi-conducteurs et dispositifs semi-conducteurs
JP5791461B2 (ja) * 2011-10-21 2015-10-07 浜松ホトニクス株式会社 光検出装置
CN104284060B (zh) * 2013-07-12 2019-07-02 鸿富锦精密工业（深圳）有限公司 相机模组
CN107851646A (zh) * 2015-07-10 2018-03-27 凸版印刷株式会社 配线基板及其制造方法
WO2019146492A1 (ja) * 2018-01-29 2019-08-01 富士フイルム株式会社 撮像ユニット及び撮像装置

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH085566Y2 (ja) * 1989-07-12 1996-02-14 オリンパス光学工業株式会社 固体撮像装置
JPH085566A (ja) 1994-06-20 1996-01-12 Matsushita Electric Ind Co Ltd 光学部品の異物および欠陥の検査方法
JP2000195861A (ja) * 1998-12-25 2000-07-14 Texas Instr Japan Ltd 半導体装置およびその製造方法
JP3589421B2 (ja) * 1999-06-30 2004-11-17 Ｈｏｙａ株式会社 半導体パッケージ用窓材ガラス及びその製造方法
JP3638229B2 (ja) * 1999-07-02 2005-04-13 ペンタックス株式会社 カメラバック交換式一眼レフカメラ
US6389687B1 (en) * 1999-12-08 2002-05-21 Amkor Technology, Inc. Method of fabricating image sensor packages in an array
JP3527166B2 (ja) * 2000-03-15 2004-05-17 シャープ株式会社 固体撮像装置及びその製造方法
US6384472B1 (en) * 2000-03-24 2002-05-07 Siliconware Precision Industries Co., Ltd Leadless image sensor package structure and method for making the same
JP2001351997A (ja) * 2000-06-09 2001-12-21 Canon Inc 受光センサーの実装構造体およびその使用方法
JP2002368235A (ja) * 2001-03-21 2002-12-20 Canon Inc 半導体装置及びその製造方法
JP3839271B2 (ja) * 2001-05-01 2006-11-01 富士写真フイルム株式会社 固体撮像装置及びその製造方法
US6613597B2 (en) * 2001-06-29 2003-09-02 Xanoptix, Inc. Optical chip packaging via through hole
JP4000507B2 (ja) * 2001-10-04 2007-10-31 ソニー株式会社 固体撮像装置の製造方法
US7265402B2 (en) * 2001-11-05 2007-09-04 Zycube Co., Ltd. Solid-state image sensor including a microlens
JP4237966B2 (ja) * 2002-03-08 2009-03-11 浜松ホトニクス株式会社 検出器
JP4443865B2 (ja) * 2002-06-24 2010-03-31 富士フイルム株式会社 固体撮像装置およびその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100791730B1 (ko) * 2005-02-15 2008-01-03 샤프 가부시키가이샤 반도체 장치 및 그 제조 방법
US11410896B2 (en) 2016-02-08 2022-08-09 Sony Corporation Glass interposer module, imaging device, and electronic apparatus

Also Published As

Publication number Publication date
EP1536478A2 (en) 2005-06-01
CN1622334A (zh) 2005-06-01
US7259438B2 (en) 2007-08-21
JP2005158948A (ja) 2005-06-16
US20050110107A1 (en) 2005-05-26
US20070187791A1 (en) 2007-08-16
US20060128044A1 (en) 2006-06-15
EP1536478A3 (en) 2008-07-23
KR100684703B1 (ko) 2007-02-20
US7345349B2 (en) 2008-03-18
CN1622334B (zh) 2011-07-06
US7527990B2 (en) 2009-05-05
JP4542768B2 (ja) 2010-09-15

Similar Documents

Publication Publication Date Title
KR100684703B1 (ko) 고체촬상장치 및 그 제조 방법
JP3540281B2 (ja) 撮像装置
US7893514B2 (en) Image sensor package, method of manufacturing the same, and image sensor module including the image sensor package
US7372122B2 (en) Image sensor chip package and method of fabricating the same
US7919410B2 (en) Packaging methods for imager devices
US8012776B2 (en) Methods of manufacturing imaging device packages
JP3527166B2 (ja) 固体撮像装置及びその製造方法
US20070228502A1 (en) Semiconductor imaging device and method for manufacturing the same
JP2006216935A (ja) ウェーハレベルのイメージセンサーモジュール及びその製造方法
KR20060087273A (ko) 반도체 패키지및 그 제조방법
JP2007516602A (ja) 流動可能な伝導媒体を含むキャップ付きチップの製造構造および方法
JP2003197885A (ja) 光デバイス及びその製造方法、光モジュール、回路基板並びに電子機器
JP2002329850A (ja) チップサイズパッケージおよびその製造方法
CN112166504A (zh) 摄像装置
US7615397B2 (en) Micro-element package and manufacturing method thereof
JP2002009265A (ja) 固体撮像装置
JP2000286401A (ja) 固体撮像装置およびその製造方法
JP2005191660A (ja) 光学モジュール
KR100980810B1 (ko) 웨이퍼 레벨-칩 스케일 패키지가 가능한 이미지 센서 모듈 및 그 제조방법
JP2012090033A (ja) 撮像モジュール
JP2003007990A (ja) 固体撮像装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
N231 Notification of change of applicant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120119

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20130118

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee