JP2002280744A - 積層型電子部品実装済部品の製造方法、電子部品実装済完成品の製造方法、及び電子部品実装済完成品 - Google Patents
積層型電子部品実装済部品の製造方法、電子部品実装済完成品の製造方法、及び電子部品実装済完成品Info
- Publication number
- JP2002280744A JP2002280744A JP2001080441A JP2001080441A JP2002280744A JP 2002280744 A JP2002280744 A JP 2002280744A JP 2001080441 A JP2001080441 A JP 2001080441A JP 2001080441 A JP2001080441 A JP 2001080441A JP 2002280744 A JP2002280744 A JP 2002280744A
- Authority
- JP
- Japan
- Prior art keywords
- electronic component
- component
- manufacturing
- circuit pattern
- base material
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19041—Component type being a capacitor
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Credit Cards Or The Like (AREA)
- Ceramic Capacitors (AREA)
- Non-Metallic Protective Coatings For Printed Circuits (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
(57)【要約】
【課題】 薄型化が可能で、使用可能な電子部品の制約
が少ない、積層型電子部品実装済部品の製造方法、電子
部品実装済完成品の製造方法、及び電子部品実装済完成
品を提供する。 【解決手段】 第１熱可塑性樹脂基材５０内へ半導体素
子１０１を埋設して構成される電子部品内蔵コアモジュ
ール２００〜２０１を積層することから、従来のキャリ
ア基板の厚さ分、積層型電子部品実装済部品の厚みを薄
くすることができる。又、ワイヤボンディング法を採ら
ないことから、周囲部分に電極を配置した半導体素子に
限定されず、又、その大きさが制限されることもない。
が少ない、積層型電子部品実装済部品の製造方法、電子
部品実装済完成品の製造方法、及び電子部品実装済完成
品を提供する。 【解決手段】 第１熱可塑性樹脂基材５０内へ半導体素
子１０１を埋設して構成される電子部品内蔵コアモジュ
ール２００〜２０１を積層することから、従来のキャリ
ア基板の厚さ分、積層型電子部品実装済部品の厚みを薄
くすることができる。又、ワイヤボンディング法を採ら
ないことから、周囲部分に電極を配置した半導体素子に
限定されず、又、その大きさが制限されることもない。
Description
【０００１】
【発明の属する技術分野】本発明は、ＩＣチップ等の電
子部品を基材に実装して積層した積層型電子部品実装済
部品の製造方法、該製造方法にて製造された上記積層型
電子部品実装済部品を有する電子部品実装済完成品の製
造方法、及び該電子部品実装済完成品製造方法にて製造
される電子部品実装済完成品に関する。上記積層型電子
部品実装済部品を構成する電子部品実装済部品は、例え
ば複数の半導体素子、コンデンサ、抵抗等の受動部品を
一つのキャリア基板に実装したＭＣＭ（マルチチップモ
ジュール）や、複数個のメモリーチップを多段に重ねて
なるスタックＩＣモジュールや、メモリーカード等が相
当する。
子部品を基材に実装して積層した積層型電子部品実装済
部品の製造方法、該製造方法にて製造された上記積層型
電子部品実装済部品を有する電子部品実装済完成品の製
造方法、及び該電子部品実装済完成品製造方法にて製造
される電子部品実装済完成品に関する。上記積層型電子
部品実装済部品を構成する電子部品実装済部品は、例え
ば複数の半導体素子、コンデンサ、抵抗等の受動部品を
一つのキャリア基板に実装したＭＣＭ（マルチチップモ
ジュール）や、複数個のメモリーチップを多段に重ねて
なるスタックＩＣモジュールや、メモリーカード等が相
当する。
【０００２】
【従来の技術】従来の電子部品実装済完成品の製造方法
について、図２２及び図２３を参照しながら以下に説明
する。従来、複数の半導体素子、受動部品等の電子部品
が実装されたＭＣＭ（マルチチップモジュール）、スタ
ックＩＣモジュール、メモリーモジュールにおいては、
キャリア基板上に半導体素子をワイヤボンディング法に
より接続し、多層化していく方法がとられている。又、
電子部品は、キャリア基板上の所定の回路パターンにク
リーム半田を印刷し、リフローする方法により、実装さ
れている。
について、図２２及び図２３を参照しながら以下に説明
する。従来、複数の半導体素子、受動部品等の電子部品
が実装されたＭＣＭ（マルチチップモジュール）、スタ
ックＩＣモジュール、メモリーモジュールにおいては、
キャリア基板上に半導体素子をワイヤボンディング法に
より接続し、多層化していく方法がとられている。又、
電子部品は、キャリア基板上の所定の回路パターンにク
リーム半田を印刷し、リフローする方法により、実装さ
れている。
【０００３】図２２に示すように、従来のＭＣＭモジュ
ール１０における複数個、本例の場合には３個の半導体
素子１は、キャリア基板３上に積層され、キャリア基板
３上に形成されている所定の回路パターン４と、ワイヤ
ボンディング法により形成されたＡｕ、Ｃｕ、アルミニ
ウムのワイヤ８を介して接続されている。１２は、ワイ
ヤ８を含み半導体素子１を保護するための封止剤であ
る。又、電子部品５は、キャリア基板３上の所定の電極
４と電子部品５の電極６とがクリーム半田７を介して接
続されている。尚、９は、図示していないマザー基板
と、当該ＭＣＭモジュール１０とを電気的に接続するた
めの外部電極端子である。該外部電極端子９は、ＭＣＭ
モジュール１０単体で製品としての機能を果たすモジュ
ールの場合は必要には無い。又、１１は、キャリア基板
３の実装面側の回路パターンと外部電極端子９との電気
的導通を図るためのスルーホールである。
ール１０における複数個、本例の場合には３個の半導体
素子１は、キャリア基板３上に積層され、キャリア基板
３上に形成されている所定の回路パターン４と、ワイヤ
ボンディング法により形成されたＡｕ、Ｃｕ、アルミニ
ウムのワイヤ８を介して接続されている。１２は、ワイ
ヤ８を含み半導体素子１を保護するための封止剤であ
る。又、電子部品５は、キャリア基板３上の所定の電極
４と電子部品５の電極６とがクリーム半田７を介して接
続されている。尚、９は、図示していないマザー基板
と、当該ＭＣＭモジュール１０とを電気的に接続するた
めの外部電極端子である。該外部電極端子９は、ＭＣＭ
モジュール１０単体で製品としての機能を果たすモジュ
ールの場合は必要には無い。又、１１は、キャリア基板
３の実装面側の回路パターンと外部電極端子９との電気
的導通を図るためのスルーホールである。
【０００４】その製造工程は、図２３に示すように、ま
ずステップ（図内では「Ｓ」にて示す）１では、キャリ
ア基板３上の所定の電極４上にクリーム半田を印刷して
塗布する。クリーム半田７の印刷は、一般的にスクリー
ン印刷法により実施される。次のステップ２では、上記
印刷により形成したクリーム半田７上に電子部品５を位
置合わせして実装する。その次のステップ３では、電子
部品５が実装されたキャリア基板３をリフロー炉に通
し、クリーム半田７を溶融し、その後、硬化させる。そ
の次のステップ４では、キャリア基板３の厚み方向に沿
って半導体素子１を積み重ねる。尚、図中には示してい
ないが、半導体素子１とキャリア基板３との間、及び各
半導体素子１同士の間は、Ａｇペーストで接合されるの
が一般的である。次のステップ５では、半導体素子１の
電極２とキャリア基板３の所定の電極４とをＡｕ、Ｃ
ｕ、半田等にてなる金属ワイヤ８を用いたワイヤボンデ
ィング法により接合する。次のステップ６では、半導体
素子１を保護するために、封止樹脂１２が塗布される。
その次のステップ７では、バッチ炉に投入し封止剤１２
を硬化させる。このようにして、電子部品実装済部品を
有する電子部品実装済完成品としてのＭＣＭモジュール
１０が作製される。
ずステップ（図内では「Ｓ」にて示す）１では、キャリ
ア基板３上の所定の電極４上にクリーム半田を印刷して
塗布する。クリーム半田７の印刷は、一般的にスクリー
ン印刷法により実施される。次のステップ２では、上記
印刷により形成したクリーム半田７上に電子部品５を位
置合わせして実装する。その次のステップ３では、電子
部品５が実装されたキャリア基板３をリフロー炉に通
し、クリーム半田７を溶融し、その後、硬化させる。そ
の次のステップ４では、キャリア基板３の厚み方向に沿
って半導体素子１を積み重ねる。尚、図中には示してい
ないが、半導体素子１とキャリア基板３との間、及び各
半導体素子１同士の間は、Ａｇペーストで接合されるの
が一般的である。次のステップ５では、半導体素子１の
電極２とキャリア基板３の所定の電極４とをＡｕ、Ｃ
ｕ、半田等にてなる金属ワイヤ８を用いたワイヤボンデ
ィング法により接合する。次のステップ６では、半導体
素子１を保護するために、封止樹脂１２が塗布される。
その次のステップ７では、バッチ炉に投入し封止剤１２
を硬化させる。このようにして、電子部品実装済部品を
有する電子部品実装済完成品としてのＭＣＭモジュール
１０が作製される。
【０００５】
【発明が解決しようとする課題】しかし、上述した従来
の電子部品実装済部品を有する電子部品実装済完成品の
製造方法、及び該電子部品実装済完成品製造方法にて製
造される電子部品実装済完成品としてのＭＣＭモジュー
ル、メモリーモジュール等の構成では、以下の問題があ
った。キャリア基板３上に半導体素子１等の電子部品を
積み上げていくために、モジュールの厚み方向の高さが
高くなり、薄型化が要求される最近の製品ニーズに答え
られない。又、半導体素子１を積み上げていく際、ワイ
ヤボンディングするため、電極２を半導体素子１の外周
部に配置しておく必要があるため、図示するように必然
的に積み重ねられる半導体素子１は平面的に順次小さい
ものを用いる必要があり、使用可能な半導体素子１のサ
イズが限られる。逆に言うと、電極２が半導体素子１の
外周部以外にある、いわゆるエリアパッドと呼ばれる半
導体素子では、積み重ねができない。本発明はこのよう
な問題点を解決するためになされたもので、薄型化が可
能であり、使用可能な電子部品の制約が少ない、複数層
構造にてなる積層型電子部品実装済部品の製造方法、該
製造方法にて作製された積層型電子部品実装済部品を有
する電子部品実装済完成品の製造方法、及び該電子部品
実装済完成品製造方法にて製造される電子部品実装済完
成品を提供することを目的とする。
の電子部品実装済部品を有する電子部品実装済完成品の
製造方法、及び該電子部品実装済完成品製造方法にて製
造される電子部品実装済完成品としてのＭＣＭモジュー
ル、メモリーモジュール等の構成では、以下の問題があ
った。キャリア基板３上に半導体素子１等の電子部品を
積み上げていくために、モジュールの厚み方向の高さが
高くなり、薄型化が要求される最近の製品ニーズに答え
られない。又、半導体素子１を積み上げていく際、ワイ
ヤボンディングするため、電極２を半導体素子１の外周
部に配置しておく必要があるため、図示するように必然
的に積み重ねられる半導体素子１は平面的に順次小さい
ものを用いる必要があり、使用可能な半導体素子１のサ
イズが限られる。逆に言うと、電極２が半導体素子１の
外周部以外にある、いわゆるエリアパッドと呼ばれる半
導体素子では、積み重ねができない。本発明はこのよう
な問題点を解決するためになされたもので、薄型化が可
能であり、使用可能な電子部品の制約が少ない、複数層
構造にてなる積層型電子部品実装済部品の製造方法、該
製造方法にて作製された積層型電子部品実装済部品を有
する電子部品実装済完成品の製造方法、及び該電子部品
実装済完成品製造方法にて製造される電子部品実装済完
成品を提供することを目的とする。
【０００６】
【課題を解決するための手段】上記目的を達成するため
に本発明は以下のように構成する。即ち、本発明の第１
態様の積層型電子部品実装済部品の製造方法は、導電性
貫通穴を有する第１基材内へ電子部品を埋設し、該埋設
された電子部品の電極及び上記導電性貫通穴と電気的に
接続する回路パターンを上記第１基材の回路パターン形
成面に形成して上記電極及び上記導電性貫通穴と上記回
路パターンとの電気的接続を図った第１実装済部品を作
製し、上記第１実装済部品と同様に作製された一又は複
数の第２実装済部品、及び上記第１実装済部品につい
て、上記第１実装済部品及び上記第２実装済部品の一方
における上記回路パターンと、他方における上記導電性
貫通穴とを電気的に接続させて互いの厚み方向に沿って
重ね合わせる、ことを特徴とする。
に本発明は以下のように構成する。即ち、本発明の第１
態様の積層型電子部品実装済部品の製造方法は、導電性
貫通穴を有する第１基材内へ電子部品を埋設し、該埋設
された電子部品の電極及び上記導電性貫通穴と電気的に
接続する回路パターンを上記第１基材の回路パターン形
成面に形成して上記電極及び上記導電性貫通穴と上記回
路パターンとの電気的接続を図った第１実装済部品を作
製し、上記第１実装済部品と同様に作製された一又は複
数の第２実装済部品、及び上記第１実装済部品につい
て、上記第１実装済部品及び上記第２実装済部品の一方
における上記回路パターンと、他方における上記導電性
貫通穴とを電気的に接続させて互いの厚み方向に沿って
重ね合わせる、ことを特徴とする。
【０００７】又、上記第１実装済部品及び上記第２実装
済部品について、上記第１基材内への上記電子部品の埋
設後、上記回路パターン形成前に、埋設された上記電子
部品の上記電極を上記回路パターン形成面に露出させ、
該露出後に上記回路パターンを形成することもできる。
済部品について、上記第１基材内への上記電子部品の埋
設後、上記回路パターン形成前に、埋設された上記電子
部品の上記電極を上記回路パターン形成面に露出させ、
該露出後に上記回路パターンを形成することもできる。
【０００８】又、本発明の第２態様の電子部品実装済完
成品の製造方法は、上記第１態様の積層型電子部品実装
済部品の製造方法を用いて積層型電子部品実装済部品を
製造した後、上記積層型電子部品実装済部品の厚み方向
から第２基材及び第３基材にて上記積層型電子部品実装
済部品のラミネート処理を行なうことを特徴とする。
成品の製造方法は、上記第１態様の積層型電子部品実装
済部品の製造方法を用いて積層型電子部品実装済部品を
製造した後、上記積層型電子部品実装済部品の厚み方向
から第２基材及び第３基材にて上記積層型電子部品実装
済部品のラミネート処理を行なうことを特徴とする。
【０００９】又、上記第２態様において、上記ラミネー
ト処理前に、上記第２基材及び上記第３基材の少なくと
も一方に、上記積層型電子部品実装済部品内の上記回路
パターンと電気的に接続される外部通信用電極を設け、
上記ラミネート処理の際には上記外部通信用電極と上記
回路パターンとを電気的に接続して上記ラミネート処理
を行なうこともできる。
ト処理前に、上記第２基材及び上記第３基材の少なくと
も一方に、上記積層型電子部品実装済部品内の上記回路
パターンと電気的に接続される外部通信用電極を設け、
上記ラミネート処理の際には上記外部通信用電極と上記
回路パターンとを電気的に接続して上記ラミネート処理
を行なうこともできる。
【００１０】さらに、上記第２態様において、上記ラミ
ネート処理後、上記外部通信用電極を露出させることも
できる。
ネート処理後、上記外部通信用電極を露出させることも
できる。
【００１１】さらに又、本発明の第３態様の電子部品実
装済完成品は、上記第２態様における電子部品実装済完
成品の製造方法にて製造されたことを特徴とする。
装済完成品は、上記第２態様における電子部品実装済完
成品の製造方法にて製造されたことを特徴とする。
【００１２】
【発明の実施の形態】本発明の実施形態である、積層型
電子部品実装済部品の製造方法、電子部品実装済完成品
の製造方法、及び電子部品実装済完成品について、図を
参照しながら以下に説明する。ここで、上記電子部品実
装済完成品の製造方法は、上記積層型電子部品実装済部
品の製造方法にて製造された積層型電子部品実装済部品
を有する電子部品実装済完成品を製造する方法であり、
上記電子部品実装済完成品は、上記電子部品実装済完成
品の製造方法にて製造されたものである。尚、各図にお
いて同じ構成部分については同じ符号を付している。
又、上記積層型電子部品実装済部品として、本実施形態
では多層構造電子部品内蔵コアモジュール部品を例に採
るが、勿論これに限定されるものではない。又、第１〜
第３の実装済部品の機能を果たす一例として、本実施形
態では電子部品内蔵コアモジュールを例に採る。さらに
又、上記電子部品実装済完成品の機能を果たす一例とし
て、本実施形態では上記多層構造電子部品内蔵コアモジ
ュール部品を有するＭＣＭ（マルチチップモジュール）
を例に採るが、勿論これに限定されるものではない。
電子部品実装済部品の製造方法、電子部品実装済完成品
の製造方法、及び電子部品実装済完成品について、図を
参照しながら以下に説明する。ここで、上記電子部品実
装済完成品の製造方法は、上記積層型電子部品実装済部
品の製造方法にて製造された積層型電子部品実装済部品
を有する電子部品実装済完成品を製造する方法であり、
上記電子部品実装済完成品は、上記電子部品実装済完成
品の製造方法にて製造されたものである。尚、各図にお
いて同じ構成部分については同じ符号を付している。
又、上記積層型電子部品実装済部品として、本実施形態
では多層構造電子部品内蔵コアモジュール部品を例に採
るが、勿論これに限定されるものではない。又、第１〜
第３の実装済部品の機能を果たす一例として、本実施形
態では電子部品内蔵コアモジュールを例に採る。さらに
又、上記電子部品実装済完成品の機能を果たす一例とし
て、本実施形態では上記多層構造電子部品内蔵コアモジ
ュール部品を有するＭＣＭ（マルチチップモジュール）
を例に採るが、勿論これに限定されるものではない。
【００１３】第１実施形態 図１は、本実施形態の上記多層構造電子部品内蔵コアモ
ジュール部品の製造方法を用いて作製された多層構造電
子部品内蔵コアモジュール部品３００を示している。該
多層構造電子部品内蔵コアモジュール部品３００は、３
つの上記電子部品内蔵コアモジュール２００〜２０２
を、互いの厚み方向に沿って重ね合わせて３層に積層し
て形成されている。その内の、上記第１実装済部品に相
当する電子部品内蔵コアモジュール２００を例に採り構
造を説明する。尚、電子部品内蔵コアモジュール２００
〜２０２の製造方法を含めて多層構造電子部品内蔵コア
モジュール部品３００の製造方法については以下に詳し
くする。
ジュール部品の製造方法を用いて作製された多層構造電
子部品内蔵コアモジュール部品３００を示している。該
多層構造電子部品内蔵コアモジュール部品３００は、３
つの上記電子部品内蔵コアモジュール２００〜２０２
を、互いの厚み方向に沿って重ね合わせて３層に積層し
て形成されている。その内の、上記第１実装済部品に相
当する電子部品内蔵コアモジュール２００を例に採り構
造を説明する。尚、電子部品内蔵コアモジュール２００
〜２０２の製造方法を含めて多層構造電子部品内蔵コア
モジュール部品３００の製造方法については以下に詳し
くする。
【００１４】電子部品の一例としての半導体素子１０１
及びコンデンサ部品１０５は、導電性貫通穴としての機
能を果たす一例であるスルーホール１１１を有するシー
ト状の第１熱可塑性樹脂基材５０に予め埋め込まれてい
る。尚、第１基材の機能を果たす一例が上記第１熱可塑
性樹脂基材５０に相当する。該第１熱可塑性樹脂基材５
０の回路パターン形成面１２３に露出した、半導体素子
１０１のバンプ１１３及びコンデンサ部品１０５の電極
１０６と接触するように、上記回路パターン形成面１２
３に回路パターン１０４が形成される。多層構造電子部
品内蔵コアモジュール部品３００は、上述のように構成
される電子部品内蔵コアモジュール２００と同様の構成
を有する電子部品内蔵コアモジュール２０１、２０２を
それぞれ重ね合わせることで作製される。各電子部品内
蔵コアモジュール２００〜２０２は、スルーホール１１
１により電気的に導通している。
及びコンデンサ部品１０５は、導電性貫通穴としての機
能を果たす一例であるスルーホール１１１を有するシー
ト状の第１熱可塑性樹脂基材５０に予め埋め込まれてい
る。尚、第１基材の機能を果たす一例が上記第１熱可塑
性樹脂基材５０に相当する。該第１熱可塑性樹脂基材５
０の回路パターン形成面１２３に露出した、半導体素子
１０１のバンプ１１３及びコンデンサ部品１０５の電極
１０６と接触するように、上記回路パターン形成面１２
３に回路パターン１０４が形成される。多層構造電子部
品内蔵コアモジュール部品３００は、上述のように構成
される電子部品内蔵コアモジュール２００と同様の構成
を有する電子部品内蔵コアモジュール２０１、２０２を
それぞれ重ね合わせることで作製される。各電子部品内
蔵コアモジュール２００〜２０２は、スルーホール１１
１により電気的に導通している。
【００１５】図２は、本実施形態の電子部品実装済完成
品の製造方法を用いて作製され、上記多層構造電子部品
内蔵コアモジュール部品３００を備えた上記ＭＣＭ３０
１を示している。以下にその構造を簡単に説明する。５
１、５２は、第２基材及び第３基材の機能を果たす一例
であり、半導体素子１０１、コンデンサ部品１０５及び
回路パターン１０４を有する多層構造電子部品内蔵コア
モジュール部品３００を保護するためにラミネート処理
を行なう第２熱可塑性樹脂基材及び第３熱可塑性樹脂基
材である。
品の製造方法を用いて作製され、上記多層構造電子部品
内蔵コアモジュール部品３００を備えた上記ＭＣＭ３０
１を示している。以下にその構造を簡単に説明する。５
１、５２は、第２基材及び第３基材の機能を果たす一例
であり、半導体素子１０１、コンデンサ部品１０５及び
回路パターン１０４を有する多層構造電子部品内蔵コア
モジュール部品３００を保護するためにラミネート処理
を行なう第２熱可塑性樹脂基材及び第３熱可塑性樹脂基
材である。
【００１６】以下に、電子部品内蔵コアモジュール２０
０〜２０２の製造方法、及び多層構造電子部品内蔵コア
モジュール部品３００の製造方法を含み、ＭＣＭ３０１
の製造方法について図３〜図１２を参照して説明する。
図３は、半導体部品に相当する半導体素子１０１を示し
ており、１０２は半導体素子１０１の電極、１１２は半
導体素子１０１のアクティブ面を保護するパッシベーシ
ョン膜を示す。図１２に示すステップ（図１２では
「Ｓ」にて示す）１０１において、半導体素子１０１の
電極１０２上にＡｕやＣｕ、半田等にてなる金属ワイヤ
を用いたワイヤボンディング法により、バンプ１１３を
形成する。尚、バンプ１１３の形成方法は、上記ワイヤ
ボンディング法に限定されるものではなく、メッキ法で
も良い。又、図４は、コンデンサ部品１０５を示し、１
０６はコンデンサ部品１０５の外部電極である。
０〜２０２の製造方法、及び多層構造電子部品内蔵コア
モジュール部品３００の製造方法を含み、ＭＣＭ３０１
の製造方法について図３〜図１２を参照して説明する。
図３は、半導体部品に相当する半導体素子１０１を示し
ており、１０２は半導体素子１０１の電極、１１２は半
導体素子１０１のアクティブ面を保護するパッシベーシ
ョン膜を示す。図１２に示すステップ（図１２では
「Ｓ」にて示す）１０１において、半導体素子１０１の
電極１０２上にＡｕやＣｕ、半田等にてなる金属ワイヤ
を用いたワイヤボンディング法により、バンプ１１３を
形成する。尚、バンプ１１３の形成方法は、上記ワイヤ
ボンディング法に限定されるものではなく、メッキ法で
も良い。又、図４は、コンデンサ部品１０５を示し、１
０６はコンデンサ部品１０５の外部電極である。
【００１７】次のステップ１０２では、バンプ１１３を
形成した半導体素子１０１及びコンデンサ部品１０５
を、ポリエチレンテレフタレート、塩化ビニル、ポリカ
ーボネイト、アクリロニトリルブタジエンスチレン等の
電気的絶縁性を有する熱可塑性樹脂で形成されたシート
状の第１熱可塑性樹脂基材５０上に載置する。半導体素
子１０１及びコンデンサ部品１０５は、それぞれ複数個
搭載する場合もあり、又、コンデンサ部品１０５は搭載
しない場合もある。第１熱可塑性樹脂基材５０には、該
第１熱可塑性樹脂基材５０の厚み方向に沿って該第１熱
可塑性樹脂基材５０を貫通し、導電性材料を有するスル
ーホール１１１が設けてある。尚、スルーホール１１１
は、図７に示すように半導体素子１０１及びコンデンサ
部品１０５を第１熱可塑性樹脂基材５０に埋設した後に
設けても良い。又、スルーホール１１１の形成は、金型
によるプレスやＮＣパンチャーを用いて行う。
形成した半導体素子１０１及びコンデンサ部品１０５
を、ポリエチレンテレフタレート、塩化ビニル、ポリカ
ーボネイト、アクリロニトリルブタジエンスチレン等の
電気的絶縁性を有する熱可塑性樹脂で形成されたシート
状の第１熱可塑性樹脂基材５０上に載置する。半導体素
子１０１及びコンデンサ部品１０５は、それぞれ複数個
搭載する場合もあり、又、コンデンサ部品１０５は搭載
しない場合もある。第１熱可塑性樹脂基材５０には、該
第１熱可塑性樹脂基材５０の厚み方向に沿って該第１熱
可塑性樹脂基材５０を貫通し、導電性材料を有するスル
ーホール１１１が設けてある。尚、スルーホール１１１
は、図７に示すように半導体素子１０１及びコンデンサ
部品１０５を第１熱可塑性樹脂基材５０に埋設した後に
設けても良い。又、スルーホール１１１の形成は、金型
によるプレスやＮＣパンチャーを用いて行う。
【００１８】ここで、第１熱可塑性樹脂基材５０の厚み
は、本実施形態の場合、後述するようにバンプ１１３及
び外部電極１０６を第１熱可塑性樹脂基材５０の回路パ
ターン形成面１２３に露出させる必要から、基本的に半
導体素子１０１の厚み以上、半導体素子１０１の厚みと
バンプ１１３の高さを合わせた厚み以下にすることが望
ましい。例えば、半導体素子１０１の厚みが０．１８ｍ
ｍ、バンプ１１３の高さが０．０４ｍｍの場合、第１熱
可塑性樹脂基材５０の厚みは０．２ｍｍが好ましい。
又、コンデンサ部品１０５は、第１熱可塑性樹脂基材５
０の厚みに対して５０μｍ程度厚い厚みのものを用いる
ことが好適である。少なくとも、コンデンサ部品１０５
の厚みが第１熱可塑性樹脂基材５０の厚み以下になるこ
とは避ける必要がある。
は、本実施形態の場合、後述するようにバンプ１１３及
び外部電極１０６を第１熱可塑性樹脂基材５０の回路パ
ターン形成面１２３に露出させる必要から、基本的に半
導体素子１０１の厚み以上、半導体素子１０１の厚みと
バンプ１１３の高さを合わせた厚み以下にすることが望
ましい。例えば、半導体素子１０１の厚みが０．１８ｍ
ｍ、バンプ１１３の高さが０．０４ｍｍの場合、第１熱
可塑性樹脂基材５０の厚みは０．２ｍｍが好ましい。
又、コンデンサ部品１０５は、第１熱可塑性樹脂基材５
０の厚みに対して５０μｍ程度厚い厚みのものを用いる
ことが好適である。少なくとも、コンデンサ部品１０５
の厚みが第１熱可塑性樹脂基材５０の厚み以下になるこ
とは避ける必要がある。
【００１９】次のステップ１０３では、図５に示すよう
にバンプ１１３付の半導体素子１０１、及びコンデンサ
部品１０５が載置された第１熱可塑性樹脂基材５０を、
図６に示すように、熱プレス板１７１、１７２間に狭
み、バンプ１１３付半導体素子１０１及びコンデンサ部
品１０５と、第１熱可塑性樹脂基材５０とを加熱装置１
７３にて加熱しながら、押圧装置１７４にて相対的に押
圧して、半導体素子１０１及びコンデンサ部品１０５を
第１熱可塑性樹脂基材５０内に押し込み埋設する。該熱
プレス動作の条件は、例えばポリエチレンテレフタレー
ト製の第１熱可塑性樹脂基材５０を用いた場合、圧力３
０×１０５Ｐａ、温度１６０℃、プレス時間１分であ
る。尚、上記温度、圧力の各値は、第１熱可塑性樹脂基
材５０の材質により異ならせる。又、半導体素子１０１
及びコンデンサ部品１０５の押圧動作は、それぞれ別々
の熱プレス板を用いて個別に実施しても良い。
にバンプ１１３付の半導体素子１０１、及びコンデンサ
部品１０５が載置された第１熱可塑性樹脂基材５０を、
図６に示すように、熱プレス板１７１、１７２間に狭
み、バンプ１１３付半導体素子１０１及びコンデンサ部
品１０５と、第１熱可塑性樹脂基材５０とを加熱装置１
７３にて加熱しながら、押圧装置１７４にて相対的に押
圧して、半導体素子１０１及びコンデンサ部品１０５を
第１熱可塑性樹脂基材５０内に押し込み埋設する。該熱
プレス動作の条件は、例えばポリエチレンテレフタレー
ト製の第１熱可塑性樹脂基材５０を用いた場合、圧力３
０×１０５Ｐａ、温度１６０℃、プレス時間１分であ
る。尚、上記温度、圧力の各値は、第１熱可塑性樹脂基
材５０の材質により異ならせる。又、半導体素子１０１
及びコンデンサ部品１０５の押圧動作は、それぞれ別々
の熱プレス板を用いて個別に実施しても良い。
【００２０】次のステップ１０４に対応する図７は、上
記プレス後における半導体素子１０１、コンデンサ部品
１０５及び第１熱可塑性樹脂基材５０の状態を示した断
面図である。第１熱可塑性樹脂基材５０への半導体素子
１０１、コンデンサ部品１０５の上記挿入動作により、
本実施形態では図７に示すように、バンプ１１３の端面
１１３ａ、及びコンデンサ部品１０５の電極１０６の端
面１０６ａ、つまり上記プレス動作によりバンプ１１３
及び電極１０６が熱プレス板１７１に接触した面を第１
熱可塑性樹脂基材５０の回路パターン形成面１２３に露
出させ、該状態で半導体素子１０１及びコンデンサ部品
１０５は、第１熱可塑性樹脂基材５０に埋設される。こ
のとき、本実施形態では、薄型化を図るため、半導体素
子１０１の上記アクティブ面に対向する裏面１０１ａ及
びコンデンサ部品１０５の片面側１０５ａと、上記回路
パターン形成面１２３に対向する第１熱可塑性樹脂基材
５０の裏面１２２ａとは、図示するように同一面となる
ようにしているが、これに限定されるものではない。つ
まり、製造する電子部品内蔵コアモジュール２００によ
っては、上述した第１熱可塑性樹脂基材５０の厚みや、
熱プレス基板１７１、１７２の押圧力等の調整により、
例えば、第１熱可塑性樹脂基材５０の裏面１２２ａより
半導体素子１０１の裏面１０１ａ及びコンデンサ部品１
０５の端面１０５ａを突出させても良い。
記プレス後における半導体素子１０１、コンデンサ部品
１０５及び第１熱可塑性樹脂基材５０の状態を示した断
面図である。第１熱可塑性樹脂基材５０への半導体素子
１０１、コンデンサ部品１０５の上記挿入動作により、
本実施形態では図７に示すように、バンプ１１３の端面
１１３ａ、及びコンデンサ部品１０５の電極１０６の端
面１０６ａ、つまり上記プレス動作によりバンプ１１３
及び電極１０６が熱プレス板１７１に接触した面を第１
熱可塑性樹脂基材５０の回路パターン形成面１２３に露
出させ、該状態で半導体素子１０１及びコンデンサ部品
１０５は、第１熱可塑性樹脂基材５０に埋設される。こ
のとき、本実施形態では、薄型化を図るため、半導体素
子１０１の上記アクティブ面に対向する裏面１０１ａ及
びコンデンサ部品１０５の片面側１０５ａと、上記回路
パターン形成面１２３に対向する第１熱可塑性樹脂基材
５０の裏面１２２ａとは、図示するように同一面となる
ようにしているが、これに限定されるものではない。つ
まり、製造する電子部品内蔵コアモジュール２００によ
っては、上述した第１熱可塑性樹脂基材５０の厚みや、
熱プレス基板１７１、１７２の押圧力等の調整により、
例えば、第１熱可塑性樹脂基材５０の裏面１２２ａより
半導体素子１０１の裏面１０１ａ及びコンデンサ部品１
０５の端面１０５ａを突出させても良い。
【００２１】次のステップ１０５では、図８に示すよう
に、Ａｇ、Ｃｕ等の導電性ペーストを用いて、バンプ１
１３の端面１１３ａ、及びコンデンサ部品１０５の電極
１０６の端面１０６ａに接触するように、半導体素子１
０１及びコンデンサ部品１０５と電気的に接続される回
路パターン１０４を、第１熱可塑性樹脂基材５０の回路
パターン形成面１２３上に形成する。上記導電性ペース
トによる回路パターン１０４の形成は、一般的にスクリ
ーン印刷やオフセット印刷やグラビア印刷等によって行
われる。例えばスクリーン印刷の場合、１６５メッシュ
／インチ、乳剤厚み１０μｍのマスクを介して導電性ペ
ーストを印刷し、導体厚み約３０μｍの回路パターン１
０４を形成する。又、回路パターン１０４の形成ととも
に、スルーホール１１１内にも導電性ペーストが充填さ
れる。尚、回路パターン１０４の形成方法は、導電性ペ
ーストの印刷による形成方法に限定されるものではな
く、Ｃｕ、Ｎｉ、アルミニウム等の金属メッキにより形
成しても良い。該メッキによる回路パターン１０４の形
成の際にも、スルーホール１１１内には同時にメッキが
施される。このようにして、回路パターン１０４への半
導体素子１０１及びコンデンサ部品１０５の実装が行な
われる。又、図８に示す状態の構成部分を、電子部品内
蔵コアモジュール２００とする。以上の動作により、電
子部品内蔵コアモジュール２００が製造され、これと同
様にして電子部品内蔵コアモジュール２０１，２０２が
製造される。
に、Ａｇ、Ｃｕ等の導電性ペーストを用いて、バンプ１
１３の端面１１３ａ、及びコンデンサ部品１０５の電極
１０６の端面１０６ａに接触するように、半導体素子１
０１及びコンデンサ部品１０５と電気的に接続される回
路パターン１０４を、第１熱可塑性樹脂基材５０の回路
パターン形成面１２３上に形成する。上記導電性ペース
トによる回路パターン１０４の形成は、一般的にスクリ
ーン印刷やオフセット印刷やグラビア印刷等によって行
われる。例えばスクリーン印刷の場合、１６５メッシュ
／インチ、乳剤厚み１０μｍのマスクを介して導電性ペ
ーストを印刷し、導体厚み約３０μｍの回路パターン１
０４を形成する。又、回路パターン１０４の形成ととも
に、スルーホール１１１内にも導電性ペーストが充填さ
れる。尚、回路パターン１０４の形成方法は、導電性ペ
ーストの印刷による形成方法に限定されるものではな
く、Ｃｕ、Ｎｉ、アルミニウム等の金属メッキにより形
成しても良い。該メッキによる回路パターン１０４の形
成の際にも、スルーホール１１１内には同時にメッキが
施される。このようにして、回路パターン１０４への半
導体素子１０１及びコンデンサ部品１０５の実装が行な
われる。又、図８に示す状態の構成部分を、電子部品内
蔵コアモジュール２００とする。以上の動作により、電
子部品内蔵コアモジュール２００が製造され、これと同
様にして電子部品内蔵コアモジュール２０１，２０２が
製造される。
【００２２】次のステップ１０６では、上述した電子部
品内蔵コアモジュール２００〜２０２について、図９に
示すように、隣接する電子部品内蔵コアモジュール同士
にて上記回路パターン１０４と上記スルーホール１１１
とを電気的に接続させて互いの厚み方向に沿って重ね合
わせる。次のステップ１０７にて、これら電子部品内蔵
コアモジュール２００〜２０２のラミネート処理を行な
う。該ラミネート処理は、加熱装置３０３にて加熱され
た平面プレス板３０１、３０２により加熱され、押圧装
置３０４にて加圧して実施する。処理条件は、各電子部
品内蔵コアモジュール２００〜２０２において、例えば
ポリエチレンテレフタレート製の熱可塑性樹脂基材５０
が使用されている場合、圧力３０×１０５Ｐａ、温度１
６０℃、昇圧時間１分、圧力保持時間１分である。以上
の動作により、上記多層構造電子部品内蔵コアモジュー
ル部品が作製される。
品内蔵コアモジュール２００〜２０２について、図９に
示すように、隣接する電子部品内蔵コアモジュール同士
にて上記回路パターン１０４と上記スルーホール１１１
とを電気的に接続させて互いの厚み方向に沿って重ね合
わせる。次のステップ１０７にて、これら電子部品内蔵
コアモジュール２００〜２０２のラミネート処理を行な
う。該ラミネート処理は、加熱装置３０３にて加熱され
た平面プレス板３０１、３０２により加熱され、押圧装
置３０４にて加圧して実施する。処理条件は、各電子部
品内蔵コアモジュール２００〜２０２において、例えば
ポリエチレンテレフタレート製の熱可塑性樹脂基材５０
が使用されている場合、圧力３０×１０５Ｐａ、温度１
６０℃、昇圧時間１分、圧力保持時間１分である。以上
の動作により、上記多層構造電子部品内蔵コアモジュー
ル部品が作製される。
【００２３】次に、ステップ１０８において、図１０に
示すように、上記多層構造電子部品内蔵コアモジュール
部品３００をその厚み方向からポリエチレンテレフタレ
ート、塩化ビニル、ポリカーボネイト、アクリロニトリ
ルブタジエンスチレン等の電気的絶縁性を有するシート
状の第２熱可塑性樹脂基材５１及び第３熱可塑性樹脂基
材５２にてサンドイッチして、ラミネート処理し、多層
構造電子部品内蔵コアモジュール部品３００の封止を行
なう。該ラミネート処理は、加熱された平面プレス板３
０１、３０２により加熱、加圧して実施される。処理条
件は、例えばポリエチレンテレフタレート製の熱可塑性
樹脂基材５０を用いた場合、圧力３０×１０５Ｐａ、温
度１６０℃、昇圧時間１分、圧力保持時間１分である。
示すように、上記多層構造電子部品内蔵コアモジュール
部品３００をその厚み方向からポリエチレンテレフタレ
ート、塩化ビニル、ポリカーボネイト、アクリロニトリ
ルブタジエンスチレン等の電気的絶縁性を有するシート
状の第２熱可塑性樹脂基材５１及び第３熱可塑性樹脂基
材５２にてサンドイッチして、ラミネート処理し、多層
構造電子部品内蔵コアモジュール部品３００の封止を行
なう。該ラミネート処理は、加熱された平面プレス板３
０１、３０２により加熱、加圧して実施される。処理条
件は、例えばポリエチレンテレフタレート製の熱可塑性
樹脂基材５０を用いた場合、圧力３０×１０５Ｐａ、温
度１６０℃、昇圧時間１分、圧力保持時間１分である。
【００２４】又、該ラミネート処理は、図１１に示すロ
ールプレス方式により実施しても良い。図１１におい
て、３１０、３１１は、加熱装置３１２にて加熱され、
駆動装置３１３にて回転されるローラーである。多層構
造電子部品内蔵コアモジュール部品３００をその厚み方
向からサンドイッチする形でポリエチレンテレフタレー
ト、塩化ビニル、ポリカーボネイト、アクリロニトリル
プタジエンスチレン等の電気的絶縁性を有するシート状
の第２熱可塑性樹脂基材３２１及び第３熱可塑性樹脂基
材３２２をローラー３１０、３１１間に供給し、多層構
造電子部品内蔵コアモジュール部品３００をその厚み方
向からラミネート処理していく。処理条件は、例えばポ
リエチレンテレフタレート製の熱可塑性樹脂基材５０を
用いた場合、圧力３０×１０５Ｐａ、温度１４０℃、ラ
ミネート速度０．１ｍ／分である。
ールプレス方式により実施しても良い。図１１におい
て、３１０、３１１は、加熱装置３１２にて加熱され、
駆動装置３１３にて回転されるローラーである。多層構
造電子部品内蔵コアモジュール部品３００をその厚み方
向からサンドイッチする形でポリエチレンテレフタレー
ト、塩化ビニル、ポリカーボネイト、アクリロニトリル
プタジエンスチレン等の電気的絶縁性を有するシート状
の第２熱可塑性樹脂基材３２１及び第３熱可塑性樹脂基
材３２２をローラー３１０、３１１間に供給し、多層構
造電子部品内蔵コアモジュール部品３００をその厚み方
向からラミネート処理していく。処理条件は、例えばポ
リエチレンテレフタレート製の熱可塑性樹脂基材５０を
用いた場合、圧力３０×１０５Ｐａ、温度１４０℃、ラ
ミネート速度０．１ｍ／分である。
【００２５】以上の工程を経て、図２に示すような、半
導体素子１０１及びコンデンサ部品１０５を実装したモ
ジュールとしての電子部品実装済完成品としての機能を
果たす一例に相当するＭＣＭ３０１が完成する。このよ
うに本実施形態によれば、モジュールが半導体素子１０
１やコンデンサ部品１０５を、基板である熱可塑性樹脂
基材５０に埋設してなる電子部品内蔵コアモジュール２
００〜２０２を積み重ねてＭＣＭ３０１を形成する構造
であることから、キャリア基板３上に部品を積み上げて
いく従来の構造と異なり、キャリア基板３の厚み分、Ｍ
ＣＭの厚みを薄くすることができる。よって、薄型化が
要求される最近の製品ニーズを満足することが可能とな
る。
導体素子１０１及びコンデンサ部品１０５を実装したモ
ジュールとしての電子部品実装済完成品としての機能を
果たす一例に相当するＭＣＭ３０１が完成する。このよ
うに本実施形態によれば、モジュールが半導体素子１０
１やコンデンサ部品１０５を、基板である熱可塑性樹脂
基材５０に埋設してなる電子部品内蔵コアモジュール２
００〜２０２を積み重ねてＭＣＭ３０１を形成する構造
であることから、キャリア基板３上に部品を積み上げて
いく従来の構造と異なり、キャリア基板３の厚み分、Ｍ
ＣＭの厚みを薄くすることができる。よって、薄型化が
要求される最近の製品ニーズを満足することが可能とな
る。
【００２６】さらに、半導体素子１０１のバンプ１１３
やコンデンサ部品１０５の電極１０６に直接接触するよ
うに回路パターン１０４を形成することから、ワイヤボ
ンディング用の電極２を半導体素子１の周囲部分に形成
する必要がない。よって、半導体素子を積み上げていく
際、任意のサイズの半導体素子を用いることができる。
さらに、半導体素子の電極位置に制限が無いため、エリ
アパッドタイプの半導体素子を積み重ねることが可能と
なる。
やコンデンサ部品１０５の電極１０６に直接接触するよ
うに回路パターン１０４を形成することから、ワイヤボ
ンディング用の電極２を半導体素子１の周囲部分に形成
する必要がない。よって、半導体素子を積み上げていく
際、任意のサイズの半導体素子を用いることができる。
さらに、半導体素子の電極位置に制限が無いため、エリ
アパッドタイプの半導体素子を積み重ねることが可能と
なる。
【００２７】第２実施形態 上述の第１実施形態では、半導体素子１０１のバンプ１
１３等が第１熱可塑性樹脂基材５０のパターン形成面１
２３に露出可能な場合を例に採ったが、例えば第１熱可
塑性樹脂基材５０の厚みよりかなり厚みの薄い半導体素
子１０１やコンデンサ部品１０５を第１熱可塑性樹脂基
材５０に埋設する場合には、図１３に示すように、埋設
工程のみでは半導体素子１０１のバンプ１１３上やコン
デンサ部品１０５の電極１０６上には未だ樹脂の残余部
分５０１が存在し、上記パターン形成面１２３にバンプ
１１３や電極１０６を露出できないときもある。
１３等が第１熱可塑性樹脂基材５０のパターン形成面１
２３に露出可能な場合を例に採ったが、例えば第１熱可
塑性樹脂基材５０の厚みよりかなり厚みの薄い半導体素
子１０１やコンデンサ部品１０５を第１熱可塑性樹脂基
材５０に埋設する場合には、図１３に示すように、埋設
工程のみでは半導体素子１０１のバンプ１１３上やコン
デンサ部品１０５の電極１０６上には未だ樹脂の残余部
分５０１が存在し、上記パターン形成面１２３にバンプ
１１３や電極１０６を露出できないときもある。
【００２８】当該第２実施形態は、このような場合に対
応するものである。即ち、上記ステップ１０４の後、上
記ステップ１０５の前に、図１３に示すように、第１熱
可塑性樹脂基材５０の回路パターン形成面１２３側よ
り、半導体素子１０１のバンプ１１３及びコンデンサ部
品１０５の電極１０６上を押圧部材５００で押圧し、図
１４に示すように、バンプ１１３及び電極１０６上の樹
脂の残余部分５０１を押しのけ、形成された凹部１１５
にてバンプ１１３及び電極１０６を露出させる。上記押
圧部材５００は、加熱装置５０２にて加熱され、駆動装
置５０３にて第１熱可塑性樹脂基材５０の厚み方向に沿
って移動する。上記押圧部材５００による押圧条件は、
例えば、押圧部材５００を２００℃に加熱し、荷重９８
０ｍＮの力で押圧する。
応するものである。即ち、上記ステップ１０４の後、上
記ステップ１０５の前に、図１３に示すように、第１熱
可塑性樹脂基材５０の回路パターン形成面１２３側よ
り、半導体素子１０１のバンプ１１３及びコンデンサ部
品１０５の電極１０６上を押圧部材５００で押圧し、図
１４に示すように、バンプ１１３及び電極１０６上の樹
脂の残余部分５０１を押しのけ、形成された凹部１１５
にてバンプ１１３及び電極１０６を露出させる。上記押
圧部材５００は、加熱装置５０２にて加熱され、駆動装
置５０３にて第１熱可塑性樹脂基材５０の厚み方向に沿
って移動する。上記押圧部材５００による押圧条件は、
例えば、押圧部材５００を２００℃に加熱し、荷重９８
０ｍＮの力で押圧する。
【００２９】これにより、例えば第１熱可塑性樹脂基材
５０に比べてかなり厚みの薄い半導体素子１０１やコン
デンサ部品１０５を第１熱可塑性樹脂基材５０に埋設し
ただけでは、回路パターン形成面１２３にバンプ１１３
や電極１０６を露出できない場合であっても、上記ステ
ップ１０５以降の工程を実行することができる。したが
って、図１５に示すように、電極１０２上にバンプ１１
３を形成していない半導体素子の使用が可能となり、
又、電極が突起していないフィルム状のコンデンサ部品
が使用可能となる等、電子部品の形状の選択範囲を拡大
することができる。又、上記押圧部材５００による押圧
工程により、回路パターン形成面１２３における電極の
露出面積をより拡大することもできる。よって、図７に
示すように埋設工程により回路パターン形成面１２３に
バンプ１１３等が既に露出している場合であっても押圧
部材５００による押圧工程を実行することができる。
５０に比べてかなり厚みの薄い半導体素子１０１やコン
デンサ部品１０５を第１熱可塑性樹脂基材５０に埋設し
ただけでは、回路パターン形成面１２３にバンプ１１３
や電極１０６を露出できない場合であっても、上記ステ
ップ１０５以降の工程を実行することができる。したが
って、図１５に示すように、電極１０２上にバンプ１１
３を形成していない半導体素子の使用が可能となり、
又、電極が突起していないフィルム状のコンデンサ部品
が使用可能となる等、電子部品の形状の選択範囲を拡大
することができる。又、上記押圧部材５００による押圧
工程により、回路パターン形成面１２３における電極の
露出面積をより拡大することもできる。よって、図７に
示すように埋設工程により回路パターン形成面１２３に
バンプ１１３等が既に露出している場合であっても押圧
部材５００による押圧工程を実行することができる。
【００３０】第３実施形態 第３実施形態では、図１６に示すように、上記ステップ
１０８にて使用する第３熱可塑性樹脂基材５２には、当
該第３熱可塑性樹脂基材５２が接触する電子部品内蔵コ
アモジュール２００に形成されている回路パターン１０
４の内、外部との通信に関与する部分に対応して、予め
外部電極端子６００を埋設しておく。上記外部電極端子
６００は、ＭＣＭと外部との通信を行うための電極であ
り、例えばＣｕ、ステンレス、アルミニウム等の金属箔
や、ガラスエポキシ基板にＡｕメッキが施されたよう
な、電気的導通が可能な材料で構成される。又、第３熱
可塑性樹脂基材５２に対する外部電極端子６００の埋設
は、半導体素子１０１やコンデンサ部品１０５を第１熱
可塑性樹脂基材５０に埋設したときと同様、熱プレスに
より実施する。又、図１７に示すように、外部電極端子
６００は、第３熱可塑性樹脂基材５２に埋設しておくの
ではなく、多層構造電子部品内蔵コアモジュール部品３
００の回路パターン１０４における上記外部との通信に
関与する部分に予め配置しておく構成でも良い。
１０８にて使用する第３熱可塑性樹脂基材５２には、当
該第３熱可塑性樹脂基材５２が接触する電子部品内蔵コ
アモジュール２００に形成されている回路パターン１０
４の内、外部との通信に関与する部分に対応して、予め
外部電極端子６００を埋設しておく。上記外部電極端子
６００は、ＭＣＭと外部との通信を行うための電極であ
り、例えばＣｕ、ステンレス、アルミニウム等の金属箔
や、ガラスエポキシ基板にＡｕメッキが施されたよう
な、電気的導通が可能な材料で構成される。又、第３熱
可塑性樹脂基材５２に対する外部電極端子６００の埋設
は、半導体素子１０１やコンデンサ部品１０５を第１熱
可塑性樹脂基材５０に埋設したときと同様、熱プレスに
より実施する。又、図１７に示すように、外部電極端子
６００は、第３熱可塑性樹脂基材５２に埋設しておくの
ではなく、多層構造電子部品内蔵コアモジュール部品３
００の回路パターン１０４における上記外部との通信に
関与する部分に予め配置しておく構成でも良い。
【００３１】図１６及び図１７における構成にてラミネ
ート処理を実施することで、図１８に示すようなＭＣＭ
３３１が形成される。尚、上記ラミネート処理は、図１
０に示す面プレス方式や、図１１に示すロールラミネー
ト方式のどちらでも実施することができる。上記ラミネ
ート処理後、第３熱可塑性樹脂基材５２において上記外
部電極端子６００に対向する露出用部分６０１の樹脂を
除去することで、図１９に示すように外部電極端子６０
０が外部通信用窓６０２にて外部に露出させる。これに
て、外部と電気的導通が可能な端子として外部電極端子
６００は機能する。尚、本第３実施形態では、外部電極
端子６００は１箇所にのみ埋設されているが、これに限
定されるものではなく、複数個に埋設しても良い。
ート処理を実施することで、図１８に示すようなＭＣＭ
３３１が形成される。尚、上記ラミネート処理は、図１
０に示す面プレス方式や、図１１に示すロールラミネー
ト方式のどちらでも実施することができる。上記ラミネ
ート処理後、第３熱可塑性樹脂基材５２において上記外
部電極端子６００に対向する露出用部分６０１の樹脂を
除去することで、図１９に示すように外部電極端子６０
０が外部通信用窓６０２にて外部に露出させる。これに
て、外部と電気的導通が可能な端子として外部電極端子
６００は機能する。尚、本第３実施形態では、外部電極
端子６００は１箇所にのみ埋設されているが、これに限
定されるものではなく、複数個に埋設しても良い。
【００３２】このような構成を有し、電子部品実装済完
成品の機能を果たす一例としてのＭＣＭ３３１は、他の
電子部品搭載基板と接続が可能になる。又、例えばＩＣ
カードの一種であるコンビカードにおける接触カード用
コンタクト端子として外部電極端子６００を用いれば、
ＭＣＭ３３１内の回路パターン１０４でコイルを形成す
ることで、ＭＣＭ３３１単体でコンビカードを形成する
ことができる。
成品の機能を果たす一例としてのＭＣＭ３３１は、他の
電子部品搭載基板と接続が可能になる。又、例えばＩＣ
カードの一種であるコンビカードにおける接触カード用
コンタクト端子として外部電極端子６００を用いれば、
ＭＣＭ３３１内の回路パターン１０４でコイルを形成す
ることで、ＭＣＭ３３１単体でコンビカードを形成する
ことができる。
【００３３】第４実施形態 上述の第３実施形態では、第３熱可塑性樹脂基材５２の
露出用部分６０１の樹脂を除去して外部通信用窓６０２
を形成したが、外部通信用窓６０２の形成方法はこれに
限定されない。例えば、当該第４実施形態では、図２０
に示すように、上記外部通信用窓６０２を予め形成し、
該外部通信用窓６０２に対向して上記外部電極端子６０
０を埋設した第３熱可塑性樹脂基材５３を用い、上記回
路パターン１０４の内、外部との通信に関与する部分に
外部電極端子６００を対応させて第３熱可塑性樹脂基材
５３を配置する。外部電極端子６００の埋設動作は、本
実施形態では、半導体素子１０１やコンデンサ部品１０
５を第１熱可塑性樹脂基材５０に埋設する場合と同様
に、第３熱可塑性樹脂基材５３に対し、熱プレスにより
実施する。
露出用部分６０１の樹脂を除去して外部通信用窓６０２
を形成したが、外部通信用窓６０２の形成方法はこれに
限定されない。例えば、当該第４実施形態では、図２０
に示すように、上記外部通信用窓６０２を予め形成し、
該外部通信用窓６０２に対向して上記外部電極端子６０
０を埋設した第３熱可塑性樹脂基材５３を用い、上記回
路パターン１０４の内、外部との通信に関与する部分に
外部電極端子６００を対応させて第３熱可塑性樹脂基材
５３を配置する。外部電極端子６００の埋設動作は、本
実施形態では、半導体素子１０１やコンデンサ部品１０
５を第１熱可塑性樹脂基材５０に埋設する場合と同様
に、第３熱可塑性樹脂基材５３に対し、熱プレスにより
実施する。
【００３４】さらに又、外部通信用窓６０２に対向して
上記外部電極端子６００を予め埋設した第３熱可塑性樹
脂基材５３を用いるのではなく、図２１に示すように、
外部電極端子６００は、多層構造電子部品内蔵コアモジ
ュール部品３００の回路パターン１０４における上記外
部との通信に関与する部分に予め配置しておく構成でも
良い。そして、外部通信用窓６０２を設けた第３熱可塑
性樹脂基材５４を、外部電極端子６００と上記外部通信
用窓６０２とが対向するように配置して、上記ラミネー
ト処理を行うようにすることもできる。このような第４
実施形態のＭＣＭでも、上述の第３実施形態のＭＣＭ３
３１の場合と同様の効果を得ることができる。
上記外部電極端子６００を予め埋設した第３熱可塑性樹
脂基材５３を用いるのではなく、図２１に示すように、
外部電極端子６００は、多層構造電子部品内蔵コアモジ
ュール部品３００の回路パターン１０４における上記外
部との通信に関与する部分に予め配置しておく構成でも
良い。そして、外部通信用窓６０２を設けた第３熱可塑
性樹脂基材５４を、外部電極端子６００と上記外部通信
用窓６０２とが対向するように配置して、上記ラミネー
ト処理を行うようにすることもできる。このような第４
実施形態のＭＣＭでも、上述の第３実施形態のＭＣＭ３
３１の場合と同様の効果を得ることができる。
【００３５】
【発明の効果】以上詳述したように、本発明の第１態様
の積層型電子部品実装済部品の製造方法によれば、第１
基材内へ電子部品を埋設して構成される第１〜第３実装
済部品を重ね合わせることから、キャリア基板上に電子
部品を積層してなる従来の積層型電子部品実装済部品に
比べて上記キャリア基板の厚さ分、積層型電子部品実装
済部品の厚みを薄くすることができる。よって、薄型化
が要求される最近の製品ニーズを満足することが可能と
なる。又、上記電子部品と上記第１基材上の回路パター
ンとはワイヤボンディングではなく直接に電気的接続を
図ることから、使用される電子部品が従来のように周囲
部分に電極を配置した電子部品に限定されることはな
く、さらに電子部品の大きさが制限されることもない。
の積層型電子部品実装済部品の製造方法によれば、第１
基材内へ電子部品を埋設して構成される第１〜第３実装
済部品を重ね合わせることから、キャリア基板上に電子
部品を積層してなる従来の積層型電子部品実装済部品に
比べて上記キャリア基板の厚さ分、積層型電子部品実装
済部品の厚みを薄くすることができる。よって、薄型化
が要求される最近の製品ニーズを満足することが可能と
なる。又、上記電子部品と上記第１基材上の回路パター
ンとはワイヤボンディングではなく直接に電気的接続を
図ることから、使用される電子部品が従来のように周囲
部分に電極を配置した電子部品に限定されることはな
く、さらに電子部品の大きさが制限されることもない。
【００３６】又、上記電子部品の第１基材への埋設後、
該電子部品の電極を露出させた後、回路パターンの形成
を行なうことで、例えば第１基材の厚みよりかなり厚み
の薄い電子部品を第１基材に埋設した場合であっても、
埋設した電子部品と上記回路パターンとを電気的に接続
することができる。よって、種々の形態の電子部品が使
用可能となり電子部品の選択範囲を拡大することができ
る。
該電子部品の電極を露出させた後、回路パターンの形成
を行なうことで、例えば第１基材の厚みよりかなり厚み
の薄い電子部品を第１基材に埋設した場合であっても、
埋設した電子部品と上記回路パターンとを電気的に接続
することができる。よって、種々の形態の電子部品が使
用可能となり電子部品の選択範囲を拡大することができ
る。
【００３７】又、本発明の第２態様の電子部品実装済完
成品の製造方法、及び第３態様の電子部品実装済完成品
によれば、上述した第１態様の積層型電子部品実装済部
品を用いることから、上述のように、電子部品実装済完
成品の薄型化、及び使用可能な電子部品の選択範囲の拡
大を図ることができる。
成品の製造方法、及び第３態様の電子部品実装済完成品
によれば、上述した第１態様の積層型電子部品実装済部
品を用いることから、上述のように、電子部品実装済完
成品の薄型化、及び使用可能な電子部品の選択範囲の拡
大を図ることができる。
【図１】 本発明の実施形態における多層構造電子部品
内蔵コアモジュール部品の断面図である。
内蔵コアモジュール部品の断面図である。
【図２】 本発明の実施形態における電子部品実装済完
成品の断面図である。
成品の断面図である。
【図３】 図１、図２に示す多層構造電子部品内蔵コア
モジュール部品に備わる半導体素子を示す図である。
モジュール部品に備わる半導体素子を示す図である。
【図４】 図１、図２に示す多層構造電子部品内蔵コア
モジュール部品に備わる電子部品の図である。
モジュール部品に備わる電子部品の図である。
【図５】 図１、図２に示す多層構造電子部品内蔵コア
モジュール部品、電子部品実装済完成品の製造過程を説
明するための図であり、図１２に示すステップ１０２に
おける状態を示す図である。
モジュール部品、電子部品実装済完成品の製造過程を説
明するための図であり、図１２に示すステップ１０２に
おける状態を示す図である。
【図６】 図１、図２に示す多層構造電子部品内蔵コア
モジュール部品、電子部品実装済完成品の製造過程を説
明するための図であり、図１２に示すステップ１０３に
おける状態を示す図である。
モジュール部品、電子部品実装済完成品の製造過程を説
明するための図であり、図１２に示すステップ１０３に
おける状態を示す図である。
【図７】 図１、図２に示す多層構造電子部品内蔵コア
モジュール部品、電子部品実装済完成品の製造過程を説
明するための図であり、図１２に示すステップ１０４に
おける状態を示す図である。
モジュール部品、電子部品実装済完成品の製造過程を説
明するための図であり、図１２に示すステップ１０４に
おける状態を示す図である。
【図８】 図１、図２に示す多層構造電子部品内蔵コア
モジュール部品、電子部品実装済完成品の製造過程を説
明するための図であり、図１２に示すステップ１０５に
おける状態を示す図である。
モジュール部品、電子部品実装済完成品の製造過程を説
明するための図であり、図１２に示すステップ１０５に
おける状態を示す図である。
【図９】 図１、図２に示す多層構造電子部品内蔵コア
モジュール部品、電子部品実装済完成品の製造過程を説
明するための図であり、図１２に示すステップ１０６に
おける状態を示す図である。
モジュール部品、電子部品実装済完成品の製造過程を説
明するための図であり、図１２に示すステップ１０６に
おける状態を示す図である。
【図１０】 図１、図２に示す多層構造電子部品内蔵コ
アモジュール部品、電子部品実装済完成品の製造過程を
説明するための図であり、図１２に示すステップ１０７
における状態を示す図である。
アモジュール部品、電子部品実装済完成品の製造過程を
説明するための図であり、図１２に示すステップ１０７
における状態を示す図である。
【図１１】 図１、図２に示す多層構造電子部品内蔵コ
アモジュール部品、電子部品実装済完成品の製造過程を
説明するための図であり、図１２に示すステップ１０７
における他の実施形態を示す図である。
アモジュール部品、電子部品実装済完成品の製造過程を
説明するための図であり、図１２に示すステップ１０７
における他の実施形態を示す図である。
【図１２】 図１、図２に示す多層構造電子部品内蔵コ
アモジュール部品、電子部品実装済完成品の製造過程を
示すフローチャートである。
アモジュール部品、電子部品実装済完成品の製造過程を
示すフローチャートである。
【図１３】 図１、図２に示す多層構造電子部品内蔵コ
アモジュール部品、電子部品実装済完成品の第２実施形
態を示す図であって、図１２に示すステップ１０４後、
ステップ１０５前に実行される押圧動作を示す図であ
る。
アモジュール部品、電子部品実装済完成品の第２実施形
態を示す図であって、図１２に示すステップ１０４後、
ステップ１０５前に実行される押圧動作を示す図であ
る。
【図１４】 図１３に示す押圧動作後の状態を示す図で
ある。
ある。
【図１５】 図１３に示す押圧動作を実行して形成され
る多層構造電子部品内蔵コアモジュール部品の変形例に
おける断面図である。
る多層構造電子部品内蔵コアモジュール部品の変形例に
おける断面図である。
【図１６】 図１、図２に示す多層構造電子部品内蔵コ
アモジュール部品、電子部品実装済完成品の第３実施形
態を示す図である。
アモジュール部品、電子部品実装済完成品の第３実施形
態を示す図である。
【図１７】 図１６に示す第３実施形態の多層構造電子
部品内蔵コアモジュール部品、電子部品実装済完成品の
変形例を示す図である。
部品内蔵コアモジュール部品、電子部品実装済完成品の
変形例を示す図である。
【図１８】 図１６に示す第３実施形態の電子部品実装
済完成品を示す図である。
済完成品を示す図である。
【図１９】 図１６に示す第３実施形態の電子部品実装
済完成品を示す図である。
済完成品を示す図である。
【図２０】 図１、図２に示す多層構造電子部品内蔵コ
アモジュール部品、電子部品実装済完成品の第４実施形
態を示す図である。
アモジュール部品、電子部品実装済完成品の第４実施形
態を示す図である。
【図２１】 図２０に示す電子部品実装済完成品の変形
例を示す図である。
例を示す図である。
【図２２】 従来のＭＣＭの構造を示す断面図である。
【図２３】 従来のＭＣＭの製造工程を示すフローチャ
ートである。
ートである。
【符号の説明】 ５０…第１熱可塑性樹脂基材、５１…第２熱可塑性樹脂
基材、５２…第３熱可塑性樹脂基材、１０１…半導体素
子、１０２…電極、１０４…回路パターン、１０５…コ
ンデンサ部品、１０６…電極、１１１…スルーホール、
１２３…回路パターン形成面、２００〜２０２…電子部
品内蔵コアモジュール、３００…多層構造電子部品内蔵
コアモジュール、３０１…ＭＣＭ、６００…外部通信用
電極。
基材、５２…第３熱可塑性樹脂基材、１０１…半導体素
子、１０２…電極、１０４…回路パターン、１０５…コ
ンデンサ部品、１０６…電極、１１１…スルーホール、
１２３…回路パターン形成面、２００〜２０２…電子部
品内蔵コアモジュール、３００…多層構造電子部品内蔵
コアモジュール、３０１…ＭＣＭ、６００…外部通信用
電極。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 25/04 Ｈ０５Ｋ 3/28 Ｆ ５Ｅ３４６ 25/18 3/40 Ｅ Ｈ０５Ｋ 1/18 Ｇ０６Ｋ 19/00 Ｋ 3/28 Ｈ０１Ｌ 25/04 Ｚ 3/40 Ｆターム(参考） 2C005 MA15 NA02 PA27 RA04 5B035 AA00 BA05 BC00 CA07 CA08 5E314 AA26 BB02 BB12 CC15 DD08 FF01 FF12 GG17 5E317 AA24 BB01 BB11 CC22 CD23 CD34 GG14 5E336 AA08 BB03 BB15 BC26 CC31 CC51 GG14 5E346 AA12 AA15 AA17 AA22 AA35 AA43 AA60 BB01 BB16 CC08 CC31 CC32 CC37 CC38 DD02 DD34 EE06 EE08 FF18 FF45 GG19 GG28 GG40 HH24
Claims (6)
- 【請求項１】 導電性貫通穴（１１１）を有する第１基
材（５０）内へ電子部品（１０１、１０５）を埋設し、
該埋設された電子部品の電極（１０２、１０６）及び上
記導電性貫通穴と電気的に接続する回路パターン（１０
４）を上記第１基材の回路パターン形成面（１２３）に
形成して上記電極及び上記導電性貫通穴と上記回路パタ
ーンとの電気的接続を図った第１実装済部品（２００）
を作製し、 上記第１実装済部品と同様に作製された一又は複数の第
２実装済部品（２０１、２０２）、及び上記第１実装済
部品について、上記第１実装済部品及び上記第２実装済
部品の一方における上記回路パターンと、他方における
上記導電性貫通穴とを電気的に接続させて互いの厚み方
向に沿って重ね合わせる、ことを特徴とする積層型電子
部品実装済部品の製造方法。 - 【請求項２】 上記第１実装済部品及び上記第２実装済
部品について、上記第１基材内への上記電子部品の埋設
後、上記回路パターン形成前に、埋設された上記電子部
品の上記電極を上記回路パターン形成面に露出させ、該
露出後に上記回路パターンを形成する、請求項１記載の
積層型電子部品実装済部品の製造方法。 - 【請求項３】 請求項１又は２記載の積層型電子部品実
装済部品の製造方法を用いて積層型電子部品実装済部品
を製造した後、 上記積層型電子部品実装済部品の厚み方向から第２基材
（５１）及び第３基材（５２）にて上記積層型電子部品
実装済部品のラミネート処理を行なうことを特徴とする
電子部品実装済完成品の製造方法。 - 【請求項４】 上記ラミネート処理前に、上記第２基材
及び上記第３基材の少なくとも一方に、上記積層型電子
部品実装済部品内の上記回路パターンと電気的に接続さ
れる外部通信用電極（６００）を設け、上記ラミネート
処理の際には上記外部通信用電極と上記回路パターンと
を電気的に接続して上記ラミネート処理を行なう、請求
項３記載の電子部品実装済完成品の製造方法。 - 【請求項５】 上記ラミネート処理後、上記外部通信用
電極を露出させる、請求項４記載の電子部品実装済完成
品の製造方法。 - 【請求項６】 請求項３から５のいずれかに記載の電子
部品実装済完成品の製造方法にて製造されたことを特徴
とする電子部品実装済完成品。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001080441A JP3916407B2 (ja) | 2001-03-21 | 2001-03-21 | 積層型電子部品実装済部品の製造方法、電子部品実装済完成品の製造方法、及び電子部品実装済完成品 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001080441A JP3916407B2 (ja) | 2001-03-21 | 2001-03-21 | 積層型電子部品実装済部品の製造方法、電子部品実装済完成品の製造方法、及び電子部品実装済完成品 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2002280744A true JP2002280744A (ja) | 2002-09-27 |
| JP2002280744A5 JP2002280744A5 (ja) | 2005-05-19 |
| JP3916407B2 JP3916407B2 (ja) | 2007-05-16 |
Family
ID=18936726
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001080441A Expired - Fee Related JP3916407B2 (ja) | 2001-03-21 | 2001-03-21 | 積層型電子部品実装済部品の製造方法、電子部品実装済完成品の製造方法、及び電子部品実装済完成品 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3916407B2 (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004165562A (ja) * | 2002-11-15 | 2004-06-10 | Denso Corp | スピーカ付基板及びその製造方法 |
| JP2004247706A (ja) * | 2003-01-23 | 2004-09-02 | Shinko Electric Ind Co Ltd | 電子部品実装構造及びその製造方法 |
| JP2006024891A (ja) * | 2004-06-10 | 2006-01-26 | Sanyo Electric Co Ltd | 半導体装置及びその製造方法 |
| US7286367B2 (en) | 2002-01-11 | 2007-10-23 | Denso Corporation | Printed circuit board with a built-in passive device, manufacturing method of the printed circuit board, and elemental board for the printed circuit board |
| US7566584B2 (en) | 2005-05-23 | 2009-07-28 | Seiko Epson Corporation | Electronic substrate manufacturing method, semiconductor device manufacturing method, and electronic equipment manufacturing method |
| JP2011187919A (ja) * | 2010-03-05 | 2011-09-22 | Samsung Electro-Mechanics Co Ltd | 電子素子内蔵型印刷回路基板及びその製造方法 |
| JP2012231182A (ja) * | 2012-08-13 | 2012-11-22 | Shinko Electric Ind Co Ltd | 微細配線パッケージ |
| US8530753B2 (en) | 2008-12-24 | 2013-09-10 | Shinko Electric Industries Co., Ltd. | Fine wiring package and method of manufacturing the same |
| DE102021000556A1 (de) | 2021-02-03 | 2022-08-04 | Giesecke+Devrient Mobile Security Gmbh | Verfahren zur Herstellung einer Chipkarte, Kartenkörper für eine Chipkarte und Chipkarte |
-
2001
- 2001-03-21 JP JP2001080441A patent/JP3916407B2/ja not_active Expired - Fee Related
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7286367B2 (en) | 2002-01-11 | 2007-10-23 | Denso Corporation | Printed circuit board with a built-in passive device, manufacturing method of the printed circuit board, and elemental board for the printed circuit board |
| JP2004165562A (ja) * | 2002-11-15 | 2004-06-10 | Denso Corp | スピーカ付基板及びその製造方法 |
| JP2004247706A (ja) * | 2003-01-23 | 2004-09-02 | Shinko Electric Ind Co Ltd | 電子部品実装構造及びその製造方法 |
| JP4489411B2 (ja) * | 2003-01-23 | 2010-06-23 | 新光電気工業株式会社 | 電子部品実装構造の製造方法 |
| JP2006024891A (ja) * | 2004-06-10 | 2006-01-26 | Sanyo Electric Co Ltd | 半導体装置及びその製造方法 |
| JP4660259B2 (ja) * | 2004-06-10 | 2011-03-30 | 三洋電機株式会社 | 半導体装置の製造方法 |
| US7566584B2 (en) | 2005-05-23 | 2009-07-28 | Seiko Epson Corporation | Electronic substrate manufacturing method, semiconductor device manufacturing method, and electronic equipment manufacturing method |
| US8530753B2 (en) | 2008-12-24 | 2013-09-10 | Shinko Electric Industries Co., Ltd. | Fine wiring package and method of manufacturing the same |
| JP2011187919A (ja) * | 2010-03-05 | 2011-09-22 | Samsung Electro-Mechanics Co Ltd | 電子素子内蔵型印刷回路基板及びその製造方法 |
| JP2012231182A (ja) * | 2012-08-13 | 2012-11-22 | Shinko Electric Ind Co Ltd | 微細配線パッケージ |
| DE102021000556A1 (de) | 2021-02-03 | 2022-08-04 | Giesecke+Devrient Mobile Security Gmbh | Verfahren zur Herstellung einer Chipkarte, Kartenkörper für eine Chipkarte und Chipkarte |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3916407B2 (ja) | 2007-05-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5188256B2 (ja) | キャパシタ部品の製造方法 | |
| JP2008288298A (ja) | 電子部品を内蔵したプリント配線板の製造方法 | |
| US20050275088A1 (en) | Circuit module and method for manufacturing the same | |
| JP2001119147A (ja) | 電子部品内蔵多層基板及びその製造方法 | |
| JP2002280744A (ja) | 積層型電子部品実装済部品の製造方法、電子部品実装済完成品の製造方法、及び電子部品実装済完成品 | |
| JP2003142797A (ja) | 電子部品実装済完成品の製造方法及び電子部品実装済完成品 | |
| JP3916405B2 (ja) | 電子部品実装済部品の製造方法、電子部品実装済完成品の製造方法、及び半導体部品実装済完成品 | |
| JPH11250214A (ja) | 部品の実装方法とｉｃカード及びその製造方法 | |
| JP2000151112A (ja) | 配線基板及びその製造方法 | |
| JP3881193B2 (ja) | 電子部品実装済部品の製造方法、電子部品実装済部品、電子部品実装済完成品の製造方法及び電子部品実装済完成品 | |
| JP2002368369A (ja) | フレキシブルプリント配線板及びその製造方法 | |
| JP2001118986A (ja) | 半導体装置、ならびに電子機器 | |
| JP3891743B2 (ja) | 半導体部品実装済部品の製造方法、半導体部品実装済完成品の製造方法、及び半導体部品実装済完成品 | |
| JP2001093926A (ja) | 半導体素子パッケージ製造方法及びそれにより製造された半導体素子パッケージ | |
| JPH1041631A (ja) | チップ埋め込み構造高密度実装基板の製造方法 | |
| JP2001119120A (ja) | フレキシブル配線板パッケージ及びその製造方法 | |
| JP2004311786A (ja) | 配線基板、多層配線基板、配線基板の製造方法及び多層配線基板の製造方法 | |
| CN108550531B (zh) | 封装基板的制造方法 | |
| JP2004063701A (ja) | フレキシブルプリント配線基板の製造方法 | |
| JP2009289789A (ja) | 部品内蔵プリント配線板及び部品内蔵プリント配線板の製造方法 | |
| JP5098313B2 (ja) | 配線基板 | |
| JP2001250839A (ja) | 半導体部品実装済部品の製造装置、半導体部品実装済完成品の製造装置、及び半導体部品実装済完成品 | |
| JPH0992780A (ja) | 多層配線基板及び表面実装型電子部品の実装方法 | |
| JP2004214393A (ja) | 多層配線基板の製造方法 | |
| JP3979797B2 (ja) | 電子部品実装済部品の製造方法、電子部品実装済完成品の製造方法、及び半導体部品実装済完成品 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040706 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040706 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060704 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060829 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061031 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061214 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070130 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070206 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100216 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110216 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120216 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130216 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |