JP2002280744A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2002280744A5 JP2002280744A5 JP2001080441A JP2001080441A JP2002280744A5 JP 2002280744 A5 JP2002280744 A5 JP 2002280744A5 JP 2001080441 A JP2001080441 A JP 2001080441A JP 2001080441 A JP2001080441 A JP 2001080441A JP 2002280744 A5 JP2002280744 A5 JP 2002280744A5
- Authority
- JP
- Japan
- Prior art keywords
- electronic component
- circuit pattern
- manufacturing
- components
- component
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Description
【０００６】
【課題を解決するための手段】
上記目的を達成するために本発明は以下のように構成する。
即ち、本発明の第１態様の積層型電子部品実装済部品の製造方法は、第１基材内へ電子部品を埋設し、該埋設された電子部品の電極及び上記第１基材と電気的に接続する回路パターンを上記第１基材の回路パターン形成面に形成して上記電極及び上記第１基材と上記回路パターンとの電気的接続を図った第１実装済部品を作製し、
上記第１実装済部品と同様に作製された一又は複数の第２実装済部品、及び上記第１実装済部品について、上記第１実装済部品及び上記第２実装済部品の一方における上記回路パターンと、他方における上記第１基材とを電気的に接続させて互いの厚み方向に沿って重ね合わせる、
ことを特徴とする。
【課題を解決するための手段】
上記目的を達成するために本発明は以下のように構成する。
即ち、本発明の第１態様の積層型電子部品実装済部品の製造方法は、第１基材内へ電子部品を埋設し、該埋設された電子部品の電極及び上記第１基材と電気的に接続する回路パターンを上記第１基材の回路パターン形成面に形成して上記電極及び上記第１基材と上記回路パターンとの電気的接続を図った第１実装済部品を作製し、
上記第１実装済部品と同様に作製された一又は複数の第２実装済部品、及び上記第１実装済部品について、上記第１実装済部品及び上記第２実装済部品の一方における上記回路パターンと、他方における上記第１基材とを電気的に接続させて互いの厚み方向に沿って重ね合わせる、
ことを特徴とする。
Claims (6)
- 第１基材内へ電子部品を埋設し、該埋設された電子部品の電極及び上記第１基材と電気的に接続する回路パターンを上記第１基材の回路パターン形成面に形成して上記電極及び上記第１基材と上記回路パターンとの電気的接続を図った第１実装済部品を作製し、
上記第１実装済部品と同様に作製された一又は複数の第２実装済部品、及び上記第１実装済部品について、上記第１実装済部品及び上記第２実装済部品の一方における上記回路パターンと、他方における上記第１基材とを電気的に接続させて互いの厚み方向に沿って重ね合わせる、
ことを特徴とする積層型電子部品実装済部品の製造方法。 - 上記第１実装済部品及び上記第２実装済部品について、上記第１基材内への上記電子部品の埋設後、上記回路パターン形成前に、埋設された上記電子部品の上記電極を上記回路パターン形成面に露出させ、該露出後に上記回路パターンを形成する、請求項１記載の積層型電子部品実装済部品の製造方法。
- 請求項１又は２記載の積層型電子部品実装済部品の製造方法を用いて積層型電子部品実装済部品を製造した後、
上記積層型電子部品実装済部品の厚み方向から第２基材及び第３基材にて上記積層型電子部品実装済部品のラミネート処理を行なうことを特徴とする電子部品実装済完成品の製造方法。 - 上記ラミネート処理前に、上記第２基材及び上記第３基材の少なくとも一方に、上記積層型電子部品実装済部品内の上記回路パターンと電気的に接続される外部通信用電極を設け、上記ラミネート処理の際には上記外部通信用電極と上記回路パターンとを電気的に接続して上記ラミネート処理を行なう、請求項３記載の電子部品実装済完成品の製造方法。
- 上記ラミネート処理後、上記外部通信用電極を露出させる、請求項４記載の電子部品実装済完成品の製造方法。
- 請求項３から５のいずれかに記載の電子部品実装済完成品の製造方法にて製造されたことを特徴とする電子部品実装済完成品。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001080441A JP3916407B2 (ja) | 2001-03-21 | 2001-03-21 | 積層型電子部品実装済部品の製造方法、電子部品実装済完成品の製造方法、及び電子部品実装済完成品 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001080441A JP3916407B2 (ja) | 2001-03-21 | 2001-03-21 | 積層型電子部品実装済部品の製造方法、電子部品実装済完成品の製造方法、及び電子部品実装済完成品 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2002280744A JP2002280744A (ja) | 2002-09-27 |
| JP2002280744A5 true JP2002280744A5 (ja) | 2005-05-19 |
| JP3916407B2 JP3916407B2 (ja) | 2007-05-16 |
Family
ID=18936726
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001080441A Expired - Fee Related JP3916407B2 (ja) | 2001-03-21 | 2001-03-21 | 積層型電子部品実装済部品の製造方法、電子部品実装済完成品の製造方法、及び電子部品実装済完成品 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3916407B2 (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003332749A (ja) | 2002-01-11 | 2003-11-21 | Denso Corp | 受動素子内蔵基板、その製造方法及び受動素子内蔵基板形成用素板 |
| JP4016810B2 (ja) * | 2002-11-15 | 2007-12-05 | 株式会社デンソー | スピーカ付基板及びその製造方法 |
| JP4489411B2 (ja) * | 2003-01-23 | 2010-06-23 | 新光電気工業株式会社 | 電子部品実装構造の製造方法 |
| JP4660259B2 (ja) * | 2004-06-10 | 2011-03-30 | 三洋電機株式会社 | 半導体装置の製造方法 |
| JP2006332094A (ja) | 2005-05-23 | 2006-12-07 | Seiko Epson Corp | 電子基板の製造方法及び半導体装置の製造方法並びに電子機器の製造方法 |
| JP5147678B2 (ja) | 2008-12-24 | 2013-02-20 | 新光電気工業株式会社 | 微細配線パッケージの製造方法 |
| KR101084252B1 (ko) * | 2010-03-05 | 2011-11-17 | 삼성전기주식회사 | 전자소자 내장형 인쇄회로기판 및 그 제조방법 |
| JP5484532B2 (ja) * | 2012-08-13 | 2014-05-07 | 新光電気工業株式会社 | 微細配線パッケージ |
| DE102021000556A1 (de) | 2021-02-03 | 2022-08-04 | Giesecke+Devrient Mobile Security Gmbh | Verfahren zur Herstellung einer Chipkarte, Kartenkörper für eine Chipkarte und Chipkarte |
-
2001
- 2001-03-21 JP JP2001080441A patent/JP3916407B2/ja not_active Expired - Fee Related
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106328339B (zh) | 线圈部件 | |
| TWI234172B (en) | Inductance element, laminated electronic component, laminated electronic component module and method for producing these element, component and module | |
| JP3502988B2 (ja) | 多端子型の積層セラミック電子部品 | |
| EP1267596A3 (en) | Printed circuit board and its manufacturing method | |
| WO2005125298A3 (en) | Method for manufacturing an electronics module comprising a component electrically connected to a conductor- pattern layer | |
| CA2053448A1 (en) | Multilayer printed wiring board and process for manufacturing the same | |
| EP1087647A3 (en) | Thin integral resistor/capacitor/inductor package, method of manufacture | |
| FR2575627A1 (fr) | Procede de fabrication d'une carte multicouche de circuits imprimes | |
| CN102497749A (zh) | Pcb多层板内埋入电容的方法 | |
| JP2002280744A5 (ja) | ||
| JP2007329452A5 (ja) | ||
| TWI304308B (en) | Circuit board with embeded passive component and fabricating process thereof | |
| JP2007088461A5 (ja) | ||
| JP2003142797A5 (ja) | ||
| JP2002261421A5 (ja) | ||
| CN106376173B (zh) | 印刷电路板的多层导线结构、磁性元件及其制造方法 | |
| WO1988002978A1 (en) | Multi-layer printed circuit board and a method of fabricating the same | |
| JP2004200468A (ja) | インダクタ及びその製造方法 | |
| US6597056B1 (en) | Laminated chip component and manufacturing method | |
| WO2015097728A1 (ja) | コイル部品 | |
| JP2004158671A (ja) | 多層基板およびその製造方法 | |
| JP2003234231A5 (ja) | ||
| JP2561643B2 (ja) | セラミック電子部品用グリーンシートのレーザ加工法および積層セラミック電子部品の製造方法 | |
| TW200611619A (en) | A manufacturing method of a multi-layer circuit board with embedded passive components | |
| CN107949187A (zh) | 一种软硬结合板的制作方法、软硬结合板及移动终端 |