JP2012244063A - 集積回路チップパッケージおよびその製作方法 - Google Patents

Abstract

【課題】集積回路チップパッケージおよびその製作方法を提供する。
【解決手段】リードフレーム１１は複数の導電ユニット１２から構成されたリードフレームアレイであり、導電ユニット１２の一部分は第一延長導線１３を有する。回路配置層２１は、複数の第二延長導線２２を有する。回路配置層２１が一層のみである際、複数の第二延長導線２２はリードフレーム１１の第一延長導線１３に電気的に接続される。回路配置層２１が二層以上である際、複数の第二延長導線２２はリードフレーム１１の第一延長導線１３または異なる回路配置層２１の第二延長導線２２に電気的に接続される。はんだボールアレイ４１は、リードフレームアレイに電気的に接続される複数のはんだボール４２を有する。
【選択図】 図２Ｆ

Description

本発明は、集積回路チップパッケージおよびその製作方法に関するものである。

従来、特許文献１記載の電子デバイスパッケージの製造方法が記載されている。
また、図１Ａおよび図１Ｂは、パッケージングされたリードフレームの一例を示す平面図および断面図である。図１Ａに示すように、リードフレーム１０は複数のリード１（ｌｅａｄ）を有する。リード１はワイヤボンディング技術（ｗｉｒｅ ｂｏｎｄ）に基づいて複数の導線３を介して集積回路チップ２に電気的に接続される。図１Ｂは図１Ａ中のＡＡ’線に沿った断面図である。図１Ｂに示すように、リードフレーム１０のダイパドル５（ｄｉｅ ｐａｄｄｌｅ）の上に集積回路チップ２を接着し、ワイヤボンディングを行い、そののち導線３によって集積回路チップ２をリードフレーム１０のリード１に電気的に接続する。続いてパッケージコロイド４によって集積回路チップ２、リードフレーム１０および導線３をモールディング（ｍｏｌｄｉｎｇ）すれば、集積回路チップのパッケージングが完了する。続いて、回路板６にリード１を固定すると、集積回路チップ２が回路板６上の回路の一部になる。

集積回路チップパッケージング技術の発展に伴い、集積回路チップのパッケージサイズを縮減するには、リードフレーム１０上のリードとリードの間の間隔（Ｐｉｔｃｈ）を縮減することが求められる。しかしながら、先行技術によってリードフレームのパッケージングを行う際、リードとリードとの間の間隔を縮減することが難しいため、導線のパッケージング技術においてサイズを縮減する発展が制限されるだけでなく、回路全体の空間を削減することができない。かつ導線３の消耗を減少させることもできない。

特開２０１０−２８７８９３号公報

それに対し、本発明は、上述した先行技術の欠点に鑑み、集積回路チップのパッケージサイズを縮減し、導線の消耗を減少させることによって集積回路チップパッケージングにかかるコストを削減することが可能な集積回路チップパッケージおよび製作方法を提示した。

本発明は、集積回路チップパッケージおよびその製作方法を提供することを目的とする。

上述の目的を達成するために、本発明による集積回路チップパッケージは、集積回路チップのパッケージに用いられ、かつリードフレーム、少なくとも一つの回路配置層およびはんだボールアレイを備える。リードフレームは複数の導電ユニットから構成されたリードフレームアレイであり、導電ユニットの一部分は第一延長導線を有する。回路配置層は、複数の第二延長導線を有する。回路配置層が一層のみである際、複数の第二延長導線はリードフレームの第一延長導線に電気的に接続される。回路配置層が二層以上である際、複数の第二延長導線はリードフレームの第一延長導線または異なる回路配置層の第二延長導線に電気的に接続される。はんだボールアレイは、リードフレームアレイに電気的に接続される複数のはんだボールを有する。

上述の目的を達成するために、本発明による集積回路チップパッケージングの製作方法は、次のステップを含む。まずリードフレームを用意する。リードフレームは複数の導電ユニットから構成されたリードフレームアレイであり、導電ユニットの一部分は第一延長導線を有する。続いて複数の第二延長導線を有する回路配置層を少なくとも一つ形成する。回路配置層が一層のみである際、複数の第二延長導線はリードフレームの第一延長導線に電気的に接続される。回路配置層が二層以上である際、複数の第二延長導線はリードフレームの第一延長導線または異なる回路配置層の第二延長導線に電気的に接続される。続いて複数のはんだボールを有するはんだボールアレイをリードフレームに電気的に接続する。

本発明の実施形態において、リードフレームとはんだボールアレイとの間は複数のメタルパッドから構成されたメタルパッドアレイと、メタルパッドアレイに被さる被覆層とを有する。複数のメタルパッドは複数の導線ユニットに電気的に接続される。被覆層ははんだマスク（Ｓｏｌｄｅｒ Ｍａｓｋ）であるが、これに限らない。

先行技術によってパッケージングされたリードフレームを示す平面図である。 先行技術によってパッケージングされたリードフレームを示す断面図である 本発明の第１実施形態を示す模式図である。 本発明の第１実施形態を示す模式図である。 本発明の第１実施形態を示す模式図である。 本発明の第１実施形態を示す模式図である。 本発明の第１実施形態を示す模式図である。 本発明の第１実施形態を示す模式図である。 本発明の第２実施形態を示す模式図である。 本発明の第３施形態を示す模式図である。

以下、本発明による集積回路チップパッケージングおよびその製作方法を実施形態および図面に基づいて説明する。そのうちの図面は主にそれぞれの部品の間の関係を表示する模式図である。図中の部品の形、厚さおよび幅は一定の比例に基づいて作成されたものでない。

（第１実施形態）
図２Ａから図２Ｆに示したのは本発明の第１実施形態である。図２Ａに示すように、リードフレーム１１は複数の導電ユニット１２から構成されたリードフレームアレイであり、導電ユニット１２の一部分は第一延長導線１３を有する。導電ユニット１２は図面に示した円形に限らず、方形または任意の形であってもよい。第一延長導線１３は図２Ａに示した通りであるとは限らない。あらゆる第一延長導線１３の末端をリードフレームの辺縁まで伸ばすか、回路の配置に応じて第一延長導線１３を別の適切な位置まで伸ばすことができる。

図２Ｂに示すように、回路配置層２１は複数の第二延長導線２２を有する。第二延長導線２２は第一端２２１および第二端２２２を有する。第二端２２２はリードフレーム１１の第一延長導線１３の末端に電気的に接続される。回路配置層２１は本発明の概念に基づいて一層または多層であってもよい。本実施形態は、図面を簡単化し、多層の間の関係を明確にするために、例として一層の回路配置層２１を提示する。多層の回線配置層２１を採用する際、電気的接続の需要に応じ、異なる層の第二延長導線２２の上下を適切に接続し、それらの第二延長導線２２をリードフレーム１１の第一延長導線１３に電気的に接続すればよい。

図２Ｃに示したのは本実施形態を示す平面図である。本実施形態は、リードフレーム１１の上に回線配置層２１を配置し、回線配置層２１とリードフレーム１１との電気的接続を完成させ、そののち集積回路チップ２を回線配置層２１に配置し、集積回路チップ２上の複数のチップパッド３１を第二延長導線２２の第一端２２１に電気的に接続する。電気的接続の便をはかるために、第二延長導線２２の第二端２２２と第一延長導線１３の末端とは平面図に示した通り重なる。電気的接続方式について後ほど例を挙げて説明する。第二延長導線２２の第一端２２１は、チップパッド３１との電気的接続の便をはかるために集積回路チップ２の周りに位置することが比較的好ましい。

図２Ｄに示すように、チップパッド３１と第二延長導線２２の第一端２２１とは、ワイヤボンディング技術に基づいて導線１３を介して電気的に接続するか、フリップチップ技術に基づいて突出部５３を介して電気的に接続する。図２Ｅは図２Ｄ中のＢＢ’線に沿った断面図である。集積回路チップ２は回路配置層２１の上に接着され、かつワイヤボンディングされた後、導線３を介して回路配置層２１の第二延長導線２２の第一端２２１に電気的に接続される。図２Ｆはチップパッド３１と第二延長導線２２の第一端２２１とがフリップチップ技術に基づいて突出部５３を介して電気的に接続する状態を示す断面図である。続いてパッケージコロイド４によって集積回路チップ２および回路配置層２１をモールディングする。接続層５１中の接続ピン５２によって第二延長導線２２の第二端２２２をリードフレーム１１の第一延長導線１３の末端に電気的に接続する。続いてはんだボールアレイ４１の複数のはんだボール４２を複数の導電ユニット１２に接続すれば、集積回路チップパッケージングが完了する。

（第２実施形態）
図３に示したのは、本発明の第２実施形態である。第１実施形態と比べて、本実施形態による集積回路チップパッケージングは、さらにリードフレーム１１とはんだボールアレイ４１との間に複数のメタルパッド１４から構成されたメタルパッドアレイと、メタルパッドアレイに被さる被覆層１５とを有する。複数のメタルパッド１４はリードフレームアレイ上の複数の導線ユニット１２に電気的に接続される。被覆層１５ははんだマスクであるが、これに限らない。

（第３実施形態）
図４に示したのは、本発明の第３実施形態である。第１実施形態と比べて、本実施形態は、多層の接続層５１によって多層の回路配置層２１を電気的に接続する。

本発明は、一層または多層の回路配置層を採用することによってパッケージングおよびワイヤボンディングの距離を短縮し、ワイヤボンディングにかかるコストを削減するため、先行技術によってワイヤボンディングの遠近距離が一致せず、配置が難しいという問題を避けることができるだけでなく、リードとリードの間の間隔を縮減し、回路全体の空間を削減することができる。

以上、本発明は、上記実施形態になんら限定されるものではなく、発明の趣旨を逸脱しない範囲において種々の形態で実施可能である。例えば本発明において、リードフレームアレイ、はんだボールアレイまたはメタルパッドアレイは、矩形に限らず、任意の形に配列されてもよい。集積回路チップ上のチップパッドは、集積回路の周りに限らず、集積回路チップ上の別の部位に配置されてもよい。

１ ・・・リード
２ ・・・集積回路チップ
３ ・・・導線
４ ・・・パッケージコロイド
５ ・・・ダイパドル
６ ・・・回路板
１０ ・・・リードフレーム
１１ ・・・リードフレーム
１２ ・・・導電ユニット
１３ ・・・第一延長導線
１４ ・・・メタルパッド
１５ ・・・被覆層
２１ ・・・回路配置層
２２ ・・・第二延長導線
２２１・・・第一端
２２２・・・第二端
３１ ・・・チップパッド
４１ ・・・はんだボールアレイ
４２ ・・・はんだボール
５１ ・・・接続層
５２ ・・・接続ピン
５３ ・・・突出部

Claims (10)

1. 集積回路チップのパッケージングに用いられ、かつリードフレーム、少なくとも一つの回路配置層およびはんだボールアレイを備え、
   前記リードフレームは、複数の導電ユニットから構成されたリードフレームアレイを含み、前記導電ユニットの一部分は第一延長導線を有し、
   前記回路配置層は、複数の第二延長導線を有し、前記回路配置層が一層のみである際、複数の前記第二延長導線は前記リードフレームの前記第一延長導線に電気的に接続され、前記回路配置層が二層以上である際、複数の前記第二延長導線は前記リードフレームの前記第一延長導線または異なる前記回路配置層の前記第二延長導線に電気的に接続され、
   前記はんだボールアレイは、前記リードフレームアレイに電気的に接続される複数のはんだボールを有することを特徴とする集積回路チップパッケージ。
2. さらに前記回路配置層および前記集積回路チップに被さるパッケージコロイドを備えることを特徴とする請求項１に記載の集積回路チップパッケージ。
3. さらにメタルパッドアレイおよび被覆層を備え、
   前記メタルパッドアレイは、前記リードフレームアレイに電気的に接続される複数のメタルパッドを有し、
   前記被覆層は、前記メタルパッドアレイに被さることを特徴とする請求項１に記載の集積回路チップパッケージ。
4. 前記被覆層は、はんだマスクであることを特徴とする請求項３に記載の集積回路チップパッケージ。
5. 前記集積回路チップは、複数のチップパッドを有し、前記チップパッドは、ワイヤボンディング技術またはフリップチップ技術によって前記第二延長導線に電気的に接続されることを特徴とする請求項１に記載の集積回路チップパッケージ。
6. 集積回路チップのパッケージングに用いられる集積回路チップパッケージの製作方法であって、
   リードフレームを用意し、前記リードフレームは複数の導電ユニットから構成されたリードフレームアレイであり、導電ユニットの一部分は第一延長導線を有するステップと、 複数の第二延長導線を有する回路配置層を少なくとも一つ形成し、前記回路配置層が一層のみである際、複数の前記第二延長導線は前記リードフレームの前記第一延長導線に電気的に接続され、前記回路配置層が二層以上である際、複数の前記第二延長導線は前記リードフレームの前記第一延長導線または異なる前記回路配置層の前記第二延長導線に電気的に接続されるステップと、
   複数のはんだボールを有するはんだボールアレイを前記リードフレームに電気的に接続するステップと、
   を含むことを特徴とする集積回路チップパッケージの製作方法。
7. さらに前記回路配置層および前記集積回路チップにパッケージコロイドを被せるステップを含むことを特徴とする請求項６に記載の集積回路チップパッケージの製作方法。
8. さらに前記リードフレームアレイに電気的に接続される複数のメタルパッドを有するメタルパッドアレイと、前記メタルパッドアレイに被さる被覆層と、を配置するステップを含むことを特徴とする請求項６に記載の集積回路チップパッケージの製作方法。
9. 前記被覆層は、はんだマスクであることを特徴とする請求項８に記載の集積回路チップパッケージの製作方法。
10. さらにワイヤボンディング技術またはフリップチップ技術によって前記集積回路チップ上の複数のチップパッドを前記第二延長導線に電気的に接続するステップを含むことを特徴とする請求項６に記載の集積回路チップパッケージの製作方法。