JP2008159607A - 半導体装置及びその製造方法 - Google Patents

Abstract

【課題】配線基板上に積層する複数の半導体チップの大きさや形状の自由度を確保しつつ、半導体チップの厚さを薄くすることなく、薄型化を実現する半導体装置及びその製造方法を提供することを目的とする。
【解決手段】配線基板４１と、前記配線基板４１の上に固着された第１の半導体素子４２と、前記第１の半導体素子４３の上に固着された第２の半導体素子４４とを備えた半導体装置４０は、前記第２の半導体素子４４は、前記第２の半導体素子４４の端子パッド４８が前記第１の半導体素子４２と重ならないように、前記第１の半導体素子４２の上に固着され、前記配線基板４１のボンディングパッド４７−２と第２の半導体素子４４の前記パッド４８とが、バンプ５１を含む接続部により接続され、前記第２の半導体素子４４と前記第１の半導体素子４２とを固着する接着剤４５が、前記接続部を被覆してなることを特徴とする。
【選択図】図５

Description

本発明は、半導体装置及びその製造方法に関し、より具体的には、複数の半導体素子を配線基板上に積層して構成される半導体装置およびその製造方法に関する。

異なる機能を有する複数の半導体チップ、或いは同一機能の半導体チップ（半導体素子）複数個を、配線基板又はリードフレームのダイパッド上に積層して配置し、夫々の半導体チップの電極パッドと配線基板上のボンディングパッド或いはリードフレームのインナーリードとを、又は複数の半導体チップの電極パッド間を、ボンディングワイヤにより接続した構成のチップ積層型半導体装置（スタックドパッケージと称されることもある）が知られている。

かかる構造によれば、１つの半導体装置内に複数個の半導体チップが収容されているため、半導体装置の多機能化或いはメモリの大容量化等、電子機器の要求に対応することができる。

その一方、例えば携帯電話やデジタルカメラ等の所謂小型電子機器にあっては、搭載される半導体装置の薄型化及び高密度化の要求が近年高まっている。

従来のチップ積層型半導体装置の第１の例の構造を、図１に示す。図１（ａ）は、平面図である図１（ｂ）の線Ｘ−Ｘ'における断面を示す。尚、図１（ｂ）においては、封止樹脂１０の図示を省略している。

当該チップ積層型半導体装置１にあっては、一方の主面に複数の外部接続端子２が形成された配線基板３上に、第１の半導体チップ４が第１の接着剤５を介して載置され、更に当該半導体チップ４上に、第２の半導体チップ６が第２の接着剤７を介して載置されている。

第２の半導体チップ６は、第１の半導体チップ４よりも小さいチップサイズを有する。これら第１の半導体チップ４及び第２の半導体チップ６は、電子回路形成面（主面）が配線基板３とは対向しない即ち所謂フェイスアップの状態で、搭載されている。そして、当該第１の半導体チップ４並びに第２の半導体チップ６の、外部接続用電極パッド（図示を省略）は、当該半導体素子の主面に配設されている。

第１の半導体チップ４及び第２の半導体チップ６の電極パッドと、配線基板３上のボンディングパッド（図示を省略）は、ボンディングワイヤ８及び９により夫々接続されている。これら第１の半導体チップ４及び第２の半導体チップ６は、ボンディングワイヤ８及び９と共に、配線基板３上において封止樹脂１０により気密封止されている。

しかしながら、この様な図１に示す例の構造では、同一のチップサイズを有する半導体チップを積層して載置することができないことから、配線基板３上に積層される半導体チップの組合せの自由度は低い。

そこで、かかる配線基板上に積層する半導体チップの組合せの自由度を向上させるべく、図２乃至図４に示す態様が提案されている。なお、図２乃至図４において、前記図１を参照して説明した箇所には同じ符号を付して、その説明を省略する。

従来のチップ積層型半導体装置の一つを、図２に示す。図２（ａ）は、平面図である図２（ｂ）において矢印Ｙから見たときの断面を示す。尚、図２（ｂ）においては、封止樹脂１０の図示を省略している。

かかる従来のチップ積層型半導体装置１１にあっては、配線基板３上に、第１の半導体チップ１４が第１の接着剤５を介して載置され、更に、第１の半導体チップ１４上に、第２の半導体チップ１６が第２の接着剤７を介して載置されている。

第１の半導体チップ１４及び第２の半導体チップ１６は、それぞれ長方形を有し、第２の半導体チップ１６は、第１の半導体チップ１４上に交差する如く搭載・配置されている。第１の半導体チップ１４並びに第２の半導体チップ１６それぞれの主面にあって、対向する短辺側端部には、電極パッド（図示を省略）が配設され、ボンディングワイヤ８及び９を介して、配線基板３上のボンディングパッド（図示を省略）に接続されている。

そして、第１の半導体チップ１４及び第２の半導体チップ１６は、ボンディングワイヤ８及び９と共に、配線基板３上において封止樹脂１０により封止されている（例えば、特許文献１参照。）。

従来のチップ積層型半導体装置の他の形態を、図３に示す。図３（ａ）は、平面図である図３（ｂ）の、線Ｘ−Ｘ'に於ける断面を示す。尚、図３（ｂ）においては、封止樹脂１０の図示を省略している。

かかるチップ積層型半導体装置２１にあっては、配線基板３上に、第１の半導体チップ２４が、電子回路形成面（主面）が配線基板３と対向する、所謂フェイスダウン（フリップチップ）形態をもって載置されている。更に、当該第１の半導体チップ２４上には、第２の半導体チップ２６が、第２の接着剤７を介して、且つその電子回路形成面（主面）が上方を向いた状態で載置されている。

第１の半導体チップ２４の電極パッド（図示を省略）には金（Ａｕ）バンプ２２が形成されており、当該金（Ａｕ）バンプ２２を介して、第１の半導体チップ２４は配線基板３のボンディングパッド（図示を省略）に接続されている。なお、第１の半導体チップ２４と配線基板３との間には、アンダーフィル材２３が充填されている。

一方、第２の半導体チップ２６の電極パッドと、配線基板３上のボンディングパッドは、ボンディングワイヤ９により接続されている。そして、第１の半導体チップ４及び第２の半導体チップ６は、ボンディングワイヤ９と共に、配線基板３上において封止樹脂１０により封止されている（例えば、特許文献２参照。）。

かかる構造では、前記図１及び図２に示す例の場合に比べ、積層して載置される半導体チップのチップサイズ及び形状につき制約が少ないため、半導体チップの組合せの自由度は高い。

従来のチップ積層型半導体装置の他の形態を、図４に示す。図４（ａ）は、平面図である図４（ｂ）の線Ｘ−Ｘ'における断面を示す。尚、図４（ｂ）においては、封止樹脂１０の図示を省略している。

かかる従来のチップ積層型半導体装置３１にあっては、配線基板３上に、第１の半導体チップ３４が第１の接着剤５を介して載置され、更に当該第１の半導体チップ３４上には、第２の半導体チップ３６が第２の接着剤７を介して、且つ当該第１の半導体チップ３４とは偏寄して（ずらされて）載置されている。

そして、第１の半導体チップ３４及び第２の半導体チップ３６の電子回路形成面（主面）の端部に配設された電極パッド（図示を省略）は、ボンディングワイヤ８及び９を介して配線基板３上のボンディングパッド（図示を省略）に接続されている。
そして、第１の半導体チップ１４及び第２の半導体チップ１６は、ボンディングワイヤ８及び９と共に、配線基板３上において封止樹脂１０により封止されている（例えば、特許文献３参照。）。
特開平２−３１２２６５号公報 特開平３−２５５６５７号公報 特開平６−２２４３６２号公報

しかしながら、図１乃至図４に示す先行例にあっては、いずれも上段に搭載された第２の半導体チップ６、１６、２６及び３６と配線基板３との間が、ボンディングワイヤ９により接続されている。

このため、当該ボンディングワイヤ９のワイヤループの高さの分、即ち、図１乃至図４に示される構成に於いて第２の半導体チップ６、１６、２６及び３６の上面から高さαに相当する部分を越えて封止樹脂１０を被覆する必要がある。従って、かかる構造では半導体装置の薄型化の要求に対応することが困難である。

一方、半導体装置の薄型化の要求に対して、半導体チップの厚さを薄くすることにより対応することも考えられる。

しかしながら、半導体チップの厚さを薄くすると、半導体チップの強度の低下に因る製造歩留まりの低下、或いは完成した半導体装置の信頼性の低下を招く。また、半導体チップを薄型加工するための製造工程の追加に因る製造コストの増加を招く恐れもある。

本発明は、この様な点に鑑みてなされたものであって、配線基板等の支持基板上に積層配置される複数の半導体チップの大きさ、或いは形状の自由度を確保しつつ、また半導体チップの厚さを薄くすることなく、半導体装置として薄型化を実現することができる構造ならびにその製造方法を提供することを目的とする。

本発明の一観点によれば、配線基板と、前記配線基板の上に搭載された第１の半導体素子と、前記第１の半導体素子の上に位置をずらして搭載された第２の半導体素子と、を有し、前記第２の半導体素子は、前記第１の半導体素子上にその主面の一部を前記第１の半導体素子に対向させて搭載され、前記第２の半導体素子の前記主面上の電極パッドは、前記配線基板の第２半導体素子接続用パッドに接続部により接続されていることを特徴とする半導体装置が提供される。

本発明の別の観点によれば、配線基板と、前記配線基板の上に搭載された基板と、前記基板上に搭載された第１の半導体素子と、前記第１の半導体素子の上に位置をずらして搭載された第２の半導体素子と、を有し、前記第２の半導体素子は、前記第１の半導体素子上にその主面の一部を前記第１の半導体素子に対向させて搭載され、前記第２の半導体素子の前記主面上の電極パッドは、前記基板の第２半導体素子接続用パッドに接続部により接続されていることを特徴とする半導体装置が提供される。

本発明の更に別の観点によれば、配線基板上に、第１の半導体素子を固着する第１の工程と、次いで、主面の一部を前記第１の半導体素子に対向させて前記第１の半導体素子上に第２の半導体素子を積層固着する第２の工程と、を有し、前記第２の工程において、前記第１の半導体素子と前記第２の半導体素子との接着剤を用いた固着と、バンプを介して前記第２の半導体素子と前記配線基板の第２半導体素子接続用パッドとの接続とを、同時に行うことを特徴とする半導体装置の製造方法が提供される。

本発明によれば、配線基板など支持基板上に積層して配置される複数個の半導体チップの大きさ、或いは形状の自由度を確保しつつ、薄型化を実現することができる半導体装置及びその製造方法が提供される。

以下、本発明の実施の形態について説明する。

先ず本発明による半導体装置の構造について説明し、しかる後当該半導体装置の製造方法について説明する。

[半導体装置]
先ず、本発明による半導体装置の基本構成について説明し、次いで、かかる基本構成に基づく応用例（変形例）について説明する。
[実施の態様その１]
本発明による半導体装置の実施の態様その１を、図５に示す。同図５（ａ）は、図５（ｂ）の線Ｘ−Ｘ'における断面を示す。尚、平面図５（ｂ）に於いては、封止用樹脂の表示を省略している。

実施の態様その１に係る半導体装置４０は、所謂ＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）構造を有する。

即ち、配線基板４１の一方の主面に、第１の半導体チップ（第１の半導体素子）４２が第１の接着剤４３を介して固着され、更に、第２の半導体チップ（第２の半導体素子）４４が第２の接着剤４５を介して、且つフェイスダウン（フリップチップ）方式により第１の半導体チップ４２上に搭載され、固着されている。

そして、当該配線基板４１の一方の主面には、搭載される第１の半導体チップ４２の電極パッド４６に対応して、第１半導体素子接続用としての第１のボンディングパッド４７−１が複数個配設され、また、第２の半導体チップ４４の電極パッド４８に対応して、第２半導体素子接続用としての第２のボンディングパッド４７−２が複数個配設されている。

一方、配線基板４１の他方の主面（裏面）には、外部接続用端子として半田ボール４９が、複数個配設されている。

ここで、前記配線基板４１は、例えば、ガラス−エポキシ、ガラス−ＢＴ（ビスマレイミドトリアジン）、ポリイミド、セラミック、ガラス、又はシリコン（Ｓｉ）から形成される。また、第１のボンディングパッド４７−１、及び第２のボンディングパッド４７−２は、例えば銅（Ｃｕ）層から構成され、その表面に下層からニッケル（Ｎｉ）及び金（Ａｕ）のメッキが施されている。

そして配線基板４１の表面及び／或いは内部には、当該ボンディングパッド或いは外部接続用端子を接続する配線層が配設されている。（図示せず）
尚、所謂ＬＧＡ（Ｌａｎｄ Ｇｒｉｄ Ａｒｒａｙ）型の半導体装置であれば、外部接続用端子４７としては、ニッケル（Ｎｉ）及び金（Ａｕ）メッキが施された銅（Ｃｕ）ランドが適用される。

かかる構成に於いて、前記第１の半導体チップ４２は、シリコン（Ｓｉ）半導体基板の一方の主面に、ＭＩＳトランジスタ等の能動素子、容量素子等の受動素子及びこれらを相互に接続する配線層が形成されて電子回路が構成されている。

当該第１の半導体チップ４２は、前記主面（電子回路形成面）を上とした所謂フェイスアップ形態をもって、第１の接着剤４３を介して、配線基板４１上に固着されている。当該第１の半導体チップ４２の電子回路形成面には、前記配線層に接続された複数個の電極パッド４６が配設されている。当該電極パッド４６は、アルミニウム（Ａｌ）、銅（Ｃｕ）或いはこれらの何れかを含む合金から構成される。
前記配線基板４１に於ける第１のボンディングパッド４７−１は、当該電極パッド４６に対応して配設される。そして、当該第１の半導体チップ４２の電極パッド４６と、配線基板４１の第１のボンディングパッド４７−１は、ボンディングワイヤ５０を介して接続されている。当該ボンディングワイヤ５０は、例えば、金（Ａｕ）、銅（Ｃｕ）、アルミニウム（Ａｌ）、又はこれらの何れかの金属を含む合金等から形成され、直径約１５乃至３０μｍを有する。

尚、前記第１の接着剤４３としては、熱硬化性或いは熱可塑性の絶縁性樹脂接着剤を用いることができる。具体的には、エポキシ系、ポリイミド系、アクリル系、又はシリコン系樹脂を用いることができる。

一方、前記第２の半導体チップ４４も、前記第１の半導体チップ４２と同様に、その主面に電子回路が形成されている。そして、当該第２の半導体チップ４４は、電子回路形成面を第１の半導体チップ４２並びに前記配線基板４１に対向させた、所謂フェイスダウン（フリップチップ）形態をもって、第１の半導体チップ４２上に固着されている。

当該第２の半導体チップ４４は、第２の接着剤４５を介して、第１の半導体チップ４２上に固着される。また、当該第２の半導体チップ４４の電子回路形成面には、配線層に接続された複数個の電極パッド４８が配設されている。当該電極パッド４８も、アルミニウム（Ａｌ）、銅（Ｃｕ）及びこれらの何れかを含む合金から構成される。

そして、前記配線基板４１に於ける第２のボンディングパッド群４７−２は、当該第２の半導体チップ４４の電極パッド４８に対応して配設されている。

当該第２の半導体チップ４４の電極パッド４８と、配線基板４２の第２のボンディングパッド４７−２は、バンプ５１を介して接続されている。当該バンプ５１は、金（Ａｕ）、銅（Ｃｕ）、ニッケル（Ｎｉ）、これらの合金、錫（Ｓｎ）−銀（Ａｇ）、錫（Ｓｎ）−銀（Ａｇ）−銅（Ｃｕ）等から成る半田、或いは銀（Ａｇ）粒子等の金属を含有した導電性樹脂から構成される。当該バンプ５１は、ボールボンディング法、メッキ法、印刷法、或いは転写法等により形成される。

本実施の形態にあっては、第２の半導体チップ４４の第１の半導体チップ４２への固着に用いられる第２の接着剤４５が、当該第２の半導体チップ４４と配線基板４１との間に於いて、電極パッド４８と第２のボンディングパッド４７−２との間に配設されたバンプ５１の周囲を被覆して配設さている。

ここで、当該第２の接着剤４５は、所謂アンダーフィル材を兼ねている。即ち、第２の半導体チップ４４と配線基板４１との間において、バンプ５１の周囲を覆うアンダーフィル材と、第１の半導体チップ４２上に第２の半導体チップ４４を固着する第２の接着剤４５が、共通の材料から構成されている。従って、半導体装置４０を構成する要素数を削減することができ、当該半導体装置４０の製造コストの低下を図ることができる。

当該第２の接着剤４５としては、熱硬化性或いは熱可塑性の絶縁性樹脂接着剤を用いることができる。即ち、エポキシ系、ポリイミド系、アクリル系、又はシリコン系樹脂を用いることができる。尚、当該第２の接着剤４５は、前記第１の接着剤４３と同一の材料、或いは異なる材料であって良い。

かかる構成に於いて、前記第２の半導体チップ４４は、その主面の全て（全面）が前記第１の半導体チップ４２の主面と対向しない様に、即ち全てが重ならない様に、第１の半導体チップ４２に対して、その主面の外周の対向する二辺に沿ってずらされて（偏寄して）搭載されている。

従って、前記第１の半導体チップ４２の電極パッド４６並びに第２の半導体チップ４４の電極パッド４８は、第１の半導体チップ４２並びに第２の半導体チップ４４のそれぞれの主面に於いて、両半導体チップ４２，４４が対向しない領域に位置して、列状に配設されている。

そして、これらの端子パッドに対応して、配線基板４１に於けるボンディングパッド４７も、列状に配設されている。

また、前記配線基板４１の一方の主面にあって、積層配置された半導体素子、ボンディングワイヤ、並びに接着剤の露出表面などを被覆して封止用樹脂５２が配設され、樹脂封止がなされている。当該封止用樹脂５２としては、例えば熱硬化型エポキシ樹脂を用いることができる。

かかる樹脂封止により、前記半導体チップ４２並びに半導体チップ４４は、封止用樹脂５２によって一体的に封止されて、機械的な外力、水分などから保護される。

この様に、本実施の態様に於ける半導体装置４０にあっては、配線基板４１上に搭載された第１の半導体チップ４２上に、フェイスダウン（フリップチップ）形態をもって第２の半導体チップ４４が搭載され、当該第２の半導体チップ４４と前記配線基板４２との接続はバンプ５１を介してなされる。

従って、前記図１乃至図４に示される従来技術の如く、第２の半導体チップの電極パッドへのボンディングワイヤの接続を要せず、当該ボンディングワイヤのワイヤループの高さに対応して封止用樹脂を配設する必要が生じない。

これにより、配線基板４１上に搭載される半導体チップ４２、半導体チップ４４の大きさ、並びに形状の自由度を確保しつつ、当該半導体チップ４２、４４の厚さを必要以上に薄くすることなく、半導体装置としての薄型化の要求に対応することができる。

また、当該半導体装置４０にあっては、配線基板４１の第２のボンディングパッド４７−２は、第２の半導体チップ４４の電極パッド４８に対向して（配線基板の主面に垂直な方向に重畳して）配設されている。従って、ボンディングパッドの配設領域の拡大、或いは第２の半導体チップ４４から離間してのボンディングパッドの配設を必要としない。従って、配線基板４１の大型化を招くこともなく、前記図４に示す従来の半導体装置に比べ、より小形化を図ることができる。

この様な本発明による半導体装置の実施の態様その１に於いて、前記第１の半導体チップ４２ならびに第２の半導体チップ４４は、同種の半導体素子、例えばＤＲＡＭ（Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）或いはフラッシュメモリ等の記憶素子であってもよい。また、当該二つの半導体チップが、異種の半導体素子、例えば一方がフラッシュメモリなどの記憶素子であり、他方がマイクロプロセッサなどの論理回路素子であってもよい。かかる半導体素子の選択・組み合わせは、適用される電子機器に対応して選択される。

ところで、前記半導体装置４０にあっては、配線基板４１の一方の主面に於いて、積層配置された半導体素子、ボンディングワイヤ、並びに接着剤の露出部などを被覆して封止用樹脂５２が配設されて封止がなされているが、本発明はかかる構成に限定されるものではない。即ち、本発明による半導体装置に於ける、樹脂封止構造、放熱体の配置構造、或いはバンプの配置構造などについては、例えば、図６乃至図１０に示す構成を適用することもできる。

ここで、図６は、図５に示した半導体装置４０の第１の変形例を示し、同様に図７乃至図１０は、半導体装置４０の第２乃至５の変形例を示す。尚、図６乃至図１０にあっては、図５に示す部位と対応する部位には同じ符号を付し、その説明を省略する。

[第１の変形例]
本発明による半導体装置の、実施の態様１の第１の変形例である半導体装置６０を、図６に示す。

当該半導体装置６０にあっては、第１のボンディングパッド４７−１、ボンディングワイヤ５０、及び第１の半導体チップ４２の電極パッド４６などの必要最少部位が、例えば熱硬化型エポキシ樹脂等からなる封止用樹脂６２により被覆されている。

この様に、必要最少部位を樹脂により被覆することによって、当該部位を機械的な外力、或いは水分などから保護できると共に、封止用樹脂６２の使用量を削減できる。従って、当該半導体装置６０はその製造コストを抑制することができる。かかる封止用樹脂６２を選択的に被覆する方法としては、ペースト状とされた樹脂をポッティング法により供給する方法を用いることができる。

尚、かかる半導体装置６０にあっては、第２の半導体チップ４４の背面（図６にあっては上面）には、封止用樹脂６２が被覆されておらず当該半導体チップ４４の背面は露出している。従って、前記図５に示した実施の態様に比べより薄型化を図ることができ、また第２の半導体チップ４４の背面が露出していることにより、放熱性を高めることができる。

[第２の変形例]
本発明による半導体装置の、基本構成その１の第２の変形例である半導体装置７０を、図７に示す。

当該半導体装置７０にあっては、第１のボンディングパッド４７−１、ボンディングワイヤ５０、第１の半導体チップ４２の電極パッド４６、第１の半導体チップ４２の側面、及び第２の半導体チップ４４及び第２の接着剤４５が、封止用樹脂７２により被覆されている。一方、第２の半導体チップ４４の上面は樹脂被覆されておらず、外部に露出している。

この様に、第１の半導体チップ４２及び第２の半導体チップ４４が、封止用樹脂７２により一体的に封止されていることにより、第１の半導体チップ４２及び第２の半導体チップ４４を機械的な外力、水分などから保護される。

更に、前記図６に示す変形例１に比べ、高い精度をもって外形形状を得ることができ、その取り扱いが容易となる。

また、前記第１の変形例と同様、第２の半導体チップ４４の背面に封止用樹脂７２が被覆されていないことから薄型化を図ることができ、また当該第２の半導体チップ４４の背面が露出していることにより放熱性を高めることができる。

[第３の変形例]
更に、本発明による半導体装置の、基本構成その１の第３の変形例である半導体装置８０を図８に示す。当該半導体装置８０にあっては、前記第２の半導体チップ４４の背面から樹脂用封止７２の上面に延在して、ヒートスプレッダ８５が配設されている。

当該ヒートスプレッダ８５は、例えば、銅（Ｃｕ）、アルミニウム（Ａｌ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、銀（Ａｇ）、金（Ａｕ）及びこれらの合金からなる金属材、又はＡｌＳｉＣｕや窒化アルミニウム（ＡｌＮ）等のセラミック材、又はこれらの複合材から形成される。

当該ヒートスプレッダ８５は、予め板状或いは箔状に整形されて、第２の半導体チップ４４の背面及び樹脂用封止７２上に一体的に固着される。或いは、金属の蒸着による形成、又は封止用樹脂７２の形成時に一体的に配設することなどにより配設される。

この様なヒートスプレッダ８５の配設により、前記第２の変形例に於ける半導体装置７０に比べ、半導体装置８０はより高い放熱性を有する。

[第４の変形例]
また、本発明による半導体装置の、基本構成その１の第４の変形例である半導体装置９０を図９に示す。

当該半導体装置９０にあっては、第２の半導体チップ４４の電極パッド４８と、これに対応する配線基板４１の第２のボンディングパッド４７−２との間が、積層されたバンプにより接続されている。

即ち、当該半導体装置９０にあっては、第２の半導体チップ４４の電極パッド４８と、配線基板４１の第２のボンディングパッド４７−２との間に、バンプ５１−１及び５１−２が積層されて配設されている。

当該バンプ５１−１及び５１−２は、金（Ａｕ）ワイヤをボールボンディングして後、当該ワイヤを引きちぎることにより形成された金バンプから構成される。金（Ａｕ）バンプであれば、容易に積層する即ち多段状に形成することができ、第１の半導体チップ４２の厚さに対応して容易にバンプ５１の高さ（厚さ）を調整することができる。更に、第２の半導体チップ４４の第２の電極パッド４８が小面積であっても、容易にバンプ高さ（厚さ）の大きなバンプ５１を形成することができ、電極パッド４８の微細化に容易に対応することができる。

尚、本変形例に於ける封止用樹脂５２については、図６乃至図８に示す構造を採用することができる。

[第５の変形例]
本発明による半導体装置の、基本構成その１の第５の変形例である半導体装置１００を、図１０に示す。

当該半導体装置１００にあっては、第１の半導体チップ４２の電子回路形成面及び第２の半導体チップ４４の電子回路形成面それぞれの上に、当該電子回路形成面が対向する領域を選択的に被覆して、表面保護膜１０１−１及び１０１−２が配設されている。

当該表面保護膜１０１−１及び１０１−２は、例えば、ポリイミド系，シリコン系等の絶縁有機樹脂膜から形成され、第１の半導体チップ４２及び第２の半導体チップ４４の半導体ウエハプロセスの一部として、選択的被覆法などにより形成される。当該表面保護膜１０１−１及び１０１−２の膜厚は、例えば約５μｍ乃至２０μｍに設定される。

この様に、表面保護膜１０１−１、１０１−２を配設することにより、半導体装置１００の製造過程において、第１の半導体チップ４２上に第２の半導体チップ４４を配置し、当該第２の半導体チップ４４を配線基板４１にフリップチップ接続する際に、第１の半導体チップ４２と第２の半導体チップ４４との間に、例えばシリコン片等の異物が挟入された場合であっても、当該異物によって第１の半導体チップ４２或いは第２の半導体チップ４４の電子回路形成面に損傷を生ずることが防止される。

更に、フリップチップ接続時に、第２の半導体チップ４４に付与する荷重条件の許容範囲を拡大することができ、半導体装置１００の製造歩留りを向上させることができる。

なお、本変形例５に於ける封止用樹脂は、図６乃至図８に示す構造を採用することができ、またバンプについても図９に示す構造を適用することができる。

一方、前記図５に示す本発明の実施態様（半導体装置の実施の態様成その１）に於いて、第２の接着剤４５の不要な拡がりを防止する為に、第１の半導体チップ４２の電子回路形成面上及び／或いは配線基板４１の主面上に、選択的に所謂ダム構造を配設しても良い。

これを、本発明による半導体装置の実施の態様その１の、第６の変形例として示す。

図１１乃至図１３は、それぞれ、ダム構造の配設例を示す。尚、図１１（ａ）は図１１（ｂ）の線Ｘ−Ｘ'に於ける断面を、また、図１２（ａ）は図１２（ｂ）の線Ｘ−Ｘ'に於ける断面を示す。また、前記図５に示す構造に示す部位に対応する部位には同じ符号を付し、その説明を省略する。

[第６の変形例その１]
図１１に示す半導体装置１１０にあっては、第１の半導体チップ４２の電子回路形成面上であって、その電極パッド４６と半導体チップ４４の端部との間に、当該第２の半導体チップ４５の端部に沿って、略凸状の断面形状を有するダム１０５が直線状に配設されている。

当該ダム１０５は、例えば、エポキシ、ポリイミド、シリコン等の樹脂、アルミニウム（Ａｌ）、銅（Ｃｕ）、錫（Ｓｎ）、銀（Ａｇ）、又はこれらの合金からなる金属等から構成され、第１の半導体チップ４２の半導体ウエハプロセスの一部として、フォトリソグラフィによるパターニング、メッキ或いは貼付法などにより形成することができる。

かかるダム１０５の選択的な配設により、半導体装置１１０の製造過程において、第２の半導体チップ４４を第２の接着剤４５を介して第１の半導体チップ４２上に積層配置する際、第２の接着剤４５が流動しても、かかるダム１０５によりその流動が阻止される。従って、ボンディングパッド４６へのボンディングワイヤ５０の接続を可能とすることができる。

尚、当該ダム１０５の高さは、第２の接着剤４５の流動を阻止することができる様に選択され、例えば５乃至１０μｍ程の高さに設定される。

[第６の変形例その２]
また、図１２に示す半導体装置１２０にあっては、前記変形例その１と同様に、第１の半導体チップ４２の電子回路形成面上であって、その電極パッド４６と半導体チップ４４の端部との間に、当該第２の半導体チップ４４の端部に沿って、略凸状の断面形状を有するダム１０５が直線状に配設される。

一方、第１の半導体チップ４２が固着されている配線基板４１の主面上であって、第２のボンディングパッド４７−２と配線基板４１の端部との間に、当該第２のボンディングパッド４７−２の配列に沿って、略凸状の断面形状を有するダム１０６が直線状に配設される。これは、第２の接着剤４５の流れ出し量が大となる場合を想定している。

ここで、ダム１０６は、前記ダム１０５と同様に、例えば、エポキシ、ポリイミド、シリコン等の樹脂、アルミニウム（Ａｌ）、銅（Ｃｕ）、錫（Ｓｎ）、銀（Ａｇ）、又はこれらの合金から成る金属等から構成され、フォトリソグラフィによるパターニング、メッキ、貼付法などにより形成することができる。

かかるダム１０６の存在により、当該半導体装置１２０の製造過程に於いて、第２の半導体チップ４４を第２の接着剤を介して第１の半導体チップ４２上に積層配置する際に、第２の接着剤４５が配線基板４１の端部方向へ流動しても、その流動を阻止することができる。従って、半導体装置１２０にあっては、配線基板４１をより小型化することができる。尚、当該ダム１０６の高さは、第２の接着剤４５の流動を阻止することができる様選択され、例えば１５乃至７０μｍ程の高さに設定される。

[第６の変形例その３]
更に、図１３に示す半導体装置１２５にあっては、前記変形例その２と同様に、第１の半導体チップ４２の電子回路形成面上であって、その電極パッド４６と半導体チップ４４の端部との間に、当該第２の半導体チップ４５の端部に沿って、略凸状の断面形状を有するダム１０５が直線状に配設される。

また、第１の半導体チップ４２が固着されている配線基板４１の主面上であって、第２のボンディングパッド４７−２と配線基板４１の端部との間に、当該第２のボンディングパッド４７−２の配列と平行し且つ端部に於いてＬ字状に屈曲して、略凸状の断面形状を有するダム１０７が配設されている。

当該ダム１０７は、第２のボンディングパッド４７−２と配線基板４１の端部との間に、配線基板４１の外周の三辺に沿って略コの字状に連続して配設されている。かかるダム１０７により、第２の接着剤４５の、配線基板４１の縁部への流動をより効果的に阻止することができる。かかる半導体装置１２５にあっても、配線基板４１をより小型化することができる。当該ダム１０７の高さは、第２の接着剤４５の流動を阻止することができる様選択され、例えば１５乃至７０μｍ程の高さに設定される。

なお、図１１乃至図１３に示す変形例に於ける樹脂封止構造は、前記図６乃至図８に示す封止構造を適用することができる。

また、バンプについては、図９に示す構造を適用することができ、更に図１０に示す変形例の如く、第１の半導体チップ４２の電子回路形成面及び第２の半導体チップ４４の電子回路形成面上に、表面保護膜１０１−１及び１０１−２を配設してもよい。

ところで、前記図５乃至図１３に示す半導体装置にあっては、第１の半導体チップ４２の電子回路形成面上には、その一つの辺に沿って電極パッド４６が配設され、配線基板４１には当該電極パッド４６に対応して、第１のボンディングパッド４７−１が配設されている。

また、第２の半導体チップ４４の電子回路形成面上には、その一つの辺に沿って電極パッド４８が配設され、配線基板４１には当該電極パッド４８に対応して第２のボンディングパッド４７−２が配設されている。即ち、これらの半導体チップにあっては、その電子回路形成面の選択された辺に沿って、外部接続用の電極パッドが配設されている。

かかる電極パッドの配置位置の設定・変更は、例えば次のような手段により実現することができる。

図１４は、前記図５に示す半導体装置に於ける、半導体チップの電子回路形成面上に於ける電極パッドの配置、並びにその変更法を示す。

即ち、第１の半導体チップ４２（第２の半導体チップ４４）の電子回路形成面上に於いては、通常、当該半導体チップの４辺に沿って、電極パッド４６（電極パッド４８）が列状に配設される。

本発明にあっては、当該半導体チップの選択された１辺に沿って配設された電極パッドはそのまま外部接続用パッドとされ、当該電子回路形成面の他の３辺に沿って配置された電極パッド１１１が、その位置の変更の対象とされる。（図１４（ａ）参照）
即ち、電子回路形成面の他の３辺に沿って配置され、再配置の対象とされた電極パッド１１１は、選択された一辺に沿って配設された電極パッド４６ａ（電極パッド４８ａ）の間に配設された電極パッド４６ｂ（電極パッド４８ｂ）に対して、再配線層１１２を介して接続される。これにより、外部接続が可能とされる。（図１４（ｂ）参照）
即ち、電極パッド４６（電極パッド４８）と、再配線層１１２が接続された電極パッド４６ｂ（電極パッド４８ｂ）は、当該半導体チップの選択された一辺（図示される例にあっては右辺）に沿って略一直線状に並び、配置される。

尚、再配線層１１２は、銅（Ｃｕ）、アルミニウム（Ａｌ）、銀（Ａｇ）又はこれら合金等から形成される。当該再配線層１１２は、半導体ウエハプロセスの一環として第１の半導体チップ４２（第２の半導体チップ４４）の電子回路形成面上に形成するか、メッキ法或いはインクジェット法などにより、前記電子回路形成面上に形成することができる。

このように、電極パッド１１１を、再配線層１１２を介して第１の半導体チップ４２（第２の半導体チップ４４）の積層配置に適した位置（本例では、電極パッド４６（電極パッド４８）が設けられている電子回路形成面の１辺）に再配置して、配線基板４１のボンディングパッド４７−１（４７−２）と接続する。

従って、半導体チップ４２或いは半導体チップ４４に於ける、電極パッドの配置の自由度は高い。

次いで、本発明による半導体装置に於ける、接着剤並びにアンダーフィル材の配設構造の他の形態について、図面を用いて説明する。図１５乃至図１７は、当該実施の態様その２乃至その４を示す。

[実施の態様その２]
本発明による半導体装置の実施の態様その２を、図１５に示す。尚、図１５に於いては、前記実施の態様その１を示す図５に於いて示す部位と対応する部位には同じ符号を付し、その説明を省略する。

当該実施の態様その２に係る半導体装置１３０にあっては、第１の半導体チップ４２を配線基板４１へ固着する際に用いられる第１の接着剤４３が、第２の半導体チップ４４の電極パッド４８と第２のボンディングパッド４７−２との間を接続して配置されるバンプ５１の周囲を覆って配設されている。

かかる構成にあっては、第１の接着剤４３がアンダーフィル材を兼ねている。即ち、バンプ５１の周囲を覆うアンダーフィル材と、配線基板４１上に第１の半導体チップ４２を固着する第１の接着剤４３とを共通材料をもって構成している。従って、半導体装置１３０を構成する要素数を削減することができ、その製造コストの低減化を図ることができる。

なお、本実施の態様に於いても、封止用樹脂５２については、図６乃至図１４に示す構造を採用することができる。

[実施の態様その３]
本発明による半導体装置の実施の態様その３を、図１６に示す。当該図１６に於いても、前記実施の態様その１を示す図５に示す部位と対応する部位には同じ符号を付し、その説明を省略する。

本実施の態様その３に係る半導体装置１３５にあっては、第２の半導体チップ４４の電極パッド４８と配線基板４１の第２のボンディングパッド４７−２との間は、バンプ５１及び導電部材１３１により接続されている。そして、当該バンプ５１と導電部材１３１との接続部周囲を覆う第３の接着剤１３３が、第２の半導体チップ４４と配線基板４１との間に於けるアンダーフィル材として配設されている。

当該第３の接着剤１３３としては、例えば熱硬化性又は熱可塑性の絶縁性樹脂接着剤を適用することができる。即ち、エポキシ系、ポリイミド系、アクリル系、又はシリコン系の樹脂接着剤を用いることができる。また、当該第３の接着剤１３３は、第１の接着剤４３或いは第２の接着剤４５と同一材料から構成することができるが、応力緩和性或いは耐湿性などを考慮して、これら第１の接着剤４３或いは第２の接着剤４５とは異なる材料から選択しても良い。

なお、本実施の態様に於いても、封止用樹脂５２については、図６乃至図１４に示す構造を採用することができる。

[実施の態様その４]
本発明による半導体装置の実施の態様その４を、図１７に示す。当該図１７に於いても、前記実施の態様その１の構造を示す図５に示す部位と対応する部位には同じ符号を付し、その説明を省略する。

当該実施の態様その４に係る半導体装置１４０にあっては、第２の半導体チップ４４の電極パッド４８と配線基板４１の第２のボンディングパッド４７−２との間に、封止用樹脂５２が配設されて、バンプ５１と導電部材１３１との接続部の周囲を覆い、且つ第２の半導体チップ４４と配線基板４１との間に於けるアンダーフィル材として配設されている。

即ち、配線基板４１の一方の主面上に於ける、第１の半導体チップ４２の側面、第１のボンディングパッド４７−１、ボンディングワイヤ５０、電極パッド４８、第２の半導体チップ４４及び第２の接着剤４５の露出部、第２の半導体チップ４４の上面を被覆している封止用樹脂５２が、バンプ５１と導電部材１３１との接続部の周囲をも覆っている。即ち、当該封止用樹脂５２は、第２の半導体チップ４４と配線回路４１との間に於けるアンダーフィル材としても配設されている。

従って、半導体装置１４０を構成する要素数を削減することができ、その製造コストの低減化を図ることができる。

なお、本実施の態様に於いても、封止用樹脂５２については、前記図６乃至図１４に示す構造を採用することができる。

次いで、本発明による半導体装置に於ける、複数の半導体チップの積層配置構成例について、これを応用例１乃至応用例６として、以下に図面を用いて説明する。

図１８乃至図１９は、かかる応用例１乃至応用例６について、配線基板上に搭載された第１の半導体チップと当該第１の半導体チップ上に積層して搭載される第２の半導体チップとの、水平方向、即ち配線基板の主面に平行な方向に於ける相互の位置関係の変形例を示す。

[本発明による半導体装置の応用例１]
前記図５乃至図１３及び図１５乃至図１７に示した本発明にかかる半導体装置にあっては、第２の半導体チップ４４は、第１の半導体チップ４２の主面の対向する二辺に沿って偏寄して（ずらされて）搭載されている。

しかしながら、当該第２の半導体チップ４４の搭載形態は、かかる形態に限られるものではない。図１８に示される半導体装置１５０の如く、第２の半導体チップ４４を第１の半導体チップ４２の主面に於ける対角線方向に沿って、即ち斜め方向に偏寄して搭載することもできる。かかる構成を、応用例１とする。尚、図１８に於いては、封止用樹脂の表示を省略しており、また、前記図５に示す部位と対応する部位には同じ符号を付してその説明を省略している。

当該半導体装置１５０にあっては、矩形状を有する配線基板４１の一方の主面上にあって、当該配線基板４１の一つの隅部（同図に於ける右下の隅部）に近接して（偏って）第１の半導体チップ４２が搭載されている。

当該第１の半導体チップ４２上には、第２の半導体チップ４４が、第１の半導体チップ４２の主面に於ける対角線方向に沿って一つの隅部（同図に於ける左上の隅部）方向に偏寄して、且つフリップチップ方式により搭載されている。

この様に、二つの半導体チップが互いに対角線方向に偏寄して積層配置されることにより、当該二つの半導体チップは、それぞれが対向しない２辺に沿ってＬ字状に複数個の電極パッドの配設が可能とされる。当該半導体チップに於いて選択された二つの辺に沿う端子パッドのＬ字状の配置は、前記図１４に示した再配線法を用いて実現する。

一方、前記配線基板４１に配設されるボンディングパッド４７−１並びにボンディングパッド４７−２は、第１の半導体チップ４２及び第２の半導体チップ４４の電極パッド配置に対応して、それぞれ略Ｌ字状に配設される。結果として、これらのボンディングパッドは、それぞれ、配線基板４１の２辺に沿って配設される。

そして、第１の半導体チップ４２の電極パッド４８と配線基板４１の第１のボンディングパッド４７−１との間は、ボンディングワイヤ５０を介して接続され、第２の半導体チップ４２の電極パッド４８と配線基板４１の第２のボンディングパッド４７−２は、バンプ５１を介して接続される。

この様に、二つの半導体チップが配線基板４１上に於いて互いに対角線方向に偏寄して積層配置されることにより、当該二つの半導体チップは、それぞれが対向しない２辺に沿ってＬ字状に複数個の電極パッドの配設が可能とされる。従って、前記図５に示した構成に比べ、電極パッドの配置の自由度が高まり、半導体チップに於ける電子回路の設計の自由度が高まる。

尚、前記端子パッドのＬ字状配置構成は、配線基板４１に小形化が要求され、且つ当該端子パッド数を減らすことができない場合などにも必要とされることがある。かかる場合には、配線基板４１に於けるボンディングパッドの配置を設定し、当該ボンディングパッドの配置に対応させて半導体チップに於ける端子パッドの配置を設定する。このとき、半導体チップに於いて選択された二つの辺に沿う端子パッドのＬ字状の配置は、前記図１４に示す再配線法を用いて実現することができる。

本応用例においても、前記図６乃至図１７に示す構造を採用することができる。

尚、本応用例並びに以下の応用例に於いて、第１の半導体チップ４２ならびに第２の半導体チップ４４は、同種の半導体素子、例えばＤＲＡＭ（Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）或いはフラッシュメモリ等の記憶素子であってもよい。また、当該二つの半導体チップが、異種の半導体素子、例えば一方がフラッシュメモリなどの記憶素子であり、他方がマイクロプロセッサなどの論理回路素子であってもよい。かかる半導体素子の選択・組み合わせは、適用される電子機器に対応して選択される。

[本発明による半導体装置の応用例２]
本発明による半導体装置にあっては、図１９に示す半導体装置１５５の如く、第１の半導体チップ４２の上に搭載される第２の半導体チップ４４を、第１の半導体チップ４２と交差する如く配置することもできる。かかる構成を、応用例２とする。

尚、図１９に於いて平面形状を示す図（ａ）にあっては、封止用樹脂の表示を省略しており、同図（ａ）のＸ−Ｘ'断面を同図（ｂ）に、またＹ−Ｙ'断面を同図（ｃ）に示す。

また、前記図５に示す部位と対応する部位には同じ符号を付してその説明を省略する。

当該半導体装置１５５にあっては、矩形状を有する配線基板４１の一方の主面上にあって、当該配線基板４１の略中央部に第１の半導体チップ４２が搭載されている。当該第１の半導体チップ４２は、その選択された両端部（多くの場合、長手方向の両端部）近傍に電極パッド４６が複数個配設されている。

当該第１の半導体チップ４２上には、第２の半導体チップ４４が、第１の半導体チップ４２と交差して、且つフリップチップ方式により搭載されている。当該第２の半導体チップ４４は、第１の半導体チップ４２を越えて配置され、その両端部は当該第１の半導体チップ４２に対向しない。かかる両端部に電極パッド４８が複数個配設されている。

この様に、二つの半導体チップ４２、４４が互いに交差して積層配置されることにより、当該二つの半導体チップは、それぞれが対向しない２辺に沿って複数個の電極パッドの配設が可能とされる。

従って、前記配線基板４１に配設されるボンディングパッド４７−１並びにボンディングパッド４７−２は、前記半導体チップ４２、４４それぞれの電極パッドに対応して配設される。結果として、これらのボンディングパッドは、それぞれが配線基板４１の対向する２辺に沿って配設される。

そして、第１の半導体チップ４２の電極パッド４６と配線基板４１の第１のボンディングパッド４７−１との間は、ボンディングワイヤ５０を介して接続され、一方第２の半導体チップ４４の電極パッド４８と配線基板４１の第２のボンディングパッド４７−２は、バンプ５１を介して接続される。

更に、本応用例にあっても、前記図６乃至図１７に示す構造を採用することができる。

ところで、前記二つの応用例にあっては、第１の半導体チップ４２及び第２の半導体チップ４４として、それぞれ１つの半導体チップが適用されていたが、本発明はかかる構成に限定されるものではない。

以下に示す様に、配線基板４１上に搭載される第１の半導体チップ、並びに当該第１の半導体チップ上にフリップチップ法により搭載される第２の半導体チップの、何れか一方或いは両方を、複数個の半導体チップをもって構成する場合にも適用することができる。

[本発明による半導体装置の応用例３]
配線基板４１上に配設される第１の半導体チップを、２個としてなる半導体装置１６０を、応用例３として、図２０に示す。尚、図２０に於いて平面形状を示す図（ｂ）にあっては、封止用樹脂の表示を省略しており、同図（ｂ）のＸ−Ｘ'断面を同図（ａ）に示す。また、前記図５に示す部位と対応する部位には同じ符号を付してその説明を省略する。

当該半導体装置１６０にあっては、矩形状を有する配線基板４１の一方の主面上にあって、当該配線基板４１の対向する辺のそれぞれに近接して（偏って）第１の半導体チップ４２−１並びに４２−２が搭載されている。当該第１の半導体チップ４２−１及び４２−２は、それぞれその選択された端部、即ち他方の半導体チップから最も遠い側の端部近傍に電極パッド４６が複数個配設されている。

当該第１の半導体チップ４２−１及び４２−２の間は、離間されている。そして、当該第１の半導体チップ４２−１及び４２−２上には、１個の第２の半導体チップ４４が、前記二つの第１の半導体チップ４２−１と４２−２との間に跨がって、且つフリップチップ方式により搭載されている。

当該第２の半導体チップ４４にあっては、その中央部に於いて、電極パッド５１が複数個直線状に配設されている。そして、当該電極パッド５１が前記第１の半導体チップ４２−１と４２−２との間に位置して、搭載されている。

従って、前記配線基板４１に配設されるボンディングパッド４７−１は、二つの第１の半導体チップ４２（４２−１及び４２−２）それぞれの電極パッド４６の配列に対応して配設される。結果として、これらのボンディングパッドは、配線基板４１の対向する２辺に沿って配設される。

一方、ボンディングパッド４７−２は、半導体チップ４２−１と半導体チップ４２−２との間に配設される。

かかる構造に於いて、第１の半導体チップ４２−１の電極パッド４６−１及び第２の半導体チップ４２−２の電極パッド４６−２と、配線基板４２のボンディングパッド４７−１との間は、ボンディングワイヤ５０を介して接続される。

一方、第２の半導体チップ４４の電極パッド４８と、配線基板４１の第２のボンディングパッド４７−２との間は、バンプ５１を介して接続される。

かかる構成を実現するに際して、前記第２の半導体チップ４４にあっては、その略中央部に、電極パッド４８が複数個直線状に配設される。従って、当該電極パッド４８の少なくとも一つを電源端子とすることにより、当該第２の半導体チップ４４に於ける電源供給の均一化を図ることができ、且つ電圧降下（ＩＲドロップ）を抑制することができる。これにより、当該第２の半導体チップ４４の動作の安定化を図ることができる。

また、かかる半導体装置１６０の製造に於いて、第１の半導体チップ４２−１及び４２−２は、通常同一の厚さを有することから、第２の半導体チップ４４を傾斜させることなく搭載・配置することができ、半導体装置１６０の製造歩留まりの低下を招来しない。

なお、本応用例にあっても、前記図６乃至図１７に示す構造を採用することができる。

この様に、配線基板上に３個以上の半導体素子を搭載する場合、第１の半導体チップ４２、ならびに第２の半導体チップ４４を、全て同種の半導体素子、例えばＤＲＡＭ（Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）或いはフラッシュメモリ等の記憶素子とすることにより、記憶容量の大なる半導体記憶装置を形成することができる。また、それぞれを異種の半導体素子、例えばフラッシュメモリなどの記憶素子、マイクロプロセッサなどの論理回路素子、更にはアナログ素子などとし、これらを組み合わせて搭載することもでき、システム化を図ることもできる。かかる半導体素子の選択・組み合わせは、適用される電子機器に対応して選択される。

[本発明による半導体装置の応用例４]
配線基板４１上に配設される第１の半導体チップを４個としてなる半導体装置１６５を、応用例４として、図２１に示す。

尚、図２１に於いて平面形状を示す図（ａ）にあっては、封止用樹脂の表示を省略しており、同図（ａ）のＸ−Ｘ'断面を同図（ｂ）に、またＹ−Ｙ'断面を同図（ｃ）に示す。また、前記図５に示す部位と対応する部位には同じ符号を付してその説明を省略する。

当該半導体装置１６５にあっては、矩形状を有する配線基板４１の一方の主面上に於いて、４個の第１の半導体チップ４２（４２−１，４２−２，４２−３，４２−４）のそれぞれが、当該配線基板４１の四つの隅部（コーナー部）方向に偏り、互いに離間して搭載されている。

また、当該４個の第１の半導体チップ４２上には、１個の第２の半導体チップ４４が、前記４個の第１の半導体チップ４２上に、且つ４個の第１の半導体チップ４２の配列の略中央部に位置して、フリップチップ方式により搭載されている。

この様に、第２の半導体チップ４４が、４個の第１の半導体チップ４２の配列の中央部に位置して積層配置されることにより、４個の第１の半導体チップ４２は、それぞれ、第２の半導体チップ４４と対向しない２辺に沿って、Ｌ字状に複数個の電極パッド４６の配設が可能とされる。当該第１の半導体チップに於いて選択された二つの辺に沿う端子パッド４６のＬ字状の配置は、前記図１４に示す再配線法を用いて実現する。

一方、第２の半導体チップ４４にあっては、その中央部、即ち４個の第１の半導体チップ４２相互間の間隙に対応して、交差する直線状に電極パッド４８が複数個配設されている。そして、当該電極パッド４８が、４個の第１の半導体チップ間の間隙に位置して搭載されている。

一方、前記配線基板４１に配設されるボンディングパッド４７−１は、４個の第１の半導体チップ４２（４２−１，４２−２，４２−３，４２−４）の電極パッド４６の配置に対応して、配線基板４１上にそれぞれ略Ｌ字状に配設される。結果として、当該ボンディングパッド４７−１は、それぞれ配線基板４１の４辺に沿って配設される。

また、配線基板４１に配設されるボンディングパッド４７−２は、４個の第１の半導体チップ４２（４２−１，４２−２，４２−３，４２−４）相互間に配設され、その配列は交差形状を有する。

そして、４個の第１の半導体チップ４２（４２−１，４２−２，４２−３，４２−４）の電極パッド４６と配線基板４１の第１のボンディングパッド４７−１との間は、ボンディングワイヤ５０を介して接続される。一方、第２の半導体チップ４４の電極パッド４８と配線基板４１の第２のボンディングパッド４７−２は、バンプ５１を介して接続されている。

この様に、複数個の第１の半導体チップ４２が互いに離間して配置され、当該第１の半導体チップ４２上に第２の半導体チップ４４を搭載することにより、複数個の第１の半導体チップ４２はそれぞれが対向しない２辺に沿ってＬ字状に複数個の電極パッドの配設が可能とされる。

従って、前記図５に示した構成に比べ、電極パッドの配置の自由度が高まり、個々の半導体チップに於ける電子回路の設計の自由度を高めることができる。

尚、前記端子パッドのＬ字状配置構成は、配線基板４１に小形化が要求され、且つ当該端子パッド数を減らすことができない場合などにも必要とされることがある。かかる場合には、配線基板４１に於けるボンディングパッドの配置を設定し、当該ボンディングパッドの配置に対応させて半導体チップの端子パッドの配置を設定する。このとき、半導体チップに於いて選択された二つの辺に沿う端子パッドのＬ字状の配置は、前記図１４に示す再配線法を用いて実現する。

かかる構成を実現するに際して、前記第２の半導体チップ４４には、その略中央部に於いて交差する如く電極パッド４８が複数個配設される。従って、当該電極パッド４８配列の中央部にある少なくとも一つを電源端子とすることにより、当該第２の半導体チップ４４に於ける電源供給の均一化が図れ、且つ電圧降下（ＩＲドロップ）を抑制することができ、動作の安定化を図ることができる。

また、かかる半導体装置１６０の製造に於いて、４個の第１の半導体チップ４２（４２−１，４２−２，４２−３，４２−４）は通常同一の厚さを有することから、第２の半導体チップ４４を傾斜させることなく配置することができる。従って、半導体装置１６５の製造歩留まりの低下を招来しない。

このように、半導体装置１６５では、図５及び図２０に示す例に比し、半導体素子の個
数を多くすることができ、半導体装置の更なる高集積化が可能となる。

なお、本応用例においても、前記図６乃至図１７に示す構造を採用することができる。

[本発明による半導体装置の応用例５]
配線基板４１上に配置された一つの第１の半導体チップ上に、第２の半導体チップを２個搭載してなる半導体装置１７０を、応用例５として、図２２に示す。

尚、図２２に於いて平面形状を示す図（ａ）にあっては、封止用樹脂の表示を省略しており、同図（ａ）のＸ−Ｘ'断面を同図（ｂ）に、またＹ−Ｙ'断面を同図（ｃ）に示す。また、前記図５に示す部位と対応する部位には同じ符号を付してその説明を省略する。

当該半導体装置１７０にあっては、矩形状を有する配線基板４１の一方の主面上にあって、当該配線基板４１の略中央部に、第１の半導体チップ４２が搭載されている。当該第１の半導体チップ４２は、その選択された両端部（多くの場合長手方向の両端部）近傍に電極パッド４６が複数個配設されている。

そして、当該第１の半導体チップ４２上には、二つの第２の半導体チップ４４（４４−１，４４−２）が、互いに離間しつつ第１の半導体チップ４２の長手方向と交差する方向に並び、且つそれぞれがフリップチップ方式により搭載されている。二つの第２の半導体チップ４４（４４−１，４４−２）は、それぞれ、その一部が第１の半導体チップ４２上に重畳して配置され、且つ当該第１の半導体チップ４２と対向しない端部近傍に、電極パッド４８が複数個配設されている。

この様に、二つの第２の半導体チップ４４（４４−１，４４−２）の配列と、第１の半導体チップ４２とが互いに交差して積層配置されることにより、当該３個の半導体チップは、それぞれが対向しない２辺に沿って複数個の電極パッドの配設が可能とされる。

従って、前記配線基板４１に配設されるボンディングパッド４７−１並びにボンディングパッド４７−２は、前記半導体チップ４２，４４の電極パッドに対応して配設される。結果として、これらのボンディングパッドは、それぞれが配線基板４１の対向する２辺に沿って配設される。

そして、第１の半導体チップ４２の電極パッド４６と配線基板４１の第１のボンディングパッド４７−１との間は、ボンディングワイヤ５０を介して接続される。一方、二つの第２の半導体チップ４４（４４−１，４４−２）の電極パッド４８と配線基板４１の第２のボンディングパッド４７−２は、バンプ５１を介して接続される。

この様に、本応用例の半導体装置１７０は、複数の半導体素子の搭載が可能であり、前記図５に示す応用例に比べ、高集積化・高機能化が可能である。

なお、本応用例においても、前記図６乃至図１７に示す構造を採用することができる。

[本発明による半導体装置の応用例６]
配線基板４１上に配置されたところの二つの第１の半導体チップ上に、第２の半導体チップを２個搭載してなる半導体装置１７５を、応用例６として、図２３に示す。

尚、図２３に於いて平面形状を示す図（ａ）にあっては、封止用樹脂の表示を省略しており、同図（ａ）のＸ−Ｘ'断面を同図（ｂ）に、またＹ−Ｙ'断面を同図（ｃ）に示す。また、前記図５に示す部位と対応する部位には同じ符号を付してその説明を省略する。

当該半導体装置１７５にあっては、矩形状を有する配線基板４１の一方の主面上にあって、当該配線基板４１の対向する辺のそれぞれに近接して（偏って）、二つの第１の半導体チップ４２−１並びに４２−２が搭載されている。当該第１の半導体チップ４２−１及び４２−２は、それぞれその選択された端部、即ち他方の半導体チップから最も遠い側の端部近傍に電極パッド４６が複数個配設されている。

当該二つの第１の半導体チップ４２（４２−１，４２−２）上には、二つの第２の半導体チップ４４（４４−１，４４−２）が、互いに離間しつつ、且つ二つの第１の半導体チップ４２の並ぶ方向と交差する如く並び、且つフリップチップ方式により搭載されている。これら二つの第２の半導体チップ４４−１並びに４４−２は、それぞれ、その一部が二つの第１の半導体チップ４２−１並びに４２−２上に重畳して配置され、且つ当該第１の半導体チップ４２と対向しない端部近傍に、電極パッド４８が複数個配設されている。

この様に、二つの第１の半導体チップ４２（４２−１，４２−２）の配列と、二つの第２の半導体チップ４４（４４−１，４４−２）の配列とが互いに交差して積層配置されることにより、計４個の半導体チップは、それぞれが対向しない辺に沿って複数個の電極パッドの配設が可能とされる。

従って、前記配線基板４１に配設されるボンディングパッド４７−１並びにボンディングパッド４７−２は、前記半導体チップ４２，４４の電極パッドに対応して配設される。結果として、これらのボンディングパッドは、それぞれが配線基板４１の対向する辺に沿って配設される。

そして、二つの第１の半導体チップ４２（４２−１，４２−２）の電極パッド４６と配線基板４１の第１のボンディングパッド４７−１との間は、ボンディングワイヤ５０を介して接続される。一方、二つの第２の半導体チップ４４（４４−１，４４−２）の電極パッド４８と配線基板４１の第２のボンディングパッド４７−２は、バンプ５１を介して接続される。

このように半導体装置１７５にあっては、前記図５及び図２２に示す構造に比べ、搭載される半導体素子の数が多く、より高集積化、高機能化が可能となる。

また、第１の半導体チップ４２−１及び４２−２は同一の厚さ（鉛直方向の長さ）を有している。従って、第２の半導体チップ４４−１及び４４−２を傾斜させることなく、第１の半導体チップ４２−１及び４２−２の上に配置することができ、半導体装置１７５の製造歩留まりを向上させることができる。

なお、本応用例においても、前記図６乃至図１７に示す構造を採用することができる。

次に、本発明による半導体装置に於ける、複数個の半導体チップの積層配置構成の他の構成を、応用例７乃至応用例１１として示す。

図２４乃至図２８は、かかる応用例７乃至応用例１１について、配線基板上に搭載された第１の半導体チップと当該第１の半導体チップ上に搭載される第２の半導体チップとの積層方向、即ち配線基板の主面に垂直な方向に於ける形態を示す。

[本発明による半導体装置の応用例７]
配線基板上に、第二の配線基板を介して、第１の半導体チップ及び第２の半導体チップが搭載されてなる半導体装置１８０を、応用例７として、図２４に示す。前記図５に示す部位と対応する部位には同じ符号を付してその説明を省略する。

当該半導体装置１８０に於いては、矩形状を有する配線基板４１の一方の主面上に、副配線基板１８１が、第４の接着剤１８２を介して搭載・固着されている。当該副配線基板１８１は、その表面及び／或いは内部に配線層１８３を具備している。

そして、当該副配線基板１８１の主面上には、第１の半導体チップ４２が接着剤４３を介して搭載され、更に当該第１の半導体チップ４２上に、第２の半導体チップ４４が接着剤４５を介してフリップチップ（フェイスダウン）実装されている。

前記第１の半導体チップ４２の電極パッド４６と配線基板４１に於けるボンディングパッド４７−１との間は、ボンディングワイヤ５０−１により接続されている。

一方、第２の半導体チップ４４に於ける端子パッド４８は、積層配置された２個のバンプ５１−１，５１−２を介して、副配線基板１８１上に設けられたボンディングパッド１８４に接続されている。そして、当該ボンディングパッド１８４から延在された配線層１８３の端部に配設されたボンディングパッド１８５と、配線基板４１の前記一方の主面に配設されたボンディングパッド４７−３との間がボンディングワイヤ５０−２により接続されている。

かかる構成に於いて、副配線基板１８１は、ガラス−エポキシ、ガラス−ＢＴ（ビスマレイミドトリアジン）、ポリイミド、セラミック、ガラス、或いはシリコンから構成される。

また、副配線基板１８１の表面に配設される配線層１８３、ボンディングパッド１８４，１８５は銅（Ｃｕ）から形成され、その表面に下層からニッケル（Ｎｉ）及び金（Ａｕ）のメッキ層が配設されている。

尚、これらの部位は、副配線基板１８１がシリコン（Ｓｉ）からなる場合には、アルミニウム（Ａｌ）、銅（Ｃｕ）及びこれらの何れかを含む合金から構成することもできる。

そして、前記配線基板４１の一方の主面に搭載された、副配線基板１８１、半導体チップ４２，４４、ボンディングワイヤ５０、及びバンプ５１などは、封止用樹脂５２により一体的に封止されて、機械的な外力、水分などから保護される。

一方、前記配線基板４１の他方の主面（裏面）には、外部接続用端子として、半田ボール４９が複数個配設されている。

この様に、本応用例に於ける半導体装置１８０にあっては、副配線基板１８１が再配置基板として機能する。従って、配線基板４１の上面に配設されるボンディングパッド４７の、配置の自由度を固めることができる。

また、当該副配線基板１８１がシリコン（Ｓｉ）からなる場合には、前記配線１８３或いはボンディングパッド１８４を、所謂半導体ウエハプロセスを用いて形成することができる。従って、第２の半導体チップ４４に於ける電極パッド４８の配設ピッチの微細化に対応して、ボンディングパッド１８４を微細化することも容易に行うことができる。よって、本応用例によれば、異なる外形寸法（サイズ）を有する半導体チップの組み合せの自由度を高めることができる。

なお、本応用例においても、図６乃至図８、図１０乃至図１３、図１５乃至図１７に示す構造を採用してもよい。

[本発明による半導体装置の応用例８]
配線基板上に、第二の配線基板を介して、第１の半導体チップ及び第２の半導体チップが搭載されてなる半導体装置１９０を、応用例８として、図２５に示す。前記図５に示す部位と対応する部位には同じ符号を付してその説明を省略する。

当該半導体装置１９０に於いては、矩形状を有する配線基板４１の一方の主面上に、副配線基板１８１Ａが、第４の接着剤１８２を介して搭載・固着されている。当該副配線基板１８１Ａにあっては、その表面及び／或いは内部に、配線層１８３が配設されると共に、必要に応じて容量素子、或いはインダクタ等の受動素子１９１が搭載されている。

これらの受動素子１９１は、半導体チップ４２、４４により近接して配置される為、当該半導体チップの動作特性の向上並びに動作の安定化を図ることができる。そして、第２の半導体チップ４４の電極パッド４８と副配線基板１８１Ａ上のボンディングパッド１８４との間を接続するバンプ５１−１、５１−２を、導電材１３１を介して接続する。更に、第３の接着剤１３３をアンダーフィル材として用い、バンプ５１−１，５１−２及び導電材１３１の周囲を被覆する。

なお、本応用例においても、前記図６乃至図１７に示す構造を採用してもよい。

[本発明による半導体装置の応用例９]
配線基板上に、第三の半導体チップを介して、第１の半導体チップ及び第２の半導体チップが搭載されてなる半導体装置２００を、応用例９として、図２６に示す。前記図５に示す部位と対応する部位には同じ符号を付してその説明を省略する。

当該半導体装置２００にあっては、矩形状を有する配線基板４１の一方の主面上に、前記副配線基板１８１或いは１８１Ａに替えて、半導体チップ２０１が、第４の接着剤２０２を介して搭載・固着されている。当該半導体チップ２０１は、前記半導体チップ４２，４４と同様、その主面に電子回路が形成されている。

そして、当該半導体チップ２０１の主面上には、第１の半導体チップ４２が接着剤４３を介して搭載され、更に当該第１の半導体チップ４２上に、第２の半導体チップ４４が接着剤４５を介してフリップチップ（フェイスダウン）実装されている。

当該第１の半導体チップ４２の電極パッド４６と配線基板４１に於けるボンディングパッド４７−１との間は、ボンディングワイヤ５０−１により接続されている。一方、第２の半導体チップ４４に於ける端子パッド４８は、積層配置された２個のバンプ５１−１，５１−２及び導電部材１３１を介して、半導体チップ２０１上に設けられたボンディングパッド２０３に接続されている。

そして、当該ボンディングパッド２０２から延在された配線層（図示せず）に接続されたボンディングパッド２０４と、配線基板４１の前記一方の主面に配設されたボンディングパッド４７−３との間が、ボンディングワイヤ５０−２により接続されている。

この様に、当該半導体チップ２０１は再配置基板としても機能し、よって配線基板４１の上面に形成されるボンディングパッド４７の配置の自由度が向上する。また、当該半導体チップ２０１による機能の向上を得て、当該半導体装置２００は、多機能化及び／或いは大容量化が可能となる。

なお、本応用例においても、前記図６乃至図１７に示す構造を採用してもよい。

例えば、第１の半導体チップ４２の電子回路形成面及び第２の半導体チップ４４の電子回路形成面上であって、当該電子回路形成面が対向する領域に、表面保護膜１０１−１及び１０１−２を配設しても良く、また、第１の半導体チップ４２の電子回路形成面上に、ダム１０５を配設することも可能である。

そして、前記配線基板４１の一方の主面に搭載された、半導体チップ２０１、半導体チップ４２，４４、ボンディングワイヤ、バンプなどは、封止用樹脂５２により一体的に封止されて、機械的な外力、水分などから保護される。一方、前記配線基板４１の他方の主面（裏面）には、外部接続用端子として複数個の半田ボール４９が配設されている。

[本発明による半導体装置の応用例１０]
配線基板上に、副配線基板並びに第３の半導体チップを介して、第１の半導体チップ及び第２の半導体チップが搭載されてなる半導体装置２１０を、応用例１０として、図２７に示す。前記図５に示す部位と対応する部位には同じ符号を付してその説明を省略する。

当該半導体装置２１０にあっては、矩形状を有する配線基板４１の一方の主面上に、第３の半導体チップ２１１が第４の接着剤２１２を介して搭載・固着され、更に当該半導体チップ２１１上に、第３の接着剤１８２を介して副配線基板１８１が搭載されている。

当該半導体チップ２１１は、前記半導体チップ４２，４４と同様、その一方の主面に電子回路が形成され、またその表面部には電極パッド２１３が配設されている。

かかる構成にあって、第３の半導体チップ２１１は、その主面の全て（全面）が前記副配線基板１８１と重畳しない様に、即ち全てが対向しない様に、当該半導体チップ２１１と副配線基板１８１はその主面の対向する二辺に沿って互いに偏寄して積層されている。従って、前記第３の半導体チップ２１１の電極パッド２１３及び副配線基板１８１の電極パッド１８５は、それぞれの主面に於いて両者が対向しない領域に位置して配設されている。

そして、当該副配線基板１８１の主面上には、第１の半導体チップ４２が接着剤４３を介して搭載され、更に当該第１の半導体チップ４２上に、第２の半導体チップ４４が接着剤４５を介してフリップチップ（フェイスダウン）実装されている。

かかる構成に於いて、第１の半導体チップ４２は、副配線基板１８１よりも横方向、即ち配線基板４１の主面と平行な方向に張り出して、且つ第３の半導体チップ２１１上に延在するように当該副配線基板１８１上に載置・固着される。そして、張り出した領域の端部近傍に、電極パッド４６が位置する。

当該第１の半導体チップ４２の電極パッド４６と前記配線基板４１に於けるボンディングパッド４７−１との間は、ボンディングワイヤ５０−１により接続されている。一方、第２の半導体チップ４４に於ける端子パッド４８は、積層配置された２個のバンプ５１−１，５１−２及び導電材１３１を介して、副配線基板１８１上に設けられたボンディングパッド１８４に接続されている。

そして、当該ボンディングパッド１８４から延在された配線層１８３に接続されたボンディングパッド１８５と、配線基板４１の前記一方の主面に配設されたボンディングパッド４７−３との間が、ボンディングワイヤ５０−２により接続されている。一方、前記第３の半導体チップ２１１の電極パッド２１３と配線基板４１に於けるボンディングパッド４７−４との間は、ボンディングワイヤ５０−３により接続されている。

このとき、第１の半導体チップ４２の張り出した箇所の下方には、ボンディングワイヤ５０−３の一部が重なる場合もある。

尚、第２の半導体チップ４４の電極パッド４８と副配線基板１８１のボンディングパッド１８３との間に、バンプ５１−１及び５１−２を積層して配置し、両電極パッド間を接続する形態とすることもできる。

そして、前記配線基板４１の一方の主面に搭載された、半導体チップ２１１、副配線基板１８１、半導体チップ４２，４４、ボンディングワイヤ、バンプなどは、封止用樹脂５２により一体的に封止されて、機械的な外力、水分などから保護される。一方、前記配線基板４１の他方の主面（裏面）には、外部接続用端子として、半田ボール４９が複数個配設されている。

本変形例にあっては、副配線基板１８１は、第１の半導体チップ４２と第３の半導体チップ２１５との間にスペース（隙間）を形成し、ボンディングワイヤ５０−３の配設領域を確保している。即ち、第１の半導体チップ４２と第３の半導体チップ２１１との間に配設されている副配線基板１８１は、当該半導体チップ２１１の電極パッド２１３上に重畳しないように位置付けられ、且つ第１の半導体チップ４２が半導体チップ２１１から所定距離（高さ）離間した状態で、半導体チップ２１１の電極パッド２１３部に重なるよう位置づけられている。

よって、ボンディングワイヤ５０−３は、その上部に位置する第１の半導体チップ４２に接触することなく、第３の半導体チップ２１１と副配線基板１８１との間を接続することができる。従って、半導体装置２１０の外形寸法を小さくすることができる。

また、副配線基板１８１がスペーサとして機能することにより、半導体素子２１１の外形寸法と第１の半導体素子４２の電極パッド４６の配置が同等である場合にも、半導体素子２１１と第１の半導体素子４２を積層して配置することができる。従って、半導体装置２１０の小型化を図ることができる。

なお、本応用例においても、図６乃至図８、図１０乃至図１３、図１５乃至図１７に示す構造を採用してもよい。

[本発明による半導体装置の応用例１１]
配線基板上に、第二の配線基板並びに半導体チップを介して、第１の半導体チップ及び第２の半導体チップが搭載されてなる半導体装置２３０を、応用例１１として、図２８に示す。当該第１１の応用例は、前記第１０の応用例の変形である。前記図５に示す部位と対応する部位には同じ符号を付してその説明を省略する。

当該半導体装置２３０にあっては、矩形状を有する配線基板４１の一方の主面上に、半導体チップ２１１が第４の接着剤２１２を介して搭載・固着され、更に当該半導体チップ２１１上に、第３の接着剤１８２を介して副配線基板１８１が搭載されている。当該半導体チップ２１１は、前記半導体チップ４２，４４と同様、その一方の主面に電子回路が形成され、またその表面部には電極パッド２１２が配設されている。

かかる構成にあって、半導体チップ２１１の主面の全て（全面）が前記副配線基板１８１と重畳しない様に、即ちその主面の全てが対向しない様に、当該半導体チップ２１１と副配線基板１８１は、その主面の対向する二辺に沿って互いにずらされて積層されている。従って、前記半導体チップ２１１の電極パッド２１２及び副配線基板１８１の電極パッド１８４は、それぞれの主面に於いて両者が対向しない領域に位置して配設されている。

そして、当該副配線基板１８１上には、第１の半導体チップ４２が接着剤４３を介して搭載され、更に当該第１の半導体チップ４２上に、第２の半導体チップ４４が接着剤４５を介してフリップチップ（フェイスダウン）実装されている。

このとき、第１の半導体チップ４２は、副配線基板１８１よりも横方向、即ち配線基板４１の主面と平行な方向に張り出して前記半導体チップ２１１上に延在するように当該副配線基板１８１上に載置・固着され、かかる張り出した領域の端部近傍に電極パッド４６が位置する。

当該第１の半導体チップ４２の電極パッド４６と前記配線基板４１に於けるボンディングパッド４７−１との間は、ボンディングワイヤ５０−１により接続されている。

一方、第２の半導体チップ４４に於ける端子パッド４８は、当該端子パッド４８上に配置されたバンプ５１−１，前記副配線基板１８１上のボンディングパッド１８４上に配設されたバンプ５１−２及び両バンプ間を接続する導電材１３１を介して導出される。

そして、当該ボンディングパッド１８４から延在された配線層１８３に接続された電極パッド１８５と、当該電極パッド１８５下の副配線基板１８１を貫通して設けられた貫通孔内に配設された導電層１８６を介して、当該副配線基板１８１の他方の主面に配設された電極パッド１８７に導出される。

そして、当該電極パッド１８７に配設されたバンプ５１−３及び導電材１８８を介して前記配線基板４１上のボンディングパッド４７−３に接続されている。一方、前記半導体チップ２１１の電極パッド４８と配線基板４１に於けるボンディングパッド４７−３との間は、ボンディングワイヤ５０−３により接続されている。

本応用例では、配線基板４１の第３のボンディングパッド４７−３を副配線基板１８１の張り出し箇所の下方に配置することができ、もって半導体装置２３０の外形寸法を小とすることができる。

[半導体装置の製造方法]
本発明による半導体装置の製造方法について、以下に説明する。此処では、前記半導体装置４０、半導体装置１３０、半導体装置１３５並びに半導体装置１４０の製造方法を主体に説明する。

[半導体装置４０などの製造方法]
本発明による半導体装置の、第１の基本例に係る半導体装置４０（図５参照）の製造方法について、図２９乃至図３２を参照して説明する。

先ず、対向する辺に沿って第１のボンディングパッド４７−１及び第２のボンディングパッド４７−２が設けられた、矩形状配線基板４１の一方の主面に、第１の半導体チップ４２を、その電子回路形成面が表出した所謂フェイスアップ状態で、第１の接着剤４３を介して、固着（ダイボンディング）する。（図２９（ａ）参照）
当該第１の半導体チップ４２を配線基板４１上に固着する第１の接着剤４３としては、例えば、熱硬化性又は熱可塑性の絶縁性樹脂接着剤を用いることができ、具体的には、エポキシ系、ポリイミド系、アクリル系、又はシリコン系等の樹脂を用いることができる。当該第１の接着剤４３は、フィルム状のものを予め第１の半導体チップ４２の背面に形成しておいてもよく、また予め配線基板４１上に塗布してもよい。

次に、第１の半導体チップ４２の上面の一部、配線基板４１の第２のボンディングパッド４７−２の一部、及び第２のボンディングパッド４７−２と第１の半導体チップ４２との間の箇所に、ノズル３００を介して、ペースト状の第２の接着剤４５を塗布する。（図２９（ｂ）参照）
一方、予め電極パッド４８にバンプ５１が形成された第２の半導体チップ４４を、加熱したボンディングツール３０５に、吸着孔３１０を介して吸着保持する。

そして、前記バンプ５１とボンディングステージ（図示せず）に吸着保持された配線基板４１の第２のボンディングパッド４７−２とが対向するように位置合わせした後、ボンディングツール３０５を降下させ、バンプ５１を第２のボンディングパッド４７−２に押し付けて接触させると共に、第２の接着剤４５を硬化せしめる。（図３０（ｃ）参照）
かかる加熱温度として、ボンディングツール３０５側の温度を約２５０℃乃至３００℃に設定し、また、配線基板４１側の温度を約５０℃乃至１００℃に設定することができる。一方、印加荷重として、例えば約５ｇｆ／ｂｕｍｐ乃至３０ｇｆ／ｂｕｍｐを選択することができる。

尚、第２の半導体チップ４４の電極パッド４８上へのバンプ５１の配置は、所謂ボールボンディング法を用いることができる。即ち、金（Ａｕ）線の先端にボールが形成された状態に於いて、キャピラリーを降下し、当該ボールを電極パッド４８に接触させ、チャンファーで当該ボールを保持しながら、熱、荷重、又は超音波振動を当該ボールに与えてバンプ５１を形成する。

しかる後、ボール，ワイヤを残したままキャピラリーを上昇し、ワイヤクランプを閉じてワイヤを破断する。

当該図３０（ｃ）に示す工程に於いて、それぞれバンプ５１が配設された複数個の電極パッド４８を具備する第２の半導体素子４４が、第２の接着剤４５を介して第１の半導体素子４２及び配線基板４１にフェイスダウン状態で搭載されると共に、当該第２の接着剤４５によって、バンプ５１の周囲が被覆される。

次いで、恒温槽（図示せず）に於いて加熱処理を行い、第２の接着剤４５を硬化せしめ、第２の半導体チップ４４の、第１の半導体チップ４２上の固着並びに配線基板４１上へのフリップチップ接続を行う。（図３１（ｄ）参照）
このとき、加熱温度を１２０℃乃至１８０℃に設定することができ、また、加熱時間を約３０分乃至９０分に設定することができる。

尚、前記図３０（ｃ）に示す工程に於いて、第２の接着剤４５が８０％以上の硬化率で硬化している場合には、かかる加熱工程を省略することもできる。但し、接着剤の組成によって、当該加熱工程を省略することができる硬化率の値は異なる。

次いで、第１の半導体チップ４２の電極パッド４６と、配線基板４１の第１のボンディングパッド４７−１との間をワイヤボンディング法により接続する。（図３１（ｅ）参照）即ち、第１の半導体チップ４２の電極パッド４６と、配線基板４１の第１のボンディングパッド４７−１との間を、ボンディングワイヤ５０により接続する。

次いで、トランスファー樹脂モールド法等により、配線基板４１の一方の主面に搭載された前記半導体チップ４２，４４等を、封止用樹脂５２により被覆し樹脂封止する。（図３２（ｆ）参照）
しかる後、配線基板４１の他方の主面（裏面）に、外部接続用端子を構成する半田ボール４９を複数個配設し、半導体装置４０を形成する。（図３２（ｇ）参照）
この様に、本製造方法によれば、第１の半導体チップ４２上に第２の半導体チップ４４を固着する際に、同時に当該第２の半導体チップ４４の電極パッド４８と配線基板４１に於けるボンディングパッド４７−２とをバンプ５１を介して接続することができる。加えて、当該第２の接着剤４５により、バンプ５１の周囲を被覆することができる。従って、簡易な方法により、半導体装置４０を形成することができる。

この様な半導体装置４０の製造方法に対して、他の実施の態様に於ける半導体装置の製造に際しては、次の様に、一部が異なる製造方法の適用が必要とされる。

先ず、図２９（ａ）に示すところの、配線基板上への第１の半導体チップの搭載・固着工程に関して、前記半導体装置１００（図１０参照）の製造にあっては、表面保護膜１０１−１を、第１の半導体チップ４２形成の際の半導体ウエハプロセス工程に於いて、被覆法により、予め第１の半導体チップ４２の表面に形成しておく。

また、半導体装置１１０（図１１参照）の製造にあっては、第１の半導体チップ４２形成の為の半導体ウエハプロセス工程に於いて、ダム１０５を、フォトリソグラフィ法によるパターニング、メッキ法、或いは貼付法等によりにより、予め第１の半導体チップ４２上に形成しておく。

更に、半導体装置１２０（図１２，図１３参照）の製造にあっては、第１の半導体チップ４２上並びに配線基板４１上に、ダム１０５、ダム１０６及びダム１０７を、フォトリソグラフィ法によるパターニング、メッキ法、貼付法等によりにより予め形成しておく。

一方、半導体装置１６０（図２０参照）にあっては、配線基板４１の一方の主面上に、２個の第１の半導体チップ４２−１及び４２−２を、また半導体装置１６０（図２１参照）及び半導体装置１７５（図２３参照）にあっては、４個の第１の半導体チップ４２−１乃至４２−４を、電子回路形成面が表出した所謂フェイスアップ状態をもって搭載・固着（ダイボンディング）する。

また、半導体装置１８０、１９０及び２００（図２４乃至図２６参照）にあっては、配線基板４１の一方の主面上に、第４の接着剤１８３を介して基板１８１、１８１Ａ或いは２０１を固着し、しかる後、当該基板上に、第１の半導体チップ４２を、電子回路形成面が表出した所謂フェイスアップ状態をもって搭載・固着する。

更に、半導体装置２１０（図２７参照）にあっては、配線基板４１上に接着剤２１２を介して第３の半導体チップ２１１を固着し、配線基板４１の第４のボンディングパッド４７−４と第３の半導体チップ２１１の第４の電極パッド２１３とをボンディングワイヤ５０−３により接続する。

次いで、第３の半導体チップ２１１上に接着剤１８２を介して基板１８１を固着し、しかる後、当該基板１８１上に、第１の半導体チップ４２を、その電子回路形成面が表出した所謂フェイスアップ状態をもって搭載・固着する。

そして、半導体装置２３０（図２８参照）にあっては、配線基板４１上に接着剤２１２を介して第３の半導体チップ２１１を固着し、配線基板４１の第４のボンディングパッド４７−４と第３の半導体チップ２１１の第４の電極パッド２１３とをボンディングワイヤ５０−３により接続する。

次いで、第３の半導体チップ２１１上に接着剤１８２を介して基板１８１を固着すると共に、基板１８１の電極パッド１８７と配線基板４１の第２のボンディングパッド４７−２とをバンプ５１−３により接続する。

更に、基板１８１上に、第１の半導体チップ４２を、電子回路形成面が表出した所謂フェイスアップ状態をもって搭載・固着する。

また、前記図３０（ｃ）に示すところの、第２の半導体チップの搭載・固着工程に関して、半導体装置９０（図９参照）の製造にあっては、予め第２の半導体チップ４４の電極パッド４８上にバンプ５１−１を配設し、更に当該バンプ５１−１上に第２のバンプ５１−２を重ねて形成することにより、当該第２の半導体チップ４４の電極パッド４８と、配線基板４１の第２のボンディングパッド４７−２との間を接続するバンプ５１を形成しておく。

一方、半導体装置１００（図１０参照）の製造にあっては、表面保護膜１０１−２を、第２の半導体チップ４４の形成の為のウエハプロセス工程に於いて被覆法により形成し、しかる後、第２の電極パッド４８上にバンプ５１を配設する。

また、半導体装置１５０（図１８参照）にあっては、第２の半導体チップ４４を、第１の半導体チップ４２の主面に於ける対角線に略沿うように偏寄させて、搭載・配設する。

更に、半導体装置１５５（図１９参照）にあっては、第２の半導体チップ４４を、第１の半導体チップ４２と交差するように配設する。また、半導体装置１７０（図２２参照）にあっては、第１の半導体チップ４２上に、二つの第２の半導体チップ４４−１及び４４−２を互いに離間して配置する。

更に、半導体装置１７５（図２３参照）にあっては、互いに離間して配置された二つの第１の半導体チップ４２−１及び４２−２の上に、二つの第２の半導体チップ４４−１及び４４−２を互いに離間して配置する。

そして、半導体装置１９０、２００、２１０及び半導体装置２３０（図２５乃至図２８参照）にあっては、第２の半導体チップ４４の電極パッド４８上にバンプ５１−１を配設し、一方、基板１８５の第２のボンディングパッド４７−２上にバンプ５１−２を配設する。そして、当該バンプ５１−１とバンプ５１−２を、導電材１３１を介して接続する。

また、前記半導体装置１８０、１９０、２００及び半導体装置２１０（図２４乃至図２７参照）にあっては、前記図３１（ｄ）に示すところの、第２の半導体チップ４４の搭載工程の後、基板１８５の第３の電極パッド１８７と配線基板４１の第３のボンディングパッド４７−３との間を、ボンディングワイヤ５０−２により接続する。

更に、前記図３２（ｆ）に示す樹脂封止、樹脂被覆工程に関して、前記半導体装置６０（図６参照）にあっては、第１のボンディングパッド４７−１、ボンディングワイヤ５０、及び電極パッド４６等の必要最小部位を、ペースト状の樹脂を用いてポッティング法により樹脂被覆する。

一方、半導体装置７０（図７参照）にあっては、第１のボンディングパッド４７−１、ボンディングワイヤ５０、電極パッド４６、第１の半導体チップ４２、第２の接着剤４５の露出部、並びに第２の半導体チップ４４側面を、封止用樹脂５２により被覆し気密封止する。このとき、第２の半導体チップ４４の裏面は樹脂封止せず、半導体装装置７０の外部に表出せしめる。

[半導体装置１３０の製造方法]
本発明による半導体装置の、第２の基本例に係る半導体装置１３０（図１５参照）の製造方法について、図３３、図３４、及び図３８乃至図４０を参照して説明する。

先ず、第１の半導体チップ４２の電子回路形成面であって、第１の電極パッド４６が設けられている箇所以外の箇所を覆って、第２の接着剤４５を配設する。具体的には、シート状の第２の接着剤４５を、第１の半導体チップ４２の電子回路形成面の電極パッド４６が設けられている箇所以外の領域に貼り付ける。このとき、第２の接着剤４５は、半硬化で指触乾燥程度にした状態、即ちＢステージ（Ｂ Ｓｔａｇｅ）状態にある。（図３３（ａ）参照）
一方、第２の半導体チップ４４の電子回路形成面に設けられた電極パッド４８上には、バンプ５１を配設する。当該バンプ５１は、前述の如くボールボンディング法により形成することができる。（図３３（ｂ）参照）
しかる後、ボンディングステージ（図示せず）に吸着保持された第２の半導体チップ４４の電子回路形成面上に、ボンディングツール３０５に吸着保持された第１の半導体チップ４２の電子回路形成面を対向させ、且つ、第２の半導体チップ４４の電極パッド４８と第１の半導体チップ４２の電極パッド４６が夫々露出するように位置決めする。

そして、第１の半導体チップ４２を降下せしめ、第２の接着剤４５を介して第１の半導体チップ４２及び第２の半導体チップ４４を固着する。尚、第１の半導体チップ４２は、ボンディングツール３０５に於ける真空吸引孔１１０を介して吸引・保持される。

このとき、ボンディングツール３０５は室温に設定され、一方、第２の半導体チップ４４を５０℃乃至２００℃程に加熱される。

第１の半導体チップ４２及び第２の半導体チップ４４の固着後、第２の接着剤４５は半硬化或いは完全硬化状態となる。

前記バンプ５１の高さは、第２の接着剤４５の膜厚と第１の半導体チップ４２の厚さの和よりも大きく設定される。即ち、バンプ５１の上面が、第１の半導体チップ４２の背面より突出する。

従って、後述する工程に於いて、第２の半導体チップ４４を配線基板４１にフリップチップ接続する際に、バンプ５１を、配線基板４１の第２のボンディングパッド４７−２に確実に接続することができる。（図３３（ｃ）参照）
かかる構成により、バンプ５１と第２のボンディングパッド４７−２との接続のために、当該ボンディングパッド４７−２を厚く形成する必要が無く、ボンディングパッド４７−２の設計の自由度が向上する。

尚、図１６に示す半導体装置１３５の如く、導電材１３１をも介して、第２の半導体チップ４４の電極パッド４８と配線基板４１の第２のボンディングパッド４７−２との間を接続する場合には、バンプ５１の高さは低いものであっても良い。

しかる後、恒温槽（図示せず）に於いて構造全体を加熱して、第２の接着剤４５を硬化せしめる。加熱温度は、１２０℃乃至１８０℃に設定することができ、また加熱時間は、約３０分乃至９０分に設定することができる。但し、第２の接着剤４５は、後の工程に於いて最終的に硬化させるため、此処での加熱工程は省略してもよい。

次いで、配線基板４１上であって、第１の半導体チップ４２の固着予定位置の一部及び第２のボンディングパッド４７−２の形成箇所の一部を含む第２の半導体チップ４４の固着予定位置の一部に、ノズル３００を介して、ペースト状の第１の接着剤４３を塗布する。（図３４（ｄ）参照）当該第１の接着剤４３は、ペースト状のものに限られず、シート状のものであってもよい。

ここで、図３５乃至図３７を参照して、配線基板４１上への第１の接着剤４３の配設の態様を説明する。

まず、図３５（ａ）は、第２の半導体チップ４４が搭載・固着された第１の半導体チップ４２を、配線基板４１上に搭載する状態を示す。図３５（ｂ）は、配線基板４１に於ける、第１の半導体チップ４２搭載予定位置（点線の矩形形状）、並びに第２の半導体チップ４４の搭載予定位置（一点鎖線の矩形形状）、及びバンプ５１の接続予定位置（点線で示す円形）を示す。また、図３５（ｃ）は、配線基板４１上に、ペースト状の第１の接着剤４３を配設した態様を示す。更に、図３５（ｄ）は、配線基板４１上に、シート（フィルム）状の第１の接着剤４３−１及び４３−２を積層して配設した状態を示す。

即ち、第１の半導体チップ４２の固着予定位置の第２のボンディングパッド４７−２側の端部と、当該第２のボンディングパッド４７−２に対するバンプ５１の接続予定位置との間に於ける幅Ａの領域内に、前記第１の接着剤４３の高さが最も高くなるように、当該第１の接着剤４３を配線基板４１上に選択的に配設する。

当該第１の接着剤４３の分布（高さ）を異ならしめる理由は、当該第１の接着剤４３をバンプ５１の周囲に確実に配設する必要があることによる。

この様に、第１の接着剤４３の分布（高さ）を異ならしめる構造は、例えば図３６に示す配設形態により達成することができる。

図３６（ａ）に示す態様にあっては、第１の接着剤４３が、第１の半導体チップ４２の固着予定位置の第２のボンディングパッド４７−２側の端部と、第２のボンディングパッド４７−２に於けるバンプ５１の接続予定位置との間に、第２のボンディングパッド４７−２の配列方向に沿って連続的に配設されている。

また、第１の接着剤４３は、第１の半導体チップ４２の配設予定位置に於いて略対角線状に、且つ当該配設予定位置の中央部に選択的に配設されている。従って、第１の半導体チップ４２を配線基板４１上に搭載・固着する際に、十分な量の第１の接着剤４３が、配線基板４１と第１の半導体チップ４２との間に配設される。

また、図３６（ｂ）に示す態様にあっては、第１の接着剤４３が、第１の半導体チップ４２の固着予定位置の第２のボンディングパッド４７−２側の端部と、第２のボンディングパッド４７−２に於けるバンプ５１の接続予定位置との間に、第２のボンディングパッド４７−２の配列方向に連続的に配設されている。

また、第１の接着剤４３は、第１の半導体チップ４２の配設予定位置に於いて略対角線状に、且つ当該配設予定位置の中央部に十文字状に配設されている。

従って、第１の半導体チップ４２を配線基板４１上に搭載・固着する際に、十分な量の第１の接着剤４３が、配線基板４１と第１の半導体チップ４２との間に配設される。

一方、図３６（ｃ）に示す態様にあっては、第１の接着剤４３が、第１の半導体チップ４２の固着予定位置の第２のボンディングパッド４７−２側の端部と、第２のボンディングパッド４７−２におけるバンプ５１の接続予定位置との間に於いて、第２のボンディングパッド４７−２間に位置して配設されている。また、第１の半導体チップ４２の配設予定位置の四隅にも配設され、更に、当該位配設予定置の略中央部においても、複数箇所に第１の接着剤４３が配設されている。従って、第１の半導体チップ４２を配線基板４１に載置する際、第１の接着剤４３を、配線基板４１と第１の半導体チップ４２との間に十分に配置することができる。

また、図３５（ｄ）に示す構造は、図３７に示す配設形態により形成することができる。

図３７に示す形態にあっては、配線基板４１の一方の主面上にあって、第１のボンディングパッド４７−１側の第１の半導体チップ４２の端部と、第２のボンディングパッド４７−２側の第２の半導体チップ４４の端部との間に於ける領域に、シート（フィルム）状の第１の接着剤４３−１を配設している。

更に、第１の半導体チップ４２の第２のボンディングパッド４７−２側の端部と、第２のボンディングパッド４７−２に於けるバンプ５１の接続予定位置との間に位置する前記第１の接着剤４３−１の上に、シート（フィルム）状の第１の接着剤４３−２を積層配置している。

この様に、第１の半導体チップ４２の固着予定位置の第２のボンディングパッド４７−２側の端部と、第２のボンディングパッド４７−２におけるバンプ５１の接続予定位置との間に於ける第１の接着剤４３の高さが、最も高く設定される。

かかる工程により、第１の接着剤４３による第２の半導体チップ４４と配線基板４１との接着を確実に行うことができる共に、第１の半導体チップ４２の外周部への第１の接着剤４３の流動による広がりを防止・抑制することができる。

次いで、第１の半導体チップ４２上に固着された第２の半導体チップ４４の背面を、加熱したボンディングツール３０５に吸着し、当該第２の半導体チップ４４を保持する。

そして、当該第２の半導体チップ４４のバンプ５１と、ボンディングステージ（図示せず）に吸着保持された配線基板４１の第２のボンディングパッド４７−２とが対向するように位置合わせする。

ボンディングツール３０５を降下せしめ、第２の半導体チップ４４のバンプ５１を、配線基板４１の第２のボンディングパッド４７−２に押圧し、第１の半導体チップ４２を、第１の接着剤４５を介して配線基板４２上に固着する。

同時に、第２の半導体チップ４４の電極パッド４８と配線基板４１の第２のボンディングパッド４７−２とを前記バンプ５１を介して接続すると共に、前記第１の接着剤４３によって当該バンプ５１の周囲を被覆する。（図３８（ｅ）参照）
しかる後、第１の接着剤４３を加熱・硬化する。このとき、ボンディングツール３０５側の加熱温度を約２５０℃乃至３００℃に設定しても良く、基板側の加熱温度を約５０℃乃至１００℃に設定してもよい。更に、印加する荷重として、例えば、約５ｇｆ／ｂｕｍｐ乃至３０ｇｆ／ｂｕｍｐと設定してもよい。

この結果、複数の電極パッド４８を有する第２の半導体チップ４４が、第２の接着剤４５を介して第１の半導体チップ４２にフェイスダウン状態で固着され、且つ、第１の半導体チップ４２は第１の接着剤４３を介して配線基板４１に固着される。

更に、前記第２の半導体チップ４４の電極パッド４８と配線基板の第２のボンディングパッド４７−２とが、当該第２の電極パッド４８に形成されたバンプ５１を介して接続され、且つ当該バンプ５１の周囲が第１の接着剤４３により被覆された構造が形成される。

次に、恒温槽（図示せず）に於いて加熱し、第１の接着剤４３を硬化させて、第１の半導体チップ４２と配線基板４１とのフリップチップ接続がなされる。（図３９（ｆ）参照）
この工程では、加熱温度を１２０℃乃至１８０℃に設定することができ、また、加熱時間を、約３０分乃至９０分に設定することができる。

なお、図３８（ｅ）に示す工程に於いて、第１の接着剤４３が、約８０％以上の硬化率をもって硬化している場合には、図３９（ｆ）に示す工程を省略してもよい。

次に、第１の半導体チップ４２の第１の電極パッド４６と配線基板４１の第１のボンディングパッド４７−１とをボンディングワイヤ５０により接続する。（図３９（ｇ）参照）
次いで、トランスファー樹脂モールド法等により、配線基板４１の主面上に於ける半導体チップ等を封止樹脂５２により封止樹脂する。（図４０（ｈ）参照）
しかる後、前記配線基板４１の他方の主面（裏面）に、外部接続用端子を構成する半田ボール４９を複数個配設し、半導体装置１３０を形成する。（図４０（ｉ）参照）
このように、本製造方法によれば、第１の半導体チップ４２を配線基板４１へ固着する際適用される第１の接着剤４３によって、第２の半導体チップ４４のバンプ５１と配線基板４１に於けるボンディングパッド４７−２との接続部の周囲を被覆することができる。従って、簡易な方法により半導体装置１３０を製造することができる。

[半導体装置１３５の製造方法]
本発明による半導体装置の、第３の基本例に係る半導体装置１３５（図１６参照）の製造方法について、図４１乃至図４４を参照して説明する。

配線基板４１の一方の主面であって、対向する辺に沿って第１及び第２のボンディングパッド４７−１及び４７−２が夫々設けられている主面に、第１の半導体チップ４２を、第１の接着剤４３を介し、電子回路形成面が表出した所謂フェイスアップ状態をもって固着（ダイボンディング）する。（図４１（ａ）参照）
当該第１の接着剤４３としては、例えば熱硬化性又は熱可塑性の絶縁性樹脂接着剤を用いることができ、具体的には、エポキシ系、ポリイミド系、アクリル系、又はシリコン系等の樹脂を用いることができる。当該第１の接着剤４３は、フィルム状のものを予め第１の半導体チップ４２の背面に被着しておいてもよく、或いは配線基板４１上に予め塗布形成しておいてもよい。

また、配線基板４１の第２のボンディングパッド４７−２には、半田等からなる導電材１３１が予め被覆されている。

次に、第１の半導体チップ４２の電子回路形成面に、ノズル３００を介して、ペースト状の第２の接着剤４５を塗布する。（図４１（ｂ）参照）
次いで、予め第２の電極パッド４８にバンプ５１を形成した第２の半導体チップ４４を、加熱したボンディングツール３０５に、吸着孔３１０を介して吸着保持し、バンプ５１とボンディングステージ（図示せず）に吸着保持された配線基板４１の第２のボンディングパッド４７−２とが対向するように位置合わせする。

そしてボンディングツール３０５を降下させ、バンプ５１を第２のボンディングパッド４７−２上に被覆された導電材１３１に接触させて、且つ導電材１３１を溶融して、バンプ５１とボンディングパッド４７−２とを接続する。（図４２（ｃ）参照）
この時、加熱温度として、ボンディングツール３０５側の温度を約２５０℃乃至３００℃に設定してもよく、基板側の温度を約５０℃乃至１００℃に設定してもよい。更に、印加する荷重として、約１ｇｆ／ｂｕｍｐ乃至８ｇｆ／ｂｕｍｐを設定してもよい。

この結果、複数の電極パッド４８を有する第２の半導体素子４４を、第２の接着剤４５を介して、第１の半導体素子４２上に固着できると共に、前記電極パッド４８と前記第２のボンディングパッド４７−２とをバンプ５１及び導電材１３１を介して接続した構造を得ることができる。

尚、第２の半導体チップ４４の電極パッド４８に於けるバンプ５１の形成に際しては、前述の如くボールボンディング法を用いることができる。

次に、恒温槽（図示せず）に於いて構造全体を加熱し、第２の接着剤４５を硬化せしめ、第２の半導体チップ４４の配線基板４１へのフリップチップ実装を完了する。（図４２（ｄ）参照）
この工程にあっては、加熱温度を１２０℃乃至１８０℃に設定することができ、また、加熱時間を約３０分乃至９０分に設定することができる。

尚、図４２（ｃ）に示す工程に於いて、第２の接着剤４５が、約８０％以上の硬化率をもって硬化している場合、図４２（ｄ）に示す工程を省略することもできる。

次に、バンプ５１及び導電材１３１の周囲に、ノズル４００を介して、ペースト状の第３の接着剤１３３を塗布する。第３の接着剤１３３は、バンプ５１及び導電材１３１の周囲のみならず、毛細管現象により、第２の半導体チップ４４と配線基板４１との間隙部にも充填され、第２の半導体チップ４４は配線基板４１に固着される。（図４３（ｅ）参照）
次いで、恒温槽（図示せず）に於いて構造全体を加熱し、第３の接着剤１３３を完全に硬化せしめ、第２の半導体チップ４４と配線基板４１とのフリップチップ接続を完了する。（図４３（ｆ）参照）
この工程にあっては、加熱温度を、１２０℃乃至１８０℃に設定することができ、加熱時間を、約３０分乃至９０分に設定することができる。

次に、第１の半導体チップ４２の電極パッド４６と配線基板４１の第１のボンディングパッド４７−１とを、ボンディングワイヤ５０により接続する。（図４４（ｇ）参照）
次いで、トランスファー樹脂モールド法等により、配線基板４１の上方を封止樹脂５２により封止樹脂する。（図４４（ｈ）参照）
しかる後、配線基板４１の他方の主面（裏面）に、外部接続用端子を構成する半田ボール４９を複数個配設し、半導体装置１３５を形成する。（図４４（ｉ）参照）
このように、本製造方法にあっては、第３の接着剤１３３により、配線基板４１と第２の半導体チップ４４との接続と、バンプ５１及び導電材１３１の周囲の被覆を行っている。従って、前記半導体装置１３０又は１３５の製造方法に比べ、バンプ５１及び導電材１３１の周囲を補強するに好適な材料を設定することができる。

尚、このとき、第３の接着剤１３３は、バンプ５１及び導電材１３１の周囲を被覆し、また第２の半導体チップ４２と配線基板４１とが対向する領域に配設されるのみであることから、その使用量は限られる。

更に、フリップチップ接続後に第３の接着剤１３１の充填を行うため、バンプ５１の材質・形状、バンプ５１及び導電材１３１の構成、配線基板４１の第２のボンディングパッド４７−２の材質・形状の組合せ、更にはバンプ５１及び導電材１３１を介したフリップチップ接続法などの自由度を高めることができる。

[半導体装置１４０の製造方法]
本発明による半導体装置の第４の基本例に係る半導体装置１４０（図１７参照）の製造方法について、図４１乃至図４２及び図４５を参照して説明する。

先ず、前記図４１乃至図４２に示される製造工程がなされる。尚、図４２（ｄ）に示す工程が終了した時点では、バンプ５１及び導電材１３１の周囲には何ら被覆されていない。

次に、第１の半導体チップ４２の電極パッド４６と、配線基板４１の第１のボンディングパッド４７−１とを、ボンディングワイヤ５０により接続する。（図４５（ａ）参照）
次いで、トランスファー樹脂モールド法等により、前記配線基板４１の一方の主面上に搭載された半導体チップ等を封止用樹脂５２により被覆し、樹脂封止する。このとき、第２の半導体チップ４４と配線基板４１との間にあって、バンプ５１及び導電材１３１の周囲も当該封止用樹脂５２により被覆される。（図４５（ｂ）参照）
しかる後、配線基板４１の他方の主面（下面）に、外部接続用端子４７を構成する半田ボールを複数個配設して、半導体装置１４０を形成する。（図４５（ｃ）参照）
この様な製造方法あっては、封止用樹脂５２を接着剤として適用することにより、第２の半導体チップ４４と配線基板４１との間に接着剤を配設する必要がなく、より簡易な工程により、半導体装置１４０を製造することができる。

以上、本発明の実施の形態について詳述したが、本発明は特定の実施形態に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形及び変更が可能である。

以上の説明に関し、更に以下の項を開示する。
（付記１） 配線基板と、
前記配線基板の上に搭載された第１の半導体素子と、
前記第１の半導体素子の上に位置をずらして搭載された第２の半導体素子と、を有し、
前記第２の半導体素子は、前記第１の半導体素子上にその主面の一部を前記第１の半導体素子に対向させて搭載され、
前記第２の半導体素子の前記主面上の電極パッドは、前記配線基板の第２半導体素子接続用パッドに接続部により接続されていることを特徴とする半導体装置。
（付記２） 付記１記載の半導体装置であって、
前記配線基板と前記第１の半導体素子とは第１の接着剤を介して固着され、
前記第２の半導体素子と前記第１の半導体素子とを固着する第２の接着剤が、前記接続部を被覆してなることを特徴とする半導体装置。
（付記３） 付記１記載の半導体装置であって、
前記配線基板と前記第１の半導体素子とを固着する第１の接着材が、前記接続部を被覆し、
前記第２の半導体素子と前記第１の半導体素子とは第２の接着剤を介して固着されていることを特徴とする半導体装置。
（付記４） 付記１記載の半導体装置であって、
前記配線基板と前記第１の半導体素子とは第１の接着剤を介して固着され、
前記第２の半導体素子と前記第１の半導体素子とは第２の接着剤を介して固着され、
前記接続部は第３の接着剤にて被覆されていることを特徴とする半導体装置。
（付記５） 付記１乃至４いずれか一項記載の半導体装置であって、
前記配線基板上において、前記第２の半導体素子の背面が外部に露出した状態で、前記第１及び第２の半導体素子の側面は樹脂によって封止されていることを特徴とする半導体装置。
（付記６） 付記１乃至４いずれか一項記載の半導体装置であって、
前記配線基板上において、前記第１の半導体素子の側面、前記第２の半導体素子の他方の主面及び側面が樹脂封止されていることを特徴とする半導体装置。
（付記７） 付記１乃至６いずれか一項記載の半導体装置であって、
前記配線基板は、第１半導体素子用接続用パッドを有し、
前記第１半導体素子用接続用パッドと前記第１の半導体素子の電極パッドとはボンディングワイヤにより接続されていることを特徴とする半導体装置。
（付記８） 付記７記載の半導体装置であって、
前記電極パッドの近傍に、前記第２の接着剤の流れ出しを防止するダム部が設けられていることを特徴とする半導体装置。
（付記９） 付記１乃至８いずれか一項記載の半導体装置であって、
前記接続部は、１又は複数の段状のバンプから成ることを特徴とする半導体装置。
（付記１０） 付記９記載の半導体装置であって、
前記１又は複数の段状のバンプは、導電材により前記配線基板の前記第２半導体素子接続用パッドに接続されていることを特徴とする半導体装置。
（付記１１） 付記１乃至４いずれか一項記載の半導体装置であって
略同一の厚さを有する複数の前記第１の半導体素子が前記配線基板に搭載され、
前記第２の半導体素子は、前記複数の第１の半導体素子を橋渡すように搭載されていることを特徴とする半導体装置。
（付記１２） 付記１乃至４いずれか一項記載の半導体装置であって、
複数の前記第２の半導体素子が前記第１の半導体素子に搭載されていることを特徴とする半導体装置。
（付記１３） 配線基板と、
前記配線基板の上に搭載された基板と、
前記基板上に搭載された第１の半導体素子と、
前記第１の半導体素子の上に位置をずらして搭載された第２の半導体素子と、を有し、
前記第２の半導体素子は、前記第１の半導体素子上にその主面の一部を前記第１の半導体素子に対向させて搭載され、
前記第２の半導体素子の前記主面上の電極パッドは、前記基板の第２半導体素子接続用パッドに接続部により接続されていることを特徴とする半導体装置。
（付記１４） 付記１３記載の半導体装置であって、
前記基板と前記第１の半導体素子とは第１の接着剤を介して固着され、
前記第２の半導体素子と前記第１の半導体素子とを固着する第２の接着剤が、前記接続部を被覆してなることを特徴とする半導体装置。
（付記１５） 付記１３又は１４に記載の半導体装置であって、
前記接続部は、１又は複数の段状のバンプから成ることを特徴とする半導体装置。
（付記１６） 付記１３乃至１５いずれか一項記載の半導体装置であって、
前記配線基板は、第１半導体素子用接続用パッドを有し、
前記第１半導体素子用接続用パッドと前記第１の半導体素子の電極パッドとはボンディングワイヤにより接続されていることを特徴とする半導体装置。
（付記１７） 付記１３乃至１６いずれか一項記載の半導体装置であって、
前記基板は、半導体集積回路が形成された半導体基板であることを特徴とする半導体装置。
（付記１８） 配線基板上に、第１の半導体素子を固着する第１の工程と、
次いで、主面の一部を前記第１の半導体素子に対向させて前記第１の半導体素子上に第２の半導体素子を積層固着する第２の工程とを有し、
前記第２の工程において、前記第１の半導体素子と前記第２の半導体素子との接着剤を用いた固着と、バンプを介して前記第２の半導体素子と前記配線基板の第２半導体素子接続用パッドとの接続とを、同時に行うことを特徴とする半導体装置の製造方法。
（付記１９） 付記１８記載の半導体装置の製造方法であって、
前記第１の工程においては、第１の接着剤を介して前記配線基板上に、前記第１の半導体素子を固着し、
前記第２の工程においては、第２の接着剤にて前記第１の半導体素子と前記第２の半導体素子とを固着することを特徴とする半導体装置の製造方法。
（付記２０） 付記１８又は１９記載の半導体装置の製造方法であって、
さらに前記配線基板上のパッドと前記第１の半導体素子の電極パッドとをボンディングワイヤにより接続する第３の工程を有することを特徴とする半導体装置の製造方法。

従来のチップ積層型半導体装置の第１の例を示す断面図及び平面図である。 従来のチップ積層型半導体装置の第２の例を示す断面図及び平面図である。 従来のチップ積層型半導体装置の第３の例を示す断面図及び平面図である。 従来のチップ積層型半導体装置の第４の例を示す断面図及び平面図である。 本発明による半導体装置の第１の実施の態様を示す断面図及び平面図である。 本発明の第１の実施の態様による半導体装置の第１の変形例を示す断面図である。 本発明の第１の実施の態様による半導体装置の第２の変形例を示す断面図である。 本発明の第１の実施の態様による半導体装置の第３の変形例を示す断面図である。 本発明の第１の実施の態様による半導体装置の第４の変形例を示す断面図である。 本発明の第１の実施の態様による半導体装置の第５の変形例を示す断面図である。 本発明の第１の実施の態様による半導体装置の第６の変形例（その１）を示す断面図及び平面図である。 本発明の第１の実施の態様による半導体装置の第６の変形例（その２）を示す断面図及び平面図である。 本発明の第１の実施の態様による半導体装置の第６の変形例（その３）を示す平面図である。 本発明の第１の実施の態様による半導体装置に於ける電極パッドの配置・変更構成を示す平面図である。 本発明による半導体装置の第２の実施の態様を示す断面図である。 本発明による半導体装置の第３の実施の態様を示す断面図である。 本発明による半導体装置の第４の実施の態様を示す断面図である。 本発明の半導体装置の第１の応用例の構造を示す平面図である。 本発明の半導体装置の第２の応用例の構造を示す平面図及び断面図である。 本発明の半導体装置の第３の応用例の構造を示す断面図及び平面図である。 本発明の半導体装置の第４の応用例の構造を示す平面図である。 本発明の半導体装置の第５の応用例の構造を示す平面図及び断面図である。 本発明の半導体装置の第６の応用例の構造を示す平面図及び断面図である。 本発明の半導体装置の第７の応用例の構造を示す断面図である。 本発明の半導体装置の第８の応用例の構造を示す断面図である。 本発明の半導体装置の第９の応用例の構造を示す断面図である。 本発明の半導体装置の第１０の応用例の構造を示す断面図である。 本発明の半導体装置の第１１の応用例の構造を示す断面図である。 本発明の第１の実施の態様による半導体装置の製造方法を示す工程断面図（その１）である。 本発明の第１の実施の態様による半導体装置の製造方法を示す工程断面図（その２）である。 本発明の第１の実施の態様による半導体装置の製造方法を示す工程断面図（その３）である。 本発明の第１の実施の態様による半導体装置の製造方法を示す工程断面図（その４）である。 本発明の第２の実施の態様による半導体装置の製造方法を示す工程断面図（その１）である。 本発明の第２の実施の態様による半導体装置の製造方法を示す工程断面図（その２）である。 本発明の第２の実施の態様による半導体装置の製造に於ける配線基板上への接着剤配設の態様を示す平面図である。 本発明の第２の実施の態様による半導体装置の製造に於ける配線基板上への接着剤配設の態様を示す平面図である。 本発明の第２の実施の態様による半導体装置の製造に於ける配線基板上への接着剤配設の他の態様を示す平面図である。 本発明の第２の実施の態様による半導体装置の製造方法を示す工程断面図（その３）である。 本発明の第２の実施の態様による半導体装置の製造方法を示す工程断面図（その４）である。 本発明の第２の実施の態様による半導体装置の製造方法を示す工程断面図（その５）である。 本発明の第３の実施の態様による半導体装置の製造方法を示す工程断面図（その１）である。 本発明の第３の実施の態様による半導体装置の製造方法を示す工程断面図（その２）である。 本発明の第３の実施の態様による半導体装置の製造方法を示す工程断面図（その３）である。 本発明の第３の実施の態様による半導体装置の製造方法を示す工程断面図（その４）である。 本発明の第４の実施の態様による半導体装置の製造方法を示す工程断面図である。

符号の説明

４０、６０、７０、８０、９０、１００、１１０、１２０、１３０、１３５、１４０、１５０、１５５、１６０、１６５、１７０、１７５、１８０、１９０、２００、２１０、２３０ 半導体装置
４２ 配線基板
４３ 第１の半導体素子
４４ 第１の接着剤
４５ 第２の半導体素子
４６ 第２の接着剤
４７−１、４７−２、４７−３、４７−４ ボンディングパッド
４９、５１、１８７、２１９ 電極パッド
５２−１、５２−２、５２−３ バンプ
５３ ボンディングワイヤ
５４ 封止樹脂
１０１−１、１０１−２ 表面保護膜
１０５、１０７ ダム
１３１、１９７ 導電材
１３３ 第３の接着剤
１８５ 基板
１９５ 受動素子

Claims (10)

1. 配線基板と、
   前記配線基板の上に搭載された第１の半導体素子と、
   前記第１の半導体素子の上に位置をずらして搭載された第２の半導体素子と、を有し、
   前記第２の半導体素子は、前記第１の半導体素子上にその主面の一部を前記第１の半導体素子に対向させて搭載され、
   前記第２の半導体素子の前記主面上の電極パッドは、前記配線基板の第２半導体素子接続用パッドに接続部により接続されている
   ことを特徴とする半導体装置。
2. 請求項１記載の半導体装置であって、
   前記配線基板と前記第１の半導体素子とは第１の接着剤を介して固着され、
   前記第２の半導体素子と前記第１の半導体素子とを固着する第２の接着剤が、前記接続部を被覆してなることを特徴とする半導体装置。
3. 請求項１又は２記載の半導体装置であって、
   前記配線基板上において、前記第２の半導体素子の背面が外部に露出した状態で、前記第１及び第２の半導体素子の側面は樹脂によって封止されていることを特徴とする半導体装置。
4. 請求項１乃至３いずれか一項記載の半導体装置であって、
   前記配線基板は、第１半導体素子用接続用パッドを有し、
   前記第１半導体素子用接続用パッドと前記第１の半導体素子の電極パッドとはボンディングワイヤにより接続されていることを特徴とする半導体装置。
5. 請求項１乃至４いずれか一項記載の半導体装置であって、
   前記接続部は、１又は複数の段状のバンプから成ることを特徴とする半導体装置。
6. 配線基板と、
   前記配線基板の上に搭載された基板と、
   前記基板上に搭載された第１の半導体素子と、
   前記第１の半導体素子の上に位置をずらして搭載された第２の半導体素子と、を有し、
   前記第２の半導体素子は、前記第１の半導体素子上にその主面の一部を前記第１の半導体素子に対向させて搭載され、
   前記第２の半導体素子の前記主面上の電極パッドは、前記基板の第２半導体素子接続用パッドに接続部により接続されていることを特徴とする半導体装置。
7. 請求項６記載の半導体装置であって、
   前記基板と前記第１の半導体素子とは第１の接着剤を介して固着され、
   前記第２の半導体素子と前記第１の半導体素子とを固着する第２の接着剤が、前記接続部を被覆してなることを特徴とする半導体装置。
8. 請求項６又は７項記載の半導体装置であって、
   前記配線基板は、第１半導体素子用接続用パッドを有し、
   前記第１半導体素子用接続用パッドと前記第１の半導体素子の電極パッドとはボンディングワイヤにより接続されていることを特徴とする半導体装置。
9. 請求項６乃至８いずれか一項記載の半導体装置であって、
   前記基板は、半導体集積回路が形成された半導体基板であることを特徴とする半導体装置。
10. 配線基板上に、第１の半導体素子を固着する第１の工程と、
    次いで、主面の一部を前記第１の半導体素子に対向させて前記第１の半導体素子上に第２の半導体素子を積層固着する第２の工程と、を有し、
    前記第２の工程において、前記第１の半導体素子と前記第２の半導体素子との接着剤を用いた固着と、バンプを介して前記第２の半導体素子と前記配線基板の第２半導体素子接続用パッドとの接続とを、同時に行うことを特徴とする半導体装置の製造方法。

Images