KR101281276B1 - 반도체 장치의 제조 방법, 제조 프로그램을 저장한 기억 매체 및 제조 장치 - Google Patents

반도체 장치의 제조 방법, 제조 프로그램을 저장한 기억 매체 및 제조 장치 Download PDF

Info

Publication number
KR101281276B1
KR101281276B1 KR20110093004A KR20110093004A KR101281276B1 KR 101281276 B1 KR101281276 B1 KR 101281276B1 KR 20110093004 A KR20110093004 A KR 20110093004A KR 20110093004 A KR20110093004 A KR 20110093004A KR 101281276 B1 KR101281276 B1 KR 101281276B1
Authority
KR
South Korea
Prior art keywords
semiconductor chip
substrate
thickness
semiconductor device
contact
Prior art date
Application number
KR20110093004A
Other languages
English (en)
Other versions
KR20120065222A (ko
Inventor
야스오 다네
유끼오 가따무라
아쯔시 요시무라
후미히로 이와미
Original Assignee
가부시끼가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시끼가이샤 도시바 filed Critical 가부시끼가이샤 도시바
Publication of KR20120065222A publication Critical patent/KR20120065222A/ko
Application granted granted Critical
Publication of KR101281276B1 publication Critical patent/KR101281276B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/741—Apparatus for manufacturing means for bonding, e.g. connectors
    • H01L24/743—Apparatus for manufacturing layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/273—Manufacturing methods by local deposition of the material of the layer connector
    • H01L2224/2731—Manufacturing methods by local deposition of the material of the layer connector in liquid form
    • H01L2224/27312—Continuous flow, e.g. using a microsyringe, a pump, a nozzle or extrusion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/278—Post-treatment of the layer connector
    • H01L2224/27848—Thermal treatments, e.g. annealing, controlled cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/279—Methods of manufacturing layer connectors involving a specific sequence of method steps
    • H01L2224/27901—Methods of manufacturing layer connectors involving a specific sequence of method steps with repetition of the same manufacturing step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2901—Shape
    • H01L2224/29016—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2901—Shape
    • H01L2224/29016—Shape in side view
    • H01L2224/29017—Shape in side view being non uniform along the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2901—Shape
    • H01L2224/29016—Shape in side view
    • H01L2224/29018—Shape in side view comprising protrusions or indentations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
    • H01L2224/32014—Structure relative to the bonding area, e.g. bond pad the layer connector being smaller than the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3205—Shape
    • H01L2224/32057—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3205—Shape
    • H01L2224/32057—Shape in side view
    • H01L2224/32059—Shape in side view comprising protrusions or indentations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33183—On contiguous sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06593—Mounting aids permanently on device; arrangements for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Dicing (AREA)
  • Die Bonding (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

실시 형태에 따르면, 반도체 장치의 제조 방법은, 반도체 웨이퍼의 칩 영역의 제1 면에 접착층을 형성한다. 다이싱 영역을 따라 반도체 칩을 개편화하고, 접착층을 개재하여 반도체 칩을 계단 형상으로 적층한다. 접착층의 형성에 있어서, 제1 면 중 적층된 상태에서 다른 반도체 칩에 접촉하지 않는 제1 영역의 적어도 일부에는, 다른 반도체 칩에 접촉하는 제2 영역보다 접착층이 두껍게 형성된 볼록부가 형성된다.

Description

반도체 장치의 제조 방법, 제조 프로그램을 저장한 기억 매체 및 제조 장치{METHOD OF MANUFACTURING SEMICONDUCTOR DEVICE, RECORDING MEDIUM HAVING MANUFACTURING PROGRAM STORED THEREON AND MANUFACTURING APPARATUS}
<관련 출원>
본 출원은, 2010년 12월 10일에 출원된 일본 특허 출원 번호 제2010-275988의 우선권의 이익을 향수하고, 그 일본 특허 출원의 전체 내용은 본 출원에서 원용된다.
본 실시 형태는, 일반적으로 반도체 장치의 제조 방법, 제조 프로그램을 저장한 기억 매체 및 제조 장치에 관한 것이다.
NAND형 플래시 메모리 등의 반도체 메모리 칩을 갖고 이용되고 있는 반도체 장치는, 회로 패턴이 형성된 기판 상에 반도체 메모리 칩이 탑재되어 있다. 이러한 반도체 장치에 있어서, 고밀도 실장의 요구에 의해, 회로 기판 상에 복수의 반도체 메모리 칩이 계단 형상으로 적층되는 경우가 있다.
계단 형상으로 반도체 칩을 적층하는 데 있어서, 상단의 반도체 칩 중 하단의 반도체 칩과 접촉하지 않는 영역에서 전극의 접속을 행하기 위해 칩의 강도(소위, 본딩 강도)의 향상이 요망되고 있다.
본 발명의 실시 형태는, 계단 형상으로 적층되는 반도체 칩의 본딩 강도를 향상시킨다.
실시 형태에 따르면, 반도체 장치의 제조 방법은, 복수의 칩 영역이 다이싱 영역을 개재하여 형성된 반도체 웨이퍼의 칩 영역의 제1 면에 접착층을 형성한다. 다이싱 영역을 따라 반도체 웨이퍼를 분할하여 칩 영역을 갖는 반도체 칩을 개편화하고, 접착층을 개재하여 반도체 칩을 계단 형상으로 적층한다. 접착층의 형성에 있어서, 제1 면 중 적층된 상태에서 다른 반도체 칩에 접촉하지 않는 제1 영역의 적어도 일부에는, 다른 반도체 칩에 접촉하는 제2 영역보다 접착층이 두껍게 형성된 볼록부가 형성된다.
본 발명의 실시 형태에 따르면, 계단 형상으로 적층되는 반도체 칩의 본딩 강도를 향상시킬 수 있다.
도 1은, 실시 형태에 관한 반도체 장치의 제조 방법을 설명하기 위한 흐름도.
도 2는, 반도체 웨이퍼를 표면측에서 본 도면.
도 3은, 도 2에 도시하는 A-A의 화살표 선을 따라 자른 단면도.
도 4는, 실시 형태에 관한 반도체 장치의 제조 방법의 일 공정을 도시하는 도면.
도 5는, 도 2에 도시하는 A-A의 화살표 선을 따라 자른 단면도이며, 도 4의 공정을 거친 상태를 도시하는 도면.
도 6은, 실시 형태에 관한 반도체 장치의 제조 방법의 일 공정을 도시하는 도면.
도 7은, 도 2에 도시하는 A-A의 화살표 선을 따라 자른 단면도이며, 도 6의 공정을 거친 상태를 도시하는 도면.
도 8은, 실시 형태에 관한 반도체 장치의 제조 방법의 일 공정을 도시하는 도면.
도 9는 도 2에 도시하는 A-A의 화살표 선을 따라 자른 단면도이며, 도 8의 공정을 거친 상태를 도시하는 도면.
도 10은, 반도체 웨이퍼를 이면측에서 본 도면이며, 도 8의 공정을 거친 상태를 도시하는 도면.
도 11은, 실시 형태에 관한 반도체 장치의 단면도.
도 12는, 도 10에 도시하는 B-B의 화살표 선을 따라 자른 단면도이며, 이면에 접착제를 도포한 상태를 도시하는 도면.
도 13은, 반도체 웨이퍼로부터 분해된 반도체 칩의 단면도.
도 14는, 반도체 칩을 이면측에서 본 도면.
도 15는, 도포 장치의 측면도.
도 16은, 도 15에 도시하는 D-D의 화살표 선을 따라 자른 도면.
도 17은, 실시 형태의 변형예 1에 관한 반도체 장치의 단면도.
도 18a는, 실시 형태의 변형예 2에 관한 반도체 장치의 단면도.
도 18b는, 실시 형태의 변형예 3에 관한 반도체 장치의 단면도.
도 19는, 도 18에 도시된 반도체 장치가 구비하는 반도체 칩을 이면측에서 본 도면.
도 20은, 실시 형태의 변형예 4에 관한 반도체 장치의 단면도.
도 21은, 도 20에 도시된 반도체 장치가 구비하는 반도체 칩을 이면측에서 본 도면.
도 22는, 실시 형태의 변형예 5에 관한 반도체 장치의 단면도.
도 23은, 도 22에 도시된 반도체 장치가 구비하는 반도체 칩을 이면측에서 본 도면.
이하에 첨부된 도면을 참조하여, 실시 형태에 관한 반도체 장치의 제조 방법, 제조 프로그램을 저장한 기억 매체 및 제조 장치를 상세하게 설명한다. 또한,이 실시 형태에 의해 본 발명이 한정되는 것은 아니다.
도 1은, 실시 형태에 관한 반도체 장치의 제조 방법을 설명하기 위한 흐름도이다. 도 2는, 반도체 웨이퍼를 표면측에서 본 도면이다. 도 3은, 도 1에 도시된 A-A의 화살표 선을 따라 자른 단면도이다. 도 4는, 실시 형태에 관한 반도체 장치의 제조 방법의 일 공정을 도시하는 도면이다. 도 5는, 도 1에 도시된 A-A의 화살표 선을 따라 자른 단면도이며, 도 4의 공정을 거친 상태를 도시하는 도면이다. 도 6은, 실시 형태에 관한 반도체 장치의 제조 방법의 일 공정을 도시하는 도면이다. 도 7은, 도 1에 도시된 A-A의 화살표 선을 따라 자른 단면도이며, 도 6의 공정을 거친 상태를 도시하는 도면이다. 도 8은, 실시 형태에 관한 반도체 장치의 제조 방법의 일 공정을 도시하는 도면이다. 도 9는, 도 1에 도시된 A-A의 화살표 선을 따라 자른 단면도이며, 도 8의 공정을 거친 상태를 도시하는 도면이다. 도 10은, 반도체 웨이퍼를 이면측에서 본 도면이며, 도 8의 공정을 거친 상태를 도시하는 도면이다. 도 11은, 실시 형태에 관한 반도체 장치의 단면도이다.
도 2 및 도 3에 도시한 바와 같이, 표면측에 반도체 회로 등이 형성된 반도체 웨이퍼(1)를 준비한다. 반도체 웨이퍼(1)는 복수의 칩 영역(2)이 형성된 표면(제2 면)(1a)과 그와는 반대측인 이면(제1면)(1b)을 갖고 있다.
칩 영역(2)에는 반도체 회로나 배선층을 포함하는 반도체 소자부가 형성되어 있다. 복수의 칩 영역(2) 사이에는 다이싱 영역(3)이 형성되어 있고, 이 다이싱 영역(3)을 따라 반도체 웨이퍼(1)를 절단함으로써, 복수의 칩 영역(2)을 각각 분할하여 반도체 칩(9)을 개편화할 수 있다.
반도체 장치(50)를 제조하는 데 있어서, 우선 도 4 및 도 5에 도시한 바와 같이, 반도체 웨이퍼(1)에 표면(1a)측으로부터 다이싱 영역(3)을 따라 홈(4)을 형성한다(스텝 S1). 반도체 웨이퍼(1)의 홈(4)은, 예를 들어 다이싱 영역(3)의 폭에 따른 날 두께를 갖는 블레이드(5)를 사용하여 형성된다.
홈(4)의 깊이는 반도체 웨이퍼(1)의 두께보다 얕고, 또한 개편화되는 반도체 칩(9)의 완성 시의 두께보다 깊게 설정된다. 또한 홈(4)은 에칭 등으로 형성해도 좋다. 이러한 깊이의 홈(4)을 반도체 웨이퍼(1)에 형성함으로써, 복수의 칩 영역(2)은 각각 반도체 칩의 두께에 따른 상태로 구분된다.
이어서, 도 6 및 도 7에 도시한 바와 같이, 홈(4)을 형성한 반도체 웨이퍼(1)의 표면(1a)에 보호 시트(6)를 부착한다(스텝 S2). 보호 시트(6)는 후공정에서 반도체 웨이퍼(1)의 이면(1b)을 연삭할 때에 칩 영역(2)에 설치된 반도체 소자부를 보호한다. 또한, 보호 시트(6)는, 이면(1b)의 연삭 공정에서 칩 영역(2)을 개편화한 후의 반도체 웨이퍼(1)의 형상을 유지하는 것이다. 보호 시트(6)로서는, 예를 들어 점착층을 갖는 폴리에틸렌테레프탈레이트(PET) 시트와 같은 수지 시트가 사용된다.
이어서, 도 8 및 도 9에 도시한 바와 같이, 보호 시트(6)를 부착한 반도체 웨이퍼(1)의 이면(1b)을 연삭한다(스텝 S3). 반도체 웨이퍼(1)의 이면(1b)은, 예를 들어 도 8이나 도 9에 도시한 바와 같이, 랩핑 정반(7)을 사용하여 기계적으로 연삭된다.
반도체 웨이퍼(1)의 이면(1b)의 연삭 공정은, 표면(1a)측으로부터 형성된 홈(4)이, 이면측으로부터 노출될 때까지 실시된다. 이와 같이, 반도체 웨이퍼(1)의 이면(1b)을 연삭함으로써, 각 칩 영역(2)이 분할되어 반도체 칩(9)이 개편화된다(도 10도 참조).
이 단계에 있어서는, 보호 시트(6)로 유지됨으로써, 각 반도체 칩(9)은 분해되지 않고, 전체적으로는 웨이퍼 형상이 유지되고 있다. 즉, 반도체 웨이퍼(1)의 형상을 보호 시트(6)로 유지하면서, 반도체 칩(9)을 각각 개편화하고 있다. 개편화된 반도체 칩(9) 사이에는 홈(4)이 존재하고 있다.
이어서, 반도체 웨이퍼(1)의 이면(1b)에 접착제를 도포한다(스텝 S4). 접착제의 도포는, 예를 들어 상세하게 후술하는 도포 장치에 의해 행해진다. 이어서, 보호 시트(6)를 개재하여 반도체 웨이퍼(1)로부터 반도체 칩(9)을 밀어 올리고(스텝 S5), 반도체 칩(9)을, 회로 패턴이 형성된 기판(51) 상에 표면(1a) 및 이면(1b)에 평행한 일방향으로 어긋나게 하여 계단 형상으로 적층한다(스텝 S6). 그리고, 기판(51)의 표면을 수지 몰드함으로써(스텝 S7), 반도체 장치(50)가 제조된다(도 11도 참조).
이어서, 반도체 웨이퍼(1)의 이면(1b)에 대한 접착제의 도포에 대하여 상세하게 설명한다. 도 12에 도시한 바와 같이, 스텝 S4에 기재한 접착제의 도포에 의해, 반도체 웨이퍼(1)의 이면(1b)에 접착층(10)이 형성된다. 이 접착층(10)을 개재하여, 반도체 칩(9)은 하단에 적층된 반도체 칩(9)으로 접착된다.
도 13은, 반도체 웨이퍼로부터 분해된 반도체 칩(9)의 단면도이다. 도 14는, 반도체 칩을 이면(1b)측에서 본 도면이다. 도 13 및 도 14에 도시한 바와 같이, 접착층(10)의 두께는 반도체 칩(9)의 이면(1b) 전체적으로 균일하게 되어 있지 않고, 그 일부에 다른 영역보다 두껍게 형성된 볼록부(10a)가 형성되어 있다. 또한, 접착층(10)의 두께는, 막 두께가 얇은 부분과 볼록부(10a)에 단차를 갖는 경우뿐만 아니라, 매끈하게 막 두께가 변화하는 경우도 있다. 즉, 볼록부(10a)의 막 두께는, 적어도 다른 부분의 막 두께보다 두꺼우면 된다.
볼록부(10a)는, 반도체 칩(9)의 이면(1b)측 중, 하단에 적층된 반도체 칩(9)에 접촉하지 않는 영역(제1 영역)(P1)에 위치하도록 형성된다. 본 실시 형태에서는, 영역(P1)의 전체를 볼록부(10a)로 매립하도록 형성하고 있다. 볼록부(10a)에서는, 하단에 적층된 반도체 칩(9)에 접촉하는 영역(제2 영역)(P2)보다 접착층(10)이 두껍게 형성되어 있다. 또한, 볼록부(10a)의 두께는, 반도체 칩(9)을 적층한 경우에, 기판(51)의 표면에 접촉하는 두께로 되어 있다.
예를 들어, 반도체 칩(9)의 두께가 20μm이며, 영역(P2)에 있어서의 접착층(10)의 두께가 10μm인 경우에는, 볼록부(10a)에 있어서의 접착층의 두께는 약 40μm로 된다(단차의 높이는 30μm). 접착층(10)은, 수지와 용매를 포함한 접착제를 반도체 웨이퍼(1)의 이면(1b)에 도포하고, 반경화함으로써 형성된다. 또한, 영역(P1) 전체와 볼록부(10a)의 형상이 완전히 일치하지 않아도 좋다. 다이 본딩 시의 하중이나, 수지 밀봉 공정의 하중 등으로 볼록부(10a)가 변형되어, 영역(P1)의 형상과 일치하기 때문이다.
또한, 반도체 칩(9)의 개편화의 방법으로서, 스텝 S3에 기재한 연삭보다 먼저, 스텝 S1에 기재한 블레이드(5)를 사용한 홈의 형성(다이싱)을 행하는, 소위 프리 다이싱을 예로 들어 설명했지만, 연삭 후에 다이싱을 행하는, 소위 포스트 다이싱에 의해 반도체 칩(9)을 개편화해도 상관없다.
이어서, 반도체 웨이퍼(1)에 접착제를 도포하기 위한 도포 장치에 대하여 설명한다. 도 15는, 반도체 제조 장치로서의 도포 장치의 측면도이다. 도 16은, 도 15에 도시하는 D-D의 화살표 선을 따라 자른 도면이다. 도포 장치(30)에는, 베이스(31), 이동부(32), 적재부(33), 지지부(34), 토출부(35) 등이 설치되어 있다.
베이스(31)는, 대략 직육면체 형상을 나타내고, 그 저면에는 다리부(31a)가 설치되어 있다. 또한, 저면에 대향하는 측의 면에는 베이스판(31b)이 설치되어 있다. 이동부(32)에는, 궤도 레일(32a), 이동 블록(32b), 설치부(32c), 구동부(32d) 등이 설치되어 있다.
궤도 레일(32a)은, 대략 직사각형의 단면 형상을 나타내고, 베이스판(31b)의 상면에 설치되어 있다. 또한, 궤도 레일(32a)은, 도 15에 도시한 바와 같이 베이스판(31b)의 길이 방향으로 연장되어 있고, 도 16에 도시한 바와 같이 베이스(31)의 양단부측에 각각 설치되어 있다.
이동 블록(32b)은, 대략 역U자 형상의 단면 형상을 나타내고, 도시하지 않은 복수의 볼을 개재하여 궤도 레일(32a)에 설치되어 있다. 그리고, 이동 블록(32b)이 궤도 레일(32a)을 걸치도록 하여 궤도 레일(32a) 상을 왕복 가능하게 이동할 수 있도록 되어 있다. 설치부(32c)는, 평판 형상을 나타내고, 이동 블록(32b)의 상면에 설치되어 있다.
구동부(32d)에는, 볼 나사부(32e), 너트부(32f), 구동 모터(32g) 등이 설치되어 있다. 볼 나사부(32e)는, 도 15에 도시한 바와 같이 베이스판(31b)의 길이 방향으로 연장되어 설치되고, 그 양단부가 베이스(31)에 회전 가능하게 설치되어 있다. 너트부(32f)는, 도 16에 도시한 바와 같이 설치부(32c)의 하면에 설치되고, 볼 나사부(32e)와 나사 결합하도록 되어 있다. 볼 나사부(32e)의 일단부에는, 서보 모터 등의 구동 모터(32g)가 접속되어 있다. 그로 인해, 구동 모터(32g)에 의해 볼 나사부(32e)가 회전 구동되면, 설치부(32c)가 도 15에 도시하는 화살표 X의 방향으로 왕복 구동되도록 되어 있다.
적재부(33)에는 도시하지 않은 정전 척이나 진공 척 등이 내장되어, 그 적재면에 반도체 웨이퍼(1)(반도체 칩(9))를 적재, 유지할 수 있게 되어 있다. 또한, 적재부(33)에는 히터 등의 가열부(33a)가 내장되어, 유지된 반도체 웨이퍼(1)에 도포한 접착제를 가열할 수 있도록 되어 있다. 또한, 가열부(33a)는 접착제를 가열할 수 있는 것이면 되는데, 예를 들어 열매체를 순환시켜 가열을 행하도록 한 것이어도 좋다. 또한, 적재부(33)와 이격시켜 가열부(33a)를 설치하도록 할 수도 있다. 예를 들어, 적재부(33)에 유지된 반도체 웨이퍼(1)를 조사 가능한 위치에 적외선 히터 등을 설치하도록 할 수도 있다. 즉, 가열부는, 반도체 웨이퍼(1) 상에 도포된 접착제를 가열하여, 반경화시킨다.
지지부(34)는, 대략 역U자 형상을 나타내고, 한 쌍의 궤도 레일(32a)을 걸치도록 하여 베이스판(31b) 상으로부터 세워 설치되어 있다. 또한, 지지부(34)의 가설부(34a)로부터는 설치부(34b)가 돌출되도록 하여 설치되어 있다. 이 설치부(34b)에는 토출부(35)가 설치된다.
토출부(35)는, 수지와 용매를 포함하는 접착제를 반도체 웨이퍼(1)를 향하여 토출시킨다. 토출부(35)는, 잉크젯법에 의해 접착제를 반도체 웨이퍼(1)를 향하여 토출시키는 것이다. 잉크젯법에는, 가열에 의해 기포를 발생시켜 막비등 현상을 이용하여 액체를 토출시키는 「서멀식」과, 압전 소자의 굴곡 변위를 이용하여 액체를 토출시키는 「압전식」 등이 있지만, 어느 방식을 채용해도 좋다. 또한, 토출부(35)로서는, 잉크젯법에 의해 액체를 토출시키는 기지의 잉크젯 헤드를 채용할 수 있다. 그로 인해, 그 상세한 구성에 대해서는 설명을 생략한다.
토출부(35)에는, 배관(35b)을 개재하여 수납부(35a)가 접속되어 있어, 접착제가 토출부(35)에 공급 가능하게 되어 있다. 수납부(35a)에는, 점도가 조정된 접착제가 수납되어 있다. 이 경우, 전술한 바와 같이, 토출 노즐의 막힘을 억제하기 위해서는 접착제의 25℃에서의 점도를 낮추는 것이 바람직하다. 수납부(35a)로부터 토출부(35)에 대한 접착제의 공급은, 위치 수두 등을 이용한 것이어도 좋고, 펌프 등의 송액 수단을 사용한 것이어도 좋다.
또한, 토출부(35)로부터의 토출 타이밍이나 토출량 등을 제어하는 제어부(38)가 설치되어 있다. 예를 들어, 「압전식」의 토출부(35)인 경우에는, 압전 소자에 인가하는 전압을 바꾸어 압전 소자의 작동량을 제어함으로써, 각 압전 소자가 대향하는 토출 노즐로부터 토출되는 접착제의 액적의 크기, 즉 접착제의 토출량을 제어하도록 되어 있다. 그로 인해, 접착제를 막 형상으로 부착시켰을 때의 두께를 1μm(마이크로미터) 이하로 할 수 있다. 또한, 제어부(38)는, 구동 모터(32g)의 구동이나 토출부(35)로부터의 접착제의 토출 타이밍을 제어함으로써, 반도체 웨이퍼(1) 상의 원하는 영역에 접착제를 도포시킨다.
제어부(38)는, 기억부(39)에 저장된 프로그램에 따라, 상술한 접착제의 도포를 도포 장치에 실행시킨다. 예를 들어, 기억부(39)에 저장된 프로그램에는, 영역(P1, P2)의 범위를 나타내는 정보나, 접착제의 토출량을 나타내는 정보가 기술되어 있어도 좋다. 또는, 영역(P1, P2)이나, 영역(P1, P2)을 형성하기 위한 접착제의 토출량을 나타내는 테이블 정보가 기억부(39)에 저장되고, 프로그램의 기술에 따라 제어부(38)가 기억부(39)로부터 필요한 정보를 판독하여, 구동 모터(32g)나 토출부(35)를 제어해도 좋다.
접착층(10)은, 도포 장치(30)에 의해 도포된 접착제를 반경화함으로써 형성된다. 예를 들어, 영역(P1)에 접착제를 도포하는 경우에는, 접착제의 토출량을 증가시키거나, 도포 횟수를 증가시키거나 함으로써, 영역(P2)보다 두께가 증가된 볼록부(10a)를 형성할 수 있다. 또한, 볼록부(10a)의 형성 방법으로서는, 볼록부(10a)를 포함한 접착층(10)의 전체를 도포하고 나서 반경화시켜 접착층(10)을 형성하는 일괄 형성이어도 좋다. 또한, 영역(P2)에서의 접착층(10)의 두께로 영역(P1) 및 영역(P2)에 접착제를 도포하여 반경화시키고 나서, 영역(P1)에 접착제를 다시 도포하고 반경화시켜 볼록부(10a)를 형성하는 분할 형성이어도 좋다.
예를 들어, 일괄 형성이면, 분할 형성에 비하여 공정수를 삭감하여, 생산 효율의 향상을 도모할 수 있다. 한편, 접착제의 점도가 낮기 때문에 일괄 형성으로는 볼록부(10a)의 형성이 어려운 경우라도, 분할 형성이면 볼록부(10a)가 형성되기 쉬워진다.
이상 설명한 바와 같이, 반도체 칩(9)의 이면(1b)측에 형성된 접착층(10)에는, 영역(P1)에 볼록부(10a)가 형성되어 있으므로, 접착층(10)의 두께가 증가되어 영역(P1)에서의 반도체 칩(9)의 강도가 향상된다. 여기서, 영역(P1)은, 기판(51) 상에 계단 형상으로 적층한 경우에, 하단의 반도체 칩(9)에 접착되어 있지 않기 때문에, 영역(P2)에 비하여 강도가 약해지기 쉬웠다. 한편, 본 실시 형태에서는, 볼록부(10a)에 의해 영역(P1)에서의 반도체 칩(9)의 강도의 향상을 도모하고 있기 때문에, 기판(51) 상에 계단 형상으로 적층된 경우에 영역(P1)에서 휨 등의 변형이 발생하기 어려워진다.
또한, 본 실시 형태에서는, 볼록부(10a)가 기판(51)에 접촉하기 때문에, 영역(P1)에 기판(51)측을 향하는 힘이 가해진 경우에, 접착층(10)(볼록부(10a))으로 영역(P1)을 지지할 수 있다. 그로 인해, 반도체 칩(9)에서 휨 등의 변형이 발생하는 것을 보다 확실하게 억제할 수 있다.
또한, 기판(51)과 반도체 칩(9)의 간극을 매립하는 볼록부(10a)가, 접착층(10)을 형성하는 공정에서 일괄하여 형성되므로, 반도체 칩(9)을 기판(51)에 적층하고 나서 간극을 막는 경우에 비하여, 공정수를 저감시킬 수 있다. 또한, 작업의 용이화도 도모할 수 있다.
또한, 영역(P1)의 강도를 높게 하기 위해, 반도체 칩(9)의 두께를 다른 반도체 칩(9)에 대하여 두껍게 할 필요가 없어진다. 그 결과, 적층된 반도체 칩(9)의 두께는, 각각의 반도체 칩(9)에 있어서 거의 동등하게 할 수 있다. 또한, 반도체 장치의 높이를 낮게 할 수 있다. 따라서, 반도체 웨이퍼(1)의 이면(1b)을 연삭하는(스텝 S3) 조건을 웨이퍼마다 바꿀 필요가 없어진다. 그로 인해, 제조 공정을 간략화할 수 있다. 또한, 동일 웨이퍼로부터 개편화된 칩만으로 반도체 장치(50)를 제조하는 것이 가능하게 된다. 그 결과, 반도체 칩(9)의 선택의 자유도를 향상시킬 수 있다.
또한, 반도체 칩(9)의 표면에는, 평면에서 보면 1변을 따라 전극 패드(40)가 형성되어 있다. 전극 패드(40)는, 금속 와이어(41)에 의한 와이어 본딩에 의해, 기판(51)에 형성된 접속 패드나, 다른 반도체 칩(9)에 형성된 전극 패드(40)와 전기적으로 접속된다. 이 전극 패드(40)는, 영역(P1)의 이측에 형성되어 있다. 이와 같은 구성에서는, 전극 패드(40)에 금속 와이어(41)를 와이어 본딩할 때에 기판(51)측을 향하는 힘이 영역(P1)에 가해지기 쉬워진다. 그러나, 본 실시 형태에서는, 접착층(10)에 형성된 볼록부(10a)에 의해, 영역(P1)에서의 반도체 칩(9)의 강도의 향상을 도모하고 있다. 그 결과, 와이어 본딩 시에도 반도체 칩(9)의 변형이 발생하기 어려워진다.
또한, 잉크젯법에 의해 접착제를 도포하는 도포 장치(30)를 사용함으로써, 접착제가 도포되는 영역의 형상이나 도포 두께를 다양하게 설정 가능해지고, 볼록부(10a)가 형성된 접착층(10)과 같은 복잡한 형상을 용이하게 형성하기 쉬워진다.
도 17은, 실시 형태의 변형예 1에 관한 반도체 장치의 단면도이다. 도 17에 도시한 바와 같이, 본 변형예 1에서는, 반도체 칩(9)을 기판(51) 상에 적층했을 때에, 기판(51)에 접촉하지 않는 두께로 볼록부(10a)가 형성되어 있다. 이렇게 볼록부(10a)를 기판(51)에 접촉시키지 않는 경우에도 볼록부(10a)의 측면과 하층의 반도체 칩(9)의 측면이 접착하고 있으면, 본딩 시에 가해지는 충격을 흡수하는 면적이 증가하게 된다. 그 결과, 접착층(10)의 두께(볼록부(10a))에 의해 영역(P1)에서의 반도체 칩(9)의 강도의 향상을 도모할 수 있다.
도 18a는, 실시 형태의 변형예 2에 관한 반도체 장치의 단면도이다. 도 19는, 도 18a에 도시된 반도체 장치가 구비하는 반도체 칩을 이면측에서 본 도면이다. 도 18a 및 도 19에 도시한 바와 같이, 본 변형예 2에서는, 볼록부(10a)가 영역(P1) 전체에 형성되어 있지 않고, 영역(P1)과 영역(P2)의 경계 부분에 형성되어 있다. 즉, 전극 패드(40)의 바로 아래에 볼록부(10a)가 형성되어 있을 필요는 없다. 볼록부(10a)는, 하단에 적층된 반도체 칩(9)의 측면에 접촉한다. 하단에 적층된 반도체 칩(9)에 대한 접촉 및 볼록부(10a)에 의한 접착층(10)의 두께의 증가에 의해, 반도체 칩(9)의 강도의 향상을 도모할 수 있다. 또한, 영역(P1) 전체에 볼록부(10a)를 형성하지 않으므로, 접착제의 사용량을 억제할 수 있어 자원을 유효하게 활용할 수 있다. 또한, 볼록부(10a)를 기판(51)에 접촉시키지 않는 두께로 형성해도 상관없다.
도 18b는, 실시 형태의 변형예 3에 관한 반도체 장치의 단면도이다. 도 18b에 도시한 바와 같이, 도 17과 도 18a의 구성을 조합하는 것도 가능하다. 도 18b에 도시한 바와 같은 구조에서도 반도체 칩(9)에서 휨 등의 변형이 발생하는 것을 보다 확실하게 억제할 수 있다.
도 20은, 실시 형태의 변형예 4에 관한 반도체 장치의 단면도이다. 도 21은, 도 20에 도시된 반도체 장치가 구비하는 반도체 칩을 이면측에서 본 도면이다. 도 20 및 도 21에 도시한 바와 같이, 본 변형예 4에서는, 볼록부(10a)가 영역(P1)의 대략 전역에 형성되어 있기는 하지만, 반도체 칩(9)의 평면에서 보면 외측 테두리 부분에는 형성되어 있지 않다. 이와 같이, 반도체 칩(9)의 외측 테두리 부분에 볼록부(10a)를 형성하지 않음으로써, 기판(51)에 접촉시킨 경우의 볼록부(10a)의 확대를, 영역(P1)의 기판(51)에 대한 투영 면적보다 작게 억제하기 쉬워진다. 즉, 상면 방향으로부터 보아, 기판(51)의 전극 패드(40)를 반도체 칩(9) 가까이에 배치해도, 기판(51)의 전극 패드(40)가 접착제(10)의 볼록부(10a)에 덮이는 일이 없기 때문이다. 이에 의해, 기판(51)의 회로 설계의 자유도의 저하를 억제할 수 있다.
도 22는, 실시 형태의 변형예 5에 관한 반도체 장치의 단면도이다. 도 23은, 도 22에 도시된 반도체 장치가 구비하는 반도체 칩을 이면측에서 본 도면이다. 도 22 및 도 23에 도시한 바와 같이, 본 변형예 5에서는, 볼록부(10a)가 영역(P1) 전체에 형성되어 있지 않고, 반도체 칩(9)의 평면에서 보면 테두리부 중, 영역(P2)과의 경계로부터 이격된 위치에 있는 테두리부를 따라 볼록부(10a)가 형성되어 있다. 또한, 볼록부(10a)는, 기판(51)과 접촉하는 두께로 형성되어 있다.
이와 같이, 볼록부(10a)를, 영역(P2)과의 경계로부터 이격된 위치에 있는 테두리부를 따라 형성함과 함께, 기판(51)과 접촉시킴으로써, 영역(P1)에 기판(51)측을 향하는 힘이 가해진 경우에, 영역(P1)을 볼록부(10a)로 지지하여 반도체 칩(9)의 변형을 억제함과 함께, 접착제의 사용량도 억제할 수 있어, 자원을 유효하게 활용할 수 있다. 또한, 볼록부(10a)는 전극 패드(40)의 바로 아래 영역에 형성되어 있는 것이 바람직하다. 그 결과, 영역(P1)을 볼록부(10a)로 지지하여 반도체 칩(9)의 변형을 효과적으로 방지할 수 있다.
새로운 효과나 변형예는, 당업자에 의해 용이하게 도출할 수 있다. 따라서, 본 발명의 보다 광범위한 형태는, 이상과 같이 기재하고 또한 기술한 특정한 상세 및 대표적인 실시 형태에 한정되는 것이 아니다. 따라서, 첨부된 클레임 및 그 균등물에 의해 정의되는 총괄적인 발명의 개념의 정신 또는 범위로부터 일탈하지 않고, 다양하게 변경이 가능하다.

Claims (20)

  1. 반도체 장치의 제조 방법으로서,
    제1 면과, 이 제1 면의 반대측에 전극 패드가 형성된 제2 면을 각각 갖는 복수의 반도체 칩의 상기 제1 면에 접착층을 형성하고,
    상기 접착층을 개재하여 상기 반도체 칩을 계단 형상으로 적층하고,
    상기 접착층의 형성에서, 상기 제1 면 중 적층된 상태에서 다른 반도체 칩의 상면에 접촉하지 않는 제1 영역의 적어도 일부에는, 다른 반도체 칩에 접촉하는 제2 영역보다 상기 접착층이 두껍게 형성된 볼록부가 형성되는, 반도체 장치의 제조 방법.
  2. 제1항에 있어서,
    상기 반도체 칩은 기판 상에 적층되고,
    상기 볼록부에서의 접착층의 두께는 상기 기판과 밀착하는 두께인, 반도체 장치의 제조 방법.
  3. 제1항에 있어서,
    상기 반도체 칩은 기판 상에 적층되고,
    상기 볼록부에서의 접착층의 두께는 상기 기판과 접촉하지 않는 두께인, 반도체 장치의 제조 방법.
  4. 제1항에 있어서, 상기 볼록부의 측면은 상기 다른 반도체 칩의 측면과 접하고 있는, 반도체 장치의 제조 방법.
  5. 제1항에 있어서, 상기 볼록부는 상기 제2 영역의 전체에 형성되는, 반도체 장치의 제조 방법.
  6. 제1항에 있어서,
    상기 반도체 칩은 기판 상에 적층되고,
    상기 볼록부는 평면에서 보면 반도체 칩의 외측 테두리 부분을 피하여 형성되고,
    상기 볼록부에서의 접착층의 두께는 상기 기판과 밀착하는 두께인, 반도체 장치의 제조 방법.
  7. 제1항에 있어서,
    상기 반도체 칩의 상기 제1 면의 반대면인 제2 면에는 전극 패드가 형성되고,
    상기 반도체 칩은 기판 상에 적층되고,
    상기 볼록부는 상기 전극 패드의 바로 아래 영역에 형성되고,
    상기 볼록부에서의 접착층의 두께는 상기 기판과 밀착하는 두께인, 반도체 장치의 제조 방법.
  8. 제1 면과, 이 제1 면의 반대측에 전극 패드가 형성된 제2 면을 갖는 반도체 칩을 적재하는 적재부와, 상기 적재부에 적재된 반도체 칩의 상기 제1 면에 대하여 접착제를 토출하여 접착층을 형성하는 토출부를 구비하는 도포 장치를 제어하여 반도체 장치를 제조시키는 반도체 장치의 제조 프로그램을 저장한 기억 매체로서,
    상기 토출부에서 상기 접착제를 토출시켜, 상기 반도체 칩이 기판 상에 계단 형상으로 적층된 경우에, 상기 제1 면 중 다른 반도체 칩의 상면에 접촉하지 않는 제1 영역의 적어도 일부에, 다른 반도체 칩에 접촉하는 제2 영역보다 상기 접착층의 두께가 증가된 볼록부를 형성시키는, 반도체 장치의 제조 프로그램을 저장한 기억 매체.
  9. 제8항에 있어서,
    상기 반도체 칩은 기판 상에 적층되고,
    상기 볼록부에서의 접착층의 두께는 상기 기판과 밀착하는 두께인, 반도체 장치의 제조 프로그램을 저장한 기억 매체.
  10. 제8항에 있어서,
    상기 반도체 칩은 기판 상에 적층되고,
    상기 볼록부에서의 접착층의 두께는, 상기 기판과 접촉하지 않는 두께인, 반도체 장치의 제조 프로그램을 저장한 기억 매체.
  11. 제8항에 있어서, 상기 볼록부의 측면은 상기 다른 반도체 칩의 측면과 접하고 있는, 반도체 장치의 제조 프로그램을 저장한 기억 매체.
  12. 제8항에 있어서, 상기 볼록부는 상기 제2 영역의 전체에 형성되는, 반도체 장치의 제조 프로그램을 저장한 기억 매체.
  13. 제8항에 있어서,
    상기 반도체 칩은 기판 상에 적층되고,
    상기 볼록부는 평면에서 보면 반도체 칩의 외측 테두리 부분을 피하여 형성되고,
    상기 볼록부에서의 접착층의 두께는 상기 기판과 밀착하는 두께인, 반도체 장치의 제조 프로그램을 저장한 기억 매체.
  14. 제8항에 있어서,
    상기 반도체 칩의 상기 제1 면의 반대면인 제2 면에는 전극 패드가 형성되고,
    상기 반도체 칩은 기판 상에 적층되고,
    상기 볼록부는 상기 전극 패드의 바로 아래 영역에 형성되고,
    상기 볼록부에서의 접착층의 두께는 상기 기판과 밀착하는 두께인, 반도체 장치의 제조 프로그램을 저장한 기억 매체.
  15. 반도체 장치의 제조 장치로서,
    제1 면과, 이 제1 면의 반대측에 전극 패드가 형성된 제2 면을 갖는 반도체 칩을 적재하는 적재부와,
    상기 적재부에 적재된 반도체 칩의 상기 제1 면에 대하여 접착제를 토출하여 접착층을 형성하는 토출부와,
    상기 반도체 칩이 기판 상에 계단 형상으로 적층된 경우에, 상기 제1 면 중 다른 반도체 칩의 상면에 접촉하지 않는 제1 영역의 적어도 일부에, 다른 반도체 칩에 접촉하는 제2 영역보다 상기 접착층의 두께가 증가된 볼록부를 형성하도록 상기 토출부를 제어하는 제어부를 구비하는, 반도체 장치의 제조 장치.
  16. 제15항에 있어서,
    상기 반도체 칩은 기판 상에 적층되고,
    상기 볼록부에서의 접착층의 두께는 상기 기판과 밀착하는 두께인, 반도체 장치의 제조 장치.
  17. 제15항에 있어서,
    상기 반도체 칩은 기판 상에 적층되고,
    상기 볼록부에서의 접착층의 두께는 상기 기판과 접촉하지 않는 두께인, 반도체 장치의 제조 장치.
  18. 제15항에 있어서, 상기 볼록부의 측면은 상기 다른 반도체 칩의 측면과 접하고 있는, 반도체 장치의 제조 장치.
  19. 제15항에 있어서,
    상기 반도체 칩은 기판 상에 적층되고,
    상기 볼록부는 평면에서 보면 반도체 칩의 외측 테두리 부분을 피하여 형성되고,
    상기 볼록부에서의 접착층의 두께는 상기 기판과 밀착하는 두께인, 반도체 장치의 제조 장치.
  20. 제15항에 있어서,
    상기 반도체 칩의 상기 제1 면의 반대면인 제2 면에는 전극 패드가 형성되고,
    상기 반도체 칩은 기판 상에 적층되고,
    상기 볼록부는 상기 전극 패드의 바로 아래 영역에 형성되고,
    상기 볼록부에서의 접착층의 두께는 상기 기판과 밀착하는 두께인, 반도체 장치의 제조 장치.
KR20110093004A 2010-12-10 2011-09-15 반도체 장치의 제조 방법, 제조 프로그램을 저장한 기억 매체 및 제조 장치 KR101281276B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2010-275988 2010-12-10
JP2010275988A JP5665511B2 (ja) 2010-12-10 2010-12-10 半導体装置の製造方法、製造プログラム、および製造装置

Publications (2)

Publication Number Publication Date
KR20120065222A KR20120065222A (ko) 2012-06-20
KR101281276B1 true KR101281276B1 (ko) 2013-07-03

Family

ID=46199781

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20110093004A KR101281276B1 (ko) 2010-12-10 2011-09-15 반도체 장치의 제조 방법, 제조 프로그램을 저장한 기억 매체 및 제조 장치

Country Status (5)

Country Link
US (1) US8691628B2 (ko)
JP (1) JP5665511B2 (ko)
KR (1) KR101281276B1 (ko)
CN (1) CN102543775B (ko)
TW (1) TWI466196B (ko)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5918664B2 (ja) * 2012-09-10 2016-05-18 株式会社東芝 積層型半導体装置の製造方法
KR20140081544A (ko) * 2012-12-21 2014-07-01 에스케이하이닉스 주식회사 돌출부를 구비하는 반도체 칩, 이의 적층 패키지 및 적층 패키지의 제조 방법
JP6566703B2 (ja) * 2015-04-27 2019-08-28 株式会社ディスコ デバイスチップの製造方法
US9741644B2 (en) * 2015-05-04 2017-08-22 Honeywell International Inc. Stacking arrangement for integration of multiple integrated circuits
US10178786B2 (en) 2015-05-04 2019-01-08 Honeywell International Inc. Circuit packages including modules that include at least one integrated circuit
JP6410152B2 (ja) * 2015-09-11 2018-10-24 東芝メモリ株式会社 半導体装置の製造方法
WO2017099905A1 (en) * 2015-12-07 2017-06-15 Glo Ab Laser lift-off on isolated iii-nitride light islands for inter-substrate led transfer
WO2017166325A1 (en) * 2016-04-02 2017-10-05 Intel Corporation Semiconductor package with supported stacked die
JP2018085482A (ja) * 2016-11-25 2018-05-31 積水化学工業株式会社 接着剤部付き分割後半導体ウェハ、及び半導体装置の製造方法
KR102542628B1 (ko) 2018-02-05 2023-06-14 삼성전자주식회사 반도체 패키지
JP2019161095A (ja) 2018-03-15 2019-09-19 東芝メモリ株式会社 半導体装置
KR102592327B1 (ko) * 2018-10-16 2023-10-20 삼성전자주식회사 반도체 패키지
KR20210066049A (ko) 2019-11-27 2021-06-07 삼성전자주식회사 반도체 패키지
CN115621134B (zh) * 2022-12-16 2023-03-28 山东虹芯电子科技有限公司 晶圆级堆叠多芯片的封装方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008159607A (ja) * 2006-12-20 2008-07-10 Fujitsu Ltd 半導体装置及びその製造方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9014A (en) * 1852-06-15 William compton
JPH05102209A (ja) * 1991-10-04 1993-04-23 Seiko Epson Corp 半導体装置製造装置
US6303214B1 (en) * 1999-04-14 2001-10-16 Seagate Technology Llc Magnetic recording medium with high density thin dual carbon overcoats
JP2002222914A (ja) 2001-01-26 2002-08-09 Sony Corp 半導体装置及びその製造方法
JP4076841B2 (ja) * 2002-11-07 2008-04-16 シャープ株式会社 半導体装置の製造方法
JP4428141B2 (ja) 2004-05-26 2010-03-10 ソニー株式会社 半導体パッケージの製造方法
JP2006066816A (ja) 2004-08-30 2006-03-09 Toshiba Corp 半導体装置の製造方法及び半導体装置
JP2006310649A (ja) * 2005-04-28 2006-11-09 Sharp Corp 半導体装置パッケージおよびその製造方法、ならびに半導体装置パッケージ用一括回路基板
US20070026573A1 (en) * 2005-07-28 2007-02-01 Aminuddin Ismail Method of making a stacked die package
JP2008084972A (ja) 2006-09-26 2008-04-10 Sekisui Chem Co Ltd 半導体チップ積層体及びその製造方法
US7612444B2 (en) * 2007-01-05 2009-11-03 Stats Chippac, Inc. Semiconductor package with flow controller
JP5145732B2 (ja) * 2007-02-28 2013-02-20 パナソニック株式会社 半導体モジュールおよびカード型情報装置
TWI415201B (zh) * 2007-11-30 2013-11-11 矽品精密工業股份有限公司 多晶片堆疊結構及其製法
JP5150243B2 (ja) 2007-12-27 2013-02-20 株式会社東芝 半導体記憶装置
KR20090127706A (ko) * 2008-06-09 2009-12-14 삼성전자주식회사 반도체 패키지 및 그의 제조 방법
JP2010040835A (ja) * 2008-08-06 2010-02-18 Toshiba Corp 積層型半導体装置の製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008159607A (ja) * 2006-12-20 2008-07-10 Fujitsu Ltd 半導体装置及びその製造方法

Also Published As

Publication number Publication date
CN102543775A (zh) 2012-07-04
JP2012124423A (ja) 2012-06-28
CN102543775B (zh) 2015-02-04
JP5665511B2 (ja) 2015-02-04
US8691628B2 (en) 2014-04-08
US20120149151A1 (en) 2012-06-14
KR20120065222A (ko) 2012-06-20
TW201225189A (en) 2012-06-16
TWI466196B (zh) 2014-12-21

Similar Documents

Publication Publication Date Title
KR101281276B1 (ko) 반도체 장치의 제조 방법, 제조 프로그램을 저장한 기억 매체 및 제조 장치
US8373268B2 (en) Semiconductor package including flip chip controller at bottom of die stack
US9773766B2 (en) Semiconductor device including independent film layer for embedding and/or spacing semiconductor die
KR101963025B1 (ko) 복수의 반도체 다이를 포함하는 팬 아웃 반도체 장치
US8729688B2 (en) Stacked seminconductor package
US20070052089A1 (en) Adhesive film having multiple filler distribution and method of manufacturing the same, and chip stack package having the adhesive film and method of manufacturing the same
US7365417B2 (en) Overhang integrated circuit package system
KR102033851B1 (ko) 각도를 이루는 다이 반도체 장치
US20190312020A1 (en) Method for manufacturing semiconductor device, and mounting device
CN112420656A (zh) 包括层叠的半导体芯片的半导体封装件及其制造方法
JP5658983B2 (ja) 半導体装置の製造方法
US20200381401A1 (en) Semiconductor device with top die positioned to reduce die cracking
US20070029674A1 (en) Board-on-chip package and stack package using the same
TWI479551B (zh) Manufacturing method of semiconductor device
TW201234465A (en) Method for manufacturing semiconductor chips and semiconductor apparatus
KR20120060129A (ko) 반도체 장치의 제조 방법 및 제조 프로그램을 기억한 기록 매체
US9006029B2 (en) Method for manufacturing semiconductor devices
TW201535627A (zh) 半導體裝置及半導體裝置之製造方法
JP2010153521A (ja) 半導体素子の樹脂封止方法
Xian et al. Dicing die attach challenges at multi die stack packages
KR20100078948A (ko) 반도체 패키지 및 이의 제조 방법
JP2006040983A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160519

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170601

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20180529

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20190530

Year of fee payment: 7