TWI479551B - Manufacturing method of semiconductor device - Google Patents

Manufacturing method of semiconductor device Download PDF

Info

Publication number
TWI479551B
TWI479551B TW100133290A TW100133290A TWI479551B TW I479551 B TWI479551 B TW I479551B TW 100133290 A TW100133290 A TW 100133290A TW 100133290 A TW100133290 A TW 100133290A TW I479551 B TWI479551 B TW I479551B
Authority
TW
Taiwan
Prior art keywords
semiconductor wafer
release agent
region
semiconductor
dicing tape
Prior art date
Application number
TW100133290A
Other languages
English (en)
Other versions
TW201230170A (en
Inventor
Yasuo Tane
Yukio Katamura
Atsushi Yoshimura
Original Assignee
Toshiba Kk
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Kk filed Critical Toshiba Kk
Publication of TW201230170A publication Critical patent/TW201230170A/zh
Application granted granted Critical
Publication of TWI479551B publication Critical patent/TWI479551B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731—Location prior to the connecting process
    • H01L2224/73101—Location prior to the connecting process on the same surface
    • H01L2224/73103—Bump and layer connectors
    • H01L2224/73104—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset

Description

半導體裝置之製造方法
本發明之實施形態係關於一種半導體裝置之製造方法。
NAND型快閃記憶體等具有半導體晶片而被利用之半導體裝置係於形成有電路圖案之基板上搭載半導體晶片而構成。半導體晶片係自形成有接著層之半導體晶圓單片化，從而介隔該接著層而貼附於基板上。例如，半導體晶片之單片化係藉由如下之方式進行：於半導體晶圓之接著層上貼附稱為切割膠帶之片材而進行切割。而且，將經單片化之半導體晶片自切割膠帶剝離而拾取。
於自切割膠帶剝離半導體晶片時，為了抑制對半導體晶片之缺陷等之產生，期望半導體晶片可容易地自切割膠帶剝離。
本發明之實施形態係鑒於上述而完成者，其目的在於提供一種藉由製作剝離之槽口，而半導體晶片可容易地自切割膠帶剝離之半導體裝置之製造方法。
實施形態之半導體裝置之製造方法係於介隔切割區域而形成有複數個在俯視時大致呈方形形狀之半導體晶片之半導體晶圓之第1面的背側上形成接著層。避開位於半導體晶片之靠中央之第1區域，以沿半導體晶片之外緣之第2區域之至少一部分，於接著層上塗佈剝離劑。於半導體晶圓之第1面之背側上貼附切割膠帶。沿切割區域對半導體晶圓進行切割而將半導體晶片單片化。將半導體晶片自切割膠帶剝離，並介隔接著層使半導體晶片接著於基板上。
根據本發明之實施形態，可將半導體晶片容易地自切割膠帶剝離。
以下，參照隨附圖式，詳細地對實施形態之半導體裝置之製造方法進行說明。再者，本發明並不由該實施形態而限定。
(第1實施形態)
圖1係用以說明第1實施形態之半導體裝置之製造方法之流程圖。圖2係自正面側觀察半導體晶圓之圖。圖3~圖9係沿圖2所示之A-A線之箭視剖面圖。
如圖2及圖3所示，準備形成有半導體電路等之半導體晶圓1。於半導體晶圓1中，具有晶片區域之複數個半導體晶片2介隔切割區域3而形成。藉由沿該切割區域3切斷半導體晶圓1，可將半導體晶片2單片化。此處，所謂半導體晶圓1之正面係指配置有電路元件或金屬墊等之面，所謂背面係指與半導體晶圓1之正面相反側之面。又，亦存在半導體晶圓1之背面係指經研磨之面之情形。又，半導體晶圓1之背面與半導體晶片2之背面係意味著相同之面。
於製造半導體裝置50時，首先，如圖4所示，於經研削過之半導體晶圓1之背面1a上塗佈接著劑而形成接著層10(步驟S1)。接著劑例如使用包含樹脂與溶劑者。作為使用於接著劑之樹脂，例如可列舉環氧樹脂。接著層10於之後之步驟中，相對於切割膠帶11或基板51接著半導體晶圓1或半導體晶片2。
其次，如圖5所示，於接著層10上塗佈剝離劑12(步驟S2)。作為剝離劑12，例如可使用矽酮系、醇酸系、或氟系之剝離劑。圖10係半導體晶片2部分之平面圖。如圖10所示，半導體晶片2之背面1a假設地區分為第1區域P1與第2區域P2。第1區域P1係位於半導體晶片2之背面1a之靠中央之區域。第2區域P2係沿半導體晶片2之背面1a之外緣設置之區域，且以包圍第1區域P1之方式設置。第2區域P2之區域之寬度較理想的是自半導體晶片2之背面1a之外緣向內側0.5 mm左右。
圖11係半導體晶片2部分之平面圖，且係表示塗佈有剝離劑12之狀態之圖。如圖11所示，避開半導體晶片2之背面(第1面)1a中之區域P1，並且於區域P2塗佈剝離劑12。再者，剝離劑12之塗佈係藉由之後進行詳細說明之塗佈裝置而進行。再者，接著層10塗佈於半導體晶片2之背面1a之區域P1及區域P2之大致整個區域。其結果，可使半導體晶片2之接著力變大。即，於區域P2中，在半導體晶片2之背面1a上，接著層10與剝離劑12以積層之方式形成。
其次，如圖6所示，於半導體晶圓1之背面1a上，貼附切割膠帶11(步驟S3)。即，切割膠帶11貼附於塗佈有剝離劑12之接著層10上。再者，圖7~9係使上下與圖3~圖6反轉而圖示有半導體晶圓1。
其次，如圖7、圖8所示，將半導體晶圓1自正面1b側沿切割區域3而切斷(步驟S4)。例如，使用具有與切割區域3之寬度對應之刀厚之刀片(未圖示)切斷半導體晶圓1。藉此，半導體晶片2自半導體晶圓1單片化。
再者，於步驟S4中，切斷半導體晶圓1與接著層10，但不切斷切割膠帶11。藉此，經單片化之半導體晶片2不會散亂，而於切割膠帶11上作為整體而維持晶圓形狀。
其次，如圖9所示，將經單片化之半導體晶片2單個地自切割膠帶11剝離而拾取(步驟S5)。更具體而言，自切割膠帶11之接著有半導體晶圓1之側之背面，藉由頂出銷13而頂出1個半導體晶片2，並且藉由筒夾14吸附所頂出之半導體晶片2。
圖12係半導體晶片2部分之剖面圖，且係表示藉由頂出銷13而頂出之狀態之圖。如圖12所示，切割膠帶11中之藉由頂出銷13而頂出之部分向半導體晶片2側上升。藉此，自半導體晶片2之外緣側開始接著層10與切割膠帶11之剝離。然後，於以某個程度之區域剝離半導體晶片2後，藉由吸附半導體晶片2之筒夾14拾起，藉此可拾取半導體晶片2。再者，於自切割膠帶11剝離半導體晶片2時，可使用頂出銷13以外者，例如亦可藉由多段方塊頂出切割膠帶11而剝離半導體晶片2。
圖13係模式性地表示第1實施形態之半導體裝置之剖面構成之圖。如圖13所示，將經拾取之半導體晶片2接著至形成有配線圖案之基板51上(步驟S6)，並藉由金屬線41對設置於半導體晶片2上之電極墊(未圖示)與設置於基板51上之連接墊進行線接合(步驟S7)。然後，藉由對基板51之表面進行樹脂模塑(步驟S8)，而製造半導體裝置50。
其次，對用以於半導體晶圓1上塗佈接著劑或剝離劑12之塗佈裝置進行說明。圖14係作為半導體製造裝置之塗佈裝置之側視圖。圖15係沿圖14所示之D-D線之箭視圖。於塗佈裝置30中，設置有基台31、移動部32、載置部33、支持部34、噴出部35等。
基台31大致呈長方體形狀，且於其底面設置有腳部31a。又，於與底面對向之側之面上設置有基底板31b。於移動部32上設置有軌道32a、移動方塊32b、安裝部32c、驅動部32d等。
軌道32a大致呈矩形之剖面形狀，設置於基底板31b之上表面。又，軌道32a如圖14所示般於基底板31b之長度方向上延伸，且如圖15所示般分別設置於基台31之兩端側。
移動方塊32b大致呈倒U字狀之剖面形狀，且經由未圖示之複數個滾珠安裝於軌道32a上。而且，移動方塊32b能夠以橫跨軌道32a之方式於軌道32a上往復自如地移動。安裝部32c呈平板狀，設置於移動方塊32b之上表面。
於驅動部32d上，設置有滾珠螺桿部32e、螺母部32f、驅動馬達32g等。滾珠螺桿部32e如圖14所示般於基底板31b之長度方向延伸設置，且其兩端部旋轉自如地安裝於基台31。螺母部32f如圖15所示般設置於安裝部32c之下表面，且與滾珠螺桿部32e螺合。於滾珠螺桿部32e之一端，連接有伺服馬達等驅動馬達32g。因此，若滾珠螺桿部32e藉由驅動馬達32g而旋轉驅動，則安裝部32c於圖14所示之箭頭X之方向上往復驅動。
於載置部33中，內置有未圖示之靜電夾盤或真空夾盤等，從而可於其載置面上載置、保持半導體晶圓1。又，於載置部33中內置有加熱器等加熱部33a，從而可對塗佈於所保持之半導體晶圓1上之接著劑進行加熱。再者，加熱部33a只要為可對接著劑進行加熱者即可，例如亦可為使熱媒循環而進行加熱者。又，亦可與載置部33離隔而設置加熱部33a。例如，亦可於可照射保持於載置部33上之半導體晶圓1之位置上設置紅外線加熱器等。即，加熱部對塗佈於半導體晶圓1上之接著劑進行加熱而使B階段化。
支持部34大致呈倒U字狀，且以橫跨一對軌道32a之方式自基底板31b上豎立設置。又，以安裝部34b自支持部34之架設部34a突出之方式設置。於該安裝部34b上安裝有噴出部35。
噴出部35使接著劑或剝離劑12朝向半導體晶圓1噴出。噴出部35係利用噴墨法而使接著劑或剝離劑12朝向半導體晶圓1噴出者。於噴墨法中，有藉由加熱而產生氣泡並利用膜沸騰現象使液體噴出之「熱式」、及利用壓電元件之彎曲位移而使液體噴出之「壓電式」等，但無論採用哪種方式均可。再者，作為噴出部35，可採用利用噴墨法而使液體噴出之既知之噴墨頭。因此，對其詳細之構成省略說明。
於噴出部35上，經由配管35b而連接有收納部35a。於收納部35a內收納有接著劑或剝離劑12，可對噴出部35供給。自收納部35a向噴出部35之接著劑或剝離劑12之供給既可為利用有位置水頭等者，亦可為使用有泵等送液機構者。
又，設置有對自噴出部35之噴出時點或噴出量等進行控制之控制部38。例如，於「壓電式」之噴出部35之情形時，改變施加於壓電元件之電壓而對壓電元件之動作量進行控制，藉此各壓電元件對自對向之噴嘴噴出之接著劑或剝離劑12之液滴之大小、即噴出量進行控制。因此，可將使接著劑或剝離劑12附著成膜狀時之厚度設為1 μm(微米)以下。又，控制部38對驅動馬達32g之驅動或自噴出部35之接著劑或剝離劑12之噴出時點進行控制，藉此可使接著劑或剝離劑12塗佈於半導體晶圓1上之所期望之區域。
控制部38根據存儲於記憶部39之程式，使塗佈裝置執行上述接著劑之塗佈。例如，於存儲於記憶部39之程式中，亦可記述有表示區域P1、P2之範圍之資訊、或表示剝離劑12之噴出量之資訊。或者，亦可為表示區域P1、P2之範圍或剝離劑12之噴出量之表資訊存儲於記憶部39，從而控制部38根據程式之記述而自記憶部39讀出需要之資訊，對驅動馬達32g或噴出部35進行控制。
如以上說明般，於半導體晶片2之背面1a中之沿外緣之第2區域P2內塗佈有剝離劑12，因此如圖12所示般可於開始接著層10與切割膠帶11之剝離之外緣部分上製作剝離之槽口，從而半導體晶片2變得易於自切割膠帶11剝離。如此，可實現自切割膠帶11容易地剝離半導體晶片2之部分(以下，存在稱為「槽口」之情形)，從而剝離部分變得易於自該槽口擴大，故半導體晶片2變得易於順利地剝離。其結果，可於剝離時抑制半導體晶片2之缺陷之產生。
又，避開位於半導體晶片2之背面1a之靠中央之第1區域P1，而於沿外緣之第2區域P2內塗佈有剝離劑12，因此變得易於蒸發剝離劑12。若剝離劑12不蒸發而殘留於接著層10上，則接著於基板51上之半導體晶片2變得易於剝離。又，基板51與半導體晶片2之接著力下降，從而例如存在藉由在步驟S7之線接合步驟中半導體晶片2移動，而金屬線41無法與半導體晶片2之金屬墊接著之情形(以下，存在稱為「接合不良」之情形)。另一方面，於本實施形態中，在使半導體晶片2接著於基板51上時，剝離劑12變得易於自外緣部蒸發。其結果，可提高基板51與半導體晶片2之接著性。於接著半導體晶片2時，存在為了使接著層10硬化而進行加熱之情形。於該情形時，剝離劑12變得更進一步易於蒸發。又，即便不使用使剝離劑12蒸發之熱步驟，亦可藉由用以使上述接著層10硬化之加熱而使剝離劑12蒸發。其結果，可省略製造步驟。
又，剝離劑12係避開位於半導體晶片2之背面1a之靠中央之第1區域P1而塗佈，因此藉由塗佈於第1區域P1內之接著層10，而變得易於確保對切割膠帶11之接著強度。因此，於半導體晶圓1之處理時、或利用刀片而進行之切斷時，可抑制半導體晶圓1自切割膠帶11偏移。第2區域P2之區域之寬度較理想的是自半導體晶片2之背面1a的外緣向內側0.5 mm左右。尤其，於第1區域P1為方形之情形時，變得易於確保半導體晶片2對切割膠帶11之接著強度。又，於第1區域P1之面積大於第2區域P2之面積之情形時，變得進一步易於確保半導體晶片2對切割膠帶11之接著強度。
又，藉由噴墨法而塗佈剝離劑12，因此可精細地設定接著劑或剝離劑12之噴出量、或塗佈範圍。因此，可如本實施形態般，僅於半導體晶片2之背面1a之一部分之區域(第2區域P2)內準確地塗佈剝離劑12。
圖16係第1實施形態之變形例1之半導體晶片2部分之平面圖，且係表示塗佈有剝離劑12之狀態之圖。於本變形例1中，如圖16所示，於第2區域P2中之半導體晶片2之背面1a之各個角部上塗佈剝離劑12。又，剝離劑12係避開第1區域P1而塗佈。如此，為了僅於半導體晶片2之背面1a之一部分(角部)上塗佈剝離劑12，較佳為使用噴墨法。
於本變形例1中，在將半導體晶片2自切割膠帶11剝離之情形時，塗佈有剝離劑12之角部部分容易地剝離。於該情形時，亦可於開始剝離之外緣部分上製作剝離之槽口，從而剝離部分變得易於自該槽口擴大，故半導體晶片2變得易於順利地剝離，從而可於剝離時抑制半導體晶片2上之缺陷之產生。又，與於第2區域P2整體上塗佈剝離劑12之情形相比，可抑制剝離劑12之使用量，從而可有效地活用資源。又，於使半導體晶片2接著於基板51後，剝離劑12變得更易於蒸發。
再者，於本變形例1中，在位於半導體晶片2之背面1a之4個部位之所有角部上塗佈有剝離劑12，但亦可以僅於一部分之角部上塗佈剝離劑12之方式構成。其原因在於，若於至少一部分之角部上塗佈剝離劑12，則可於開始剝離之外緣部分上製作剝離之槽口，從而半導體晶片2變得易於自切割膠帶11剝離。又，於使半導體晶片2接著於基板51後，剝離劑12變得更易於蒸發。
圖17係第1實施形態之變形例2之半導體晶片2部分之平面圖，且係表示塗佈有剝離劑12之狀態之圖。於本變形例2中，如圖17所示，於第2區域P2中之半導體晶片2之背面1a之邊且遠離角部之部分上塗佈有剝離劑12。又，剝離劑12係避開第1區域P1而塗佈。如此，為了僅於半導體晶片2之背面1a之一部分(邊之一部分)上塗佈剝離劑12，較佳為使用噴墨法。
於本變形例2中，在將半導體晶片2自切割膠帶11剝離之情形時，塗佈有剝離劑12之邊部分容易地剝離。於該情形時，亦可於開始剝離之外緣部分上製作剝離之槽口，從而剝離部分變得易於自該槽口擴大，故半導體晶片2變得易於順利地剝離，從而可於剝離時抑制半導體晶片2上之缺陷之產生。又，與於第2區域P2整體上塗佈剝離劑12之情形相比，可抑制剝離劑12之使用量，從而可有效地活用資源。又，於使半導體晶片2接著於基板51上後，剝離劑12變得更易於蒸發。
再者，於本變形例2中，在位於半導體晶片2之背面1a之4個部位之所有邊上塗佈有剝離劑12，但亦可以僅於一部分之邊上塗佈剝離劑12之方式構成。其原因在於，若於至少一部分之一邊上塗佈剝離劑12，則可於開始剝離之外緣部分上製作剝離之槽口，從而半導體晶片2變得易於自切割膠帶11剝離。又，於使半導體晶片2接著於基板51上後，剝離劑12變得更易於蒸發。
圖18係模式性地表示第1實施形態之變形例3之半導體裝置50之剖面構成的圖。圖19係圖18所示之半導體裝置50所包括之半導體晶片2之平面圖。於本變形例3中，如圖18所示，於基板51上複數個半導體晶片2積層為階梯狀並接著。於變形例3中，半導體晶片2之大小全部相同。又，所謂積層為階梯狀係指，以露出配置於半導體晶片2之正面上之金屬墊PA之方式，將半導體晶片2錯開積層。又，於金屬墊PA上連接有金屬線41。於變形例3中，半導體晶片2積層為3層，但只要積層為2層以上即可。
而且，如圖19所示，於第2區域P2中之不與下段之半導體晶片2重疊之部分上塗佈有剝離劑12。又，剝離劑12係避開第1區域P1而塗佈。於本變形例3中，在將半導體晶片2自切割膠帶11剝離之情形時，塗佈有剝離劑12之部分容易地剝離。於該情形時，藉由在半導體晶片2之外緣部分之一部分上製作剝離之槽口，半導體晶片2亦變得易於自切割膠帶11順利地剝離。其結果，可於剝離時抑制半導體晶片2上之缺陷之產生。又，即便於如圖18所示般剝離劑12不蒸發而殘留於接著層10上之情形時，亦於不與下段之半導體晶片2重疊之部分上塗佈有剝離劑12。其結果，可減小產生因半導體晶片2彼此之剝離或半導體晶片2彼此之接著力下降引起之接合不良之可能性。又，與於第2區域P2整體上塗佈剝離劑12之情形相比，可抑制剝離劑12之使用量，從而可有效地活用資源。又，亦可省略使剝離劑12蒸發之熱步驟。
又，亦可為，最下層之半導體晶片2如變形例1或變形例2般形成剝離劑12，較最下層之半導體晶片2靠上層之半導體晶片2如變形例3般塗佈剝離劑12。
圖20係用以說明第2實施形態之半導體裝置之製造方法之流程圖。再者，對與上述實施形態相同之構成使用相同之符號進行說明。於第1實施形態之步驟S2(參照圖1)中，在接著層10上塗佈剝離劑12，但於本實施形態中，在取代步驟S2之步驟S22中，於切割膠帶11上塗佈剝離劑12。再者，剝離劑12之塗佈係藉由第1實施形態中所說明之塗佈裝置30(亦參照圖14及圖15)而進行。
此處，於步驟S22中之剝離劑12之塗佈步驟中，在將切割膠帶11貼附於半導體晶圓1上之情形時，對與半導體晶片2之第2區域P2重疊之部分塗佈剝離劑12。又，避開第1區域P1而塗佈剝離劑12。因此，若將切割膠帶11貼附於半導體晶圓1上，則可獲得與於半導體晶片2之第2區域P2內塗佈剝離劑12之情形相同之構成、效果。而且，於將切割膠帶11貼附於半導體晶圓1上之步驟S3以後，其步驟及構成係與第1實施形態相同地進行。
如以上說明般，於本實施形態中，與在半導體晶片2之背面1a中之沿外緣之第2區域P2內塗佈剝離劑12的情形相同地，半導體晶片2變得易於在開始接著層10與切割膠帶11之剝離之外緣部分上剝離。如此，藉由在半導體晶片2之一部分上製作剝離之槽口，剝離部分變得易於自該槽口擴大，故半導體晶片2變得易於順利地剝離，從而可於剝離時抑制半導體晶片2上之缺陷之產生。
又，使剝離劑12變得易於蒸發。若剝離劑12不蒸發而殘留於接著層10上，則接著於基板51上之半導體晶片2變得易於剝離。又，存在基板51與半導體晶片2之接著力下降，例如產生接合不良之情形。另一方面，於本實施形態中，在使半導體晶片2接著於基板51上時，剝離劑12變得易於自外緣部蒸發。其結果，可提高基板51與半導體晶片2之接著性。於接著半導體晶片2時，存在為了使接著層10硬化而進行加熱之情形。於該情形時，剝離劑12變得更進一步易於蒸發。又，即便不使用使剝離劑12蒸發之熱步驟，亦可藉由用以使上述接著層10硬化之加熱而使剝離劑12蒸發。其結果，可省略製造步驟。
又，與避開第1區域P1而塗佈剝離劑12之情形相同地，藉由塗佈於第1區域P1內之接著層10，而變得易於確保對切割膠帶11之接著強度。因此，於半導體晶圓1之處理時、或利用刀片而進行之切斷時，可抑制半導體晶圓1自切割膠帶11偏移。尤其，於第1區域P1為方形之情形時，變得易於確保半導體晶片2對切割膠帶11之接著強度。又，於第1區域P1之面積大於第2區域P2之面積之情形時，變得進一步易於確保半導體晶片2對切割膠帶11之接著強度。
又，藉由噴墨法而塗佈剝離劑12，因此可精細地設定接著劑或剝離劑12之噴出量或塗佈範圍。因此，可如本實施形態般於切割膠帶11之所期望之區域內準確地塗佈剝離劑12。
又，於切割膠帶11上塗佈剝離劑12，因此可與向半導體晶圓1之接著層10之形成步驟個別地推進剝離劑12之塗佈步驟。因此，可不等待塗佈於半導體晶圓1上之接著劑之乾燥等而推進剝離劑12之塗佈步驟，故可謀求工期之縮短化、或製造效率之提高。再者，根據相同之原因，塗佈剝離劑12之步驟S22只要處於將切割膠帶11貼附於半導體晶圓1上之前，則無論為何時均可。
又，與上述第1實施形態之變形例1相同地，亦可避開第1區域P1，並且於第2區域P2中之半導體晶片2之背面1a之各個角部上塗佈剝離劑12。如此，為了僅於半導體晶片2之背面1a之一部分(角部)上塗佈剝離劑12，較佳為使用噴墨法。
於該情形時，藉由在半導體晶片2之外緣部分之一部分上製作剝離之槽口，剝離部分亦變得易於自該槽口擴大，故半導體晶片2變得易於順利地剝離，從而可於剝離時抑制半導體晶片2上之缺陷之產生。又，與於第2區域P2整體上塗佈剝離劑12之情形相比，可抑制剝離劑12之使用量，從而可有效地活用資源。又，於使半導體晶片2接著於基板51上後，剝離劑12變得更易於蒸發。
又，亦可以僅於一部分之角部上塗佈剝離劑12之方式構成。其原因在於，若於至少一部分之角部上塗佈剝離劑12，則可於開始剝離之外緣部分上製作剝離之槽口，從而半導體晶片2變得易於自切割膠帶11剝離。又，於使半導體晶片2接著於基板51上後，剝離劑12變得更易於蒸發。
又，與上述第1實施形態之變形例2相同地，亦可避開第1區域P1，並且於第2區域P2中之半導體晶片2之背面1a之邊且遠離角部之部分上塗佈剝離劑12。如此，為了僅於半導體晶片2之背面1a之一部分(邊之一部分)上塗佈剝離劑12，較佳為使用噴墨法。
於該情形時，可於開始剝離之外緣部分上製作剝離之槽口，從而剝離部分變得易於自該槽口擴大，故半導體晶片2變得易於順利地剝離，從而可於剝離時抑制半導體晶片2上之缺陷之產生。又，與於第2區域P2整體上塗佈剝離劑12之情形相比，可抑制剝離劑12之使用量，從而可有效地活用資源。又，於使半導體晶片2接著於基板51後，剝離劑12變得更易於蒸發。
又，亦可以僅於一部分之邊上塗佈剝離劑12之方式構成。其原因在於，若於至少一部分之一邊上塗佈剝離劑12，則可於開始剝離之外緣部分製作剝離之槽口，從而半導體晶片2變得易於自切割膠帶11剝離。又，於使半導體晶片2接著於基板51上後，剝離劑12變得更易於蒸發。
又，與上述第1實施形態之變形例3相同地，亦可避開第1區域P1，並且於第2區域P2中之不與下段之半導體晶片2重疊之部分上塗佈剝離劑12。
於該情形時，亦可於開始剝離之外緣部分上製作剝離之槽口，從而剝離部分變得易於自該槽口擴大，故半導體晶片2變得易於順利地剝離，從而可於剝離時抑制半導體晶片2上之缺陷之產生。又，即便於剝離劑12不蒸發而殘留於接著層10上之情形時，亦於不與下段之半導體晶片2重疊之部分上塗佈有剝離劑12，因此可減小產生因半導體晶片2彼此之剝離、或半導體晶片2彼此之接著力下降引起之接合不良之可能性。又，與於第2區域P2整體上塗佈剝離劑12之情形相比，可抑制剝離劑12之使用量，從而可有效地活用資源。
再者，上述實施形態為例示，且發明之範圍並不限定於該等。
1．．．半導體晶圓
1a．．．背面(第1面)
1b．．．正面
2．．．半導體晶片
3．．．切割區域
10．．．接著層
11．．．切割膠帶
12．．．剝離劑
13．．．頂出銷
14．．．筒夾
30．．．塗佈裝置
31．．．基台
31a．．．腳部
31b．．．基底板
32．．．移動部
32a．．．軌道
32b．．．移動方塊
32c．．．安裝部
32d．．．驅動部
32e．．．滾珠螺桿部
32g．．．驅動馬達
32f．．．螺母部
33．．．載置部
33a．．．加熱部
34．．．支持部
34a．．．架設部
34b．．．安裝部
35．．．噴出部
35a．．．收納部
35b．．．配管
38．．．控制部
39．．．記憶部
41．．．金屬線
50．．．半導體裝置
51．．．基板
A-A．．．線
D-D．．．線
P1．．．第1區域
P2．．．第2區域
PA．．．金屬墊
S1．．．步驟
S2．．．步驟
S3．．．步驟
S4．．．步驟
S5．．．步驟
S6．．．步驟
S7．．．步驟
S8．．．步驟
S22．．．步驟
X．．．箭頭
圖1係用以說明第1實施形態之半導體裝置之製造方法之流程圖。
圖2係自正面側觀察半導體晶圓之圖。
圖3係沿圖2所示之A-A線之箭視剖面圖。
圖4係沿圖2所示之A-A線之箭視剖面圖，且係表示經過實施形態之半導體裝置之製造方法之一步驟的狀態之圖。
圖5係沿圖2所示之A-A線之箭視剖面圖，且係表示經過實施形態之半導體裝置之製造方法之一步驟的狀態之圖。
圖6係沿圖2所示之A-A線之箭視剖面圖，且係表示經過實施形態之半導體裝置之製造方法之一步驟的狀態之圖。
圖7係沿圖2所示之A-A線之箭視剖面圖，且係表示經過實施形態之半導體裝置之製造方法之一步驟的狀態之圖。
圖8係沿圖2所示之A-A線之箭視剖面圖，且係表示經過實施形態之半導體裝置之製造方法之一步驟的狀態之圖。
圖9係沿圖2所示之A-A線之箭視剖面圖，且係表示經過實施形態之半導體裝置之製造方法之一步驟的狀態之圖。
圖10係半導體晶片部分之平面圖。
圖11係半導體晶片部分之平面圖，且係表示塗佈有剝離劑之狀態之圖。
圖12係半導體晶片部分之剖面圖，且係表示藉由頂出銷而頂出之狀態之圖。
圖13係模式性地表示第1實施形態之半導體裝置之剖面構成之圖。
圖14係塗佈裝置之側視圖。
圖15係沿圖14所示之D-D線之箭視圖。
圖16係第1實施形態之變形例1之半導體晶片部分之平面圖，且係表示塗佈有剝離劑之狀態之圖。
圖17係第1實施形態之變形例2之半導體晶片部分之平面圖，且係表示塗佈有剝離劑之狀態之圖。
圖18係模式性地表示第1實施形態之變形例3之半導體裝置之剖面構成的圖。
圖19係圖18所示之半導體裝置所包括之半導體晶片之平面圖。
圖20係用以說明第2實施形態之半導體裝置之製造方法之流程圖。
S1．．．步驟
S2．．．步驟
S3．．．步驟
S4．．．步驟
S5．．．步驟
S6．．．步驟
S7．．．步驟
S8．．．步驟

Claims (5)

  1. 一種半導體裝置之製造方法，其係於介隔切割區域而形成有複數個在俯視時呈方形形狀之半導體晶片之半導體晶圓之第1面上形成接著層，避開位於上述半導體晶片之靠中央之第1區域，以沿上述半導體晶片之外緣之第2區域之至少一部分，於上述接著層上塗佈剝離劑，於上述半導體晶圓之上述第1面上貼附切割膠帶，沿上述切割區域對上述半導體晶圓進行切割而將上述半導體晶片單片化，將上述半導體晶片自上述切割膠帶剝離，介隔上述接著層而使上述半導體晶片接著於基板上。
  2. 如請求項1之半導體裝置之製造方法，其中將上述剝離劑塗佈於上述第1區域中之上述半導體晶片之角部上。
  3. 如請求項1之半導體裝置之製造方法，其中將上述剝離劑塗佈於上述第2區域之整個區域。
  4. 如請求項1或2之半導體裝置之製造方法，其中上述半導體晶片於上述基板上以階梯狀積層複數個並接著，於上述半導體晶片中之上段之半導體晶片中，將上述剝離劑僅塗佈於上述第2區域中之不與積層於下段之半導體晶片重疊之區域的至少一部分上。
  5. 一種半導體裝置之製造方法，其係於介隔切割區域而形成有在俯視時呈方形形狀之複數個半導體晶片之半導體晶圓之第1面上形成接著層， 於貼附於上述半導體晶圓之第1面上之切割膠帶上，以避開於貼附至上述半導體晶圓上時位於上述半導體晶片之靠中央之第1區域，而與沿上述半導體晶片之外緣之第2區域之至少一部分重疊之方式塗佈剝離劑，將塗佈有剝離劑之上述切割膠帶貼附於上述半導體晶圓上，沿上述切割區域對上述半導體晶圓進行切割而將半導體晶片單片化，將上述半導體晶片自上述切割膠帶剝離，介隔上述接著層而使上述半導體晶片接著於基板上。
TW100133290A 2011-01-04 2011-09-15 Manufacturing method of semiconductor device TWI479551B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011000152A JP5492100B2 (ja) 2011-01-04 2011-01-04 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
TW201230170A TW201230170A (en) 2012-07-16
TWI479551B true TWI479551B (zh) 2015-04-01

Family

ID=46678433

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100133290A TWI479551B (zh) 2011-01-04 2011-09-15 Manufacturing method of semiconductor device

Country Status (2)

Country Link
JP (1) JP5492100B2 (zh)
TW (1) TWI479551B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200929396A (en) * 2007-12-20 2009-07-01 Powertech Technology Inc Method for die bonding having pick-and-probing feature
TW201000581A (en) * 2008-03-17 2010-01-01 Henkel Corp Adhesive compositions for use in die attach applications

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006206787A (ja) * 2005-01-31 2006-08-10 Sumitomo Bakelite Co Ltd ダイシングシート機能付きダイアタッチフィルム及びそれを用いた半導体装置の製造方法及び半導体装置。

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200929396A (en) * 2007-12-20 2009-07-01 Powertech Technology Inc Method for die bonding having pick-and-probing feature
TW201000581A (en) * 2008-03-17 2010-01-01 Henkel Corp Adhesive compositions for use in die attach applications

Also Published As

Publication number Publication date
JP5492100B2 (ja) 2014-05-14
TW201230170A (en) 2012-07-16
JP2012142469A (ja) 2012-07-26

Similar Documents

Publication Publication Date Title
JP5665511B2 (ja) 半導体装置の製造方法、製造プログラム、および製造装置
JP5659033B2 (ja) 半導体装置の製造方法
JP2013162096A (ja) 半導体チップの製造方法及びラミネート装置
JP2005228930A (ja) 半導体装置及びその製造方法
KR20100034756A (ko) 재배선 층을 갖는 반도체 다이
US10847434B2 (en) Method of manufacturing semiconductor device, and mounting apparatus
TW201824406A (zh) 半導體晶片的封裝裝置以及半導體裝置的製造方法
CN109390281A (zh) 半导体装置结构和其处理方法与系统
JP2010050313A (ja) 薄膜転写方法及び薄膜電子デバイスの製造方法
TWI377629B (en) Package method for flip chip
US10896901B2 (en) Method of manufacturing semiconductor device, and mounting device
TWI479551B (zh) Manufacturing method of semiconductor device
TWI578452B (zh) 積體電路封裝及其製造方法
JP5658983B2 (ja) 半導体装置の製造方法
JP2013171916A (ja) 半導体装置の製造方法
EP3199351B1 (en) Inkjet head and inkjet head manufacturing method
JP2010283204A (ja) 半導体装置の製造方法
JP5008340B2 (ja) 基板の薄板化方法、貼り合わせシステムおよび薄板化システム
JP2005166936A (ja) ダイ成形方法
TW201234465A (en) Method for manufacturing semiconductor chips and semiconductor apparatus
CN105074891A (zh) 密封片材粘贴方法和密封片材粘贴装置
JP5148298B2 (ja) 半導体装置の製造方法
KR102242197B1 (ko) 본딩 장치 및 본딩 방법
JP2021094752A (ja) 基板接合構造を含む個片化素子の製造方法
KR20120060129A (ko) 반도체 장치의 제조 방법 및 제조 프로그램을 기억한 기록 매체