JP2008084972A - 半導体チップ積層体及びその製造方法 - Google Patents
半導体チップ積層体及びその製造方法 Download PDFInfo
- Publication number
- JP2008084972A JP2008084972A JP2006261179A JP2006261179A JP2008084972A JP 2008084972 A JP2008084972 A JP 2008084972A JP 2006261179 A JP2006261179 A JP 2006261179A JP 2006261179 A JP2006261179 A JP 2006261179A JP 2008084972 A JP2008084972 A JP 2008084972A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- electrical connection
- substrate
- resin
- connection terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Abstract
【解決手段】基板もしくは第1の半導体チップ2と、第2、第3の半導体チップ3、4とを備え、第3の半導体チップ4の端部4aの少なくとも一部が第2の半導体チップ3の端部3aよりも側方に張り出しており、電気接続端子2aと第2の半導体チップ3の端部3aとの間において、張り出している部分4Aの下面と、基板の上面もしくは第1の半導体チップ2の上面との間に支持層9が、電気接続端子2aに至らないように設けられている、半導体チップ積層体1。
【選択図】図1
Description
基板(FR4ガラスエポキシ、厚み0.21mm)
(半導体チップ)
(1)半導体ウェハの作製
8inchベアウェハ上に、SiO膜(500nm)、Ti膜(70nm)、Al膜(1μm)をこの順で積層した。i線レジストを用いたフォトリソ、およびウェットエッチングにより、チップ周辺部に100μm角のAlパッドを155μmピッチで形成した。その上に、SiN膜(500nm)を積層し、Alパッド上のSiN膜を、80μm角で開口したウェハを作製した。Alパッドは、1対ずつ電気的に導通させた。
上記(1)で得られた半導体ウェハを、80μm厚にバックグラインドした後、ダイアタッチフィルム(エポキシ、40μm厚、積水化学工業製)付きダイシングテープを用いて、8.6×5.4mmの大きさにダイシングを行い、個片化し、ダイアタッチフィルム付き半導体チップを得た。
上記(1)で得られた半導体ウェハを、80μm厚にバックグラインドした後、ダイシングテープを用いて、8.6×5.4mmの大きさにダイシングを行い、個片化し、半導体チップを得た。
(1)接着剤1〜4(樹脂材料)の作製
下記表1に示すスペーサー粒子を除く各材料を下記表1に示す割合(単位は重量部)で配合し、ホモディスパーを用いて攪拌混合して、接着組成物を作製した。得られた接着組成物に、スペーサー粒子を下記表1に示す割合で配合し、更にホモディスパーを用いて攪拌混合することにより接着剤1〜4(樹脂材料)を作製した。
樹脂1:ジシクロペンタジエン型エポキシ樹脂(HP−7200HH、大日本インキ化学工業社製)
樹脂2:ナフタレン型エポキシ樹脂(HP−4032D、大日本インキ化学工業社製)
2.エポキシ基を有する高分子化合物
樹脂3:エポキシ基含有アクリル樹脂(ブレンマーCP−30、ジャパンエポキシレジン社製)
3.ゴム変性エポキシ樹脂
樹脂4:CTBN変性エポキシ樹脂(EPR−4023、旭電化工業社製)
4.硬化剤
硬化剤1:酸無水物(YH−307、ジャパンエポキシレジン社製)
5.硬化促進剤
硬化促進剤1:イミダゾール化合物(2MA−OK、四国化成工業社製)
6.接着性付与剤
接着付与剤1:イミダゾールシランカップリング剤(SP−1000、日鉱マテリアル社製)
7.チキソトロピー付与剤
添加剤1:ヒュームドシリカ(AEROSIL R202S、日本アエロジル社製)
8.スペーサー粒子
粒子1:樹脂粒子(ミクロパールSP、積水化学工業社製、平均粒子径:10μm、CV値=4%)
粒子2:樹脂粒子(ミクロパールSP、積水化学工業社製、平均粒子径:100μm、CV値=4%)
(2)樹脂粒子を層で被覆した粒子の作製
(合成1)イオン交換水10000重量部、ポリビニルアルコール(日本合成化学社製、「GH−20」)30重量部、及び、ポリアリルアミン(日東紡社製、「PPA−H−10C」)10重量部の溶液に、ジビニルベンゼン100重量部及び過酸化ベンゾイル1重量部の混合液を、SPG膜を用いて分散させ、90℃で10時間重合を行った。洗浄後、分級を行い、平均粒径99μm(CV値5%)の表面にアミノ基を有する基材粒子を得た。
実施例1では、上記基板上に、対向している上下の半導体チップの長さ方向が直交するように十字状に、第1〜第3の半導体チップが積層された半導体チップ積層体を構成した。
第3の半導体チップを積層するに際して、接着剤1の塗布領域を異ならせたこと以外は実施例1と同様にして、半導体チップ積層体を得た。
第1の半導体チップの上面の両側縁部に設けられた電気接続端子と第2の半導体チップとの間の第1の半導体チップの上面に、接着剤1を塗布する代わりに、上記接着剤2を塗布したこと以外は実施例2と同様にして、半導体チップ積層体を得た。
第1の半導体チップの上面の両側縁部に設けられた電気接続端子と第2の半導体チップとの間の第1の半導体チップの上面に、接着剤1を塗布する代わりに、上記被覆粒子Aを300μmピッチで配置したこと以外は実施例2と同様にして、半導体チップ積層体を得た。
第1の半導体チップの上面の両側縁部に設けられた電気接続端子と第2の半導体チップとの間の第1の半導体チップの上面に、接着剤1を塗布する代わりに、上記接着剤3を塗布したこと以外は実施例2と同様にして、半導体チップ積層体を得た。
第1の半導体チップの上面の両側縁部に設けられた電気接続端子と第2の半導体チップとの間の第1の半導体チップの上面に、接着剤1を塗布する代わりに、上記接着剤4を塗布したこと以外は実施例2と同様にして、半導体チップ積層体を得た。
第3の半導体チップが積層される領域において、第2の半導体チップの上面の長手方向の両側縁部に上記接着剤1を2mgずつ塗布したことを除いて、実施例1と同様にして、半導体チップ積層体を得た。
(1)支持層の形成状態の評価
得られた半導体チップ積層体を透明樹脂で封止し、断面研磨をおこない半導体チップ積層体の断面を露出させた。得られた断面を光学顕微鏡(ニコン社製、商品名SMZ1500)で観察した。
得られた半導体チップ積層体について、第1の半導体チップの上面に設けられた電気接続端子に接続されているボンディングワイヤーの接続不良率を求めた。サンプル数は、10チップ、1チップあたり、10対ずつの測定を行った。
2…第1の半導体チップ
2a…電気接続端子
3…第2の半導体チップ
3a…端部
4…第3の半導体チップ
4A…張り出した部分
4a…端部
4b…電気接続端子
5…基板
5a、5b…電極パッド
6…接着層
7、8…ボンディングワイヤー
9…支持層
9A…支持層を構成する材料
11…基板もしくは第1の半導体チップ
12、13…第2、第3の半導体チップ
21…半導体チップ積層体
22…支持層
23…粒子
31…半導体チップ積層体
32…被覆粒子
32a…樹脂粒子
32b…層
51…半導体チップ積層体
52〜56…半導体チップ
54A、56A…張り出した部分
52a、54a、56a…電気接続端子
57…基板
57a…電極パッド
58…接着層
59…ボンディングワイヤー
60…支持層
Claims (4)
- 電気接続端子を上面に有する基板もしくは第1の半導体チップと、前記基板もしくは第1の半導体チップの上面の前記電気接続端子が設けられていない領域に積層された第2の半導体チップと、前記第2の半導体チップの上面に積層された第3の半導体チップとを備える半導体チップ積層体であって、
前記第3の半導体チップの端部の少なくとも一部が前記第2の半導体チップの端部よりも側方に張り出しており、該第3の半導体チップの張り出している部分の下方に、前記基板もしくは第1の半導体チップの上面に設けられた前記電気接続端子が位置しており、
前記基板もしくは第1の半導体チップの上面に設けられた前記電気接続端子にボンディングワイヤーが接続されており、
前記電気接続端子と前記第2の半導体チップの端部との間において、前記第3の半導体チップの張り出している部分の下面と、前記基板の上面もしくは前記第1の半導体チップの上面との間に充填されている支持層が、前記電気接続端子に至らないように設けられていることを特徴とする、半導体チップ積層体。 - 前記支持層が樹脂材料を用いて構成されており、前記樹脂材料の175℃における弾性率が50MPa〜1GPaの範囲にある、請求項1に記載の半導体チップ積層体。
- 請求項1または2に記載の半導体チップ積層体の製造方法であって、
電気接続端子を上面に有する基板もしくは第1の半導体チップの上面に、第2の半導体チップを積層する工程と、
前記基板もしくは第1の半導体チップの上面に設けられた前記電気接続端子に、ボンディングワイヤーを接続する工程と、
前記電気接続端子と前記第2の半導体チップの端部との間の前記基板もしくは第1の半導体チップの上面、および/又は前記第2の半導体チップの上面に、支持層を構成する材料を配置する工程と、
前記第3の半導体チップの端部の少なくとも一部が前記第2の半導体チップの端部よりも側方に張り出すように、かつ該第3の半導体チップの張り出している部分の下方に前記基板もしくは第1の半導体チップの上面に設けられた前記電気接続端子が位置するように、前記第2の半導体チップの上面に前記第3の半導体チップを積層し、支持層を構成する工程とを備えることを特徴とする、半導体チップ積層体の製造方法。 - 前記支持層を構成する材料を前記第2の半導体チップの上面に配置し、
前記第2の半導体チップの上面に前記第3の半導体チップを積層する際に、前記第2の半導体チップの端部よりも側方に前記材料を押し出すことにより、前記支持層を構成することを特徴とする、請求項3に記載の半導体チップ積層体の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006261179A JP2008084972A (ja) | 2006-09-26 | 2006-09-26 | 半導体チップ積層体及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006261179A JP2008084972A (ja) | 2006-09-26 | 2006-09-26 | 半導体チップ積層体及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008084972A true JP2008084972A (ja) | 2008-04-10 |
Family
ID=39355537
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006261179A Pending JP2008084972A (ja) | 2006-09-26 | 2006-09-26 | 半導体チップ積層体及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008084972A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8691628B2 (en) | 2010-12-10 | 2014-04-08 | Kabushiki Kaisha Toshiba | Method of manufacturing semiconductor device, manufacturing program, and manufacturing apparatus |
US11227855B2 (en) | 2018-10-16 | 2022-01-18 | Samsung Electronics Co., Ltd. | Semiconductor package |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005302815A (ja) * | 2004-04-07 | 2005-10-27 | Toshiba Corp | 積層型半導体パッケージおよびその製造方法 |
JP2005340415A (ja) * | 2004-05-26 | 2005-12-08 | Sony Corp | 半導体パッケージ及びその製造方法 |
-
2006
- 2006-09-26 JP JP2006261179A patent/JP2008084972A/ja active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005302815A (ja) * | 2004-04-07 | 2005-10-27 | Toshiba Corp | 積層型半導体パッケージおよびその製造方法 |
JP2005340415A (ja) * | 2004-05-26 | 2005-12-08 | Sony Corp | 半導体パッケージ及びその製造方法 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8691628B2 (en) | 2010-12-10 | 2014-04-08 | Kabushiki Kaisha Toshiba | Method of manufacturing semiconductor device, manufacturing program, and manufacturing apparatus |
US11227855B2 (en) | 2018-10-16 | 2022-01-18 | Samsung Electronics Co., Ltd. | Semiconductor package |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4088337B2 (ja) | 電子部品用接着剤及び半導体チップ積層体の製造方法 | |
JP6414296B2 (ja) | 接着シート及び半導体装置の製造方法 | |
KR101348330B1 (ko) | 영역 실장형 반도체 장치의 제조 방법 | |
JP5204454B2 (ja) | 接着剤 | |
JP4213767B2 (ja) | 電子部品用接着剤 | |
JP5089560B2 (ja) | 半導体チップ積層体および半導体チップ積層用接着剤組成物 | |
JP4339927B2 (ja) | 半導体チップの積層方法 | |
US20090141472A1 (en) | Adhesive composition for die bonding in semiconductor assembly, adhesive film prepared therefrom, device including the same, and associated methods | |
TW200811262A (en) | Adhesive sheet, and connecting structure for circuit member and semiconductor device which use the adhesive sheet | |
JP4705192B2 (ja) | 半導体チップ積層体の製造方法 | |
JP5044299B2 (ja) | 半導体チップ積層体の製造方法、接着テープ及びダイシングダイボンディングテープ | |
JP5166716B2 (ja) | 半導体チップ積層体及びその製造方法 | |
JP2008109115A (ja) | 半導体チップ積層体及びその製造方法 | |
JP5754072B2 (ja) | 粘接着剤組成物、回路部材接続用粘接着剤シート及び半導体装置の製造方法 | |
JP2009231605A (ja) | 接着剤及び接合体の製造方法 | |
TWI554162B (zh) | 電路連接用接著膜及其用途、電路連接構造體及其製造方法、以及電路構件的連接方法 | |
JP2008084972A (ja) | 半導体チップ積層体及びその製造方法 | |
JP5564782B2 (ja) | 接着剤組成物、フィルム状接着剤、接着シート及び半導体装置 | |
JP2011198953A (ja) | 電子部品積層体の製造方法 | |
JP2012004224A (ja) | 電子部品接合体の製造方法及び電子部品接合体 | |
TWI452103B (zh) | 電路連接用接著膜及其用途、電路連接構造體及其製造方法、以及電路構件的連接方法 | |
WO2024070134A1 (ja) | 半導体装置の製造方法及び半導体ウエハ加工用接着フィルム | |
WO2024070132A1 (ja) | 半導体装置の製造方法及び半導体ウエハ加工用接着フィルム | |
JP2012060021A (ja) | 半導体チップ実装体の製造方法及び半導体装置 | |
TW202414631A (zh) | 半導體裝置之製造方法及半導體晶圓加工用接著膜 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Effective date: 20090717 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
A521 | Written amendment |
Effective date: 20100617 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
A977 | Report on retrieval |
Effective date: 20110513 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111025 |
|
A02 | Decision of refusal |
Effective date: 20120306 Free format text: JAPANESE INTERMEDIATE CODE: A02 |