JP2012124423A - 半導体装置の製造方法、製造プログラム、および製造装置 - Google Patents

半導体装置の製造方法、製造プログラム、および製造装置 Download PDF

Info

Publication number
JP2012124423A
JP2012124423A JP2010275988A JP2010275988A JP2012124423A JP 2012124423 A JP2012124423 A JP 2012124423A JP 2010275988 A JP2010275988 A JP 2010275988A JP 2010275988 A JP2010275988 A JP 2010275988A JP 2012124423 A JP2012124423 A JP 2012124423A
Authority
JP
Japan
Prior art keywords
semiconductor
semiconductor chip
region
adhesive layer
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010275988A
Other languages
English (en)
Other versions
JP5665511B2 (ja
Inventor
Yasuo Tane
泰雄 種
Yukio Katamura
幸雄 片村
Atsushi Yoshimura
淳 芳村
Fumihiro Iwami
文宏 岩見
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2010275988A priority Critical patent/JP5665511B2/ja
Priority to TW100130957A priority patent/TWI466196B/zh
Priority to US13/226,152 priority patent/US8691628B2/en
Priority to KR20110093004A priority patent/KR101281276B1/ko
Priority to CN201110276346.0A priority patent/CN102543775B/zh
Publication of JP2012124423A publication Critical patent/JP2012124423A/ja
Application granted granted Critical
Publication of JP5665511B2 publication Critical patent/JP5665511B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/741—Apparatus for manufacturing means for bonding, e.g. connectors
    • H01L24/743—Apparatus for manufacturing layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/273—Manufacturing methods by local deposition of the material of the layer connector
    • H01L2224/2731—Manufacturing methods by local deposition of the material of the layer connector in liquid form
    • H01L2224/27312—Continuous flow, e.g. using a microsyringe, a pump, a nozzle or extrusion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/278—Post-treatment of the layer connector
    • H01L2224/27848—Thermal treatments, e.g. annealing, controlled cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/279—Methods of manufacturing layer connectors involving a specific sequence of method steps
    • H01L2224/27901—Methods of manufacturing layer connectors involving a specific sequence of method steps with repetition of the same manufacturing step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2901—Shape
    • H01L2224/29016—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2901—Shape
    • H01L2224/29016—Shape in side view
    • H01L2224/29017—Shape in side view being non uniform along the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2901—Shape
    • H01L2224/29016—Shape in side view
    • H01L2224/29018—Shape in side view comprising protrusions or indentations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
    • H01L2224/32014—Structure relative to the bonding area, e.g. bond pad the layer connector being smaller than the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3205—Shape
    • H01L2224/32057—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3205—Shape
    • H01L2224/32057—Shape in side view
    • H01L2224/32059—Shape in side view comprising protrusions or indentations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33183—On contiguous sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06593—Mounting aids permanently on device; arrangements for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

【課題】階段状に積層される半導体チップの強度の向上を図ることのできる半導体装置の製造方法を提供すること。
【解決手段】半導体装置の製造方法は、複数のチップ領域がダイシング領域を介して形成された半導体ウェーハのチップ領域の第１の面１ｂに接着層１０を形成する。ダイシング領域に沿って半導体ウェーハを分割してチップ領域を有する半導体チップ９を個片化し、接着層を介して半導体チップを階段状に積層する。接着層の形成において、第１の面のうち積層された状態で他の半導体チップに接触しない第１の領域Ｐ１の少なくとも一部には、他の半導体チップに接触する第２の領域Ｐ２よりも接着層が厚く形成された凸部１０ａが設けられる。
【選択図】図１３

Description

本発明の実施の形態は、半導体装置の製造方法、製造プログラム、および製造装置に関する。
ＮＡＮＤ型フラッシュメモリなどの半導体メモリチップを有して利用されている半導体装置は、回路パターンが形成された基板上に、半導体メモリチップが搭載されて構成されている。このような半導体装置において、高密度実装の要求により、回路基板上に複数の半導体メモリチップが階段状に積層される場合がある。
特開２００９−１５８７３９号公報
階段状に半導体チップを積層する上で、上段の半導体チップのうち下段の半導体チップと接触しない領域で電極の接続を行うためチップの強度（いわゆる、ボンディング強度）の向上が望まれている。
本発明の実施の形態は、上記に鑑みてなされたものであって、階段状に積層される半導体チップのボンディング強度の向上を図ることのできる半導体装置の製造方法を提供することを目的とする。
実施の形態の半導体装置の製造方法は、複数のチップ領域がダイシング領域を介して形成された半導体ウェーハのチップ領域の第１の面に接着層を形成する。ダイシング領域に沿って半導体ウェーハを分割してチップ領域を有する半導体チップを個片化し、接着層を介して半導体チップを階段状に積層する。接着層の形成において、第１の面のうち積層された状態で他の半導体チップに接触しない第１の領域の少なくとも一部には、他の半導体チップに接触する第２の領域よりも接着層が厚く形成された凸部が設けられる。
実施の形態にかかる半導体装置の製造方法を説明するためのフローチャート。 半導体ウェーハを表面側から見た図。 図２に示すＡ−Ａ線に沿った矢視断面図。 実施の形態にかかる半導体装置の製造方法の一工程を示す図。 図２に示すＡ−Ａ線に沿った矢視断面図であって、図４の工程を経た状態を示す図。 実施の形態にかかる半導体装置の製造方法の一工程を示す図。 図２に示すＡ−Ａ線に沿った矢視断面図であって、図６の工程を経た状態を示す図。 実施の形態にかかる半導体装置の製造方法の一工程を示す図。 図２に示すＡ−Ａ線に沿った矢視断面図であって、図８の工程を経た状態を示す図。 半導体ウェーハを裏面側から見た図であって、図８の工程を経た状態を示す図。 実施の形態にかかる半導体装置の断面図。 図１０に示すＢ−Ｂ線に沿った矢視断面図であって、裏面に接着剤を塗布した状態を示す図。 半導体ウェーハからばらされた半導体チップの断面図。 半導体チップを裏面側から見た図。 塗布装置の側面図。 図１５に示すＤ−Ｄ線に沿った矢視図。 実施の形態の変形例１にかかる半導体装置の断面図。 実施の形態の変形例２にかかる半導体装置の断面図。 実施の形態の変形例３にかかる半導体装置の断面図。 図１８に示す半導体装置が備える半導体チップを裏面側から見た図。 実施の形態の変形例４にかかる半導体装置の断面図。 図２０に示す半導体装置が備える半導体チップを裏面側から見た図。 実施の形態の変形例５にかかる半導体装置の断面図。 図２２に示す半導体装置が備える半導体チップを裏面側から見た図。
以下に添付図面を参照して、実施の形態にかかる半導体装置の製造方法、製造装置、および半導体装置を詳細に説明する。なお、この実施の形態により本発明が限定されるものではない。
（第１の実施の形態）
図１は、実施の形態にかかる半導体装置の製造方法を説明するためのフローチャートである。図２は、半導体ウェーハを表面側から見た図である。図３は、図１に示すＡ−Ａ線に沿った矢視断面図である。図４は、実施の形態にかかる半導体装置の製造方法の一工程を示す図である。図５は、図１に示すＡ−Ａ線に沿った矢視断面図であって、図４の工程を経た状態を示す図である。図６は、実施の形態にかかる半導体装置の製造方法の一工程を示す図である。図７は、図１に示すＡ−Ａ線に沿った矢視断面図であって、図６の工程を経た状態を示す図である。図８は、実施の形態にかかる半導体装置の製造方法の一工程を示す図である。図９は、図１に示すＡ−Ａ線に沿った矢視断面図であって、図８の工程を経た状態を示す図である。図１０は、半導体ウェーハを裏面側から見た図であって、図８の工程を経た状態を示す図である。図１１は、実施の形態にかかる半導体装置の断面図である。
図２および図３に示すように、表面側に半導体回路等が形成された半導体ウェーハ１を用意する。半導体ウェーハ１は複数のチップ領域２が設けられた表面１ａとそれとは反対側の裏面（第１の面）１ｂとを有している。
チップ領域２には半導体回路や配線層を含む半導体素子部が形成されている。複数のチップ領域２間にはダイシング領域３が設けられており、このダイシング領域３に沿って半導体ウェーハ１を切断することによって、複数のチップ領域２をそれぞれ分割して半導体チップ９を個片化することができる。
半導体装置５０を製造するにあたって、まず図４および図５に示すように、半導体ウェーハ１に表面１ａ側からダイシング領域３に沿って溝４を形成する（ステップＳ１）。半導体ウェーハ１の溝４は、例えばダイシング領域３の幅に応じた刃厚を有するブレード５を用いて形成される。
溝４の深さは半導体ウェーハ１の厚さより浅く、かつ個片化される半導体チップ９の完成時の厚さより深く設定される。なお溝４はエッチング等で形成してもよい。このような深さの溝４を半導体ウェーハ１に形成することによって、複数のチップ領域２はそれぞれ半導体チップの厚さに応じた状態に区分される。
次に、図６および図７に示すように、溝４を形成した半導体ウェーハ１の表面１ａに保護シート６を貼付する（ステップＳ２）。保護シート６は後工程で半導体ウェーハ１の裏面１ｂを研削する際に、チップ領域２に設けられた半導体素子部を保護する。また、保護シート６は、裏面１ｂの研削工程でチップ領域２を個片化した後の半導体ウェーハ１の形状を維持するものである。保護シート６としては、例えば粘着層を有するポリエチレンテレフタレート（ＰＥＴ）シートのような樹脂シートが用いられる。
次に、図８および図９に示すように、保護シート６を貼付した半導体ウェーハ１の裏面１ｂを研削する（ステップＳ３）。半導体ウェーハ１の裏面１ｂは、例えば図８や図９に示すように、ラッピング定盤７を用いて機械的に研削される。
半導体ウェーハ１の裏面１ｂの研削工程は、表面１ａ側から形成した溝４が、裏面側から露出するまで実施される。このように、半導体ウェーハ１の裏面１ｂを研削することによって、各チップ領域２が分割されて半導体チップ９が個片化される（図１０も参照）。
この段階においては、保護シート６で保持されることで、各半導体チップ９はばらされておらず、全体的にはウェーハ形状が維持されている。すなわち、半導体ウェーハ１の形状を保護シート６で維持しつつ、半導体チップ９をそれぞれ個片化している。個片化された半導体チップ９間には溝４が存在している。
次に、半導体ウェーハ１の裏面１ｂに接着剤を塗布する（ステップＳ４）。接着剤の塗布は、例えば、後に詳説する塗布装置によって行われる。次に、保護シート６を介して半導体ウェーハ１から半導体チップ９を突き上げ（ステップＳ５）、半導体チップ９を、回路パターンが形成された基板５１上に、表面１ａおよび裏面１ｂに平行な一方向にずらして階段状に積層する（ステップＳ６）。そして、基板５１の表面を樹脂モールドすることで（ステップＳ７）、半導体装置５０が製造される（図１１も参照）。
次に、半導体ウェーハ１の裏面１ｂへの接着剤の塗布について詳しく説明する。図１２に示すように、ステップＳ４に示す接着剤の塗布によって、半導体ウェーハ１の裏面１ｂに接着層１０が形成される。この接着層１０を介して、半導体チップ９は下段に積層された半導体チップ９に接着される。
図１３は、半導体ウェーハからばらされた半導体チップ９の断面図である。図１４は、半導体チップを裏面１ｂ側から見た図である。図１３および図１４に示すように、接着層１０の厚さは半導体チップ９の裏面１ｂ全体で一様とはなっておらず、その一部に他の領域よりも厚く形成された凸部１０ａが設けられている。なお、接着層１０の厚さは、膜厚が薄い部分と凸部１０ａに段差を有する場合だけでなく、なめらかに膜厚が変化する場合もある。すなわち、凸部１０ａの膜厚は、少なくとも、他の部分の膜厚よりも厚ければ良い。
凸部１０ａは、半導体チップ９の裏面１ｂ側のうち、下段に積層された半導体チップ９に接触しない領域（第１の領域）Ｐ１に位置するように形成される。本実施の形態では、領域Ｐ１の全体を凸部１０ａで埋めるように形成している。凸部１０ａでは、下段に積層された半導体チップ９に接触する領域（第２の領域）Ｐ２よりも接着層１０が厚く形成されている。また、凸部１０ａの厚さは、半導体チップ９を積層した場合に、基板５１の表面に接触する厚さとなっている。
例えば、半導体チップ９の厚さが２０μｍであり、領域Ｐ２における接着層１０の厚さが１０μｍである場合には、凸部１０ａにおける接着層の厚さは約４０μｍとなる（段差の高さは３０μｍ）。接着層１０は、樹脂と溶媒とを含んだ接着剤を半導体ウェーハ１の裏面１ｂに塗布し、半硬化することで形成される。なお、領域Ｐ１の全体と凸部１０ａの形状が完全に一致していなくても良い。ダイボンディング時の荷重や、樹脂封止工程の荷重などで凸部１０ａが変形し、領域Ｐ１の形状と一致するからである。
なお、半導体チップ９の個片化の手法として、ステップＳ３に示す研削よりも先に、ステップＳ１に示すブレード５を用いた溝の形成（ダイシング）を行う、いわゆる先ダイシングを例に挙げて説明したが、研削の後にダイシングを行う、いわゆる後ダイシングによって半導体チップ９を個片化しても構わない。
次に、半導体ウェーハ１に接着剤を塗布するための塗布装置について説明する。図１５は、半導体製造装置としての塗布装置の側面図である。図１６は、図１５に示すＤ−Ｄ線に沿った矢視図である。塗布装置３０には、基台３１、移動部３２、載置部３３、支持部３４、吐出部３５などが設けられている。
基台３１は、略直方体形状を呈し、その底面には脚部３１ａが設けられている。また、底面に対向する側の面にはベース板３１ｂが設けられている。移動部３２には、軌道レール３２ａ、移動ブロック３２ｂ、取付部３２ｃ、駆動部３２ｄなどが設けられている。
軌道レール３２ａは、略矩形の断面形状を呈し、ベース板３１ｂの上面に設けられている。また、軌道レール３２ａは、図１５に示すようにベース板３１ｂの長手方向に延在しており、図１６に示すように基台３１の両端側にそれぞれ設けられている。
移動ブロック３２ｂは、略逆Ｕ字状の断面形状を呈し、図示しない複数のボールを介して軌道レール３２ａに取り付けられている。そして、移動ブロック３２ｂが軌道レール３２ａを跨るようにして軌道レール３２ａ上を往復自在に移動できるようになっている。取付部３２ｃは、平板状を呈し、移動ブロック３２ｂの上面に設けられている。
駆動部３２ｄには、ボールネジ部３２ｅ、ナット部３２ｆ、駆動モータ３２ｇなどが設けられている。ボールネジ部３２ｅは、図１５に示すようにベース板３１ｂの長手方向に延在して設けられ、その両端部が基台３１に回転自在に取り付けられている。ナット部３２ｆは、図１６に示すように取付部３２ｃの下面に設けられ、ボールネジ部３２ｅと螺合するようになっている。ボールネジ部３２ｅの一端には、サーボモータなどの駆動モータ３２ｇが接続されている。そのため、駆動モータ３２ｇによりボールネジ部３２ｅが回転駆動されれば、取付部３２ｃが図１５に示す矢印Ｘの方向に往復駆動されるようになっている。
載置部３３には図示しない静電チャックや真空チャックなどが内蔵され、その載置面に半導体ウェーハ１（半導体チップ９）を載置、保持することができるようになっている。また、載置部３３にはヒータなどの加熱部３３ａが内蔵され、保持された半導体ウェーハ１に塗布した接着剤を加熱することができるようになっている。なお、加熱部３３ａは接着剤を加熱することができるものであればよく、例えば、熱媒体を循環させて加熱を行うようにしたものであってもよい。また、載置部３３と離隔させて加熱部３３ａを設けるようにすることもできる。例えば、載置部３３に保持された半導体ウェーハ１を照射可能な位置に赤外線ヒータなどを設けるようにすることもできる。すなわち、加熱部は、半導体ウェーハ１上に塗布された接着剤を加熱して、半硬化させる。
支持部３４は、略逆Ｕ字状を呈し、一対の軌道レール３２ａを跨ぐようにしてベース板３１ｂ上から立設されている。また、支持部３４の架設部３４ａからは取付部３４ｂが突出するようにして設けられている。この取付部３４ｂには吐出部３５が取り付けられる。
吐出部３５は、樹脂と溶媒とを含む接着剤を半導体ウェーハ１に向けて吐出させる。吐出部３５は、インクジェット法により接着剤を半導体ウェーハ１に向けて吐出させるものである。インクジェット法には、加熱により気泡を発生させ膜沸騰現象を利用して液体を吐出させる「サーマル式」と、圧電素子の屈曲変位を利用して液体を吐出させる「圧電式」などがあるが、どちらの方式を採用してもよい。なお、吐出部３５としては、インクジェット法により液体を吐出させる既知のインクジェットヘッドを採用することができる。そのため、その詳細な構成については説明を省略する。
吐出部３５には、配管３５ｂを介して収納部３５ａが接続されており、接着剤が吐出部３５に供給可能となっている。収納部３５ａには、粘度が調整された接着剤が収納されている。この場合、前述したように、吐出ノズルの目詰まりを抑制するためには接着剤の２５℃における粘度を低くすることが好ましい。収納部３５ａから吐出部３５への接着剤の供給は、位置水頭などを利用したものであってもよいし、ポンプなどの送液手段を用いたものであってもよい。
また、吐出部３５からの吐出タイミングや吐出量などを制御する制御部３８が設けられている。例えば、「圧電式」の吐出部３５の場合には、圧電素子に印加する電圧を変えて圧電素子の作動量を制御することで、各圧電素子が対向する吐出ノズルから吐出される接着剤の液滴の大きさ、つまり接着剤の吐出量を制御するようになっている。そのため、接着剤を膜状に付着させた際の厚みを１μｍ（マイクロメートル）以下とすることができる。また、制御部３８は、駆動モータ３２ｇの駆動や吐出部３５からの接着剤の吐出タイミングを制御することで、半導体ウェーハ１上の所望の領域に接着剤を塗布させる。
制御部３８は、記憶部３９に格納されたプログラムにしたがって、上述した接着剤の塗布を塗布装置に実行させる。例えば、記憶部３９に格納されたプログラムには、領域Ｐ１，Ｐ２の範囲を示す情報や、接着剤の吐出量を示す情報が記述されていてもよい。または、領域Ｐ１，Ｐ２や、領域Ｐ１，Ｐ２を形成するための接着剤の吐出量を示すテーブル情報が記憶部３９に格納され、プログラムの記述にしたがって制御部３８が記憶部３９から必要な情報を読み出して、駆動モータ３２ｇや吐出部３５を制御してもよい。
接着層１０は、塗布装置３０によって塗布された接着剤を半硬化することで形成される。例えば、領域Ｐ１に接着剤を塗布する場合には、接着剤の吐出量を増したり、塗布回数を増したりすることで、領域Ｐ２よりも厚みの増した凸部１０ａを形成することができる。なお、凸部１０ａの形成方法としては、凸部１０ａを含めた接着層１０の全体を塗布してから半硬化させて接着層１０を形成する一括形成であってもよい。また、領域Ｐ２での接着層１０の厚さで領域Ｐ１および領域Ｐ２に接着剤を塗布して半硬化させてから、領域Ｐ１に接着剤を再度塗布して半硬化させて凸部１０ａを形成する分割形成であってもよい。
例えば、一括形成であれば、分割形成に比べて工数を削減して、生産効率の向上を図ることができる。一方、接着剤の粘度が低いために一括形成では凸部１０ａの形成が難しい場合であっても、分割形成であれば凸部１０ａが形成しやすくなる。
以上説明したように、半導体チップ９の裏面１ｂ側に形成された接着層１０には、領域Ｐ１に凸部１０ａが形成されているので、接着層１０の厚みが増して領域Ｐ１での半導体チップ９の強度が向上する。ここで、領域Ｐ１は、基板５１上に階段状に積層した場合に、下段の半導体チップ９に接着されていないため、領域Ｐ２に比べて強度が弱くなりやすかった。一方、本実施の形態では、凸部１０ａによって領域Ｐ１での半導体チップ９の強度の向上を図っているため、基板５１上に階段状に積層された場合に、領域Ｐ１でたわみなどの変形が生じにくくなる。
また、本実施の形態では、凸部１０ａが基板５１に接触するため、領域Ｐ１に基板５１側に向かう力が加えられた場合に、接着層１０（凸部１０ａ）で領域Ｐ１を支持することができる。そのため、半導体チップ９でたわみなどの変形が生じるのを、より確実に抑制することができる。
また、基板５１と半導体チップ９との隙間を埋める凸部１０ａが、接着層１０を形成する工程で一括して形成されるので、半導体チップ９を基板５１に積層してから隙間を塞ぐ場合に比べて、工数を減らすことができる。また、作業の容易化も図ることができる。
また、領域Ｐ１の強度を高くするため、半導体チップ９の厚さを他の半導体チップ９に対して厚くする必要が無くなる。その結果、積層された半導体チップ９の厚さは、それぞれの半導体チップ９においてほぼ等しくすることができる。また、半導体装置の高さを低くすることができる。ゆえに、半導体ウェーハ１の裏面１ｂを研削する（ステップＳ３）条件をウェーハ毎に変える必要がなくなる。そのため、製造工程を簡略化することが出来る。また、同一ウェーハから個片化されたチップのみで半導体装置５０を製造することが可能になる。その結果、半導体チップ９の選択の自由度を向上することができる。
なお、半導体チップ９の表面には、平面視における一辺に沿って電極パッド４０が形成されている。電極パッド４０は、金属ワイヤ４１によるワイヤボンディングによって、基板５１に形成された接続パッドや、他の半導体チップ９に形成された電極パッド４０と電気的に接続される。この電極パッド４０は、領域Ｐ１の裏側に形成されている。このような構成では、電極パッド４０に金属ワイヤ４１をワイヤボンディングする際に、基板５１側に向かう力が領域Ｐ１に加わりやすくなる。しかしながら、本実施の形態では、接着層１０に形成された凸部１０ａによって、領域Ｐ１での半導体チップ９の強度の向上を図っている。その結果、ワイヤボンディング時にも半導体チップ９の変形が生じにくくなる。
また、インクジェット法によって接着剤を塗布する塗布装置３０を用いることで、接着剤が塗布される領域の形状や塗布厚さを様々に設定可能となり、凸部１０ａが形成された接着層１０のような複雑な形状を容易に形成しやすくなる。
図１７は、実施の形態の変形例１にかかる半導体装置の断面図である。図１７に示すように、本変形例１では、半導体チップ９を基板５１上に積層した際に、基板５１に接触しない厚さで凸部１０ａが形成されている。このように凸部１０ａを基板５１に接触させない場合でも、凸部１０ａの側面と下層の半導体チップ９の側面が接着していれば、ボンディング時に加わる衝撃を吸収する面積が増えることになる。その結果、接着層１０の厚み（凸部１０ａ）によって領域Ｐ１での半導体チップ９の強度の向上を図ることができる。
図１８−１は、実施の形態の変形例２にかかる半導体装置の断面図である。図１９は、図１８−１に示す半導体装置が備える半導体チップを裏面側から見た図である。図１８−１および図１９に示すように、本変形例２では、凸部１０ａが領域Ｐ１の全体に形成されておらず、領域Ｐ１と領域Ｐ２との境界部分に形成されている。すなわち、電極パッド４０の直下に凸部１０ａが形成されている必要はない。凸部１０ａは、下段に積層された半導体チップ９の側面に接触する。下段に積層された半導体チップ９への接触および凸部１０ａによる接着層１０の厚さの増加によって、半導体チップ９の強度の向上を図ることができる。また、領域Ｐ１の全体に凸部１０ａを形成しないので、接着剤の使用量を抑えることができ資源を有効に活用することができる。なお、凸部１０ａを基板５１に接触させない厚さで形成しても構わない。
図１８−２は、実施の形態の変形例３にかかる半導体装置の断面図である。図１８−２に示すように、図１７と図１８−１の構成を組み合わせることも可能である。図１８−２に示すような構造でも半導体チップ９でたわみなどの変形が生じるのを、より確実に抑制することができる。
図２０は、実施の形態の変形例４にかかる半導体装置の断面図である。図２１は、図２０に示す半導体装置が備える半導体チップを裏面側から見た図である。図２０および図２１に示すように、本変形例４では、凸部１０ａが領域Ｐ１の略全域に形成されているものの、半導体チップ９の平面視における外縁部分には形成されていない。このように、半導体チップ９の外縁部分に凸部１０ａを形成しないことで、基板５１に接触させた場合の凸部１０ａの広がりを、領域Ｐ１の基板５１への投影面積よりも小さく抑えやすくなる。すなわち、上面方向から見て、基板５１の電極パッド４０を半導体チップ９の近くに配置しても、基板５１の電極パッド４０が接着剤１０の凸部１０ａに覆われることがないからである。これにより、基板５１の回路設計の自由度の低下を抑えることができる。
図２２は、実施の形態の変形例５にかかる半導体装置の断面図である。図２３は、図２２に示す半導体装置が備える半導体チップを裏面側から見た図である。図２２および図２３に示すように、本変形例５では、凸部１０ａが領域Ｐ１の全体に形成されておらず、半導体チップ９の平面視における縁部のうち、領域Ｐ２との境界から離れた位置にある縁部に沿って凸部１０ａが形成されている。また、凸部１０ａは、基板５１と接触する厚さで形成されている。
このように、凸部１０ａを、領域Ｐ２との境界から離れた位置にある縁部に沿って形成するとともに、基板５１と接触させることで、領域Ｐ１に基板５１側に向かう力が加えられた場合に、領域Ｐ１を凸部１０ａで支持して半導体チップ９の変形を抑えるとともに、接着剤の使用量も抑えることができ、資源を有効に活用することができる。なお、凸部１０ａは電極パッド４０の直下領域に形成されていることが好ましい。その結果、領域Ｐ１を凸部１０ａで支持して半導体チップ９の変形を効果的に防止することができる。
なお、上記実施形態は例示であり、発明の範囲はそれらに限定されない。
１ 半導体ウェーハ、１ａ 表面、１ｂ 裏面（第１の面）、２ チップ領域、３ ダイシング領域、４ 溝、５ ブレード、６ 保護シート、７ ラッピング定盤、９ 半導体チップ、１０ 接着層、１０ａ 凸部、３０ 塗布装置、３５ 吐出部、３８ 制御部、３９ 記憶部、４０ 電極パッド、４１ 金属ワイヤ、５０ 半導体装置、５１ 基板、Ｐ１ 領域（第１の領域）、Ｐ２ 領域（第２の領域）、Ｘ 矢印。

Claims (5)

  1. 複数の半導体チップの第１の面に接着層を形成し、
    前記接着層を介して前記半導体チップを階段状に積層し、
    前記接着層の形成において、前記第１の面のうち積層された状態で他の半導体チップの上面に接触しない第１の領域の少なくとも一部には、他の半導体チップに接触する第２の領域よりも前記接着層が厚く形成された凸部が設けられる半導体装置の製造方法。
  2. 前記凸部の側面は、前記他の半導体チップの側面と接している請求項１に記載の半導体装置の製造方法。
  3. 前記半導体チップは基板上に積層され、
    前記凸部での接着層の厚さは、前記基板と密着する厚さである請求項１または２に記載の半導体装置の製造方法。
  4. 半導体チップを載置する載置部と、前記載置部に載置された半導体チップの第１の面に対して接着剤を吐出して接着層を形成する吐出部と、を備える塗布装置を制御して半導体装置を製造させる半導体装置の製造プログラムであって、
    前記吐出部に前記接着剤を吐出させ、前記半導体チップが基板上に階段状に積層された場合に、前記第１の面のうち他の半導体チップの上面に接触しない第１の領域の少なくとも一部に、他の半導体チップに接触する第２の領域よりも前記接着層の厚さが増した凸部を形成させる半導体装置の製造プログラム。
  5. 半導体チップを載置する載置部と、
    前記載置部に載置された半導体チップの第１の面に対して接着剤を吐出して接着層を形成する吐出部と、
    前記半導体チップが基板上に階段状に積層された場合に、前記第１の面のうち他の半導体チップの上面に接触しない第１の領域の少なくとも一部に、他の半導体チップに接触する第２の領域よりも前記接着層の厚さが増した凸部を形成するように前記吐出部を制御する制御部と、を備える半導体装置の製造装置。
JP2010275988A 2010-12-10 2010-12-10 半導体装置の製造方法、製造プログラム、および製造装置 Active JP5665511B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2010275988A JP5665511B2 (ja) 2010-12-10 2010-12-10 半導体装置の製造方法、製造プログラム、および製造装置
TW100130957A TWI466196B (zh) 2010-12-10 2011-08-29 半導體裝置之製造方法、製造程式及製造裝置
US13/226,152 US8691628B2 (en) 2010-12-10 2011-09-06 Method of manufacturing semiconductor device, manufacturing program, and manufacturing apparatus
KR20110093004A KR101281276B1 (ko) 2010-12-10 2011-09-15 반도체 장치의 제조 방법, 제조 프로그램을 저장한 기억 매체 및 제조 장치
CN201110276346.0A CN102543775B (zh) 2010-12-10 2011-09-16 半导体装置的制造方法及制造装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010275988A JP5665511B2 (ja) 2010-12-10 2010-12-10 半導体装置の製造方法、製造プログラム、および製造装置

Publications (2)

Publication Number Publication Date
JP2012124423A true JP2012124423A (ja) 2012-06-28
JP5665511B2 JP5665511B2 (ja) 2015-02-04

Family

ID=46199781

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010275988A Active JP5665511B2 (ja) 2010-12-10 2010-12-10 半導体装置の製造方法、製造プログラム、および製造装置

Country Status (5)

Country Link
US (1) US8691628B2 (ja)
JP (1) JP5665511B2 (ja)
KR (1) KR101281276B1 (ja)
CN (1) CN102543775B (ja)
TW (1) TWI466196B (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016207936A (ja) * 2015-04-27 2016-12-08 株式会社ディスコ デバイスチップの製造方法
JP2018085482A (ja) * 2016-11-25 2018-05-31 積水化学工業株式会社 接着剤部付き分割後半導体ウェハ、及び半導体装置の製造方法
US10438935B1 (en) 2018-03-15 2019-10-08 Toshiba Memory Corporation Semiconductor device

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5918664B2 (ja) * 2012-09-10 2016-05-18 株式会社東芝 積層型半導体装置の製造方法
KR20140081544A (ko) * 2012-12-21 2014-07-01 에스케이하이닉스 주식회사 돌출부를 구비하는 반도체 칩, 이의 적층 패키지 및 적층 패키지의 제조 방법
US10178786B2 (en) 2015-05-04 2019-01-08 Honeywell International Inc. Circuit packages including modules that include at least one integrated circuit
US9741644B2 (en) * 2015-05-04 2017-08-22 Honeywell International Inc. Stacking arrangement for integration of multiple integrated circuits
JP6410152B2 (ja) * 2015-09-11 2018-10-24 東芝メモリ株式会社 半導体装置の製造方法
WO2017099905A1 (en) * 2015-12-07 2017-06-15 Glo Ab Laser lift-off on isolated iii-nitride light islands for inter-substrate led transfer
WO2017166325A1 (en) * 2016-04-02 2017-10-05 Intel Corporation Semiconductor package with supported stacked die
KR102542628B1 (ko) 2018-02-05 2023-06-14 삼성전자주식회사 반도체 패키지
KR102592327B1 (ko) 2018-10-16 2023-10-20 삼성전자주식회사 반도체 패키지
KR20210066049A (ko) 2019-11-27 2021-06-07 삼성전자주식회사 반도체 패키지
CN115621134B (zh) * 2022-12-16 2023-03-28 山东虹芯电子科技有限公司 晶圆级堆叠多芯片的封装方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9014A (en) * 1852-06-15 William compton
JPH05102209A (ja) * 1991-10-04 1993-04-23 Seiko Epson Corp 半導体装置製造装置
JP2004158716A (ja) * 2002-11-07 2004-06-03 Sharp Corp 半導体装置およびその製造方法
JP2007036219A (ja) * 2005-07-28 2007-02-08 Freescale Semiconductor Inc 積層ダイパッケージの製造方法
JP2010040835A (ja) * 2008-08-06 2010-02-18 Toshiba Corp 積層型半導体装置の製造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6303214B1 (en) * 1999-04-14 2001-10-16 Seagate Technology Llc Magnetic recording medium with high density thin dual carbon overcoats
JP2002222914A (ja) 2001-01-26 2002-08-09 Sony Corp 半導体装置及びその製造方法
JP4428141B2 (ja) 2004-05-26 2010-03-10 ソニー株式会社 半導体パッケージの製造方法
JP2006066816A (ja) 2004-08-30 2006-03-09 Toshiba Corp 半導体装置の製造方法及び半導体装置
JP2006310649A (ja) * 2005-04-28 2006-11-09 Sharp Corp 半導体装置パッケージおよびその製造方法、ならびに半導体装置パッケージ用一括回路基板
JP2008084972A (ja) 2006-09-26 2008-04-10 Sekisui Chem Co Ltd 半導体チップ積層体及びその製造方法
JP5559452B2 (ja) * 2006-12-20 2014-07-23 富士通セミコンダクター株式会社 半導体装置及びその製造方法
US7612444B2 (en) * 2007-01-05 2009-11-03 Stats Chippac, Inc. Semiconductor package with flow controller
JP5145732B2 (ja) * 2007-02-28 2013-02-20 パナソニック株式会社 半導体モジュールおよびカード型情報装置
TWI415201B (zh) * 2007-11-30 2013-11-11 矽品精密工業股份有限公司 多晶片堆疊結構及其製法
JP5150243B2 (ja) 2007-12-27 2013-02-20 株式会社東芝 半導体記憶装置
KR20090127706A (ko) * 2008-06-09 2009-12-14 삼성전자주식회사 반도체 패키지 및 그의 제조 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9014A (en) * 1852-06-15 William compton
JPH05102209A (ja) * 1991-10-04 1993-04-23 Seiko Epson Corp 半導体装置製造装置
JP2004158716A (ja) * 2002-11-07 2004-06-03 Sharp Corp 半導体装置およびその製造方法
JP2007036219A (ja) * 2005-07-28 2007-02-08 Freescale Semiconductor Inc 積層ダイパッケージの製造方法
JP2010040835A (ja) * 2008-08-06 2010-02-18 Toshiba Corp 積層型半導体装置の製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016207936A (ja) * 2015-04-27 2016-12-08 株式会社ディスコ デバイスチップの製造方法
JP2018085482A (ja) * 2016-11-25 2018-05-31 積水化学工業株式会社 接着剤部付き分割後半導体ウェハ、及び半導体装置の製造方法
US10438935B1 (en) 2018-03-15 2019-10-08 Toshiba Memory Corporation Semiconductor device

Also Published As

Publication number Publication date
TWI466196B (zh) 2014-12-21
KR101281276B1 (ko) 2013-07-03
US8691628B2 (en) 2014-04-08
CN102543775A (zh) 2012-07-04
CN102543775B (zh) 2015-02-04
TW201225189A (en) 2012-06-16
KR20120065222A (ko) 2012-06-20
JP5665511B2 (ja) 2015-02-04
US20120149151A1 (en) 2012-06-14

Similar Documents

Publication Publication Date Title
JP5665511B2 (ja) 半導体装置の製造方法、製造プログラム、および製造装置
US10302863B2 (en) Methods of attaching surfaces together by adhesives, and devices including surfaces attached together by adhesives
TW200903572A (en) Inkjet printed wirebonds, encapsulant and shielding
TWI377629B (en) Package method for flip chip
JP2009078564A (ja) 記録ヘッドの製造方法及び記録ヘッド
US10896901B2 (en) Method of manufacturing semiconductor device, and mounting device
JP5658983B2 (ja) 半導体装置の製造方法
TWI450343B (zh) 製造半導體元件之方法及半導體製造裝置
JP2007281116A (ja) 半導体装置の製造方法
US7225540B2 (en) Method for manufacturing an ink jet head
JP2003170590A (ja) 液体噴射ヘッド、及び、その製造方法
CN110914962A (zh) 封装装置以及半导体装置的制造方法
JP5492100B2 (ja) 半導体装置の製造方法
JP2012156258A (ja) 半導体チップの製造方法および半導体装置
JP2010283204A (ja) 半導体装置の製造方法
JP5326449B2 (ja) 配線形成方法
TWI555141B (zh) Semiconductor device and method for manufacturing semiconductor device
US9006029B2 (en) Method for manufacturing semiconductor devices
JP2004082611A (ja) インクジェットヘッドおよびその製造方法
KR20120060129A (ko) 반도체 장치의 제조 방법 및 제조 프로그램을 기억한 기록 매체
JP2003211655A (ja) インクジェットヘッドおよびその製造方法
CN115148781A (zh) 基于超薄玻璃的oled面板以及制造方法
JP6645113B2 (ja) 接合部材、液体吐出ヘッド、液体吐出ユニット、液体を吐出する装置
JP2022020351A (ja) 液体吐出ヘッドおよびその製造方法
CN116666368A (zh) 半导体装置及半导体装置的制造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20131021

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140225

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140304

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140428

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20141111

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20141209

R151 Written notification of patent or utility model registration

Ref document number: 5665511

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350