JP2005268707A - 半導体装置およびその製造方法 - Google Patents

Abstract

【課題】組み立てが容易で、小型化薄型化の可能な半導体装置を提供する。
【解決手段】表面に溝状のキャビティ２を有する基板１と、前記キャビティ２内に収納された半導体チップ４と、前記半導体チップ４に接続された外部接続端子とを備え、前記キャビティ２は、相対向する２つの凸部で構成された側壁で囲まれ、このキャビティ２の、側壁に垂直な２方向は開口している。
【選択図】図１

Description

本発明は、半導体装置およびその製造方法に係り、特に、実装構造に関するものである。

近年、携帯電話、ノートパソコンなどの電子機器の小型化、多機能化に伴い、これらに必要とされる半導体デバイスの小型化、および高機能化も進む一方である。このような状況の中で、半導体装置自体は、狭ピッチ化、１チップ化などによる実装面積の削減に加え、部品実装面積の確保は大きな課題となっている。

その一つに、半導体ベアチップをパッケージ化せずに、そのまま半導体チップ搭載領域にキャビティを形成したセラミック基板やプリント回路基板に実装するフリップフロップ実装が広く用いられるようになってきている。
このフリップフロップ実装は、バンプと呼ばれる接続用の突起を形成した半導体ベアチップを、この突起が基板の電極パッド上に位置するように、フェースダウン状態で搭載し、導電性接着剤による接着、半田付け、熱圧着などによって接続するものである。

例えば、半導体ベアチップに設けられているバンプと１対１対応で電気的接続を行なうための電極パッドが配列されたキャビティを有する基体に、半導体ベアチップのバンプとキャビティ内の電極パッドとを接続する技術が提案されている（特許文献１）。

この構造では、図９、図１０（ａ）および（ｂ）に一例を示すように、基体底部に向かって凹形状を有し、半導体ベアチップである集積回路チップ１０１１に設けられている複数の第１の半田ボール１１１の各々と一対一の対応関係で電気的コンタクトを行なうための電極パッド１１３が配列され、集積回路チップ１０１１を所定のチップ搭載位置Ａに載置する際に集積回路チップ１０１１をチップ搭載位置Ａに誘導するための少なくとも１つ以上の搭載位置誘導用誘導突起部１０１が凹形状の側壁部分に形成されている収納部１０１３と、基体底面に所定のピッチで配列されている複数の第２の半田ボール１０１２と、第１の半田ボール１１１の各々と第２の半田ボール１０１２の各々とを所定の対応関係で電気的に接続する配線手段１１２とを有する。ここで図９はこの半導体装置の斜視図、図１０（ａ）および（ｂ）は同断面図および上面図である。

このような実装形態においては、集積回路チップを基体１０１０の収納部１０１３に形成された導体パターンからなる配線手段１１２に接続するように位置決めする必要がある。実際には、集積回路チップの電極パッドに接続された第１の半田ボール１１１を基体に形成された導体パターンからなる配線手段１１２に１対１接続する必要がある。

この場合、第１の半田ボール１１１は凹部である収納部１０１３に形成された導体パターンと接続しなければならないため、接続マージンを考慮するとファインピッチ化は極めて困難であり、これが小型化を阻む原因となる。
また、収納部１０１３に集積回路チップを搭載する際、第１の半田ボール１１１は集積回路チップ１０１１の影になってみえないため、位置決めが困難であり、画像処理技術を用いた高価な位置決め装置を用いて、位置合わせを行なうなど、多額の設備投資が必要であるという問題があった。
さらにまた１個１個の半導体チップを位置決めし、熱圧着しなければならないため、自動実装は難しく、作業性が悪いという問題もあった。
特に、薄型の半導体チップはコレットで基板上に供給するのは困難であり、テープ上に半導体チップを搭載した状態で供給するのが望ましいが、凹部の壁面に支持用テープが引っかかるため支持用テープを貼着するのは困難であった。

特開平１１−２３３６６８号公報

本発明は、前記実情に鑑みてなされたもので、組み立てが容易で、小型化薄型化の可能な半導体装置を提供することを目的とする。
また、半導体チップのファインピッチ化に対応可能な実装形態をもつ半導体装置を提供することを目的とする。

そこで本発明の半導体装置は、表面に溝状のキャビティを有する基板と、前記キャビティ内に収納された半導体チップと、前記半導体チップに接続された外部接続端子とを備え、前記キャビティは、相対向する２つの凸部で構成された側壁で囲まれ、前記キャビティの、この側壁に垂直な２方向は開口していることを特徴とする。
この構成によれば２方向が開口しているため、テープ状体の凹部への供給が容易であり、実装に際してテープ状の支持体で半導体チップを搬送し、位置決めして接続するようにすればきわめて容易に形成可能である。
また基板上に順次半導体チップを搭載していくことができるため、フェースアップでの実装にもフェースダウンでの実装にも適用可能である。

また本発明の半導体装置は、前記半導体チップの電極形成面が前記キャビティの形成されたキャビティ形成面側に位置し、前記外部接続端子が、前記キャビティ形成面側に配置されたものを含む。
この構成により、電極形成面はキャビティの開口面側（キャビティ形成面側）に形成されているため、キャビティへの収納時に電気的接続のための位置決めは不要であり、半導体チップの搭載に際して要求される位置決め精度があまり高くなく、高度の画像処理装置を要することなく実装が可能である。このため、半導体チップを担持したテープ状支持体のキャビティへの供給が容易で、自動実装化が可能となる。また、外部接続端子の形成が容易であり、ファインピッチでの形成が可能となるため、小型化が可能となる。また、基板自体は多層配線構造をもたなくてもよいため、構造が簡単であり、薄型化が容易である。

また、深さ方向の配線距離が短くてすむため、配線長の総和が低減され、寄生抵抗の低減を図ることができる。
さらにまた、外部接続端子がキャビティ形成面側に形成されるため、配線の自由度が高い。また半導体チップは薄型化に際してもテープ状支持体を用いて実装することができるため、基板に形成されたキャビティ内に収納され、機械的強度が高められるため、薄型化に際しても破損したりするおそれがない。
なお、外部接続端子は、半導体チップのキャビティ形成面側表面あるいは基板のキャビティ形成面側に形成される。

また本発明の半導体装置は、前記基板の前記キャビティ形成面と、前記半導体チップの表面とは同一面上にあるものを含む。
この構成により、外部接続端子形成面が平坦であるため、外部接続端子の形成が容易でよりファインピッチ化が可能となる。

また本発明の半導体装置は、前記外部接続端子が、前記基板の前記キャビティ形成面と、前記半導体チップの表面とに形成された突出部であるものを含む。
この構成により、外部接続端子形成面が増大するため、端子間距離の増大を図ることが可能となる。

また本発明の半導体装置は、前記外部接続端子が、前記半導体チップから前記基板の前記キャビティ形成面に伸長する導体パターンを介して前記基板上に導出されたものを含む。
この構成により、積層した場合の相互接続がこの導体パターンを介して実現可能となる。

また本発明の半導体装置は、前記外部接続端子が、前記半導体チップから前記基板の前記キャビティ形成面に伸長する導体パターンを含む再配列配線部を介して導出されるものを含む。
この構成により、外部接続端子形成面が増大するため、端子間距離の増大を図ることが可能となる。

また本発明の半導体装置は、前記半導体チップが前記キャビティ内に絶縁性樹脂を介して固着されるものを含む。
この構成により、半導体チップはより強固にキャビティ内に固着される。

また本発明の半導体装置は、前記半導体チップが前記キャビティとの間に空隙を有するものを含む。
この構成により、基板と半導体チップとの線膨張率が異なる場合にはこの空隙がバッファとなり、基板クラックが生じるのを防止することができる。また、基板が導電性基板である場合には、この空隙の存在により浮遊容量の増大を防ぐことができる。

また本発明の半導体装置は、前記基板が絶縁性基板であるものを含む。
この構成により、外部接続端子や導体部の形成に際し自由度が高いものとなる。

また本発明の半導体装置は、前記基板がセラミック基板であるものを含む。
この構成により、機械的強度の向上をはかることができる。

また本発明の半導体装置は、前記基板が樹脂基板であるものを含む。
この構成により、キャビティの成型が容易となる。

また本発明の半導体装置は、前記基板が配線部を含む。
この構成により、配線の自由度が増大する。

また本発明の半導体装置は、前記配線部が、前記半導体チップの側周部に配置されており、前記半導体チップの側面で電気的に接続されたものを含む。
この構成により、配線部を形成するために基板の厚さを増大することなく、形成することができ、半導体装置全体としての小型化が可能となる。

また本発明の半導体装置は、前記基板が、半導体基板であるものを含む。
この構成により、線膨張率を半導体チップに近いものとすることができる。また半導体基板内に不純物拡散層を形成することにより貫通孔を形成することなく基板のキャビティ形成面側と対向面側を貫通する導体部を形成することが容易となる。さらにまたキャビティの形成が通常のエッチング工程により容易に制御可能である。また、信号処理回路などの能動素子の集積された半導体基板を用いるようにすれば、チップ部品の搭載が不要でかつ小型化薄型化が可能となり、しかも実装後ダイシングすることにより個々の部品に分割するいわゆるＣＳＰ（チップサイズパッケージ化）工程での形成が容易となる。この場合はダイシング後にバンプや半田ボールなどの端子を形成するようにしてもよい。

また本発明の半導体装置は、前記半導体チップが絶縁部を介して前記キャビティに収納されたものを含む。
この構成により、短絡を防止し、信頼性の向上をはかることができる。

また本発明の半導体装置は、前記基板が、導電性基板であるものを含む。
この構成によれば、基板全体を接地端子として用いることができる。

また、本発明の半導体装置は、前記基板のキャビティ内に、絶縁性テープを介して半導体チップが搭載されたものを含む。
この構成により、基板のキャビティの２方が開口しているため、絶縁性テープの供給も容易であり、絶縁性テープおよび半導体チップを搭載したテープ状支持体をこの開口に供給し重ねた状態で容易に実装することができる。

また、本発明の半導体装置は、前記半導体チップ表面に、外部接続端子を含むテープ状配線部材が貼着されたものを含む。
この構成により、基板のキャビティの２方が開口しているため、テープ配線部材のキャビティへの供給も容易であり、配線部材および半導体チップを搭載したテープ状支持体をこの開口に供給し重ねた状態で容易に実装することができる。

また本発明の半導体装置の製造方法は、基板表面に形成され、相対向する２方向で開口する溝状のキャビティ内に、前記基板のキャビティ形成面側に電極形成面がくるように、テープ状体に支持された半導体チップを供給し、前記キャビティ内に前記半導体チップを搭載する工程とを含む。
この構成によれば、相対向する２方向で溝状のキャビティが開口しているため、テープ状体などを用いてキャビティに容易に共有することができる。また熱圧着を必要とする場合にも加圧がしやすく、実装作業性が高い。

また望ましくは、基板表面に形成されたキャビティ内に、前記基板のキャビティ形成面側に電極形成面がくるように、半導体チップを搭載する工程と、前記電極形成面に外部接続端子を接続する工程とを含む。
この構成により、半導体チップを樹脂封止のための熱工程を経ることなく実装することができ、熱による半導体チップの劣化を防止することができる。

また本発明の半導体装置の製造方法は、前記半導体チップを搭載する工程の後、前記半導体チップの前記電極形成面と前記基板のキャビティ形成面に、再配列配線を形成する工程を含む。
この構成により、外部接続端子形成面が平坦であるため、容易に再配列配線を形成することができる。

また本発明の半導体装置の製造方法は、前記再配列配線を形成する工程は、前記電極形成面の一部に開口部を有する絶縁性パターンを形成する第１の印刷工程と、前記絶縁性パターンの上層に前記開口部を介して前記半導体チップの電極と接続するように導体パターンを形成する第２の印刷工程とを含む。

この構成により、印刷スクリーンを用いて印刷をするに際し作業性よくウェットプロセスを経ることなく形成することができるため、大規模な設備なしに実装することができ、組み立てメーカーでの自由実装が可能となる。

また本発明の半導体装置の製造方法は、前記電極形成面の一部に開口部を有する絶縁性層を形成する工程と、前記絶縁性層の上層に前記開口部を介して前記半導体チップの電極と接続するように導電性微粒子を吹き付ける工程とを含む。
この方法によれば、インクジェット法により高精度の導電性部が作業性よく形成可能である。

また本発明の半導体装置の製造方法は、前記再配列配線を形成する工程が、前記再配列配線層の形成されたテープ状体を前記基板のキャビティ形成面および前記半導体チップの電極形成面に貼り付ける工程を含む。
この方法によれば、半導体チップが実装時に受ける熱を最小限に抑えることができ、高効率で信頼性の高い実装が可能となる。またテープ状体の構造を選択することにより、再配列配線も自在に形成可能となる。

本発明によれば、キャビティへのテープ供給が容易で、実装作業性の向上をはかることができ、薄型で信頼性の高い半導体装置を形成することができる。

以下、本発明の実施の形態について、図面を参照しつつ詳細に説明する。
（実施の形態１）
本実施の形態１の半導体装置の斜視図（外部接続端子形成前の状態）を図１に、この半導体装置の断面図を図２に示す。図３は図１の半導体装置の下視図である。
この半導体装置は、図１に示すように、相対向する２辺に凸部をもち、２方向で開口した０．９ｃｍ×０．９ｃｍ×０．２ｍｍ（深さｄ）のキャビティ２を形成有する、１ｃｍ×１ｃｍ×０．４ｍｍ（厚さｔ）のガラスエポキシ樹脂からなる樹脂基板１を用いたことを特徴とするものである。すなわちこの樹脂基板１に、ポリビニルブチラールなどのエポキシ系樹脂からなる熱硬化性樹脂層３を介して半導体チップ４を搭載したもので、電極形成面４ｅがキャビティ２の形成されたキャビティ形成面１ｃ側に位置するように、フェースアップで搭載したことを特徴とするものである。ここで、外部接続端子５、６は、前記キャビティ形成面１ｃ側に位置する半導体チップ４の表面および前記基板のキャビティ形成面に配設されている。

この半導体チップ４は、図示しない再配列配線を介してチップ表面全体に接続用パッド５ａを形成してなり、この接続用パッド５ａとこの接続用パッド５ａ上に形成された金製のバンプ５ｂとで外部接続用端子５を構成している。また、キャビティ形成面１ｃに形成された外部接続用端子６も接続用パッド６ａとこの接続用パッド６ａ上に形成された金製のバンプ６ｂとで構成されている。６Ｓは半導体チップ４と外部接続端子６との接続用の導体パターンである。

次にこの半導体装置の製造方法について説明する。
まず図４（ａ）に示すように、キャビティ２を持つようにガラスエポキシ樹脂を成型した樹脂基板１を用意する。

次いで図４（ｂ）に示すように、半導体チップ４を、樹脂基板１のキャビティ２に搭載する。
このとき、キャビティは開口主面のほか２方向に開口する溝状となっているため、図５に示すようにテープ状支持体４Ｓに搭載された半導体チップ４をキャビティ２に供給し効率よく固着後テープ状支持体４Ｓを除去するようにすれば、効率よく実装することができる。
ここでは熱硬化性樹脂層３を介して、電極形成面４ｅがキャビティ２の形成されたキャビティ形成面１ｃ側に位置するように、半導体チップ４をフェースアップで配置し、１５０℃程度に加熱する。

この後、図４（ｃ）に示すように、銀ペーストを用いたスクリーン印刷法により、半導体チップ表面から樹脂基板表面にかけて、接続用パッド５ａおよび６ａを形成する。
そして、図４（ｄ）に示すように、インクジェット法により、金微粒子を含む液滴を接続用パッド上に供給し金製のバンプ５ｂ、６ｂを形成する。このようにして外部接続用端子５、６を具備した半導体装置が形成される。６Ｓは導体パターンである。

この半導体装置は、キャビティ２が開口主面のほか２方向に開口するように形成されているため、テープ状の支持体を用いて半導体チップを搭載するのが容易である。また、電極形成面４ｅがキャビティ２の開口面側に形成されているため、外部接続端子５，６の形成が容易である。

また、外部接続端子は半導体チップの電極形成面側に形成されるため、深さ方向の配線距離が短くてすむことになり、フリップチップ実装の場合に比べ、配線長の総和が低減され、寄生抵抗の低減を図ることができる。従って、特に高周波回路素子などにおいて有効である。

また、基板自体は多層配線構造をもたなくてもよく、樹脂成型品を貼着するようにして用いることができるため構造が簡単で、薄型化が容易である。

さらにまた、半導体チップ４表面側に、外部接続端子５，６が形成されるため、配線の自由度は高いものとなる。また、電極形成面はキャビティの開口面側に形成されているため、図３（ｂ）に示したように、キャビティ２への半導体チップ４を収納する際にも電気的接続のための位置決めは不要であり、キャビティ内壁に熱硬化性接着剤３を介して固着すればよい。また半導体チップ４は基板に形成されたキャビティ２内に収納されて、機械的強度が高められるため、薄型化に際しても破損したりするおそれがない。
加えて、この半導体装置構造は、半導体チップを樹脂封止のための熱工程を経ることなく形成することができ、熱による半導体チップの劣化を防止することができる。

なおここで接続用パッドとしては、膜厚２０μｍ程度の銅パターンからなる配線パターンを形成する。なおこの銅パターンの表面に形成されるバンプは金に限定されることなく、熱圧着法に適したＮｉめっき等でもよい。この半田ボールは鉛フリー半田であることが望ましい。

また、本実施の形態では、外部接続端子は半導体チップをキャビティに装着した後に形成されるため、スクリーン印刷を用いて接続用パッドを形成する場合には、装着後の半導体チップ４の表面と、キャビティ形成面とは同一高さとなっているのが望ましい。またインクジェット法を用いる場合には段差があってもよい。

（実施の形態２）
本実施の形態では図６に示すように、この半田ボール１７を有する多層配線構造基板１０を接続部品として装着した例について説明する。そしてこの多層配線構造基板１０と本発明の半導体装置との間はスルーホール２２に導電材２３が充填された樹脂フィルム２０からなる異方性導電フィルム２０を介して接続されている。
この半導体装置は前記実施の形態２で用いたものと同様に形成されている。多層配線構造基板は、３層の配線層１１が樹脂フィルム１４に形成されたスルーホール１３に形成された導電材１２を介して接続されており、マザーボード側には接続用パッド１５ａを帰して半田ボール１７が形成されており、半導体チップ４側には接続用パッド１５Ｓが形成されている。
またこの接続用パッド１５Ｓは異方性導電フィルム（ＡＣＦ）２０を介して半導体装置の外部接続端子５，６に接続される。この接続用パッドの接続はＡＣＦを挟んで加圧しつつ２７０℃程度で１０秒間加熱することにより容易に達成される。
この構成によれば、半導体装置には半田ボールを形成することなく、容易にマザーボードへの半田リフローによる接続が可能となる。

（実施の形態３）
前記実施の形態１では、半導体チップ４をフェースアップで樹脂基板１に装着する方法について説明したが、フェースダウンで装着する場合にも本発明は有効である。
この半導体装置は図７に示すように、主表面以外に２方向に開口したキャビティ２を有するセラミック基板１１に半導体チップ１４をフェースダウンで装着し、セラミック基板に形成された配線パターン１２を介してセラミック基板裏面の外部接続端子（図示せず）に接続され、スルーホール１３を介して、セラミック基板の外表面に設けられた半田ボール（図示せず）に接続されたものである。
この場合も、凹部が主表面以外に２つの開口を持つため、基板上への半導体チップの装着が容易で、信頼性の高いものとなる。

（実施の形態４）
本実施の形態では、溝状の凹部からなるキャビティ２２を有する長尺状の樹脂基板２１に半導体チップ２４を搭載し、最後に個々の半導体装置に分割する方法について説明する。
図８（ａ）に示すように、溝状の凹部からなるキャビティ２２を有する長尺状の樹脂基板２１を用意する。
そして図８（ｂ）に示すように、このキャビティ２２に半導体チップ２４を搭載したテープ状支持体２４Ｓを位置あわせしてキャビティ２２に装着する。
この後、図８（ｃ）に示すように、テープ状支持体２４Ｓを除去し、外部接続端子２５，２６を有するテープ基板を貼着する。
最後に、図８（ｄ）に示すように、ダイシングラインＤＣでカットし、個々の半導体装置に分割する。
このようにして容易に作業性よく半導体装置を形成することができる。

なお、本発明の半導体装置は、ガラスエポキシ基板の他、アラミド樹脂、ＢＴレジン等の樹脂系基板を用いてもよい。
さらにまたアルミナセラミック、ガラスセラミックなどのセラミック系基板を用いてもよい。
さらにまた、基板をニッケル基板、ステンレス基板、銅基板などの導電性基板で構成してもよい。この場合、基板全体を接地端子として用いることができる。

ここで用いられる半導体チップとしては、バイポーラトランジスタ、ＦＥＴ、ダイオード、ＩＣなど、シリコン基板やガリウム砒素などの化合半導体基板を用いたデバイスに適用可能である。
また、リチウムニオベート、リチウムタンタレートなどの単結晶圧電基板を用いてもよい。

また導電性基板や半導体基板を用いる場合には、前述したように、キャビティ内壁に酸化膜を形成するなど、表面を絶縁化しておくのが望ましい。

また、半導体チップ表面は通常酸化シリコン膜、窒化シリコン膜などで被覆されているが、ベアで用いられるため、保護のためにこの上層を封止樹脂で全面コーティングしておくようにするのが望ましい。

また、パッド材料としてはＣｕ，Ａｕ，Ａｇ，Ａｌ，Ｃｕ／Ｎｉ／Ａｕ等が適用可能である。更にバンプ材料としては半田層、Ａｕめっき、Ａｕスタッドバンプ、Ｎｉ、Ｃｕボールなどが適用可能である。

本発明の半導体装置は、基板を主表面以外に２方向で開口する溝状のキャビティを持つように形成しているため、キャビティへの半導体チップの搭載が容易で、テープ状支持体のようなものを介して装着する場合には特に装着が容易となり、携帯電話やノートパソコンのみならず、種々の電子機器への適用が可能である。

本発明の実施の形態１における（外部接続端子形成前の）半導体装置を示す斜視図である。 本発明の実施の形態１における半導体装置を示す断面図である。 本発明の実施の形態１の半導体装置の下視図である。 本発明の実施の形態１の半導体装置の製造方法を示す工程断面図である。 本発明の実施の形態１の半導体装置の製造方法を示す説明図である。 本発明の実施の形態２における半導体装置を示す断面図である。 本発明の実施の形態３の半導体装置の斜視図である。 本発明の実施の形態４の半導体装置の製造方法を示す工程である。 従来例の半導体装置を示す要部説明図である。 従来例の半導体装置を示す要部説明図である。

符号の説明

１ 樹脂基板
２ キャビティ
３ 熱硬化性樹脂層
４ 半導体チップ
５ 外部接続端子
６ 外部接続端子
１ｃ キャビティ形成面
４ｅ 電極形成面

Claims (14)

1. 表面に溝状のキャビティを有する基板と、
   前記キャビティ内に収納された半導体チップと、
   前記半導体チップに接続された外部接続端子とを備え、
   前記キャビティは、相対向する２つの凸部で構成された側壁で囲まれ、前記キャビティの、この側壁に垂直な２方向は開口していることを特徴とする半導体装置。
2. 請求項１に記載の半導体装置であって、
   前記半導体チップの電極形成面が前記キャビティの形成されたキャビティ形成面側に位置し、
   前記外部接続端子が、前記キャビティ形成面側に配置された半導体装置。
3. 請求項１または２に記載の半導体装置であって、
   前記基板の前記キャビティ形成面と、前記半導体チップの表面とは同一面上にある半導体装置。
4. 請求項１乃至３に記載の半導体装置であって、
   前記基板は絶縁性基板である半導体装置。
5. 請求項４に記載の半導体装置であって、
   前記基板はセラミック基板である半導体装置。
6. 請求項４に記載の半導体装置であって、
   前記基板は樹脂基板である半導体装置。
7. 請求項１乃至３に記載の半導体装置であって、
   前記基板は、半導体基板である半導体装置。
8. 請求項１乃至３に記載の半導体装置であって、
   前記基板は、導電性基板である半導体装置。
9. 請求項７または８に記載の半導体装置であって、
   前記基板のキャビティ内に、絶縁性テープを介して半導体チップが搭載された半導体装置。
10. 請求項１乃至９のいずれかに記載の半導体装置であって、
    前記半導体チップ表面に、外部接続端子を含むテープ状配線部材が貼着された半導体装置。
11. 基板表面に形成され、相対向する２方向で開口する溝状のキャビティ内に、
    前記基板のキャビティ形成面側に電極形成面がくるように、テープ状体に支持された半導体チップを供給し、前記キャビティ内に前記半導体チップを搭載する工程とを含む半導体装置の製造方法。
12. 請求項１１に記載の半導体装置の製造方法であって、
    前記半導体チップを搭載する工程の後、前記半導体チップの前記電極形成面と前記基板のキャビティ形成面に、再配列配線を形成する工程を含む半導体装置の製造方法。
13. 請求項１２に記載の半導体装置の製造方法であって、
    前記再配列配線を形成する工程は、
    前記電極形成面の一部に開口部を有する絶縁性パターンを形成する第１の印刷工程と、
    前記絶縁性パターンの上層に前記開口部を介して前記半導体チップの電極と接続するように導体パターンを形成する第２の印刷工程とを含む半導体装置の製造方法。
14. 請求項１２に記載の半導体装置の製造方法であって、
    前記再配列配線を形成する工程は、
    前記再配列配線層の形成されたテープ状体を前記基板のキャビティ形成面および前記半導体チップの電極形成面に貼着する工程を含む半導体装置の製造方法。

Images