TW448516B - Semiconductor device and method of manufacturing the same - Google Patents

Semiconductor device and method of manufacturing the same Download PDF

Info

Publication number
TW448516B
TW448516B TW087120262A TW87120262A TW448516B TW 448516 B TW448516 B TW 448516B TW 087120262 A TW087120262 A TW 087120262A TW 87120262 A TW87120262 A TW 87120262A TW 448516 B TW448516 B TW 448516B
Authority
TW
Taiwan
Prior art keywords
wiring pattern
metal wiring
substrate
semiconductor device
insulating film
Prior art date
Application number
TW087120262A
Other languages
English (en)
Inventor
Mitsuaki Ohsono
Kenji Toyosawa
Original Assignee
Sharp Kk
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Kk filed Critical Sharp Kk
Application granted granted Critical
Publication of TW448516B publication Critical patent/TW448516B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49572—Lead-frames or other flat leads consisting of thin flexible metallic tape with or without a film carrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15173—Fan-out arrangement of the internal vias in a single layer of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)

Description

4 485 1 6
在4851 6 %年十* (日豢正/更正/補 -—ΜΑ. 87120262__g_ 修正§ 五、發明說明（2) " ^ --- 液晶模組可分為：顯示部71，用以作為液晶面板中之 像顯不區域；及框緣72，收納驅動顯示部71之驅動電 TCP半導體裝置51、61係設置於該框緣72，一方之外5丨 53b連接於玻璃面板73上之玻璃面板配線73a，另—方之 引線53b連接於輸入基板74上之輸入基板配線74a。於該 晶模組中，半導體晶片54之功能為作為顯示部71之驅收 1C。 网 -人之’圖17表示COT半導體裝置之其他形態，即TBGa 導體裝置81之構造。TBGA半導體裝置81係於形成金屬配 圖案53之基板52上設貫穿孔52b，而設置自金屬配線圖案 53通至基板52内側之導通路82，上述導通路82前端柵狀西 列用以與外部電路連接之焊錫球（或導通用突起）83。又， 基板52之金屬配線圖案53側，半導體晶片54以面朝下之 成經由ACF55與金屬配線圖案53連接。 乂 將焊錫球83予以柵狀配列而成者稱為BGA(球柵極陣列； Ball Grid Array)。外部電路與BGA之連接，係藉熱回流 (reflow)爐將焊錫球83予以熔融，控制焊錫的表面張力 粘度特性而進行。該方法係由美國I BM公司所開發之於陶
瓷基板上將半導體晶月高密度桿接之技術，稱為以法 為人知。 R 。此種TBGA半導體裝置81揭示於日本專利特開平8〜1〇2474 號公報。又’如日本專利特開平8_ 88245號公報及特開平 8-148526號公報所揭示（參照圖18及圖19)，其丁的人半導體 裝置91、101係於基板52中央部附近穿設裝置孔52a,於該
56201.ptc 第5頁 44851 6 五、發明說明（3) ' ~~---—-- 區域將半導體晶片54與金屬配線53予以連接而《。於 況下，半導體晶片54係連接於金屬配線圖案5 3中突出於 置孔52a的部分之内引線53a。而於位於裝置孔52&上的區 域外之金屬配線圖案53之預定的位置上形成焊錫球83。 又，雖未圖示，亦有於基板上將半導體晶片予以管芯焊接 (dU bonding)之後，將半導體晶片與金屬配線圖案^ 焊接導線而緊密裝配而成者。 μ 惟，將圖13之TCP半導體裝置51緊密裝配於液晶模組 時，如圖15所示，因半導體晶片54自基板52向金屬配 案53側突出之故，不得不於玻璃面板73與輸入基板之; 確保用以收容半導體晶片54用之空間。液晶模組若框0 寬度窄則顯示部71之面積即可加大之故，此點可使圖像 觀視，提升其附加價值而可提高其商品價值。惟，如圖1 5 所示，若為了要確保收容半導體晶片54用的空間、扩 72的寬幅會因而增大，並不理想。 、’’ 為了避免此問題，便有將基板長度增長，將Tcp 裝置折彎曲、將破螭基板與輸入基板以互成直角的方& 密裝配之情況。惟，該方法中將基板長度加長而增加"姑 料費’且I私之生產率降低之故，招致成本高騰。 又，於基板長度無法加長之情況下，考慮削除輪入 .之一部分，於該處收容半導體晶片。惟，即使於該ς 使框緣之寬幅變窄’為了要與半導體晶片的尺寸吻人， 削除輸入基板之一部分時要求高精密度，而有 ^> ΛΑ „ ^賈 咼
第6頁 44851 6 五、發明說明（4) 此處’若使用圖14 iTCP半導體裝置61 ’半導體晶片54 係设於基板5 2之與金屬配線圖案5 3不同之側之故，在緊密 裝配於液晶模組時，可如圖16所示’使破璃面板73與輸入 基板7 4亙相鄰接。惟，即使如此處置可將框緣7 2之寬幅變 窄’TCP半導體裝置61於裝置孔52a將半導體晶片54與内引 線53a藉由熱壓接予以連接之故，有内引線53a易於變形且 製造良品率亦降低之問題。 另一方面’ COT半導體裝置之其他形態之圖17之TBGA半 導體裝置81，為了使焊錫球（或導通用突起）83與金屬配線 圖案53導通，預先於基板52上穿設貫穿孔52b。在穿設貫 穿孔52b時，需有高精密度之NC加工、雷射加工、或由模 型打孔。在由NC加工或模型打孔而穿設貫穿孔5 2b之情況 下’需要與貫穿孔5 2 b之數量成比例之加工時間，於是招 致成本上升。藉由雷射加工穿設貫穿孔5 2 b之方法亦有設 備成本的缺點》 又’圖18之TBGA半導體裝置9丨及圖19之TBGA半導體裝置 I 〇 1 ’在連接内引線53a與半導體晶片54之後，於内引線 5 3 a與半導體晶片5 4表面被覆樹脂以用以機械性保護。因 此’於裝置孔52a之區域上便無法設置基板緊密裝配上所 必需之金屬配線圖案53或焊錫球（或導通用突起）83。於 疋’TBGA半導體裝置91 'ιοί之封裝上之圖案配置有所限 制’自由度降低’且無法將焊錫球（或導通用突起）8 3以全 矩陣配列進行配置’而有所不便。 又’於上述TBGA半導體裝置81、9i、1〇1之情況，封裝
4 485 1 6 五 發明說明（5) 易反翹之# , ^ 故 在連接BGA與外部雷鈥眸 ^ 即，封裝若反超 &電路時，難以自行調準。 之連接面内並未均一，路基板與封裝連接時，兩者 焊劑與封裝之焊錫：广或’使么外部電路基板上所塗佈之 方。因此會有' :用突起）83會有未連接的地 題。 'f裝不平坦及與外部電路基板連接不良的問 〈發明摘要〉 本發明之目的在 用於在液晶模組中 導體裝置’除此之 半導體裝置。 提供半導體裝置及 貫現寬幅非常窄的 外’可使用於高品
其製造方法，其可使 框緣之高品質TCP半 質且生產性高之TBGA 本發明之半導體裝置’為達成上述目的，包含 半導體晶片； 絕緣性基板，成帶狀，於與上述半導體晶片相對向的部 位上穿設有裝置孔； 金屬配線圖案’設於上述基板上，與上述半導體晶片連 接；及 絕緣膜’自上述基板之配置有上述半導體晶片之侧之相 反側’以覆蓋上述裝置孔的方式形成者。 依上述半導體裝置之構造，絕緣膜係以至少覆蓋裝置孔 之方式形成之故，於裝置孔上之區域亦可拉回金屬配線圖 案。接著，上述絕緣膜係對基板設於與半導體晶片相反的 側之故，無論金屬配線圖案係形成於基板之表裡任一側， 皆可將半導體晶片於裝置孔區域，與金屬配線圖案以倒裝
44351 6 __案號87丨20262 ——f0年 > 月_§_瓦 修正 __ 五、發明說明（6) 片方式予以連接。 故’在半導體裝置取用TCP半導體裝置，將其緊密裝配 於液晶模組之情況下，若將金屬配線圖案與半導體晶片互 對基板設於相異側，則玻璃面板及輸入基板係與金屬配線 圖案連接’而於其裡側配置半導體晶片。因此，玻璃面板 與輸入基板之間不需確保收納半導體晶片之空間，可將玻 璃板與輸入基板鄰接配置之故’藉此可縮窄框緣之寬幅。 又’此情況下，金屬配線圖案中突出於裝置孔上之區域 之内引線係由絕緣膜固定之故，於ILB(内引線連接Inner Lead Bonding)步驟中，内引線不易變形。同時，將半導 體晶片在金屬配線圖案上，依ACF(各向異性學電膜； Anisotropic Conductive Film)以倒裝片方式連接，其可 用比以往之將金錫共晶墊（bump)或金-金墊以高溫工具熱 壓接之習知連接方法更低之溫度，進行I LB步驟。因可進 行此種低溫連接之故，於I LB步驟中，可對半導體晶片之 電極以較少之傷害即可完成，而可獲得高品質之TCP半導 體裝置。 又’將上述絕緣膜之線膨脹係數做成與基板同程度，可 減低半導體裝置封裝之反勉。故，熱回流（r e f 1 〇 w )緊密裝 配時之製造良品率可提高。又，係如前述將突出於裝置孔 之金屬配線圖案之内引線以絕緣膜固定之構造之故，依倒 裝片方式連接半導體晶月之情況下，不需用以機械性保護 半導體晶片與内引線用之樹脂密封。如此，半導體裝置之 製造方法可簡單化，可抑制製造成本。
56201.ptc 第9頁 (4 485 1 6 五、發明說明（7) 又，於裝置孔上之區域亦可拉回金屬配線圖案之故，可 將習知裝置孔上之區域外所設之金屬配線圖案的一部分， 收納於裝置孔上之區域内，可藉此使半導體裝置之封裝小 型化。故，如此可將緊密裝配TCP半導體裝置之液晶模組 小型化，且此小型化可致使製程中之生產率提高。 於是，可提供一半導體裝置，其可使用於可達成液晶模 組中框緣的寬幅非常窄之高品質之TCP半導體裝置，除此 之外，可使用於高品質且生產性高之TBGA半導體裝置。 本發明之半導體裝置，於上述構造中上述金屬配線圖案 係形成於上述絕緣膜上，或係埋入於上述絕緣膜亦可。 依上述構造，金屬配線圖案係形成於絕緣膜上，或金屬 配線圖案係埋入於絕緣膜内之故，裝置孔上之區域的分的 金屬配線圖案之可拉回面積增大。 本發明之半導體裝置，係於上述構造之半導體裝置中， 上述金屬配線圖案係形成於上述絕緣膜的覆蓋上述裝置孔 的部分上亦可。 依上述構造，以往設於裝置孔上之區域外之金屬配線圖 案之一部分被收容於裝置孔上之區域内，藉此可達成半導 體裝置之封裝之小型化。故緊密裝配此種半導體裝置之液 晶模組等模組亦可小型化，除此之外，小型化尚造成製造 中生產率之提升。 本發明之半導體裝置，係於上述構成之半導體裝置中， 具有導通端子，將形成於上述絕緣膜的覆蓋上述裝置孔的 部分上之上述金屬配線圖案，與外部電路取得導通。
第10頁 4485 1 6 五、發明說明（8) V通為子係對基板形成於與半導體晶片相反之 未設裝置孔之習知半導體裝置，為了要取得半導 所形成之金屬配線圖案與外部電路之導通，必須 上穿設貫穿孔，形成導通端子。惟依上述發明， 於與=導體晶片相反之側之金屬配線圖案，可於 與半導體晶片連接，可將導通端子直接形成於金 案。因^，在基板上穿設貫穿孔之步驟便町省略 成本且高生產率製造TBGA半導體裝置。 此外’裝置孔上被絕緣膜覆蓋，形成於該區域 線圖案之内引線乃為由絕緣膜固定之狀態。故， 用以機械性保護半導體晶片與内引線之樹脂密封 域亦可形成導通端子。藉此，於金屬配線圖案上 陣配列焊錫球等導通端子，可減輕圖案配置的限 、於上述各構造之半導體裝置中，上述金屬配線 述半導體晶片各係設置於上述基板之相同侧亦可 依上述發明，半導體裝置中金屬配線圖案與半 f對基板設於相同側，即所謂逆連接構造。於該 ^之半導體裝置中，金屬配線圖案中突出於裝置 域之内引線係由絕緣膜所固定之故，於I LB步驟' =易’交形。同時，藉由使用倒裝片方式可用比將 I接之習知連接方法，用更低的溫度進行I LB步I 方;I LB步驟中可對半導體晶片之電極以較少的傷^ 成’可得高品質之半導體裝置。 侧。故， 體晶片側 要在基板 對基板設 裝置孔内 屬配線圖 ，可用低 之金屬配 並不需要 ，於讀區 。可全矩 制。 圖案與上 〇 導體晶月 逆連接構 孔上的區 7内弓丨線 墊予以熱 卜故， F即完 又’將上述絕緣膜之線膨脹係數做成與基板相
同程度
4 4 8 5 ί 五'發明說明（9) 可使半導體裝置封裝之反翹減低。故反射（reflow)緊密裝 配時之製造良品率可提升。又如前所述係為將裝置孔上所 突出之金屬配線圖案之内引線以絕緣膜固定之構造之故’ 依倒裝片方式連接半導體晶片之情況下，不需用以機械性 保護半導體晶片與内引線之樹脂密封。如此，半導體裝置 之製造方法可簡單化’可抑制製造成本。 又’於裝置孔上的區域亦可拉回金屬配線圖案之故’措 由將以往設於裝置孔上之區域外之金屬配線圖案之一部分 收容於裝置孔上之區域内，藉此可使半導體裝置之封裝小 型化。故可使緊密裝配此種半導體裝置之液晶模型等模組 小型化，除此之外，藉此小型化可提升製程之生產率。 於上述各構造之半導體裝置中，上述金屬配線圖案與上 述半導體晶片各係設置於上述基板之相異側亦可。 依上述發明’半導體裝置中金屬配線圖案與半導體晶片 各對基板設於相異側，即所謂正連接構造。在將此種正連 接構造之半導體裝置作為TCP半導體裝置緊密裝配於液晶 模組之情況下，玻璃面板與輸入基板與金屬配線圖案連 接，該相反側配置半導體晶片。因此’玻璃面板與輸入美 板之間不需確保收容半導體晶片之空間。故，可將破璃二 板與輸入基板鄰接配置，藉此可縮窄框緣的寬幅。 又於該情況下，金屬配線圖案中突出於裝置孔上之區 之内引線係由絕緣膜固定之故’於ILB步驟中不易變形°°/ 同時，藉由倒裝片方式，可用比將墊予以熱壓接之習知 接方法，以更低的溫度進行I 步驟。故，於I L β步騍中可
III 第丨2頁 年V月 si 修正 44851 6 _案號 87120262 五、發明說明（10) 減少對半導體晶片之電極之傷害即可完成，可得高品質之 半導體裝置。- 又，將上述絕緣膜之線膨脹係數做成和基板相同程度， 可減低半導體裝置封裝時之反翹。故，可提升熱回流 (reflow)緊密裝配時之製造良品率。又，裝置孔上所突出 之金屬配線圖案（内引線）係由絕緣膜固定之構造，故依倒 裝片方式連接半導體晶片之情況下，不需用以機械性保護 半導體晶片與内引線之樹脂密封。如此，半導體裝置之製 造方法可簡單化，可壓低材料成本。 又，於裝置孔上的區域亦可拉回金屬配線圖案之故，藉 由將以往設於裝置孔上之區域外的金屬配線圖案的一部分 收容於裝置孔上之區域内，藉此可使半導體裝置之封裝小 型化。故，可將緊密裝配此種半導體裝置之液晶模組等模 組小型化，除此之外，藉此小型化可提升製程之生產率。 本發明之半導體裝置之製造方法，包含以下步驟亦可。 即：於成帶狀之絕緣性基材上，穿孔形成與半導體晶片相 對向配置之裝置孔之步驟； 於形成上述裝置孔之上述基材上，以至少突出於上述裝 置孔之方式，形成金屬配線圖案之步驟； 於上述基板上，自應將突出於上述裝置孔上之上述金屬 配線圖案予以固定之上述基板側，以至少覆蓋上述裝置孔 之方式，形成絕緣膜之步驟； 於上述基板之上述絕緣膜的相反側上，將上述半導體晶 片與上述金屬配線圖案連接配置之步驟。
5620],ptc 第13頁 4 485 1 6 _案號 87120262 年今月 曰乱 修正_ 五、發明說明（11) - 依上述發明，半導體裝置中金屬配線圖案與半導體晶片 各對基板設於相同側，即所謂逆連接構造。於該逆連接構 造之半導體裝置中，金屬配線圖案中突出於裝置孔上的區 域之内引線係由絕緣膜所固定之故，於ILB步驟中内引線 不易變形。同時，藉由使用倒裝片方式可用比將墊予以熱 壓接之習知連接方法，用更低的溫度進行ILB步驟。故， 於I LB步驟中可對半導體晶片之電極以較少的傷害即完 成’可得局品質之半導體裝置。 又，將上述絕緣膜之線膨脹係數做成與基板相同程度， 可使半導體裝置封裝之反翹減低。故熱回流（reflow)緊密 裝配時之製造良品率可提升。又如前所述係為將裝置孔上 所突出之金屬配線圖案之内引線以絕緣膜固定之構造之 故，依倒裝月方式連接半導體晶片之情況下，不需用以機 械性保護半導體晶 >；與内引線之樹脂密封。如此，半導體 裝置之製造方法可簡單化，可抑制製造成本。 又，於裝置孔上的區域亦可拉回金屬配線圖案之故，藉 由將以往設於裝置孔上之區域外之金屬配線圖案之一部分 收容於裝置孔上之區域内，藉此可使半導體裝置之封裝小 型化。故可使緊密裝配此種半導體裝置之液晶模型等模組 小型化，除此之外，藉此小型化可提升製程之生產率。 本發明之半導體裝置之製造方法，包含以下步驟亦可。 即：於成帶狀之絕緣性基材上，穿孔形成與半導體晶片相 對向配置之裝置孔之步驟； 於形成上述裝置孔之上述基材上，以至少突出於上述裝
56201.ptc 第14頁 _案號87120262_年1f月 曰K 修正_— 五、發明說明（12) 置孔之方式，形成金屬配線圖案之步驟； 於上述基板上，自應將突出於上述裝置孔上之上述金屬 配線圖案予以固定之上述金屬配線圖案侧，以至少覆蓋上 述裝置孔之方式，形成絕緣膜之步驟； 於上述基板之上述絕緣膜的相反側上，將上述半導體晶 片與上述金屬配線圖案連接配置之步驟。 依上述發明，半導體裝置中金屬配線圖案與半導體晶片 各對基板設於相異側，即所謂正連接構造^在將此種正連 接構造之半導體裝置作為TCP半導體裝置緊密裝配於液晶 模組之情況下，玻璃面板與輸入基板與金屬配線圖案連 接，該相反側配置半導體晶片。因此，玻璃面板與輸入基 板之間不需確保收容半導體晶片之空間。故，可將玻璃面 板與輸入基板鄰接配置，藉此可縮窄框緣的寬幅。 又於該情況下，金屬配線圖案中突出於裝置孔上之區域 之内引線係由絕緣膜固定之故，於ILB步驟中不易變形。 同時，藉由倒裝片方式，可用比將墊予以熱壓接之習知連 接方法，以更低的溫度進行I LB步驟。故，於I LB步驟中可 減少對半導體晶片之電極之傷害即可完成1可得南品質之 半導體裝置" 又，將上述絕緣膜之線膨脹係數做成和基板相同程度， 可減低半導體裝置封裝時之反翹。故，可提升熱回流 (reflow)緊密裝配時之製造良品率。又，裝置孔上所突出 之金屬配線圖案（内引線）係由絕緣膜固定之構造，故依倒 裝片方式連接半導體晶 之情況下，不需用以機械性保護
56201.ptc 第15頁 五、發明說明（13) 半導體晶片與内引線之樹脂密封。如此，半導體裝置之製 造方法可簡單化、可壓低製造成本。 又，於裝置孔上的區域亦可拉回金屬配線圖案之故，藉 由將以往設於裝置孔上之區域外的金屬配線圖案的一部分 收容於裝置孔上之區域内，藉此可使半導體裝置之封裝小 型化。故，可將緊密裝配此種半導體裝置之液晶模組等模 組小型化，除此之外，藉此小型化可提升製程之生產率。 本發明之其他目的，特徵及優點，由下述記載應可明 瞭。又，本發明之優點依參照圖面之以下說明當可明瞭。 〈圖式說明〉 圖i ·.本發明之一實施形態之半導體裝置之構造剖面圖。 圖2 說明圖1之半導體裝置之製造方法之流程圖。 圖3(a)〜圖3(k):圖1之半導體裝置之製程之步驟說明 圖。 圖4 :將圖1之半導體裝置緊密裝配於液晶模組之狀態之 說明圖。 圖5 :本發明之第1實施例之其他半導體裝置之構造剖面 圖。 圖6 :本發明之第2實施例之半導體裝置之構造剖面圖。 圖7 :說明圖6之半導體裝置之製造方法之流程圖。 圖8(a)-圖8(i):圖δ之半導體裝置之製程之步驟說明 圖。 圖9 :本發明之第2實施例之其他半導體裝置之構造剖面 圖。
第16頁 44B5 1 6 五、發明說明（14) 圖1 0 :本發明之第3實施例之半導體裝置之構造剖面圖。 圖11 :將圖1 0之半導體裝置自金屬配線圖案側觀得之平 面圖。 圖1 2 :本發明之第3實施例之其他半導體裝置之構造剖面 圖。 圖1 3 :第1習知例之半導體裝置之構造剖面圖。 圖1 4 :第2習知例之半導體裝置之構造剖面圖。 圖1 5 ·.將圖1 3之半導體裝置緊密裝配於液晶模組之狀態 之說明圖。 圖1 6 :將圖1 4之半導體裝置緊密裝配於液晶模組之狀態 之說明圖。 圖1 7 :第3習知例之半導體裝置之構造剖面圖。 圖1 8 :第4習知例之半導體裝置之構造剖面圖。 圖1 9 :第5習知例之半導體裝置之構造剖面圖。 〈發明之實施例〉 [實施例1 ] 基於圖1至圖5說明本發明之半導體裝置及其製造方法之 一實施形態如下。 本實施例之半導體裝置為如圖1所示之TCP半導體裝置 1，乃由基板2，金屬配線圖案3，絕緣膜4，半導體晶片5 及ACF 6所構成。該TCP半導體裝置1係為正連接構造，即 將半導體晶片5與金屬配線圖案3配置於基板2之相異侧。 其特徵在於將自基板2穿設之裝置孔2a突出之内引線3a， 以基板2上自金屬配線圖案3側形成之絕緣膜4予以固定。
第17頁 44851 6 五、發明說明¢15) 基板2為有絕緣性且柔軟的聚酮胺等所成之帶狀載體。 於與後述之半導體晶片5相對向的部位之中央部附近，有 由模型打孔穿設而成之裝置孔2 a。金屬配線圖案3係用以 與半導體晶片5及外部電路電性連接者，乃由銅落等金屬 箔，藉光蚀刻步驟而形成預定之圖案者。於裝置孔2&上的 區域突出之部分稱為内引線3a ’其與半導體晶片5之電極 5 a連接。又’形成於基板2之周緣部上的部分稱為外引線 3b ’其與液晶模組之玻璃面板配線及輸入基板配線等外部 電路相連接。 絕緣膜4乃由熱收縮小的抗焊劑等所成 、. ....... 丹3便用的候 補材料有：如與基板2相同材料之聚酮胺系，u v (紫外線）硬 ^系，氨基曱醛乙酯系、矽系、或環氧系等抗焊劑。接 著為了使形成時之TCP半導體裝置1之封裝的反翹限制在 預定的大小以下，例如1 00 u m以下，選擇線膨脹係 板2接近者。又，為降低反輕，亦可將由用以緩和岸數力與之基 =性體等所成之充填劑混入抗焊劑中。該絕緣膜4係於 板2上自金屬配線圖案側，以至少覆蓋裝置孔2a之方式^ 成。因係如此形成之故，絕緣膜4有將自裝置孔2 a上 ^ =出之内引線3a予以固定之功能。故，於褽置孔 ' ^域内亦可將金屬配線圖案3拉回。 工的 半 1C 〇 接。 以貼 導體晶片5，在液晶模組中係用作為液晶面板之 其-端面設電極5a ’於敦置孔2&内與内引線3動 於連接時，以覆蓋於裝置孔2a上之方式，將π/11連 裝，於其處將半導體晶片5予以熱壓裝。ACF 6予 好有
44851 6 _ 87120262_^/月 B__修正隻 〜 五、發明說明（16) 多數之導電粒子6a之故’藉該等導電粒子以存於電極“與 内引線3a之間，而可取得兩者之導通。 次之以圖2及圖3說明具上述構造之TCP半導體裝置1之製 造方法。 首先於步騍S1以模型於基板2上打孔，形成裝置孔2a(圖 3(a))。於步驟S2，於形成裝置孔2a之基材2上，將銅箔3, 予以層壓（圖3(b))。次之於步驟S3，於銅箔3,上，將光阻 劑7以旋轉塗佈法塗佈。於步驟S4，其後通過施有用以形 成金屬（銅）配線圖案3之預定之圖案之光罩，以步進機 (s t eppe r )或對準機（a 1 i gner )將光阻劑在u V (紫外線）下曝 光。接著於步驟S 5，將曝光後之光阻劑7在顯像液中顯 像，將光阻劑7形成為與金屬配線圖案3相同之圖案（步驟 S3〜S5 為圖 3(c))。 次之於步驟S6*在將銅箔3’形成為預定之圊案時，為了 防止銅箔3 ’被自裝置孔2 a側蝕刻，形成由樹脂等所成之内 止姓層8 (圖3 ( d ))。内止#層8係將液狀樹脂等藉絲網印刷 (screen print)等，以覆蓋裝置孔2a之方式自基板2侧形 成。步驟S 7，使用蝕刻液，以光阻劑7為蝕刻罩將銅箔3 ’ 予以餘刻，形成金屬配線圖案3(圖3(e))。钱刻完畢，於 步驟S8將光阻劑7以有機溶劑或乾式蝕刻等予以剝離（圖 3(f))。 步驟S 9中，對基板2自金屬配線圖案3側，以絲網印刷 等，將作為絕緣膜4之抗焊劑以至少覆蓋裝置孔2a之方式 予以塗佈。於步驟S1 0。使所塗佈之抗焊劑乾燥（步驟S 9、
56201.ptc 第19頁 44851 6 五、發明說明（π)
S1 0為圖3 (g ))。將抗焊劑以亦覆蓋金屬配線圖案3之外引 線3 b之方式予以塗佈之情況下’為了確保與外部電路連接 之處，將外引線3b上之特定處之抗焊劑依光蝕刻步驟予以 開窗即可D 絕緣膜4/形成完畢後，於步驟S 1 1將内止蝕層8以剝離劑 予以剝離’於步驟S 1 2 ’在金屬配線圖案3上施加電錢（圖 3(h))。 又 因僅係於金屬配線圖案3上形成薄電鍍之故，並未特別 予以圖示。電鍍材料使用錫、焊料、金 '銀、紅或錄等焊 接性良好的金屬。次之於步驟S1 3自基板2側以覆蓋裝置孔 2a之方式貼裝或連接（bonding)ACF 6(圖3(i))，於步驟 S14將半導體晶月5以其電極5a與内引線3a成相對向之方式 予以配置，於裝置孔2a内以倒裝片方式熱壓接（圖3 ( j))， 完成TCP半導體裝置1(圖3(k))。又，於上述製造方法中可 直接使用習知之製造裝置’不導入新的裝置亦可之故，非 常方便。 如此，本實施例之TCP半導體裝置1中，内引線3a由絕緣 膜4予以固定之故’於I LB步驟中，内引線3a不易變形。 又，搭載半導體晶片5時，可由使用ACF 6之倒裝片方式進 行連接。因此，與以往習知之將金錫共晶墊或金—金墊在 裝置孔上將成為懸臂標之内引線以高溫工具予以熱壓接之 情況相比較’可用極低的溫度進行連接。故，可減輕半導 體晶片5之.電極5 a在I L B步驟中所受到之熱傷害，可提高 丁CP半導體裝置1之品質。
第20頁
案號 87120262 五、發明說明（18) 又’因形成可使TCP半導體裝署, 之故’熱回流（ren〇w)緊密裝配置1之反麵變小之絕緣膜4 又，如前所述突出於裝置孔2&上^ =製造良品率可提高。 絕緣膜4固定之構造之故，以任，區域之内引線3a乃為被 之情況下’便不需要用以機械性裝方式連接半導體晶片5 線3a之樹脂密封。如此，Tcp半導蔓體，月5與内引 單化、製造成本低之特徵。 冑裝置1之製造方法有簡 又，於裝置孔2a上之區域亦可 故，藴i肱羽〜壯班 找疋了杈回金屬配線圖案3之 故’猎由將習知裝置孔之區娀休 部分，收納於裝置孔23上的巴抒二叹之金屬配線圖案之一 ^ ^ ^ , ,, 孔2a上的£域内，可使TCP半導體裝置1 之封裝小型化。故，不作可將替命 升製程之生產率。 此之外伴隨該小型化可提 次之，於囷4表示將如上所製作之Tcp半導體裝置i緊密 裝配於液晶模組之狀態之一例。同圖中， 之-方之外引線3b連接於玻璃面板9上之玻璃置1 9a，另一方之外引線3b連接於輸入基板1〇上之輸入基板配 線1 Ob。TCP半導體裝置1中，半導體晶片5係對基板2配置 於與金屬配線圖案3相異之側。此外’玻璃面板9與輸入基-板1 0之間不需確保收納半導體晶片5之空間，可將玻璃面 板9與輸入基板1 〇鄰接配置。故’依此可縮窄液晶模組框 緣的寬幅。 本實施例中’半導體晶片5與内引線3a之連接雖係由ACF 之熱壓接進行’但如圖5所示’於半導體晶片5設金錫共
56201.ptc 第21頁 五、發明說明（19) 晶或金-金所成之衝擊5b，將其熱壓接於内引線3a亦可。 此情況下，半導體晶片5與内引線3a係以加入用以缓和應 力之充填劑1 1 a之樹脂1 1予以密封。 如上，本發明之半導體裝置之構造為包含：半導體晶 片；絕緣性基板，成帶狀，於與上述半導體晶月相對向的 部位上穿設有裝置孔；金屬配線圖案，設於上述基板上， 與上述半導體晶片連接；及絕緣膜，自上述基板之配置有 上述半導體晶片之側之相反側，以覆蓋上述裝置孔的方式 形成者。 上述金屬配線圖案以形成於上述絕緣膜上為理想。 又，上述金屬配線圖案形成於上述絕緣膜的覆蓋上述裝 置孔的部分上亦可。 上述金屬配線圖案與上述半導體晶片各係設置於上述基 板之相異側亦可。 上述絕緣膜係將突出於裝置孔上的區域之内引線予以固 定者為理想。又，上述絕緣膜之線膨脹係數係約等於上述 基板之線膨脹係數為理想。上述絕緣膜係由例如抗焊劑所 成。又，上述半導體晶片與金屬配線圖案係由各向異性導 電膜連接。 又，本發明之半導體裝置之製造方法，可包含以下步 驟： 於成帶狀之絕緣性基材上，穿孔形成與半導體晶片相對 向紀置之裝置孔之步驟； 於形成上述裝置孔之上述基材上，以至少突出於上述裝
第22頁 44851 6 五、發明說明（20) 置孔之方式’形成金屬配線圖案之步驟； 於上述基板上’自應將突出於上述裝置孔上之上述金 配線圖案予以固定之上述基板側，以至少覆蓋上述裝置 之方式，形成絕緣膜之步驟； 於上述基板之上述絕緣膜的相反側上’將上述半導體曰 片與上述金屬配線圖案連接配置之步驟。 3 [實施例2 ] 基於圖6至圖9說明本發明之半導體裝置及其製造方法 其他實施形態如下。為便於說明，對具有與前述實施例^ 之圖式所示之構成要素相同的功能之構成要素，附註以 同之符號而省略其說明。 目 本實施例之半導體裝置為如圖6所示之TCP半導體裝置 21 ，乃由基板2 ’金屬配線圖案3，絕緣膜4，半導體晶 與ACF 6所構成。該TCP半導體裝置21係為逆連接構造@，/ 將半導體晶片5與金屬配線圖案3配置於基板2之相同側。即 將自基板2穿設之裝置孔2a突出之内引線3a，以基板2上 與金屬配線圖案3側之相反側所形成之絕緣膜4予以固^自 除該等特徵外，構成TCP半導體裝置21之各構成要素與 施例相同之故，此處省略其說明。 ' /、貫 次之以圖7及圖8說明具上述構造之TCP半導體裝置21 製造方法。 '"之 首先於步驟S 2 1以模型於基板2上打孔，形成裂置孔 2a(圖8(a))。於步驟S22，於形成裝置孔2a之基材2上’ 銅猪3'予以層壓（圖8(b))。次之於步驟S23,於銅箱3，上將
44851 6 五、發明說明（21) --- 將光阻劑7以旋轉塗佈法塗佈。於步驟S24，其後通過施有 用以形成金屬（銅）配線圖案3之預定之圖案之光罩，以分 節器或調準器將光阻劑在UV (紫外線）下曝光。接著於步驟 S2 5，將曝光後之光阻劑7在顯像液中顯像，將光阻劑7形 成為與金屬配線圖案3相同之圖案（步驟S23〜S25為圖 8(c))。 次之於步驟S26，在將銅箔3’形成為預定之因素時，為 了防止銅箔3’被自裝置孔2a侧蝕刻，形成由樹脂等所成之 内止蝕層8 (圖8 ( d))。内止蝕層8係將液狀樹脂等藉絲網印 刷等，以覆蓋裝置孔2a之方式自基板2側形成。步驟S27， 使用蝕刻液，以光阻劑7為蝕刻罩將銅箔3’予以蝕刻，形 成金屬配線圖案3 (圖8 (e ))。蝕刻完畢，於步驟s 2 8將光阻 背丨7以有機浴劑或乾式餘刻等予以剝離，於步驟$ 2 9將内止 蝕層8以剥離劑予以剝離（步驟S28 ' S29為圖8(f))。 /步驟S30中，對基扳2自金屬配線圖案3侧之相反側以絲 綱印刷等，將作為絕緣膜4之抗焊劑以至少覆蓋裝置孔h 之方式予以塗佈。於步驟S 3 1 使所塗佈之抗焊劑乾燥 ;v驟832於金屬配線圖案3上施加電鑛（步驟Mo〜為圖 8(g))。因僅係於金屬配線圖案3上形成薄電鍍之故並未特 別予以圖示。電鍍材使用錫、焊料、金、銀、鈀或鎳等焊 接性良好的金屬。 、次之於步驟S33自基板2側以覆蓋裝置孔2a之方式貼裝或 連接（bonding)ACF6(圊8(h))，於步驟S34將半導體晶^5乂 以其電極5a與内引線3a成相對向之方式予以配置，於裝置
第24頁
4A 1 C
-IT 〇 ^ I 五、發明說明（22) 孔2a内以倒裝片方式熱壓接，完成TCP半導體裝置21(圖 8 (1 ))。又，於上述製造方法中可直接使用習知之製造裝 置，不導入新的裝置亦可之故，非常方便。 如此，本實施例之TCP半導體裝置21與設置裝置孔52 a之 習知之逆連接構造之TCP半導體裝置6 1 (參照圖1 4 )相比 較，内引線3a係由絕緣膜4予以固定之故，於ILB步驟中， 内引線3a不易變形。又，搭載半導體晶片5時*可由使用 ACF 6之倒裝片方式進行連接。因此，與以往習知之將金 錫共晶墊或金-金墊在裝置孔上將成為懸臂樑之内引線以 高溫工具予以熱壓接之情況相比較，可用極低的溫度進行 連接。故，可減輕半導體晶片5之電極5a在I LB步驟中所受 到之熱傷害，可提高TCP半導體裝置2 1之品質。 又，因形成可使TCP半導體裝置21之反翹變小之絕緣膜4 之故，反射緊密裝配時之製造良品率可提高。又，如前所 述突出於裝置孔2a上的區域之内引線3a乃為被絕緣膜4固 定之構造之故，以倒裝片方式連接半導體晶片5之情況 下，便不需要用以機械性保護半導體晶片5與内引線3a之 樹脂密封。如此，TCP半導體裝置2 1之製造方法有簡單 化、製造成本低之特徵。 又，於裝置孔2 a上之區域亦可拉回金屬配線圖案3之 故，藉由將習知裝置孔之區域外所設之金屬配線圖案之一 部分，收納於裝置孔2a上的區域内，可使TCP半導體裝置 2 1之封裝小型化。故，此種TCP半導體裝置2 1之小型化， 可提升製程之生產率。
第25頁 4485 1 6 五、發明說明（23) 又，TCP半導體裝置2 1與未設裝置孔之習知逆連接構造 之TCP半導體裝置5 1 (參照圖1 3 )相比較，藉由將絕緣膜4做 成具透光性，可使半導體晶另5連接時之配置容易化，此 外藉由將絕緣膜4做成熱傳導性佳者，便可於低溫進行半 導體晶片5之連接。 本實施例中•半導體晶月5與内引線3a之連接雖係由ACF 6之熱壓接進行，但如圖9所示，於半導體晶片5設金錫共 晶或金-金所成墊5b，將其熱壓接於内引線3a亦可。此情 況下，半導體晶片5與内引線3a係以加入用以緩和應力之 充填劑11 a之樹脂1 1予以密封。 〈實施例3 > 基於圖1 0至圖1 2說明本發明之半導體裝置之其他實施例 如下。為便於說明’對具有與前述實施例1及2的圖式所示 之構成要素相同功能之構成要素，附註以相同之符號而省 略其說明。 本實施例之半導體裝置為如圖1 0所示之TBG A (帶球柵極 陣列Tape Ball Grid Array)半導體裝置31 ，由基板2、金 屬配線圖案3、焊錫球3 2 (導通端子）' 絕緣膜4、補剛構件 33(補強固定構件）、半導體晶片5與ACF 6所構成。該TBGA 半導體裝置3 1為將半導體晶片5與金屬配線圖案3對基板2 配置於相異側之正連接構造。 又，在穿設裝置孔2a之基板2的一面上，以將金屬配線 圖案埋入的方式形成絕緣膜4，而成於裝置孔2a上亦可拉 回金屬配線圖案3。於金屬配線圖案3之特定處，直接設置
第26頁 4485 J 6 五、發明說明¢24) " 焊錫球32 ’作為與外部電路取得導通之導通端子。該等焊 錫球32自TBGA半導體裝薏31之金屬配線側觀之，乃=圖1】 所示成矩陣狀配列。另，補剛構件—33係設置用來抑止基 板2之反翹捲曲。 & 如此，本實施例之TBGa半導體裝置31因形成焊錫球32， 而不需如習知自基板上所形成之金屬配線圖案，經穿設於 基板之貫穿孔取得導通之複雜構造。即’藉由於基板2上 設裝置孔2a >形成絕緣膜4，可將半導體晶片5與金屬配線 圖案對基板設於相反侧之故，可於金屬配線圖案3上直接 形成焊錫球32。故’可抑制TBG A半導體裝置31之製造成本 之外’尚可提升製程之生產率。另雖舉例焊錫球3 2作為導 通端子，但並不拘此限’只要具導通用突起之功能，做成 任何形狀皆可。 又’裴置孔2a上之區域被絕緣膜4覆蓋，形成於該區域 之金屬配線圖案3亦與其他處相同成為由絕緣膜4固定之狀 態。故，並不需要用以機械性保護半導體晶片5與裝置孔 2a上之金屬配線圖案3之樹脂密封，於該區域亦可形成導 通端子。藉此，於金屬配線圖案3上，可全矩陣配列焊錫 球等導通端子，可減輕圖案配置的限制。如上，依本實施 例可提供高品質且生產性高之TBGA半導體裝置31。 另’如圖1 2所示’可將半導體晶片5與金屬配線圖案3對 蓁板2配置於相同側’做成逆連接構造之TBGA半導體裝置 4 1 °同圖之情況下，基板2、金屬配線圖案3及絕緣膜4係 由點接劑接合。
第27頁 4485 1 6 五、發明說明¢25) 如上，本發明之半導體裝置，具有：金屬配線圖案，設 於成帶狀之絕緣性基板上；半導體晶片，連接於上述金屬 配線圖案；及裝置孔，在上述半導體晶 > 連接於上述金屬 配線圖案之狀態下，於上述基板之與上述半導體晶片相對 向的部位上穿設而成者；其中更具有絕緣膜，係自上述基 板配置有上述半導體晶片之側之相反侧起，以至少覆蓋上 述裝置孔之方式形成者亦可。 依上述構造，絕緣膜至少形成為覆蓋裝置孔之故，於裝 置孔上之區域亦可拉回金屬配線圖案。又，上述絕緣膜係 對基板設於與半導體晶片相反之侧之故，金屬配線圖案無 論係形成於基板的表裡侧，皆可將半導體晶片在裝置孔之 區域與金屬配線圖案以倒裝片方式連接。 故，在半導體裝置取用TCP半導體裝置，將其緊密裝配 於液晶模組之情況下，若將金屬配線圖案與半導體晶片互 對基板設於相異側，則玻璃面板及輸入基板係與金屬配線 圖案連接1而於其裡側配置半導體晶片。因此，玻璃面板 與輸入基板之間不需確保收納半導體晶 之空間，可將玻 璃板與輸入基板鄰接配置之故，藉此可縮窄框緣之寬幅。 又，此情況下，金屬配線圖案中突出於裝置孔上之區域 之内引線係由絕緣膜固定之故，於I L B步驟中，内引線不 易變形。同時，將半導體晶片在金屬配線圖案上，依ACF 以倒裝片方式連接，其可用比以往之將金錫共晶墊或金-金墊以高溫工具熱壓接之習知連接方法更低之溫度，進行 I LB步驟。因可進行此種低溫連接之故，於I LB步驟中，可
第28頁 4485 ϊ 6 五'發明說明¢26) 對半導體晶片之電極以較少之傷害即可完成，而可獲得高 品質之TCP半導體裝置。 又，將上述絕緣膜之線膨脹係數做成與基板同程度，可 減低半導體裝置封裝之反翹。故，反射緊密裝配時之製造 良品率可提高。又，係如前述將突出於裝置孔之金屬配線 圖案之内引線以絕緣膜固定之構造之故，依倒裝片方式連 接半導體晶片之情況下，不需用以機械性保護半導體晶片 與内引線用之樹脂密封。如此，半導體裝置之製造方法可 簡單化、可抑制製造成本。 又，於裝置孔上之區域亦可拉回金屬配線圖案之故，可 將習知裝置孔上之區域外所設之金屬配線圖案的一部分， 收納於裝置孔上之區域内，可藉此使半導體裝置之封裝小 型化。故，如此可將緊密裝配TCP半導體裝置之液晶模組 小型化，且此小型化可致使製程中之生產率提高。 於是，可提供一半導體裝置，其可使用於可達成液晶模 組中框緣的寬幅非常窄之高品質之TCP半導體裝置，除此 之外，可使用於高品質且生產性高之TBGA半導體裝置。 本發明之半導體裝置，於上述構造中上述金屬配線圖案 係形成於上述絕緣膜上，或係埋入於上述絕緣膜亦可。 依上述構造，金屬配線圖案係形成於絕緣膜上，或金屬 配線圖案係埋入於絕緣膜内之故，裝置孔上之區域的分的 金屬配線圖案之可拉回面積增大。 本發明之半導體裝置，係於上述構造之半導體裝置中， 上述金屬配線圖案係形成於上述絕緣膜的覆蓋上述裝置孔
第29頁 44851 6 五、發明說明（27) 的部分上亦可。 依上述構造，以往設於裝置孔上之區域外之金屬配線圖 案之一部分被收容於裝置孔上之區域内，藉此可達成半導 體裝置之封裝之小型化。故緊密裝配此種半導體裝置之液 晶模組等模組亦可小型化，除此之外，小型化尚造成製造 中生產率之提升。 本發明之半導體裝置，係於上述構成之半導體裝置中具 有導通端子，將形成於上述絕緣膜的覆蓋上述裝置孔的部 分上之上述金屬配線圖案，與外部電路取得導通。 導通端子係對基板形成於與半導體晶片相反之侧。故， 未設裝置孔之習知半導體裝置，為了要取得半導體晶片側 所形成之金屬配線圖案與外部電路之導通，必須要在基板 上穿設貫穿孔，形成導通端子。惟依上述發明，對基板設 於與半導體晶片相反之側之金屬配線圖案，可於裝置孔内 與半導體晶片連接，可將導通端子直接形成於金屬配線圖 案。因此，在基板上穿設貫穿孔之步驟便可省略，可用低 成本且高生產率製造TBGA半導體裝置。 此外，裝置孔上被絕緣膜覆蓋，形成於該區域之金屬配 線圖案之内引線乃為由絕緣膜固定之狀態。故，並不需要 用以機械性保護半導體晶片與内引線之樹脂密封，於該區 域亦可形成導通端子。藉此，於金屬配線圖案上，可全矩 陣配列焊錫球導通端子，可減輕圖案配置的限制。 於上述各構造之半導體裝置中，上述金屬配線圖案與上 述半等體晶片各係設置於上述基板之相同侧亦可。
第30頁 44851 6 五 '發明說明（28) 依上述發明，半雕 各對基板設於相同命姐裝置中金屬配線圖案與半導體晶月 造之半導體裝置中，，即所謂逆連接構造。於該逆連接構 域之内引線係由絕金屬配線圖案中突出於裝置孔上的區 不易變形。同時，’ f所固定之故’於I LB步驟中内引線 壓接之習知連接方由使用倒裝片方式可用比將墊予以熱 於ILB步驟中可對半用更低的溫度進行ILB步驟。故， 成，可得高品質之上體晶片t電極以較少的傷害即完 又，將上述絕缘$導體裝置。 屬配線圖案之内引:郭蚵所述传 〜％ π — .…以 ---^ 丨、'泉以絕緣膜=為將裴置孔上所突出之金 了使半導體裝置封裝ί = f脹係數做成i基板相同程度， 造良品率可提升。 <反翹減低 ^ 厲制娩园安—^ 又如前斛a I: °故反射緊密裝配時之製 方式連接半導體;μ絕緣犋 啊攻置札工π大a工备 體晶片與内弓丨綠之情死下，又之構造之故，依倒裝片 .... 月旨密=g 不f:田·、，擔.Μ性锟謹车连 不需用以機械性保護半導 如此，半導體裝置之製造方 法可簡單化，可抑 又 —制製造成本 〜工的區域亦 由將以往設於裝置孔上之區：扱回金屬配線圖案之故，藉 收容於裝置孔上之區域内y ς外之金屬配線圖案之一部分 型化。故可使緊密裝配此種=此可使半導體裝置之封裝小 小型化，除此之外，藉此小刑導體骏置之液晶模型等模組 於上述各構造之半導體裝置^可提升製程之生產率° 述半導體晶片各係設置於上述基，上述金屬配線圖案與上 依上述發明’半導體裝置中八板之相異側亦可。 各對基板設於相異側，即所謂τ屬配線圖案與半導體sb片 連接構造。在將此種正連
44851 q 五、發明說明（29) 接構造之半導體裝置作為TCP半導體裝置緊密裝配於液晶 模组之情況下，玻璃面板與輸入基板與金屬配線圖案連 接，該相反侧配置半導體晶片。因此，玻璃面板與輸入基 板之間不需確保收容半導體晶片之空間。故，可將玻璃面 板與輸入基板鄰接配置，藉此可縮窄框緣的寬幅。 又於該情況下，金屬配線圖案中突出於裝置孔上之區域 之内引線係由絕緣膜固定之故，於I LB步驟中不易變形。 同時，藉由倒裝另方式，可用比將墊予以熱壓接之習知連 接方法，以更低的溫度進行I LB步驟。故，於I LB步驟中可 減少對半導體晶片之電極之傷害即可完成，可得高品質之 半導體裝置。 又，將上述絕緣膜之線膨脹係數做成和基板相同程度， 可減低半導體裝置封裝時之反翹。故，可提升反射緊密裝 配時之製造良品率。又，裝置孔上所突出之金屬配線圖案 (内引線）係由絕緣膜固定之構造，故依倒裝片方式連接半 導體晶片之情況下，不需用以機械性保護半導體晶片與内 引線之樹脂密封。如此，半導體裝置之製造方法可簡單 化，可壓低材料成本。 又，於裝置孔上的區域亦可拉回金屬配線圖案之故，藉 由將以往設於裝置孔上之區域外的金屬配線圖案的一部分 收容於裝置孔上之區域内，藉此可使半導體裝置之封裝小 型化。故，可將緊密裝配此種半導體裝置之液晶模组等模 组小型化，除此之外，藉此小型化可提升製程之生產率。 本發明之半導體裝置之製造方法，包含以下步驟亦可。
第32頁 44851 6 五、發明說明（30) 即：於成帶狀之絕緣性基材上，穿孔形成與半導體晶片相 對向配置之裝置孔之步驟；於形成上述裝置孔之上述基材 上，以至少突出於上述裝置孔之方式，形成金屬配線圖案 之步驟；於上述基板上，自應將突出於上述裝置孔上之上 述金屬配線圖案予以固定之上述基板侧，以至少覆蓋上述 裝置孔之方式，形成絕緣膜之步驟；於上述基板之上述絕 緣膜的相反侧上，將上述半導體晶片與上述金屬配線圓案 連接配置之步驟= 依上述發明，半導體裝置中金屬配線圖案與半導體晶片 各對基板設於相同侧，即所謂逆連接構造。於該逆連接構 造之半導體裝置中，金屬配線圖案中突出於裝置孔上的區 域之内引線係由絕緣膜所固定之故，於I LB步驟中内引線 不易變形。同時，藉由使用倒裝片方式可用比將墊予以熱 壓接之習知連接方法，用更低的溫度進行ILB步驟。故， 於I LB步驟中可對半導體晶片之電極以較少的傷害即完 成1可得面品質之半導體裝置。 又，將上述絕緣膜之線膨脹係數做成與基板相同程度， 可使半導體裝置封裝之反翹減低。故反射緊密裝配時之製 造良品率可提升。又如前所述係為將裝置孔上所突出之金 屬配線圖案之内引線以絕緣膜固定之構造之故，依倒裝片 方式連接半導體晶片之情況下，不需用以機械性保護半導 體晶片與金屬配線圖案（内引線）之樹脂密封。如此，半導 體裝置之製造方法可簡單化，可抑制製造成本。 又，於裝置孔上的區域亦可拉回金屬配線圖案之故，籍
第33頁 4485 1 6 五、發明說明（31) 由將以往設於裝置孔上之區域外之金屬配線圖案之一部分 收容於裝置孔上之區域内，藉此可使半導體裝置之封裝小 型化。故可使緊密裝配此種半導體裝置之液晶模型等模組 小型化，除此之外，藉此小型化可提升製程之生產率。 本發明之半導體裝置之製造方法，包含以下步驟亦可。 即：於成帶狀之絕緣性基材上，穿孔形成與半導體晶片相 對向配置之裝置孔之步驟；於形成上述裝置孔之上述基材 上，以至少突出於上述裝置孔之方式，形成金屬配線圖案 之步驟；於上述基板上，自應將突出於上述裝置孔上之上 述金屬配線圖案予以固定之上述金屬配線圖案侧，以至少 覆蓋上述裝置孔之方式，形成絕緣膜之步驟；於上述基板 之上述絕緣膜的相反側上，將上述半導體晶 與上述金屬 配線圖案連接配置之步驟。 依上述發明，半導體裝置中金屬配線圖案與半導體晶片 各對基板設於相異側，即所謂正連接構造。在將此種正連 接構造之半導體裝置作為TCP半導體裝置緊密裝配於液晶 模組之情況下，玻璃面板與輸入基板與金屬配線圖案連 接，該相反側配置半導體晶片 因此，玻璃面板與輸入基 板之間不需確保收容半導體晶片之空間。故，可將玻璃面 板與輸入基板鄰接配置，藉此可縮窄框緣的寬幅。 又於該情況下，金屬配線圖案中突出於裝置孔上之區域 之内引線係由絕緣膜固定之故，於I LB步驟中不易變形。 同時，藉由倒裝月方式，可用比將墊予以熱壓接之習知連 接方法，以更低的溫度進行I LB步驟。故，於I L B步驟中可
第34頁 4485 1 6 五、發明說明（32) 減少對半導體晶片之電極之傷害即可完成，可得高品質之 半導體裝置。 又，將上述絕緣膜之線膨脹係數做成和基板相同程度， 可減低半導體裝置封裝時之反翹。故，可提升反射緊密裝 配時之製造良品率。又，裝置孔上所突出之金屬配線圖案 (内引線）係由絕緣膜固定之構造，故依倒裝片方式連接半 導體晶片之情況下，不需用以機械性保護半導體晶片與内 引線之樹脂密封。如此，半導體裝置之製造方法可簡單 化、可壓低製造成本。 又，於裝置孔上的區域亦可拉回金屬配線圖案之故，藉 由將以往設於裝置孔上之區域外的金屬配線圖案的一部分 收容於裝置孔上之區域内，藉此可使半導體裝置之封裝小 型化。故，可將緊密裝配此種半導體裝置之液晶模組等模 組小型化，除此之外，藉此小型化可提升製程之生產率。 發明之詳細說明中之具體實施例或實施態樣，僅係用以 說明本發明之技術内容者，並非用以狹義限定解釋本發明 者。於本發明之精神及以下記載之申請專利範圍内，可對 本發明進行各種變更實施。 [符號說明] 1 TCP半導體裝置（半導體裝置） 2 基材 2 a 裝置 孔 3 金屬 配線圖案 3a 内引 線
第35頁 44851 b 五、發明說明（33) 3b 外引線 4 絕緣膜 5 半導體晶片 5 a 電極 5b 墊
6 ACF 9 玻璃面板 10 輸入基板 11 樹脂 21 TCP半導體裝置（半導體裝置） 31 TBGA半導體裝置（半導體裝置） 32 焊錫球（導通端子） 33 補剛構件 41 TBG半導體裝置（半導體裝置）
第36頁

Claims (1)

  1. 44851 6 六、申請專利範圍 1. 一種半導體裝置，其特徵在於包含： 半導體晶片； 絕緣性基板，成帶狀，於與上述半導體晶片相對向的 部位上穿設有裝置孔； 金屬配線圖案，設於上述基板上，與上述半導體晶片 連接；及 絕緣膜，自上述基板之配置有上述半導體晶片之侧之 相反侧，至少覆蓋上述裝置孔。 2. 如申請專利範圍第1項之半導體裝置，其中上述金屬 配線圖案係形成於上述絕緣膜上。 3. 如申請專利範圍第2項之半導體裝置，其中上述金屬 配線圖案係形成於上述絕緣膜的覆蓋上述裝置孔的部分 上。 4. 如申請專利範圍第1項之半導體裝置，其中上述金屬 配線圖案係埋入於上述絕緣膜。 5. 如申請專利範圍第4項之半導體裝置，其中上述金屬 配線圖案係形成於上述絕緣膜的覆蓋上述裝置孔的部分 上。 6. 如申請專利範圍第3項之半導體裝置，其具有導通端 子，將形成於上述絕緣膜的覆蓋上述裝置扎的部分上之上 述金屬配線圖案，與外部電路取得導通。 7. 如申請專利範圍第6項之半導體裝置，其中上述導通 端子係為焊錫球。 8. 如申請專利範圍第1項至第5項中之任一項之半導體裝
    第37頁 4485 丨 6 六、申請專利範圍 置，其中上述金屬配線圖案與上述半導體晶片各係設置於 上述基板之相同側。 9.如申請專利範圍第1項至第5項中之任一項之半導體裝 置，其中上述金屬配線圖案與上述半導體晶片各係設置於 上述基板之相異侧。 1 0.如申請專利範圍第1項至第5項中之任一項之半導體 裝置，其中上述絕緣膜係將突出於裝置孔上的區域之内引 線予以固定者。 11.如申請專利範圍第1項至第5項中之任一項之半導體 裝置，其中上述絕緣膜之線膨脹係數係約等於上述基板之 線膨脹係數。 1 2.如申請專利範圍第1項至第5項中之任一項之半導體 裝置，其中上述絕緣膜係由抗焊劑所成。 1 3.如申請專利範圍第1項至第5項中之任一項之半導體 裝置，其進一步包含：加強固定構件，抑制上述基板反翹 或膨服。 1 4.如申請專利範圍第1項至第5項中之任一項之半導體 裝置，其中上述半導體晶片與金屬配線圖案係由各向異性 導電膜連接。 1 5. —種半導體裝置之製造方法，其特徵在於包含以下 步驟： 於成帶狀之絕緣性基材上，穿孔形成與半導體晶片相 對向配置之裝置孔之步驟； 於形成上述裝置孔之上述基材上，以至少突出於上述
    第38頁 166 六、申請專利範圍 裝置孔之方式，形成金屬配線圖案之步驟； 於上述基板上，自應將突出於上述裝置孔上之上述金屬 配線圖案予以固定之上述基板側，以至少覆蓋上述裝置孔 之方式，形成絕緣膜之步驟； 於上述基板之上述絕緣膜的相反側上，將上述半導體晶 片與上述金屬配線圖案連接配置之步驟。 16.—種半導體裝置之製造方法，其特徵在於包含以下 步驟： 於成帶狀之絕緣性基材上，穿孔形成與半導體晶片相 對向配置之裝置孔之步驟； 於形成上述裝置孔之上述基材上，以至少突出於上述 裝置孔之方式，形成金屬配線圖案之步驟； 於上述基板上，自應將突出於上述裝置孔上之上述金 屬配線圖案予以固定之上述金屬配線圖案側，以至少覆蓋 上述裝置孔之方式，形成絕緣膜之步驟； 於上述基板之上述絕緣膜的相反侧上，將上述半導體 晶片與上述金屬配線圖案連接配置之步驟。
    第39頁
TW087120262A 1998-01-26 1998-12-07 Semiconductor device and method of manufacturing the same TW448516B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10013052A JPH11214435A (ja) 1998-01-26 1998-01-26 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
TW448516B true TW448516B (en) 2001-08-01

Family

ID=11822368

Family Applications (1)

Application Number Title Priority Date Filing Date
TW087120262A TW448516B (en) 1998-01-26 1998-12-07 Semiconductor device and method of manufacturing the same

Country Status (4)

Country Link
US (1) US6060782A (zh)
JP (1) JPH11214435A (zh)
KR (1) KR100305034B1 (zh)
TW (1) TW448516B (zh)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6225704B1 (en) * 1999-02-12 2001-05-01 Shin-Etsu Chemical Co., Ltd. Flip-chip type semiconductor device
EP1181239A1 (de) * 1999-03-31 2002-02-27 Siemens Aktiengesellschaft Verfahren zur herstellung von freitragenden mikrostrukturen, von dünnen flachteilen oder von membranen und verwendung nach diesem verfahren hergestellter mikrostrukturen als widerstandsgitter in einer einrichtung zur messung schwacher gasströmungen
JP2002164358A (ja) * 2000-11-28 2002-06-07 Mitsubishi Electric Corp 半導体装置用基材および半導体装置の製造方法
US6573660B2 (en) * 2001-04-30 2003-06-03 Intel Corporation Driving emissive displays
US7115986B2 (en) * 2001-05-02 2006-10-03 Micron Technology, Inc. Flexible ball grid array chip scale packages
JP3476442B2 (ja) 2001-05-15 2003-12-10 沖電気工業株式会社 半導体装置及びその製造方法
US6730536B1 (en) 2001-06-28 2004-05-04 Amkor Technology, Inc. Pre-drilled image sensor package fabrication method
US6560756B1 (en) * 2001-07-02 2003-05-06 Ltx Corporation Method and apparatus for distributed test pattern decompression
SG104293A1 (en) 2002-01-09 2004-06-21 Micron Technology Inc Elimination of rdl using tape base flip chip on flex for die stacking
SG121707A1 (en) 2002-03-04 2006-05-26 Micron Technology Inc Method and apparatus for flip-chip packaging providing testing capability
SG115456A1 (en) 2002-03-04 2005-10-28 Micron Technology Inc Semiconductor die packages with recessed interconnecting structures and methods for assembling the same
SG111935A1 (en) * 2002-03-04 2005-06-29 Micron Technology Inc Interposer configured to reduce the profiles of semiconductor device assemblies and packages including the same and methods
SG115455A1 (en) 2002-03-04 2005-10-28 Micron Technology Inc Methods for assembly and packaging of flip chip configured dice with interposer
SG115459A1 (en) * 2002-03-04 2005-10-28 Micron Technology Inc Flip chip packaging using recessed interposer terminals
US6975035B2 (en) * 2002-03-04 2005-12-13 Micron Technology, Inc. Method and apparatus for dielectric filling of flip chip on interposer assembly
KR100434696B1 (ko) * 2002-03-27 2004-06-07 주식회사 칩팩코리아 티비지에이 반도체 패키지의 비아홀 형성 방법
DE10237084A1 (de) * 2002-08-05 2004-02-19 Osram Opto Semiconductors Gmbh Verfahren zum Herstellen eines elektrischen Leiterrahmens und Verfahren zum Herstellen eines oberflächenmontierbaren Halbleiterbauelements
US20040036170A1 (en) * 2002-08-20 2004-02-26 Lee Teck Kheng Double bumping of flexible substrate for first and second level interconnects
JP4014591B2 (ja) * 2004-10-05 2007-11-28 シャープ株式会社 半導体装置および電子機器
KR100891330B1 (ko) * 2007-02-21 2009-03-31 삼성전자주식회사 반도체 패키지 장치와, 반도체 패키지의 제조방법과,반도체 패키지 장치를 갖는 카드 장치 및 반도체 패키지장치를 갖는 카드 장치의 제조 방법

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4811081A (en) * 1987-03-23 1989-03-07 Motorola, Inc. Semiconductor die bonding with conductive adhesive
JPH04303953A (ja) * 1991-04-01 1992-10-27 Nec Corp 半導体装置
JP2595909B2 (ja) * 1994-09-14 1997-04-02 日本電気株式会社 半導体装置
JP2768315B2 (ja) * 1994-09-22 1998-06-25 日本電気株式会社 半導体装置
JP2581017B2 (ja) * 1994-09-30 1997-02-12 日本電気株式会社 半導体装置及びその製造方法

Also Published As

Publication number Publication date
KR100305034B1 (ko) 2001-11-30
US6060782A (en) 2000-05-09
KR19990066844A (ko) 1999-08-16
JPH11214435A (ja) 1999-08-06

Similar Documents

Publication Publication Date Title
TW448516B (en) Semiconductor device and method of manufacturing the same
TW473950B (en) Semiconductor device and its manufacturing method, manufacturing apparatus, circuit base board and electronic machine
JP3011233B2 (ja) 半導体パッケージ及びその半導体実装構造
US5552637A (en) Semiconductor device
US6593648B2 (en) Semiconductor device and method of making the same, circuit board and electronic equipment
CN101877349B (zh) 半导体模块及便携式设备
JPS60262430A (ja) 半導体装置の製造方法
JP2000133672A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2008091714A (ja) 半導体装置
JPH10321672A (ja) 半導体装置及びその製造方法
JP2001298115A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
WO2009104599A1 (ja) 電子装置、実装基板積層体及びそれらの製造方法
JP2003068804A (ja) 電子部品実装用基板
JP2001007472A (ja) 電子回路装置およびその製造方法
JPWO2006100738A1 (ja) 半導体装置及びその製造方法
JP3442978B2 (ja) テープキャリアパッケージ半導体装置及びそれを用いた液晶パネル表示装置
JP5267540B2 (ja) 半導体装置
KR20080077587A (ko) 칩 온 필름용 배선기판과 그 제조방법, 및 칩 온 필름
JPH09321188A (ja) 半導体装置及びその実装方法
JP3961491B2 (ja) 半導体装置の製造方法，半導体装置およびそれを用いる液晶モジュール
KR100714186B1 (ko) 열방출형 테이프 캐리어 패키지 및 그의 제조 방법
JP2002270711A (ja) 半導体装置用配線基板およびその製造方法
JPH10340925A (ja) 半導体装置およびその製造方法
JPH0196952A (ja) 気密封止チツプキヤリア
JP3192087B2 (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MK4A Expiration of patent term of an invention patent