CN102646606B - Ic卡模块的封装方法 - Google Patents

Ic卡模块的封装方法 Download PDF

Info

Publication number
CN102646606B
CN102646606B CN201110039517.8A CN201110039517A CN102646606B CN 102646606 B CN102646606 B CN 102646606B CN 201110039517 A CN201110039517 A CN 201110039517A CN 102646606 B CN102646606 B CN 102646606B
Authority
CN
China
Prior art keywords
pad
conductive
conductive layer
chip
module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201110039517.8A
Other languages
English (en)
Other versions
CN102646606A (zh
Inventor
李建军
魏云海
王久君
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CHINA ELECTRICS SMART CARD Co Ltd
Original Assignee
CHINA ELECTRICS SMART CARD Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CHINA ELECTRICS SMART CARD Co Ltd filed Critical CHINA ELECTRICS SMART CARD Co Ltd
Priority to CN201110039517.8A priority Critical patent/CN102646606B/zh
Publication of CN102646606A publication Critical patent/CN102646606A/zh
Application granted granted Critical
Publication of CN102646606B publication Critical patent/CN102646606B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

本发明公开了一种IC卡模块的封装方法及一种用于IC卡模块的PCB电子载板，其包括下述步骤：A，提供PCB电子载板和芯片，所述电子载板包括绝缘层，在绝缘层的下表面设置有导电层，所述导电层的下表面或设有非接触式模块的外接天线焊盘或设有接触式模块的触点，所述导电层的上表面设有多个焊盘，所述芯片上设有多个导电凸点；B，采用表面组装技术(SMT)工艺方式将所述芯片的导电凸点贴装在电子载板的焊盘上；C，使导电凸点与焊盘相连接并形成键合点，成为成品模块；本发明由于采用PCB电子载板来代替传统的载带式引线框架，采用表面组装技术(SMT)工艺方式将所述芯片导电凸点贴装在电子载板的焊盘上代替传统超声热压的方式将金丝焊接在引线框架焊盘上，简化生产工艺、提升了产品性能，提高了生产效率，节省了原材料成本和加工成本。

Description

IC卡模块的封装方法
技术领域
本发明是有关于一种IC卡模块的封装方法，其使用双面或单面覆导电层的PCB电子载板并采用表面组装技术(SMT)工艺来加工IC卡模块。 
背景技术
IC卡模块具有接触式IC卡模块和非接触式IC卡模块。传统的IC卡模块结构包括引线框架(或称载带)和芯片，芯片设置在引线框架上，其引线框架是类似电影胶片的一种采用35mm宽的引线框架。 
参见图1所示，传统的IC卡模块的封装方法包括以下步骤： 
A、提供载带1’，参见图1a所示，载带1’具有金属表面11’和绝缘层12’，绝0层12’连接在金属表面11’的上方； 
B、贴片，参见图1b所示，将晶片上的单个芯片2’通过装片胶3’采用正贴的方式贴装在载带1’的载片台上，贴装后经在线固化炉烘干； 
C、压焊，将芯片2’上的焊点和载带1’上的焊盘采用超声热压的方式进行金属线4’键合； 
D、包封或塑封，参见图1c所示，采用环氧或模塑料之类的包封胶5’将装载在卷状条带上经过贴片和压焊后的芯片封装起来，以起到防水、防尘等保护作用； 
E、测试，将塑封后的IC卡模块经过电性能测试，确认模块加工后是否电性能合格，合格的产品最终成为IC卡模块，参见图2至图4所示。 
上述IC卡模块的封装方法的每一个步骤都需要采用智能卡专用设备生产，设备价格贵，加工工艺繁琐；而且，该封装方法的加工效率低，对引线框架精度要求高，引线框架的制备工艺难度大，均进一步提高了IC卡模块的制作成本。 
此外，通过上述封装方法制出的IC卡模块形成横向两个模块，纵方向由若干模块单元排列成的长条状产品，在加工过程中采用载带缠绕在轮盘上的方式入料和出料，使得该IC卡模块的包装、运输均很不方便。 
发明内容
本发明的目的是，提供一种IC卡模块的封装方法，其简化了IC卡模块的加工过程， 提高了生产效率，节省了原材料成本和加工成本。 
本发明的上述目的可采用下列技术方案来实现： 
一种IC卡模块的封装方法，其包括下述步骤：A，提供PCB电子载板和芯片，所述电子载板包括绝缘层，在绝缘层的下表面设置有导电层，所述导电层的下表面或设有非接触式模块的外接天线焊盘或设有接触式模块的触点，所述导电层的上表面设有多个焊盘，所述芯片上设有多个导电凸点；B，采用表面组装技术(SMT)工艺方式将所述芯片的导电凸点贴装在电子载板的焊盘上；C，使导电凸点与焊盘相连接并形成键合点，成为成品模块。 
一种IC卡模块的封装方法，其包括下述步骤：A，提供PCB电子载板和芯片，所述电子载板包括绝缘层，在绝缘层的下表面设置第一导电层，在绝缘层的上表面设置第二导电层，所述第一导电层上或设有非接触式模块的外接天线焊盘或设有接触式模块的触点，所述第二导电层设有多个焊盘，所述芯片上设有多个导电凸点；B，采用表面组装技术(SMT)工艺方式将所述芯片的导电凸点贴装在电子载板的焊盘上；C，使导电凸点与焊盘相连接并形成键合点，成为成品模块。 
在优选的实施方式中，上述步骤A还包括步骤A1，在导电层的下表面的电镀形成第一保护层，所述第一保护层或形成非接触式模块的外接天线焊盘或形成接触式模块的触点，在绝缘层上设有多个能使导电层的上表面具有外露部分的焊盘孔，所述导电层的外露部分的上表面电镀形成第二保护层，所述第二保护层成为焊盘。 
在优选的实施方式中，上述步骤C中，通过回流焊接或常温固化或加热固化，使导电凸点与焊盘相连接并形成键合点。 
在优选的实施方式中，上述步骤C还包括步骤C1，在导电凸点与焊盘形成键合点后，利用胶水，在芯片与绝缘层之间进行底部填充。 
在优选的实施方式中，上述步骤A中的所述导电凸点为锡球凸点；上述步骤B还包括步骤B1，将焊膏印刷在焊盘上，所述芯片以其锡球凸点通过焊膏粘结在焊盘上。 
在优选的实施方式中，上述步骤B中的所述导电凸点为锡球凸点；上述步骤B还包括步骤B1，将导电胶印刷在焊盘上，所述芯片以其锡球凸点通过导电胶粘结在焊盘上。 
本发明实施例的封装方法的特点和优点是： 
1、其使用双面或单面覆导电层的PCB电子载板来替代传统的载带式引线框架，使得加工简单，且PCB电子载板1的工艺成熟，即，利用PCB电子载板1作为载体入料和出料，提高了生产效率，同时节省了原材料成本，并且使得制成的IC卡模块在宽度方向上可具有更多个模块单元，从而便于包装和运输。 
2、其采用表面组装技术(SMT)工艺方式将预置了导电凸点的芯片直接放置在PCB电子载板上，从而简化了生产过程，提高了生产效率。 
3、其省去了传统的压焊和塑封工序以及智能卡专用生产设备，简化了加工过程，提高了生产效率，提升了产品性能，大大节省了加工成本。 
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。 
图1是传统的IC卡模块的封装方法的流程示意图，其步骤a-c显示了工艺过程； 
图2是传统的IC卡模块的正面示意图； 
图3是传统的IC卡模块的背面示意图； 
图4是传统的IC卡模块的布线图； 
图5是本发明的IC卡模块的封装方法的第一种实施例的流程示意图，图5中的步骤a-f显示了单面覆导电层的工艺过程； 
图6是本发明的IC卡模块的结构剖面示意图，其显示了单层导电层的状态； 
图7是本发明的IC卡模块的PCB电子载板背面示意图，其显示了单层导电层的状态； 
图8是本发明的IC卡模块的封装方法的第二种实施例的流程示意图，图8中的步骤a-f显示了双面覆导电层的工艺过程； 
图9是本发明的IC卡模块的结构剖面示意图，其显示了双层导电层的状态； 
图10A是本发明IC卡模块的PCB电子载板正面示意图，其显示了双层导电层的状态； 
图10B是本发明IC卡模块的PCB电子载板背面示意图，其显示了双层导电层的状态； 
图10C是本发明IC卡模块的布线图。 
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。 
实施方式1 
参见图5所示，本发明实施例提出的IC卡模块的封装方法，包括下述步骤： 
A，提供PCB(Printed Circuit Board，印刷电路板)电子载板1和芯片2，所述电子载板1包括绝缘层11，在绝缘层11的下表面设置有导电层12，所述导电层12的下表面或设有非接触式模块的外接天线焊盘或设有接触式模块的触点31，所述导电层12的上表面设有多个焊盘32，所述芯片2上设有多个导电凸点21。其中，导电凸点21的数量与焊盘21的数量可以相同，也可以不相同，此处，对于接触式IC卡模块而言，具有八个焊盘32，具有五个导电凸点21，对于非接触式IC卡模块而言，具有两个焊盘32，具有两个导电凸点21。此外，绝缘层11的基本材料可为玻璃纤维布，导电层12一般为可导电的金属层，例如为铜或铝。 
B，采用表面组装技术(SMT)工艺方式，所述芯片2以其导电凸点21粘结在焊盘32上，其中，导电凸点21可通过导电胶粘结在焊盘32上。 
C，使导电凸点21与焊盘32相连接并形成键合点4，成为成品模块。进一步地，可通过回流焊接或常温固化或加热固化，而使导电凸点与焊盘相连接并形成键合点4，以完成芯片2与PCB电子载板1的连接。 
本发明实施例的封装方法可用于制作接触式IC卡模块，也可以用于制作非接触式IC卡模块；该封装方法是通过单面覆导电层的方式来加工IC卡模块。 
本发明实施例的封装方法与传统的利用载带生产IC卡模块的方法相比，摒弃了传统的卷带式的引线框架，而是通过PCB电子载板1进行加工，使得加工简单，且PCB电子载板1的工艺成熟，即，利用PCB电子载板1作为载体入料和出料，提高了生产效率，同时节省了原材料成本。而由于PCB电子载板1作为载体入料和出料，使得制成的IC卡模块在宽度方向上可具有更多个模块单元，从而便于包装和运输。 
而且，本发明实施例省去了传统的压焊和塑封工序以及智能卡专用生产设备，简化了加工过程，提高了生产效率，提升了产品性能，大大节省了加工成本。 
作为本发明的一个优选实施方式，上述步骤A还包括步骤A1，在导电层12的下表面电镀形成第一保护层，所述第一保护层形成非接触式模块的外接天线焊盘或接触式模块的触点31，也就是说，在制作非接触式IC卡模块时，第一保护层为外接天线焊盘；在制作接触式IC卡模块时，第一保护层则为触点；在绝缘层11上设有多个能使导电层12的上表面具有外露部分的焊盘孔，所述导电层12的外露部分的上表面电镀形成第二保护层32，所述第二保护层32成为焊盘。其中，焊盘一般与导电凸点21相适配。 
作为本发明的一个优选实施方式，参见图5f所示，上述步骤C还包括步骤C1，在半成品模块回流焊接后，利用胶水51，在芯片2与绝缘层11之间进行底部填充。具体是， 借助滴胶头5，将胶水51填充在芯片2的底部与绝缘层11之间，此时，芯片2的底部，键合点4均密封在胶水51中，从而对焊点和芯片电路进行很好地保护，操作简单，省去了传统模块需要塑封的过程。 
实施方式2 
本发明实施例提出的IC卡模块的封装方法，包括下述步骤： 
A，参见图5a所示，提供PCB电子载板1和芯片2，所述电子载板1包括绝缘层11，在绝缘层11的下表面设置有导电层12，所述芯片2上所设置的导电凸点为锡球凸点21A。具体是，在芯片2表面预置一层电路，在芯片焊接点通过该电路引至预设位置，在该预设位置设立焊盘，在焊盘上制作锡球凸点21A。当然，此处并不以锡球凸点21A为限，只要是具有导电性能的易焊材料均可，例如金、镍、铜等。 
此外，在导电层12的下表面电镀形成第一保护层，所述第一保护层形成外接天线焊盘或触点31；在绝缘层11上形成焊盘孔，以露出导电层12，所述通过焊盘孔而露出的导电层12的上表面经电镀形成第二保护层，所述第二保护层成为焊盘32。 
B，参见图5b-图5d所示，将焊膏6印刷在焊盘32上，采用表面组装技术(SMT)工艺方式，将所述芯片2以其锡球凸点21A通过焊膏6粘结在焊盘32上，形成半成品模块。其中，可以通过丝网印刷的工艺将焊膏6印刷在焊盘32上。具体是，在绝缘层11的上表面设置网板7，在网板7上对应焊盘32的位置设有网板孔71，使得焊盘32外露；接着，将焊膏6放置在网板7上，利用刮刀72将焊膏6刮平，焊膏6则会被刮入网板孔71内，可使得焊膏6与网板7的上表面平齐，之后移除网板7，则使得焊膏6准确地设置在焊盘32上。 
C，参见图5e所示，进行回流焊接，使锡球凸点21A与焊盘32相连接并形成键合点4。也就是说，芯片2通过回流焊接使锡球凸点21A与焊盘32相连接形成键合点。 
本发明实施例采用锡球键合的方式，使得模块功耗降低10％，键合力(约100克)是传统金属线键合方式(5克)的20倍，大大提高了产品的合格率。 
本实施方式的其他结构、工作原理和有益效果与实施方式1的相同，在此不再赘述。 
实施方式3 
参见图6所示，通过上述单面覆导电层的方式来加工IC卡模块的结构，所述IC卡模块包括PCB电子载板1和芯片2。PCB电子载板1包括上下叠置的绝缘层11和导电层12。芯片2上设有导电凸点。导电层12的下表面设有第一保护层31，该第一保护层31 形成外接天线焊盘或触点。绝缘层11对应第一保护层31的位置设有焊盘孔，通过焊盘孔而露出的导电层12的上表面设有第二保护层32，该第二保护层32成为焊盘。所述芯片2的导电凸点粘结在焊盘32上，进一步地，芯片2的导电凸点可以是锡球凸点，此时，在焊盘32的上方则连接有导电胶6，锡球凸点则通过导电胶6连接在焊盘32上，使得芯片2与PCB电子载板1很好地连接在一起。 
此外，在芯片2的底部与绝缘层11之间还可设置胶水51。 
参见图7所示，IC卡模块PCB电子载板上具有多个模块单元矩阵排阵，每个模块单元在后期完成加工后冲切出来都是一个完整的IC卡模块。IC卡模块的上述结构使得，在其PCB电子载板上在横向或纵向上均可具有多个(三个以上)模块单元，使得包装及运输都比较方便。 
本实施例克服了芯片与载带之间需通过金属线键合而使得键合力较弱的缺点，而是使得芯片2的导电凸点与PCB电子载板1的焊盘32直接粘结的方式，省去了压焊的制造工艺，从而简化了生产过程，提升了产品性能，提高了生产效率。 
实施方式4 
参见图8所示，本发明实施例提出的IC卡模块的封装方法，包括下述步骤： 
A，提供PCB电子载板8和芯片2，所述电子载板8包括绝缘层81，在绝缘层81的下表面设置第一导电层82，在绝缘层的上表面设置第二导电层83，所述第一导电层82上或设有非接触式模块的外接天线焊盘或设有接触式模块的触点31，所述第二导电层83设有多个焊盘32，所述芯片2上设有多个导电凸点。其中，上述第一、二导电层82、83可分别为铜层或铝层。此外，在第一导电层82的下表面电镀形成第一保护层，所述第一保护层形成外接天线焊盘或触点31，在第二导电层83的上表面多处电镀形成第二导电保护层，所述第二保护层成为焊盘32，所述绝缘层81上设有使第一、二导电层导电的导电通道84。例如在绝缘层81上设有导电孔，导电孔上充满了锡、铜之类的导电材料，以使第一、二导电层82、83相互导通。其中，所述第一或第二导电保护层31、32可分别为金层或银层。 
B，采用表面组装技术(SMT)工艺方式，所述芯片2以其导电凸点粘结在焊盘32上，形成半成品模块，其中，导电凸点21可通过导电胶粘结在焊盘32上。 
C，将半成品模块进行回流焊接，使导电凸点与焊盘32相连接并形成键合点。 
本发明实施方式是通过双面覆导电层的方式来加工IC卡模块。 
本实施方式的其他结构、工作原理和有益效果与实施方式1的相同，在此不再赘述。 
实施方式5 
本发明实施例提出的IC卡模块的封装方法，包括下述步骤： 
参见图8所示，本发明实施例提出的IC卡模块的封装方法，包括下述步骤： 
A，提供PCB电子载板8和芯片2，所述电子载板8包括绝缘层81，在绝缘层81的下表面设置第一导电层82，在绝缘层的上表面设置第二导电层83，所述第一导电层82上或设有非接触式模块的外接天线焊盘或设有接触式模块的触点31，所述第二导电层83设有焊盘32，所述芯片2上设有锡球凸点21A。 
此外，在第一导电层82的下表面电镀形成第一保护层，所述第一保护层形成外接天线焊盘或触点31，在第二导电层83的上表面多处电镀形成第二导电保护层，所述第二保护层成为焊盘32，所述绝缘层81上设有使第一、二导电层导电的导电通道84。 
B，参见图8b-图8d所示，采用表面组装技术(SMT)工艺方式，将所述芯片2以其锡球凸点21A通过焊膏6粘结在焊盘32上。 
C，参见图8e所示，将半成品模块进行回流焊接，使锡球凸点21A与焊盘32相连接并形成键合点4。 
作为本发明的一个优选实施方式，上述第二导电层的上表面设置有阻焊层，用于防止锡外流。需要说明的是，所述阻焊层仅仅在制作接触式IC卡模块时，且是通过双面覆导电层的PCB电子载板8中才出现。 
本实施方式的其他结构、工作原理和有益效果与实施方式4的相同，在此不再赘述。 
实施方式6 
参见图9和图10A-10C所示，通过上述双面覆导电层的方式来加工IC卡模块的结构，所述IC卡模块包括PCB电子载板8和芯片2。PCB电子载板8包括上下叠置的第一导电层82，绝缘层81和第二导电层83。芯片2上设有导电凸点。第一导电层82的下表面设有第一保护层31，该第一保护层31形成外接天线焊盘或触点。第二导电层83的上表面设有第二保护层32，该第二保护层32成为焊盘，所述绝缘层81上设有使第一、二导电层导电的导电通道84。所述芯片2的导电凸点粘结在焊盘32上，进一步地，芯片2的导电凸点可以是锡球凸点，此时，在焊盘32的上方则连接有导电胶6，锡球凸点则通过导电胶6连接在焊盘32上，使得芯片2与PCB电子载板8很好地连接在一起。 
此外，在芯片2的底部与绝缘层11之间还可设置胶水51。 
本发明实施例还提出了一种用于IC卡模块的PCB电子载板，所述PCB电子载板具有形成矩阵阵列的多个上述的IC卡模块，所述PCB电子载板排布超出3排3列以上矩阵排列的所述接触式IC卡模块。 
以上所述仅为本发明的几个实施例，本领域的技术人员依据申请文件公开的可以对本发明实施例进行各种改动或变型而不脱离本发明的精神和范围。 

Claims (1)

1.一种IC卡模块的封装方法，其特征在于，所述封装方法包括下述步骤：
A，提供PCB电子载板和芯片，所述电子载板包括绝缘层，在绝缘层的下表面设置第一导电层，在绝缘层的上表面设置第二导电层，所述第一导电层上或设有非接触式模块的外接天线焊盘或设有接触式模块的触点，所述第二导电层设有多个焊盘，所述芯片上设有多个导电凸点；所述导电凸点为锡球凸点；
其中，第二导电层在绝缘层上表面的覆盖长度，小于第一导电层在绝缘层下表面的覆盖长度；
在第一导电层的下表面的电镀形成第一保护层，所述第一保护层或形成非接触式模块的外接天线焊盘或形成接触式模块的触点，在第二导电层的上表面的多处电镀形成第二保护层，所述第二保护层成为焊盘，所述绝缘层上设有使第一、二导电层相连的导电通道；
所述导电通道的制备方法为：在绝缘层上设有导电孔，导电孔上充满了锡或铜导电材料，以使第一、二导电层相互导通；
上述导电层为铝层，所述第一或第二保护层分别为银层；
B，通过表面组装技术方式将所述芯片的导电凸点贴装在电子载板的焊盘上；
将焊膏印刷在焊盘上，采用表面组装技术工艺方式，将所述芯片以其锡球凸点通过焊膏粘结在焊盘上，形成半成品模块；通过丝网印刷的工艺将焊膏印刷在焊盘上；具体制备方法是：在绝缘层的上表面设置网板，在网板上对应焊盘的位置设有网板孔，使得焊盘外露；接着，将焊膏放置在网板上，利用刮刀将焊膏刮平，焊膏则会被刮入网板孔内，可使得焊膏与网板的上表面平齐，之后移除网板，则使得焊膏准确地设置在焊盘上；
C，将半成品模块进行回流焊接，使导电凸点与焊盘相连接并形成键合点，成为成品模块；
在导电凸点与焊盘形成键合后，利用胶水，在芯片与绝缘层之间进行底部填充。
CN201110039517.8A 2011-02-16 2011-02-16 Ic卡模块的封装方法 Active CN102646606B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201110039517.8A CN102646606B (zh) 2011-02-16 2011-02-16 Ic卡模块的封装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110039517.8A CN102646606B (zh) 2011-02-16 2011-02-16 Ic卡模块的封装方法

Publications (2)

Publication Number Publication Date
CN102646606A CN102646606A (zh) 2012-08-22
CN102646606B true CN102646606B (zh) 2014-12-24

Family

ID=46659364

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110039517.8A Active CN102646606B (zh) 2011-02-16 2011-02-16 Ic卡模块的封装方法

Country Status (1)

Country Link
CN (1) CN102646606B (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104156756B (zh) * 2013-05-15 2021-09-24 苏州海博智能系统有限公司 一种可视智能卡及其封装方法
CN203720871U (zh) * 2013-11-06 2014-07-16 上海蓝沛新材料科技股份有限公司 一种智能卡
CN103730381A (zh) * 2013-12-16 2014-04-16 上海凯虹科技电子有限公司 芯片封装方法
CN104167380A (zh) * 2014-05-30 2014-11-26 上海芯哲微电子科技有限公司 一种smt贴片封装结构的smt贴片封装方法
CN104123644B (zh) * 2014-06-11 2015-12-09 上海雷塔电子科技有限公司 一种能与电容触摸屏通信的ic卡及其系统和方法
WO2015188391A1 (zh) * 2014-06-11 2015-12-17 赵飞 一种能与电容触摸屏通信的ic卡及其系统和方法
CN104602461A (zh) * 2014-12-15 2015-05-06 苏州海博智能系统有限公司 一种ic卡载带焊接加工方法
CN104505350B (zh) * 2014-12-24 2019-04-26 山东新恒汇电子科技有限公司 双面导电ic卡载带的加工方法
CN104881701B (zh) * 2015-06-11 2018-11-23 飞天诚信科技股份有限公司 一种智能卡及其制造方法
CN105161428A (zh) * 2015-06-18 2015-12-16 杰群电子科技（东莞）有限公司 印刷结合材焊接芯片的方法
CN106203587A (zh) * 2016-06-30 2016-12-07 上海哲山科技股份有限公司 智能卡的加工方法及智能卡
CN106373901A (zh) * 2016-08-31 2017-02-01 北京无线电测量研究所 一种用于微波裸芯片的蘸胶贴片方法
CN109086856B (zh) * 2018-08-28 2024-04-16 东莞市三创智能卡技术有限公司 一种双界面卡条带及其制备方法
CN110689105B (zh) * 2018-09-26 2024-04-09 深圳市融智兴科技有限公司 超薄rfid智能卡封装方法
CN109712898A (zh) * 2018-12-10 2019-05-03 通富微电子股份有限公司 一种封装方法及封装器件

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1901183A (zh) * 2005-07-18 2007-01-24 三星电子株式会社 衬底、智能卡模块及制造它们的方法
CN101023717A (zh) * 2004-08-12 2007-08-22 株式会社理光 电极基板
CN101226918A (zh) * 2007-01-17 2008-07-23 台湾应解股份有限公司 芯片封装基板及其封装结构
CN101707195A (zh) * 2009-11-13 2010-05-12 中电智能卡有限责任公司 一种用于生产接触式智能卡模块的引线框架及其制备方法
CN101847591A (zh) * 2009-03-27 2010-09-29 王海泉 一种在条带上实现多芯片封装的方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69118308T2 (de) * 1990-10-24 1996-08-08 Nec Corp Verfahren zur Herstellung einer elektrischen Verbindung für eine integrierte Schaltung
KR100610144B1 (ko) * 2004-11-03 2006-08-09 삼성전자주식회사 플립 칩 조립 구조를 가지는 칩-온-보드 패키지의 제조 방법
KR100723491B1 (ko) * 2005-07-14 2007-05-30 삼성전자주식회사 범용 인쇄 회로 기판 및 이를 사용한 스마트 카드
US7485501B2 (en) * 2005-11-02 2009-02-03 Sandisk Corporation Method of manufacturing flash memory cards
KR100891330B1 (ko) * 2007-02-21 2009-03-31 삼성전자주식회사 반도체 패키지 장치와, 반도체 패키지의 제조방법과,반도체 패키지 장치를 갖는 카드 장치 및 반도체 패키지장치를 갖는 카드 장치의 제조 방법
CN101971194A (zh) * 2007-12-19 2011-02-09 谢玉莲 非接触式和双界面嵌体及其生产方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101023717A (zh) * 2004-08-12 2007-08-22 株式会社理光 电极基板
CN1901183A (zh) * 2005-07-18 2007-01-24 三星电子株式会社 衬底、智能卡模块及制造它们的方法
CN101226918A (zh) * 2007-01-17 2008-07-23 台湾应解股份有限公司 芯片封装基板及其封装结构
CN101847591A (zh) * 2009-03-27 2010-09-29 王海泉 一种在条带上实现多芯片封装的方法
CN101707195A (zh) * 2009-11-13 2010-05-12 中电智能卡有限责任公司 一种用于生产接触式智能卡模块的引线框架及其制备方法

Also Published As

Publication number Publication date
CN102646606A (zh) 2012-08-22

Similar Documents

Publication Publication Date Title
CN102646606B (zh) Ic卡模块的封装方法
CN103681365B (zh) 层叠封装结构及其制作方法
TW200409334A (en) Chip to eliminate noise and manufacturing method thereof
CN100527412C (zh) 电子电路模块及其制造方法
CN104701272B (zh) 一种芯片封装组件及其制造方法
CN102270589B (zh) 半导体元件的制造方法和相应的半导体元件
CN103594447A (zh) 封装密度大高频性能好的ic芯片堆叠封装件及制造方法
CN202075772U (zh) 接触式ic卡模块
CN105321973A (zh) 一种覆晶摄像头及其制作方法
CN102270585B (zh) 电路板结构、封装结构与制作电路板的方法
CN105140255A (zh) 一种覆晶摄像头封装片及其制作方法
CN202034361U (zh) 一种半导体封装结构
CN101625986B (zh) 芯片封装结构制程
CN103400826A (zh) 半导体封装及其制造方法
CN104183508A (zh) 半导体器件的制作方法
CN103107145A (zh) 半导体封装件、预制导线架及其制法
CN203608451U (zh) Smt加法高密度封装多层线路板结构
CN102751203A (zh) 半导体封装结构及其制作方法
CN102412241B (zh) 半导体芯片封装件及其制造方法
CN105405825A (zh) 一种覆晶薄膜封装结构
CN102130085B (zh) 具电性连接结构的半导体封装件及其制法
JP2007134618A5 (zh)
CN204303804U (zh) 可拆卸、可组装的半导体封装体堆叠结构
CN104064530A (zh) 半导体封装件及其制法
CN218039190U (zh) 一种双面封装产品

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant