KR101631625B1 - 전자장치 및 전자장치의 제조방법 - Google Patents

전자장치 및 전자장치의 제조방법 Download PDF

Info

Publication number
KR101631625B1
KR101631625B1 KR1020150066736A KR20150066736A KR101631625B1 KR 101631625 B1 KR101631625 B1 KR 101631625B1 KR 1020150066736 A KR1020150066736 A KR 1020150066736A KR 20150066736 A KR20150066736 A KR 20150066736A KR 101631625 B1 KR101631625 B1 KR 101631625B1
Authority
KR
South Korea
Prior art keywords
substrate
forming
substrates
flexible substrate
flexible
Prior art date
Application number
KR1020150066736A
Other languages
English (en)
Inventor
박장웅
박지훈
Original Assignee
울산과학기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 울산과학기술원 filed Critical 울산과학기술원
Priority to KR1020150066736A priority Critical patent/KR101631625B1/ko
Application granted granted Critical
Publication of KR101631625B1 publication Critical patent/KR101631625B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5387—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/107—Indirect electrical connections, e.g. via an interposer, a flexible substrate, using TAB

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 접혀진 구조를 갖는 연성기판; 및 상기 연성기판의 서로 마주보는 면에 각각 설정 깊이로 형성된 기판삽입부에 삽입되어 서로 마주보도록 위치하는 한 쌍의 기판들을 포함하는 전자장치를 제공한다.
따라서 연성기판 내 기판이 삽입되는 구조이기 때문에, 전체 전자장치의 두께를 감소시킬 수 있어 소형화가 가능하며, 공정이 간단하여 경제적이며 생산성을 향상시킬 수 있다.

Description

전자장치 및 전자장치의 제조방법 {Electronic device and manufacturing method of the same}
본 발명은 전자장치 및 전자장치의 제조방법에 관한 것으로서, 보다 상세하게는 접어서 제조되는 전자장치 및 전자장치의 제조방법에 관한 것이다.
일반적으로 전자장치들은 딱딱한 기판 위에 전자 소자가 구비되는데, 최근에는 전자소자의 응용 분야가 넓어지면서 유연한 형태의 전자 소자에 대한 요구가 증대되고 있다. 특히 피부 등의 생체에 입체적으로 부착되어 근육의 움직임 등을 감지하기 위해서 유연하고 접을 수 있는 전자 소자에 대한 관심이 지속되고 있다.
한편, 최근에는 적용되는 전자제품의 소형화 등으로 인하여 보다 공정을 단순화하고 크기를 줄이기 위하여, 상기한 전자 소자를 접어서 제조하는 기술이 개발되고 있다.
그런데, 상기한 접어서 제조하는 전자장치는, 각 구성을 순차적으로 적층한 뒤 이를 접어서 제조하는 만큼 전체 두께가 두꺼워지는 문제점이 있었다.
대한민국 공개특허 제10-2013-0062734호
본 발명은, 접어서 제조하되 그 두께를 감소시킬 수 있는 전자장치 및 전자장치의 제조방법을 제공하는 것을 목적으로 한다.
본 발명의 일 측면에 의하면, 본 발명은 접혀진 구조를 갖는 연성기판; 및 상기 연성기판의 서로 마주보는 면에 각각 설정 깊이로 형성된 기판삽입부에 삽입되어 서로 마주보도록 위치하는 한 쌍의 기판들을 포함하는 전자장치를 제공한다.
본 발명의 다른 측면에 의하면, 본 발명은 지지재의 상면에 한 쌍의 기판들을 서로 이격되게 배치하는 단계; 상기 기판들의 상면으로 연성기판을 형성하는 단계; 및 상기 지지재를 분리하고, 상기 기판이 서로 대향하도록 상기 연성기판을 접어 전자장치를 완성하는 단계를 포함하는 전자장치의 제조방법을 제공한다.
본 발명의 또 다른 측면에 의하면, 본 발명은 지지재의 상면에 연성기판을 형성하는 단계; 상기 연성기판의 상면에 설정된 깊이를 갖고 있으며 서로 이격되게 배치되는 한 쌍의 기판삽입부들을 형성하는 단계; 상기 기판삽입부들 각각에 한 쌍의 기판들을 삽입하여 결합하는 단계; 및 상기 지지재를 분리하고, 상기 기판들이 서로 대향하도록 상기 연성기판을 접어 전자장치를 완성하는 단계를 포함하는 전자장치의 제조방법을 제공한다.
본 발명에 따른 전자장치 및 전자장치의 제조방법은 다음과 같은 효과를 제공한다.
첫째, 접어서 전자장치를 제조하는데 있어서, 기판이 연성기판에 삽입되는 구조이기 때문에, 전체 전자장치의 두께를 감소시킬 수 있으며, 이에 전자제품의 두께도 감소시킬 수 있으며, 소형화가 가능하다.
둘째, 접을 수 있는 연성기판에 경성기판들을 부착하고, 경성기판 각각에 소스전극, 드레인전극, 게이트전극을 동시에 형성할 수 있어, 전극을 순차적으로 적층형성하는 공정과 비교하여 공정을 간소화할 수 있으며, 비용저감은 물론 생산성을 향상시킬 수 있다.
셋째, 연성기판의 상면에 복수의 경성기판들을 서로 이격되게 부착한 후, 상기 연성기판을 접어서 전자장치로 완성함으로써, 접는 횟수나 접히는 크기에 따라 다양한 형상의 전자장치의 제작이 가능하며, 다양한 전자기기에 활용이 가능하다.
넷째, 제1기판에는 소스 전극과 드레인 전극을 형성하고, 제2기판에는 게이트 전극을 형성한 후, 연성기판을 반으로 접어서 상기 제1기판과 상기 제2기판이 마주보게 위치함으로써, 탑 게이트 구조의 전자 소자 제작이 가능하다.
도 1은 본 발명의 실시예에 따른 전자장치의 구조를 나타내는 단면도이다.
도 2 내지 도 7은 본 발명의 일 실시예에 따른 전자장치의 제조방법을 나타내는 단면도이다.
도 8 내지 도 10은 본 발명의 다른 실시예에 따른 전자장치의 제조방법을 나타내는 단면도이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다.
먼저, 도 1을 참조하면, 본 발명의 실시예에 따른 전자장치(500)는, 연성기판(100)과, 한 쌍의 기판(210,220)과, 격벽(400)을 포함한다.
상기 연성기판(100)은, 접힐 수 있도록 유연성 있는 소재로 형성되며, 서로 이격 배치되고 설정된 깊이를 갖는 한 쌍의 기판삽입부(103)가 형성되어 있다. 여기서, 상기 기판삽입부(103)는, 후술되는 제1기판(210)이 삽입 부착되는 제1삽입부(101)와, 상기 제1삽입부(101)와 이격되고 제2기판(220)이 삽입 부착되는 제2삽입부(102)를 포함한다.
상기 기판삽입부(103)는, 삽입되는 상기 제1기판(210)과 상기 제2기판(220)의 두께와 동일한 깊이를 갖도록 형성되어, 상기 기판삽입부(103)에 상기 제1기판(210)과 상기 제2기판(220)이 삽입되면 상기 제1기판(210)과 상기 제2기판(220)의 상면과 상기 연성기판(100)의 상면이 동일한 면을 갖도록 한다.
또는, 상기 기판삽입부(103)는, 삽입되는 상기 제1기판(210)과 상기 제2기판(220)의 두께보다 작은 깊이를 갖도록 형성되어, 상기 기판삽입부(103)에 상기 제1기판(210)과 상기 제2기판(220)이 삽입되면 상기 제1기판(210)과 상기 제2기판(220)이 상기 연성기판(100)에 대하여 돌출되게 형성될 수 있다. 여기서, 상기 연성기판(100)에 대한 상기 제1기판(210)과 상기 제2기판(220)의 돌출높이는 제조하고자 하는 전자장치의 종류 등에 따라 다양하게 조절할 수 할 수 있음은 물론이다.
상기 한 쌍의 기판(210,220)은, 상기 연성기판(100)의 서로 마주보는 면에 각각 상기 기판삽입부(101,102)에 삽입되어, 서로 마주보도록 위치하고 있으며, 경성기판으로 형성되어 있다. 상세하게, 상기 한 쌍의 기판(210,220)들은, 소스전극(311)과 드레인전극(312)이 형성되고, 상기 소스전극(311)과 드레인전극(312) 사이에 상기 채널(314)이 형성된 제1기판(210)과, 상기 연성기판(100)을 접을 시 상기 소스전극(311)과 상기 드레인전극(312)과 상기 채널(314)에 대응하는 부분에 게이트전극(313)이 형성된 제2기판(220)을 포함한다.
상기 격벽(400)은, 상기 한 쌍의 기판(210,220)들이 서로 대향하도록 위치한 상태에서, 상기 한 쌍의 기판(210,220)들이 서로 이격된 상태를 유지하도록 하고, 상기 기판에 형성된 채널(314)에 대응하여 공기층(410)이 형성되도록 하며, 상기 소스전극(311)과 드레인전극(312) 일부를 매립하고, 상면은 상기 게이트전극(313)에 접촉된다.
한편, 상기 전자장치(500)는, 상기한 바와 같이 상기 제1기판(210)과 상기 제2기판(220) 사이에 공기층(410)을 갖는 격벽(400)을 형성하여 공기를 절연체로 형성한 경우를 실시예로 나타내었으나, 이는 바람직한 실시예로 절연체로 상기 제1기판(210)과 상기 제2기판(220) 사이에 산화알루미늄(Al2O3)막을 형성하여 상기 게이트전극(313)의 절연을 이룰 수도 있다.
나아가, 상기한 전자장치(500)는 스마트폰, 컴퓨터, TV, 디스플레이기기, 음향기기를 포함하는 전자제품이나, 반도체 기반형 센서 등 다양한 전자기기에 적용가능하다.
이하에서는, 도 2 내지 도 7을 참조하여 상기 전자장치(500)의 제조방법에 대하여 살펴보기로 한다.
먼저, 도 2에 나타난 바와 같이 지지재(10)의 상면에 희생층(20)을 형성한 후 도 3에 나타난 바와 같이, 한 쌍의 기판(210,220)을 서로 이격되게 배치한다. 여기서, 상기 지지재(10)는 유리 또는 웨이퍼 등을 적용할 수 있으며, 상기 지지재(10)의 상면에 접착제를 도포하여 접착층을 형성하고, 상기 추후 상기 지지재(10)의 분리 시 제거되는 상기 희생층(20)을 형성한다.
여기서, 상기 희생층(20)은 합성수지를 설정 두께로 스핀 코팅하여 연성의 임시 기재층을 형성할 수 있으며, 이때 상기 합성수지는 PMMA(Polymethyl methacrylate) 등을 적용할 수 있다. 한편, 상기 희생층(20)은 상기한 합성수지 외 다양한 물질로도 형성할 수 있음은 물론이다.
상기 한 쌍의 기판(210,220)들은 제1기판(210)과 상기 제2기판(220)을 포함하며, 모두 경성기판으로 이루어져 있다.
그런 다음, 도 4에 나타난 바와 같이 상기 기판(210,220)들의 상면으로 연성기판(100)을 형성한다. 상세하게, 상기 연성기판(100)은, 유연성 있는 합성수지를 상기 기판(210,220)들의 상면으로 설정 두께로 코팅하고, 가열 및 탈수과정을 거쳐 연성기판(100)을 형성한다. 여기서, 상기 연성기판(100) 형성을 위한 합성수지는 폴리이미드(Polyimide) 등을 적용할 수 있다. 이 후, 상기 연성기판(100)은, 상기 연성 기판의 상면에 포토 레지스트액을 코팅한 후, 포토리소그래피 공정을 통해 원하는 연성 기판의 크기로 패턴을 형성한다.
이 후, 도 5를 참조하면 상기 희생층(20)을 아세톤과 같은 용매를 이용하여 제거하여, 상기 지지재(10)를 분리한다. 이러한 과정을 거치면, 상기 기판(210,220)의 측면(하면)과 연성기판(100)의 측면이 동일한 선상으로 형성된다.
상기한 바와 같이 지지재(10)를 분리하고 나면, 도 6에 나타난 바와 같이 상기 기판(210,220)에 전극(311,312,313)과 채널(314)을 형성한다. 상세하게, 상기 제1기판(210)은 소스전극(311)과 드레인전극(312)을 형성하고, 상기 소스전극(311)과 상기 드레인전극(312) 사이에 반도체 물질을 도포하여 채널(314)을 형성한다. 또한, 상기 제2기판(220)은 게이트전극(313)을 형성한다.
여기서, 상기 전극을 형성하는 과정은, 전극 패턴을 형성하는 과정과, 상기 전극 패턴에 금속 전극 물질을 증착하는 과정을 포함한다. 상기 전극 패턴을 형성하는 과정은, 상기 제1기판(210)과 상기 제2기판(220)의 상면에 포지티브 또는 네거티브 포토 레지스트액을 스핀 코팅한 후에 포토리소그래피 공정을 통해 전극을 위한 패턴을 형성한다. 상기 금속 전극 물질을 증착하는 과정은 알루미늄(Al)과 같은 금속물질을 설정 두께로 증착시켜 수행한다. 한편, 본 실시예에서는 상기와 같은 전극을 형성하는 단계가 상기 제1기판(210)과 상기 제2기판(220)의 상면에 포토 레지스트액을 스핀 코팅한 후 전극 패턴을 형성하고, 이후 금속 전극 물질을 증착하는 것을 예로 하여 설명하였으나, 이외 에칭 등을 적용할 수 있는 등 상기한 전극을 형성할 수 있다면 다양한 공정이 적용될 수 있음은 물론이다.
상기한 바와 같이 상기 제1기판(210)과 상기 제2기판(220)에 전극을 형성하면, 상기 제1기판(210)에 채널(314)용 반도체 물질을 이용하여 채널(314)을 형성한다. 여기서, 상기 채널(314)은 상기 소스전극(311)과 상기 드레인전극(312)을 전기적으로 연결해 줄 수 있다면, 상기 소스전극(311)과 상기 드레인전극(312) 사이에 형성하거나, 상기 소스전극(311)과 상기 드레인전극(312)이 형성되기 이전에 상기 제1기판(210)의 상면에 형성하는 어느 것도 가능하다.
상기 채널(314)을 형성하는 단계는, 상기 제1기판(210)의 상면에 채널(314)용 반도체 물질을 코팅하는 과정과, 상기 반도체 물질이 코팅된 상면에 포토 레지스트액을 코팅한 후 포토리소그래피 공정을 통해 상기 채널(314) 패턴을 형성하는 과정과, 부식액을 이용하여 상기 채널(314) 패턴 외 부분의 상기 반도체 물질을 에칭하는 과정과, 상기 채널(314) 패턴 위에 남아있는 상기 포토 레지스트액을 제거하는 과정을 포함한다. 여기서, 상기 반도체 물질은 In2O3(Indium Oxide) 등을 사용할 수 있으며, 설정 두께로 얇게 스핀 코팅한다. 이후, 상기 반도체 물질의 용매를 증발시키고, 용액에 있는 전구체(precursor)의 축합 반응을 위해 약 200℃에서 약 2시간 30분동안 열처리를 한다.
상기한 전극(311,312,313)과 채널(314) 형성이 완료되면, 상기 채널(314)에 대응되는 부분에 절연층을 형성한다. 상기 절연층은, 상기 제1기판(210)에 형성하거나, 상기 제2기판(220)에 형성할 수 있다. 한편, 상기 절연층은 상기 연성기판(100)을 접어 상기 한 쌍의 기판(210,220)들이 서로 대향하도록 위치한 상태에서, 상기 채널(314)에 대응되는 부분에 공간이 형성되도록 대면하는 상기 제1기판(210)과 상기 제2기판(220) 사이에 격벽(400)을 형성하고, 상기 연성기판(100)을 접었을 때 공기층(410)이 형성되도록 한다.
상세하게, 상기 절연층은, 상기 제1기판(210) 또는 상기 제2기판(220) 위에 포토 레지스트액을 코팅한 후, 포토리소그래피 공정을 통해 상기 채널(314)을 제외한 나머지 부분에만 상기 포토 레지스트액이 남도록 하는 과정을 통하여 형성할 수 있다.
또는, 상기 절연층은 상기 연성기판을 접기 전에 소스전극(311)과 드레인전극(312) 및 채널(314)이 형성된 제1기판(210) 또는, 게이트전극(313)이 형성된 상기 제2기판(220)의 상면에 산화알루미늄(Al2O3)막 등을 통하여 형성할 수 있으며, 이러한 경우에는 상기 공기층(410) 형성을 위한 격벽(400)을 생략할 수 있다. 상기한 바와 같이, 상기 절연층은 상기한 포토리소그래피공정 또는 산화막을 형성하는 공정 등 상기한 목적을 달성할 수 있다면 다양한 방법을 통하여 형성될 수 있음은 물론이다.
한편, 상기한 바에 따르면 상기 절연층은 상기 채널(314)에 대응하는 부분은 공간이 생기게 되는데, 이러면 이 후 상기 연성 기판을 접어 상기 제1기판(210)과 상기 제2기판(220)이 마주보게 하면 상기 채널(314)에 대응되는 부분에 형성된 공간의 공기를 통하여 공기층(410)이 형성하게 된다. 여기서, 이러한 공기층(410)은 반도체 물질과 접촉 시 거부 반응이 없는 장점이 있다.
상기한 과정이 완료되면 도 7에 나타난 바와 같이 상기 한 쌍의 기판(210,220)이 서로 대향하도록 상기 연성기판(100)을 접어 전자장치(500)를 완성한다.
상기한 바와 같이, 상기 전자장치(500)의 제조방법은, 상기 연성기판(100) 내에 경성기판을 삽입하여 접어서 전자장치(500)를 제조함에도 불구하고 그 두께를 줄일 수 있으며, 나아가 상기 제1기판(210)과 상기 제2기판(220)이 서로 마주보면서 상하 적층되므로, 탑 게이트(TOP-GATE)구조를 이룰 수 있다.
또한, 상기 연성 기판이 투명 또는 반투명 재질로 이루어짐으로써, 상기 소스 전극, 상기 드레인 전극 및 상기 게이트 전극을 볼 수 있으며, 이와 같은 공정을 통하여, TFT가 용이하게 제조할 수 있다.
한편, 본 실시예에서는, 반으로 접는 것을 예를 들어 설명하였으나, 이에 한정되지 않고 여러 가지 모양으로 접을 수 있도록 형성하여 다양한 모양의 전자소자를 만들 수 있다. 접는 횟수나 크기에 따라 곡선 형태의 전자 소자의 제작도 가능하여, 입을 수 있는 전자기기에도 활용 가능하다. 또한, 상기의 실시예에서는, TFT를 제조하는 공정이 설명되어 있으나, 본 발명은 이에 한정되지 않는다. 또한, 상기 제1기판(210)에는 일반적인 TFT 제조 공정이 수행되며, 제2기판(220)에는 OLED 소자 제조 공정과 같이, 서로 다른 종류의 전자 소자의 제조를 수행할 수 있다. 이 때, 상기 제1기판(210)의 회로 패턴과 상기 제2기판(220)의 회로 패턴을 동시 공정으로 수행할 수도 있다. 이러한 동시 공정을 이용할 경우, 특정 전자 장치에서 TFT와 OLED 소자가 모두 구비되어야 하는 경우, 제조가 용이하다.
한편, 상기한 전자장치(500)의 제조방법은, 지지재(10)의 상면에 상기 한 쌍의 기판(210,220)을 이격되게 배치한 후 연성기판(100)을 형성하는 경우를 나타내었으나, 이와는 달리 지지재(10)의 상면에 연성기판(100)을 형성한 후 한 쌍의 기판(210,220)들을 배치하여 제조할 수도 있다. 이에 대하여 도 8 내지 도 10을 참조하여 살펴보면, 먼저 도 8에 나타난 바와 같이 지지재(10)의 상면에 연성기판(100)을 형성한다.
그런 다음, 도 9에 나타난 바와 같이 상기 연성기판(100)의 상면에 설정된 깊이를 갖고 있으며 서로 이격되게 배치되는 한 쌍의 기판삽입부(103)들을 형성한다. 여기서, 상기 한 쌍의 기판삽입부(103)는, 상기 한 쌍의 기판과 대응되는 형사을 갖는 틀을 상기 연성기판(100)의 상면에 압착하여 형성하거나, 상기 기판삽입부(103)에 대응되는 형상으로 상기 연성기판(100)을 제거하여 형성할 수도 있다.
상기한 연성기판(100)에 상기 기판삽입부(103)가 형성되면, 도 10에 나타난 바와 같이 상기 기판삽입부(103)들 각각에 한 쌍의 기판들을 삽입하여 결합한다.
이 후, 상기 기판에 전극과 채널(314)을 형성하는 과정과 절연층을 형성하는 과정은 도 6 및 도 7에서 전술하였으므로 상세한 설명은 생략하기로 하며, 이 후의 상기 지지재(10)를 분리하고, 상기 기판들이 서로 대향하도록 상기 연성기판(100)을 접어 전자장치(500)를 완성하는 과정 또한 전술하였으므로 상세한 설명은 생략하기로 한다.
본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.
100... 연성기판 101... 제1삽입부
102... 제2삽입부 103... 기판삽입부
210... 제1기판 220... 제2기판
311... 소스전극 312... 드레인전극
313... 게이트전극 314... 채널
400... 격벽 410... 공기층
500... 전자장치

Claims (18)

  1. 접혀진 구조를 갖는 연성기판;
    상기 연성기판의 서로 마주보는 면에 각각 설정 깊이로 형성된 기판삽입부에 삽입되어 서로 마주보도록 위치하는 한 쌍의 기판들; 및
    상기 한 쌍의 기판들이 서로 대향하도록 위치한 상태에서, 상기 한 쌍의 기판들이 서로 이격된 상태를 유지하도록 하고, 상기 기판에 형성된 채널에 대응하여 공기층이 형성되도록 하는 격벽을 포함하되,
    상기 한 쌍의 기판들은,
    소스전극과 드레인전극이 형성되고, 상기 소스전극과 드레인전극 사이에 상기 채널이 형성된 제1기판과, 상기 연성기판을 접을 시 상기 소스전극과 상기 드레인전극과 상기 채널에 대응하는 부분에 게이트 전극이 형성된 제2기판을 포함하고,
    상기 기판삽입부는,
    상기 제1기판이 삽입 부착되는 제1삽입부와, 상기 제1삽입부와 이격되고 상기 제2기판이 삽입 부착되는 제2삽입부를 포함하는 전자장치.
  2. 삭제
  3. 삭제
  4. 청구항 1에 있어서,
    상기 기판삽입부는,
    삽입되는 상기 기판의 두께와 동일한 깊이를 갖도록 형성되어, 상기 기판삽입부에 상기 기판이 삽입되면 상기 기판의 상면과 상기 연성기판의 상면이 동일한 면을 갖는 전자장치.
  5. 청구항 1에 있어서,
    상기 기판삽입부는,
    삽입되는 상기 기판의 두께보다 작은 깊이를 갖도록 형성되어, 상기 기판삽입부에 상기 기판이 삽입되면 상기 기판이 상기 연성기판에 대하여 돌출되게 형성되는 전자장치.
  6. 청구항 1에 있어서,
    상기 제1기판과, 상기 제2기판은 경성기판으로 형성되는 전자장치.
  7. 지지재의 상면에 제1기판과, 제2기판을 서로 이격되게 배치하는 단계;
    상기 기판들의 상면으로 연성기판을 형성하는 단계; 및
    상기 지지재를 분리하고, 상기 제1기판에 소스전극과 드레인전극을 형성하고, 상기 제2기판에 게이트전극을 형성하는 단계;
    상기 제1기판의 상면에 반도체 물질 기반의 채널을 형성하는 단계;
    상기 채널에 대응되는 부분에 절연층을 형성하는 단계; 및
    상기 상기 제1기판과 상기 제2기판이 서로 대향하도록 상기 연성기판을 접어 전자장치를 완성하는 단계를 포함하는 전자장치의 제조방법.
  8. 삭제
  9. 청구항 7에 있어서,
    상기 절연층을 형성하는 단계는,
    상기 연성기판을 접어 상기 한 쌍의 기판들이 서로 대향하도록 위치한 상태에서, 상기 채널에 대응되는 부분에 공간이 형성되도록 대면하는 상기 제1기판과 상기 제2기판 사이에 격벽을 형성하여, 상기 연성기판을 접었을 때 상기 공간에 채워지는 공기를 통하여 공기층이 형성되도록 하는 전자장치의 제조방법.
  10. 청구항 9에 있어서,
    상기 절연층을 형성하는 단계는,
    상기 제1기판과 상기 제2기판 위에 포토 레지스트액을 코팅한 후, 포토리소그래피 공정을 통해 상기 채널을 제외한 나머지 부분에만 상기 포토 레지스트액이 남도록 하여, 상기 연성 기판을 접었을 때 상기 채널에 대응되는 부분에 상기 공기층이 형성되도록 하는 전자장치의 제조방법.
  11. 지지재의 상면에 제1기판과, 제2기판을 서로 이격되게 배치하는 단계;
    상기 기판들의 상면으로 연성기판을 형성하는 단계; 및
    상기 지지재를 분리하고, 상기 제1기판에 소스전극과 드레인전극을 형성하고, 상기 제2기판에 게이트전극을 형성하는 단계;
    상기 제1기판의 상면에 반도체 물질 기반의 채널을 형성하는 단계;
    상기 제1기판 또는 상기 제2기판의 상면에 절연층을 형성하는 단계; 및
    상기 기판이 서로 대향하도록 상기 연성기판을 접어 전자장치를 완성하는 단계를 포함하는 전자장치의 제조방법.
  12. 청구항 7 또는 청구항 11에 있어서,
    상기 연성기판을 형성하는 단계는,
    유연성 있는 합성수지를 상기 기판들의 상면으로 설정 두께로 코팅하는 단계와,
    상기 연성 기판의 상면에 포토 레지스트액을 코팅한 후, 포토리소그래피 공정을 통해 원하는 연성 기판의 크기로 패턴을 형성하는 단계를 포함하는 전자장치의 제조방법.
  13. 지지재의 상면에 연성기판을 형성하는 단계;
    상기 연성기판의 상면에 설정된 깊이를 갖고 있으며 서로 이격되게 배치되는 제1삽입부와 제2삽입부를 형성하는 단계;
    상기 제1삽입부에 제1기판을 삽입하여 결합하고, 상기 제2삽입부에 제2기판을 삽입하여 결합하는 단계;
    상기 제1기판에 소스전극과 드레인전극을 형성하고, 상기 제2기판에 게이트전극을 형성하는 단계와,
    상기 제1기판의 상면에 반도체 물질 기반의 채널을 형성하는 단계와,
    상기 채널에 대응되는 부분에 절연층을 형성하는 단계; 및
    상기 지지재를 분리하고, 상기 제1기판과 상기 제2기판이 서로 대향하도록 상기 연성기판을 접어 전자장치를 완성하는 단계를 포함하는 전자장치의 제조방법.
  14. 청구항 13에 있어서,
    상기 한 쌍의 기판들은 경성기판으로, 소스전극과 드레인전극이 형성되고 상기 소스전극과 드레인전극 사이에 채널이 형성된 제1기판과, 상기 연성기판을 접을 시 상기 소스전극과 상기 드레인전극과 상기 채널에 대응하는 부분에 게이트 전극이 형성된 제2기판을 포함하여,
    상기 지지재의 상면으로 상기 제1기판과 상기 제2기판을 상기 연성기판의 접힘 간격에 대응하여 서로 이격되게 배치하는 전자장치의 제조방법.
  15. 삭제
  16. 청구항 13에 있어서,
    상기 절연층을 형성하는 단계는,
    상기 연성기판을 접어 상기 한 쌍의 기판들이 서로 대향하도록 위치한 상태에서, 상기 채널에 대응되는 부분에 공간이 형성되도록 대면하는 상기 제1기판과 상기 제2기판 사이에 격벽을 형성하여, 상기 연성기판을 접었을 때 상기 공간에 채워지는 공기를 통하여 공기층이 형성되도록 하는 전자장치의 제조방법.
  17. 청구항 16에 있어서,
    상기 절연층을 형성하는 단계는,
    상기 제1기판과 상기 제2기판 위에 포토 레지스트액을 코팅한 후, 포토리소그래피 공정을 통해 상기 채널을 제외한 나머지 부분에만 상기 포토 레지스트액이 남도록 하여, 상기 연성 기판을 접었을 때 상기 채널에 대응되는 부분에 상기 공기층이 형성되도록 하는 전자장치의 제조방법.
  18. 청구항 13에 있어서,
    상기 연성기판을 형성하는 단계는,
    유연성 있는 합성수지를 상기 기판들의 상면으로 설정 두께로 코팅하는 단계와,
    상기 연성 기판의 상면에 포토 레지스트액을 코팅한 후, 포토리소그래피 공정을 통해 원하는 연성 기판의 크기로 패턴을 형성하는 단계를 포함하는 전자장치의 제조방법.
KR1020150066736A 2015-05-13 2015-05-13 전자장치 및 전자장치의 제조방법 KR101631625B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020150066736A KR101631625B1 (ko) 2015-05-13 2015-05-13 전자장치 및 전자장치의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150066736A KR101631625B1 (ko) 2015-05-13 2015-05-13 전자장치 및 전자장치의 제조방법

Publications (1)

Publication Number Publication Date
KR101631625B1 true KR101631625B1 (ko) 2016-06-17

Family

ID=56344104

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150066736A KR101631625B1 (ko) 2015-05-13 2015-05-13 전자장치 및 전자장치의 제조방법

Country Status (1)

Country Link
KR (1) KR101631625B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5281852A (en) * 1991-12-10 1994-01-25 Normington Peter J C Semiconductor device including stacked die
US5776797A (en) * 1995-12-22 1998-07-07 Fairchild Space And Defense Corporation Three-dimensional flexible assembly of integrated circuits
KR100661297B1 (ko) * 2005-09-14 2006-12-26 삼성전기주식회사 리지드-플렉시블 패키지 온 패키지용 인쇄회로기판 및 그제조방법
KR20130062734A (ko) 2011-12-05 2013-06-13 삼성전자주식회사 접을 수 있는 박막 트랜지스터

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5281852A (en) * 1991-12-10 1994-01-25 Normington Peter J C Semiconductor device including stacked die
US5776797A (en) * 1995-12-22 1998-07-07 Fairchild Space And Defense Corporation Three-dimensional flexible assembly of integrated circuits
KR100661297B1 (ko) * 2005-09-14 2006-12-26 삼성전기주식회사 리지드-플렉시블 패키지 온 패키지용 인쇄회로기판 및 그제조방법
KR20130062734A (ko) 2011-12-05 2013-06-13 삼성전자주식회사 접을 수 있는 박막 트랜지스터

Similar Documents

Publication Publication Date Title
US9634120B2 (en) Electronic device and method for fabricating the same
US9502300B2 (en) MEMS device and fabrication method thereof
JP4585745B2 (ja) 半導体デバイスを形成する方法
US20160373028A1 (en) Device for generating electricity by friction and manufacturing method thereof
KR101547257B1 (ko) 접을 수 있는 전자장치의 제조 방법 및 이를 적용한 전자장치
JP2002334973A5 (ko)
KR930024192A (ko) 절연기판실리콘 반도체장치와 그 제조방법
CN106953011B (zh) 垂直沟道有机薄膜晶体管及其制作方法
US20160064149A1 (en) Method of producing a super-capacitor
WO2017041435A1 (zh) 显示基板及其制作方法和显示装置
WO2008114418A1 (ja) 半導体装置及びその製造方法
JP2008085313A5 (ko)
KR101631625B1 (ko) 전자장치 및 전자장치의 제조방법
CN105428256B (zh) 一种半导体器件及其制造方法和电子装置
US20170053894A1 (en) Method for manufacturing stretchable wire and method for manufacturing stretchable integrated circuit
US9502645B2 (en) Semiconductor device, related manufacturing method, and related electronic device
TWI268115B (en) The diaphragm chip of a silicon-based microphone and its manufacturing method
EP2463689A1 (en) Lens and fabrication method thereof.
JP2017220608A (ja) レーザ素子、レーザ素子の製造方法
KR101855943B1 (ko) 웨어러블 건식 패치형 하이브리드 기판 및 이의 제조방법
CN109713168A (zh) 一种柔性显示器件、显示装置及其制作方法
CN105679675B (zh) 薄膜晶体管及其制备方法、阵列基板、显示装置
US10263089B2 (en) Transistor including active layer having through holes and manufacturing method thereof
US20240109771A1 (en) Methods for sealing cavities in micro-fabricated devices and micro-fabricated devices fabricated in accordance with same
WO2017166398A1 (zh) 阵列基板及其制造方法、显示装置

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190401

Year of fee payment: 4