JP2011159785A - モジュールとその製造方法 - Google Patents
モジュールとその製造方法 Download PDFInfo
- Publication number
- JP2011159785A JP2011159785A JP2010020042A JP2010020042A JP2011159785A JP 2011159785 A JP2011159785 A JP 2011159785A JP 2010020042 A JP2010020042 A JP 2010020042A JP 2010020042 A JP2010020042 A JP 2010020042A JP 2011159785 A JP2011159785 A JP 2011159785A
- Authority
- JP
- Japan
- Prior art keywords
- inner layer
- wiring
- layer wiring
- module
- downward
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Structure Of Printed Boards (AREA)
Abstract
【課題】回路基板と、この回路基板の表層に設けられた配線パターンに実装された電子部品と、これらを封止する絶縁性樹脂と、絶縁性樹脂の上に設けられた金属ペースト等からなる導電性樹脂層等から形成された従来の回路モジュールでは、必要なシールド性が得られない場合があった。
【解決手段】基板部103と、電子部品104と、これらを封止するモールド部102と、この断面に第1のダレ部110を伴って露出した上向内層配線107と、第2のダレ部を伴って露出した下向内層配線109と、前記モールド部102の表面と、を覆うスパッタによるシールド部112と、を、有するモジュール101であって、前記基板部103の側面に複数の溝116を設け、この溝116の一部以上に、前記下向内層配線109の一部を充填することで、より高いシールド性や信頼性を有するモジュール101を提案する。
【選択図】図1
【解決手段】基板部103と、電子部品104と、これらを封止するモールド部102と、この断面に第1のダレ部110を伴って露出した上向内層配線107と、第2のダレ部を伴って露出した下向内層配線109と、前記モールド部102の表面と、を覆うスパッタによるシールド部112と、を、有するモジュール101であって、前記基板部103の側面に複数の溝116を設け、この溝116の一部以上に、前記下向内層配線109の一部を充填することで、より高いシールド性や信頼性を有するモジュール101を提案する。
【選択図】図1
Description
本発明は、携帯電話やパソコンの無線LAN等に使われるモールド成型されたモジュールとその製造方法に関するものである。
以下、従来のモジュールについて、図7を用いて説明する。
図7は、従来のモジュールの断面図を示す。図7において、従来の回路モジュール1は、回路基板5と、この回路基板5の表層に設けられた配線パターン4に実装された、半導体チップや積層セラミックコンデンサ、角チップ抵抗器等の電子部品6と、これら電子部品6等を封止する絶縁性樹脂2と、絶縁性樹脂2の上に設けられた金属ペースト等からなる導電性樹脂層3等から形成されている。
そして、回路基板5に内蔵されたグランド層7と一部が、導電性樹脂層3に電気的に接続され、導電性樹脂層3を、シールドとしている。
なおこうしたモジュールとしては、以下の特許文献1が知られている。
しかし、従来の回路モジュール1において、充分なシールド効果が得られない場合があった。
特に、導電性樹脂層3は、導電粉を、絶縁性樹脂に分散させてなる導電性ペーストからなるため、回路基板5の側面に露出したグランド層7(例えば、グランド層7は、銅箔等からなる)の端面に塗布することになるため、導電性樹脂層3とグランド層7との接触抵抗(あるいは接続抵抗)が高く、更にグランド層7の露出面の酸化等の影響を受けやすい。
また回路基板5の薄層化、ファインパターン化に伴い、内蔵されるグランド層7の厚みが低下するため、回路基板5の側面に露出するグランド層7の露出面積が低下するため、導電性樹脂層3とグランド層7との接触抵抗(あるいは接続抵抗)が増加してしまう。
本発明は、回路基板の切断面において、グランド配線となる内部配線を露出させた場合でも、グランド層と、シールドを構成する金属膜との間の電気的接続の低抵抗化や、安定化に対応するモジュールを提供することを目的とする。
上記目的を達成するために、本発明のモジュールは、芯材にエポキシ樹脂を含浸した絶縁層と、銅箔の光沢面が上向きの上向内層配線と、光沢面が下向きの下向内層配線と、上面配線と、裏面配線と、を有する基板部と、前記上面配線に実装された電子部品と、この電子部品を前記基板部上でモールド封止するモールド部と、この断面に第1のダレ部を伴って露出した前記上向内層配線と、第2のダレ部を伴って露出した前記下向内層配線と、前記封止部の表面と、を覆うスパッタによるシールド部と、を有するモジュールであって、前記絶縁層側の側面に複数の溝を設け、この溝の一部以上に、前記下向内層配線の一部を充填したモジュールとする。
上記構成により本発明のモジュールは、前記絶縁層側の側面に複数の溝を設け、この溝の一部以上に、前記下向内層配線の一部を充填することで、下向内層配線と、スパッタで形成した金属膜からなるシールド部との密着部分を、大面積化することができ、グランドとなる内部配線と、シールド部となる金属膜との間の接続抵抗を小さくすることができ、モジュールの電気的な接続信頼性を向上させることができる。
また溝を複数作成し、この複数の溝の1つ以上、あるいは一部以上に、下向内層配線を構成する銅箔の一部を充填することで、充填した銅箔の一部と、絶縁層との密着性(あるいはアンカー効果)を高める効果が得られる。
(実施例1)
以下、実施例1のモジュールについて図面を用いて説明する。図1(A)(B)は、共に本発明の実施例1におけるモジュールの断面図である。
以下、実施例1のモジュールについて図面を用いて説明する。図1(A)(B)は、共に本発明の実施例1におけるモジュールの断面図である。
図1(A)(B)において、101はモジュール、102はモールド部、103は基板部、104は電子部品、105は半田部、106は上面配線、107は上向内層配線、108は裏面配線、109は下向内層配線、110は第1のダレ部、111は第2のダレ部、112はシールド部、113は絶縁層、114は光沢面、115は粗面、116は溝、117は矢印である。なお溝116は、基板部103の側面(あるいは基板部103をダイシング装置等で切断してなる切断面)に、複数設けることが望ましい。複数設けることで、この溝116に銅箔の一部を充填しやすくなり、また絶縁層113との密着性(あるいはアンカー効果)を高める効果が得られる。
なおシールド部112は、スパッタで形成した1層以上の金属薄膜が望ましい。スパッタで形成した金属薄膜は、下地との密着性に優れ、また薄膜でもシート抵抗やシールド性に優れている。
なお、溝116の深さは10μm以上(望ましくは20μm以上)、300μm以下(望ましくは200μm以下、更には100μm以下)とする。また溝116の長さは100μm以上(望ましくは200μm以下)、モジュールの幅以下(あるいは5mm以下)とする。また溝116の幅は5μm以上(望ましくは10μm以上)、200μm以下(望ましくは100μm以下)である。溝116の形状が、これらの範囲に入らない場合は、溝116のアンカー効果が低下する場合がある。なお溝116の形状は、複数個が組み合わされた形状、例えば「熊手状」、あるいは「罅割れ形状」であっても良い。溝116の形状を複雑な形状とすることで、この溝116に銅箔の一部を充填しやすくなり、また絶縁層113(あるいは基板部103)、との密着性(あるいはアンカー効果)を高める効果が得られる。
図1(A)は、モジュール101の断面図である。図1(A)に示すように、モジュール101は、基板部103と、モールド部102と、これらを覆うスパッタで形成した金属膜からなるシールド部112と、を有している。
基板部103は、芯材(図示していない)にエポキシ樹脂(図示していない)を含浸してなる絶縁層113と、1層以上の上向内層配線107と、1層以上の下向内層配線109と、上面配線106と、裏面配線108とを、有している。
上面配線とは、基板部103の、モールド部102側、あるいはモールド部102に内蔵された電子部品104側の表面に設けた配線であり、電子部品104を、半田部105を介して実装する部分に相当する。
裏面配線108とは、基板部103の、モールド側でない部分であり、モジュール101を、他の回路基板(図示していない)やマザー基板(図示していない)に、実装するための配線である。
下向内層配線109とは、基板部103に内蔵された内層配線の1つであり、配線を構成する銅箔の光沢面114が下向(すなわち、裏面配線108側)であるものである。なお下向内層配線109の粗面115側は、上向(すなわち、モールド部102側、あるいはモールド部102に内蔵された電子部品104側、あるいは上面配線106側)となる。
下向内層配線109も、上向内層配線107も、共に基板部103に内蔵された内層配線の1つであり、上向内層配線107は配線を構成する銅箔の光沢面114が上向(すなわち、モールド部102側、あるいはモールド部102に内蔵された電子部品104側、あるいは上面配線106側。なお上向とは便宜上の言葉であり、モールド側と呼んでも良い)であるものである。なお上向内層配線107の粗面115側は、下向(すなわち、裏面配線108側。なお下向とは便宜上の呼び名であって、モールド側でない側と呼んでも良い)となる。
なお、下向内層配線109も上向内層配線107も、共に片面が光沢面114、残り面が粗面115の、銅箔(片面光沢の銅箔と呼ばれることもある)を用いることが望ましい。これは光沢面114が露光時のパターン解像度に、粗面115側がエポキシ樹脂等の絶縁層113側との密着性に、それぞれ優れているからである。なお下向内層配線109も、上向内層配線107も、共に市販の片側光沢の銅箔を用いることができる。また市販の銅箔の、片面を光沢面114とし、残り面を粗面115とするには、市販の処理液、あるいは市販の粗化処理液を用いることが有用である。
図1(A)において、シールド部112は、スパッタ装置(図示していない)を用いて、モジュール101の5面(即ち、天井面と4つの側面の合計5面)にシールド部112となる金属薄膜を形成している。スパッタ装置を用いることで、金属薄膜の薄層化(膜厚を10μm以下、更には5μm以下、更には2μm以下)と、更に金属膜の低抵抗化が可能となる。
またシールド部112と、グランドとなる上向内層配線107や下向内層配線109との接続部(すなわち、基板部103の断面に露出した上向内層配線107や下向内層配線109)に、第1のダレ部110、第2のダレ部111を形成することで、上向内層配線107や下向内層配線109と、シールド部112との接続面積を広げることができ、シールド部112の抵抗値を小さくし、更にシールド性を高める効果が得られる。これはスパッタ装置によって、モジュール101の5面にシールド部112となる金属薄膜を設けた場合、モジュール101の側面の膜厚が、モジュール101の天井面の膜厚より薄くなりやすいためであり、第1のダレ部110、第2のダレ部111を形成することで、上向内層配線107や下向内層配線109と、シールド部112との接続面積を広げることができ、シールド部112の抵抗値を小さくし、更にシールド性を高める効果が得られる。
図1(B)は、図1(A)の溝116付近を部分拡大した断面図である。図1(B)に示すように、下向内層配線109の光沢面114側に、第2のダレ部111を形成している。また基板部103の断面において、下向内層配線109と裏面配線108との間の部分、すなわち矢印117で示す部分に、溝116が形成されており、溝116の一部に第2のダレ部111が形成されている。
なお基板部103は、ガラス繊維120(例えば、ガラス織布やガラス不織布)やアラミド繊維(例えば、アラミド織布やガラス織布)にエポキシ樹脂を含浸してなるプリプレグを、1層以上の銅箔を内蔵するように、積層したものを用いる。こうした基板部103として、市販のガラスエポキシ樹脂基板(ガラエポ基板と呼ばれる場合もある)を用いても良い。
なお基板部103に用いる絶縁層113として、ガラス繊維120(例えば、ガラス織布やガラス不織布)をエポキシ樹脂で含浸、硬化してなるものを用いる以外に、アラミド繊維(例えば、アラミド織布やガラス織布)をエポキシ樹脂で含浸、硬化してなるものを用いても良い。
絶縁層113に、ガラス繊維120等の芯材を含むものを用いることで、モジュール101の下部(特に、前記下向内層配線109と前記裏面配線108との間)の前記絶縁層113側の断面に設けた溝116に、クラック(あるいは割れ)等を利用した場合に、クラック等の成長を芯材で制御することができるためである。またクラック等を溝116とした場合、絶縁層113に含まれる芯材が、絶縁層113に含まれるエポキシ樹脂が、溝116から外部に欠落することを防止する。
なおモールド部102は、熱膨張係数等の調整用の無機フィラー121等を添加したエポキシ樹脂等からなる封止材を用いる。
上面配線106、上向内層配線107、下向内層配線109、裏面配線108等を構成する銅箔としては、電気銅や圧延銅を用いる。銅箔の厚みは、12μm、18μm、36μm等を選ぶことで、その基板部103からの露出部(更には第1のダレ部110、第2のダレ部111)の形成が容易となる。
またシールド部112を構成する金属薄膜は、銅を主体としたもの、すなわち銅の含有率が70wt%、望ましくは90wt%のものとし、その厚みは0.1μm以上5.0μm以下が望ましい。銅の含有率が90wt%未満の場合や、厚みが0.1μm未満の場合、電気抵抗が増加する場合がある。また厚みが5.0μmを超えると、成膜時の残留応力等の影響を受ける場合がある。
なおシールド部112を構成する金属薄膜の防錆の目的で、NiやZn等の金属材料の添加、あるいは合金化は有用である。またシールド部112を複数の金属層とすることも有用である。この場合、最表層には防錆性に優れたNi等の金属材料を用いることが望ましい。なお内層側には、銅を主体とすることが望ましいが、これは基板部103からの銅箔の露出部との接続抵抗を下げるのに有用な為である。また銅は、電気抵抗が低く、シールド性(EMI及びEMC)に優れている。また内層側に、チタン等を用いることで、基板部103(あるいは絶縁層113)との密着性を高められる。
以上のように、芯材にエポキシ樹脂を含浸した絶縁層113と、銅箔の光沢面114が上向きの上向内層配線107と、光沢面114が下向きの下向内層配線109と、上面配線106と、裏面配線108と、を有する基板部103と、前記上面配線106に実装された電子部品104と、この電子部品104を前記基板部103上でモールド封止するモールド部102と、この断面に第1のダレ部110を伴って露出した前記上向内層配線107と、第2のダレ部111を伴って露出した前記下向内層配線109と、前記封止部の表面と、を覆うスパッタによる金属膜と、を、有するモジュール101であって、前記下向内層配線109と前記裏面配線108との間の前記絶縁層113側の断面に設けた溝116を利用して、前記第1のダレ部110より第2のダレ部111を大きくしたモジュール101とすることで、金属膜と、グランドとなる内層配線との間の接続抵抗を小さくし、シールド効果を高めることができる。
(実施例2)
次に、実施例2として、実施例1で説明したモジュール101の製造方法の一例について、図2から図3を用いて説明する。
次に、実施例2として、実施例1で説明したモジュール101の製造方法の一例について、図2から図3を用いて説明する。
図2(A)〜(E)は、共にモジュール101の製造方法の一例を説明する断面図である。118は接着層118であり、例えばダイシングテープとして市販されているものを使うことが有用である。119はダイシング溝119であり、ダイシングによって形成された分割溝に相当する。
図2(A)の矢印117に示すように、基板部103に電子部品104を実装する。なおガラスエポキシ樹脂基板等からなる1枚の大きな基板部103の上に、複数個の電子部品104を実装し、後で切断し、複数個のモジュール101とすることは有用である(図示していない)。
図2(B)は、電子部品104を基板部103に実装した様子を示す断面図である。なお実装方法は半田(図示していない)に限定する必要は無い。
図2(C)は、電子部品104が実装された基板部103に、モールド部102を形成する様子を示す断面図である。モールド部102は、市販のモールド材料(例えば、エポキシ樹脂に熱膨張係数調整用のセラミックフィラー121等を添加したもの)を使うことができる。またモールドには、金型やプレス、加熱装置(これらは図示していない)を用いることは有用である。
またこうして得たサンプルを、図2(C)に示すように、接着層118の上に固定することで、ダイシング装置(図示していない)による分割が容易となる。
図2(D)は、図2(C)で作成したサンプルを、ダイシング装置によって所定寸法に分割する様子を示す断面図である。
図2(E)は、図2(D)で得たサンプルの表面に、スパッタ装置(図示していない)を用いて、シールド部112となる金属膜を形成する様子を説明する断面図である。なお図2(D)から図2(E)の状態において、個別に分割されたサンプルを、別の接着層118に張り替えても良い。
なお図2(A)〜(E)において、基板部103の表面に形成された、電子部品104実装用の上面配線106や、裏面配線108、上向内層配線107や下向内層配線109、あるいはソルダーレジスト122等は図示していない。
なお図2に示すように、1枚の基板部103に、複数個の電子部品104を実装し、これら全体を一度にモールド用の封止材で覆い、1つの大きな封止構造体とし、この封止構造体(例えば、図2(C))を、ダイシング装置等で、複数に分割することで、個々のモジュール101とすることは有用である。
次に、図3を用いて更に詳しく説明する。図3(A)(B)は、共に電子部品104が実装された基板部103を、ダイシング装置を用いて分割する様子を部分拡大して説明する断面図である。図3(A)はダイシングする前、図3(B)はダイシングした後の状態をそれぞれ示す。
図3(A)に示すように、基板部103は、1層以上の上向内層配線107と、1層以上の下向内層配線109と、これらを層間接続する複数の絶縁層113と、を有している。なお図3(A)(B)において、基板部103の表面に設けた上面配線106や裏面配線108、ソルダーレジスト122、複数の内層間を層間接続するビア部分等は、図示していない。
図3(A)において、上向内層配線107は、基板部103の上側に設けた上面配線106側(上面配線106は図示していない)に、その光沢面114を向けた状態で1層以上が、下向内層配線109は、基板部103の下側に設けた裏面配線108側(裏面配線108は図示していない)に、その光沢面114を向けた状態で、1層以上が、それぞれ内蔵されているが、これは図3(B)に示すように、下向内層配線109と裏面配線108との間の絶縁層113側の断面に設けた溝116を利用して、第1のダレ部110より第2のダレ部111を大きくするためである。
図3(B)は、ダイシングした後の状態を示す。図3(A)に示すように、ダイシング装置の回転刃(図示していない)を矢印117に示すように、基板部103に当てて、ダイシング溝119を形成する。
図3(B)において、第1のダレ部110とは、上向内層配線107の光沢面114に発生させたダレ部である。ここでダレ部とは、ダイシングの回転刃の回転に伴い、銅箔の一部がダレ部(あるいは一種のバリ部)となった部分である。
図3(B)に示すように、基板部103の中央部より上(すなわち上面配線106側)に、上向内層配線107を設けることで、上向内層配線107に発生する第1のダレ部110を、上向内層配線107の粗面115側に発生したダレ部(図示していない)より大きくすることができる。このように、上向内層配線107の光沢面114側に設けた第1のダレ部110を、粗面115側に設けたダレ部(図示していない)より大きくすることで、上向内層配線107と絶縁層113との密着性を高めながらも、上向内層配線107の断面部分(この断面部分には、第1のダレ部110も含む)と、シールド部112との密着面積を大きくすることができる。
また図3(B)に示すように、基板部103の中央部より下(すなわち裏面配線108側)に、下向内層配線109を設けることで、下向内層配線109の光沢面114側に発生させた第2のダレ部111を、下向内層配線109の粗面115側に発生したダレ部(図示していない)や、上向内層配線107の粗面115側に発生したダレ部(図示していない)や、上向内層配線107の光沢面114側に設けた第1のダレ部110より、大きくすることができる。このように、下向内層配線109の光沢面114側に設けた第2のダレ部111を、これらダレ部より、より大きくすることで、下向内層配線109とシールド部112との密着面積を大きくすることができる。これは、スパッタでシールド部112を形成した場合、基板部103の上側(即ち上面配線106側、あるいはモールド部102側)より下側(即ち裏面配線側)が、その金属膜厚が薄くなり、シート抵抗が増加する課題の解決に有用である。
図3(B)において、溝116は、基板部103(あるいは絶縁層113)の側面(あるいは、ダイシング溝119)に、複数設けることが望ましい。なお複数とは、1つの溝116の一部が複数に枝分かれしているものも含む。これは溝116が1つだけであっても、複数に枝分かれしていれば、この溝116に銅箔の一部を充填しやすくなり、また絶縁層との密着性(あるいはアンカー効果)を高める効果が得られるためである。
なお溝116は、基板部103の4つの側面(あるいは4つのダイシング溝119に面した面)に、それぞれ設けることが望ましい。こうすることで、モジュール101の全ての側面で、この溝116に銅箔の一部を充填しやすくなり、また絶縁層113との密着性(あるいはアンカー効果)を高める効果が得られる。
溝116は、絶縁層113側、特に下向内層配線109と裏面配線108(裏面配線は図示していない)との間の絶縁層113側の断面に、積極的に設けたクラックや、割れとすることは有用である。
溝116を、下向内層配線109と裏面配線108との間の、絶縁層113に積極的に設けることは有用である。またこの溝116に、下向内層配線109の一部を、第2のダレ部111として充填することで、第2のダレ部111を大きくすることができ、シールド部112と下向内層配線109との接続抵抗を小さくできる。
以上のように、少なくとも、銅箔の光沢面114が上向きの上向内層配線107と、光沢面114が下向きの下向内層配線109と、上面配線106と、裏面配線108と、を有する回路基板(あるいは基板部103)に、電子部品104を実装する実装工程と、前記電子部品104を前記基板部103上で樹脂モールドし、モールド構造体とする封止工程と、前記モールド構造体を、ダイシング装置を用いて複数に切断する切断工程と、この切断工程で得られた切断品の5面を覆う金属膜を、スパッタで形成する金属膜工程と、を有するモジュール101の製造方法であって、前記切断工程によって、基板部103の側面(あるいは切断部、あるいはダイシング溝119)に複数の溝116を設け、この溝116の一部以上に、下向内層配線109の一部を充填することで、シールド性の高いモジュール101を製造することができる。
なお溝116を利用することで、第2のダレ部111が第1のダレ部110より大きいことは、金属膜からなるシールド部112と、グランドとなる内層配線との間の接続抵抗を小さくし、シールド効果を高めることに、有用となる。
なお溝116の内部に、シールド部112の一部が入っても良いが、溝116を、シールド部112となる金属膜が充填する必要は無い。
(実施例3)
実施例3を用いて、実施例1や実施例2で説明したモジュール101の発明者らによる試作品の一例について説明する。
実施例3を用いて、実施例1や実施例2で説明したモジュール101の発明者らによる試作品の一例について説明する。
図4は、発明者らが作成したモジュール101のSEM(走査型電子顕微鏡)による断面写真の一例である。図4において、120はガラス繊維、121はフィラー、122はソルダーレジストである。図4において、上面配線、裏面配線、電子部品104、モールド部102等は図示していない。
図4に示すように、モジュール101は、芯材(例えばガラス繊維120)にエポキシ樹脂を含浸した絶縁層113と、銅箔の光沢面114が上向きの上向内層配線107と、光沢面114が下向きの下向内層配線109と、上面配線106と、裏面配線108と、を有する基板部103と、前記上面配線106に実装された電子部品104(図示していない)と、この電子部品104を前記基板部103上でモールド封止するモールド部102(図示していない)と、この断面に第1のダレ部110を伴って露出した前記上向内層配線107と、第2のダレ部111を伴って露出した前記下向内層配線109と、前記封止部の表面と、を覆うスパッタによる金属膜と、を有している。
そして、モジュール101を構成する絶縁層113の側面に溝116を設け、この溝116に、下向内層配線109の一部を充填することで、第2のダレ部111を大きくしている。更に下向内層配線109と裏面配線108との間の絶縁層113の断面に、複数の溝116を設けることで、第1のダレ部110より第2のダレ部111を大きく形成することは有用である。これは、スパッタでシールド部112となる金属膜を形成した場合、下側(即ち裏面配線108側)ほど、シールド部112の厚みが薄くなり、シールド部112のシート抵抗が増加するため、グランドとなる銅箔との接続が難しくなるためである。
図4において、倍率は200倍であり、H型のスケールが100μmの長さを示している。
図5(A)〜(C)は、それぞれ図4の部分拡大写真である。図5(A)は、図4に示した上向内層配線107と、シールド部112との接続部分の拡大図である。図5(A)に示すように、上向内層配線107の光沢面114側に第1のダレ部110を設けることで、上向内層配線107と、シールド部112となる金属膜との密着面積を増加させ、互いの密着強度や接触抵抗を小さくできる。なお上向内層配線107の粗面115側に、ダレ部(番号は付与していない)を設けても良いが、このダレ部の大きさは、粗面115程度に抑えることが望ましい。これは第1のダレ部110が、上向内層配線107の光沢面114側と、この光沢面114側に接した絶縁層113との密着の低さを利用するためである。
図5(B)は、図4に示した下向内層配線109と、シールド部112との接続部分の拡大図である。図5(B)に示すように、下向内層配線109の光沢面114側に第2のダレ部111を設けることで、下向内層配線109と、シールド部112となる金属膜との密着面積を増加させ、互いの密着強度や接触抵抗を小さくできる。なお下向内層配線109の粗面115側に、ダレ部(番号は付与していない)を設けても良いが、このダレ部の大きさは、粗面115程度に抑えることが望ましい。これは第2のダレ部111が、下向内層配線109の光沢面114側と、この光沢面114側に接した絶縁層113との密着の低さを利用するためである。
また溝116を設け、この溝116の一部に、下向内層配線109の一部を第2のダレ部111として充填することは有用である。
なお図5(B)に示すように、溝116を、一種のクラック(あるいは割れ)を利用した場合であっても、絶縁層113に内蔵されたガラス繊維120によって、それ以上の成長が抑制されるので、信頼性等に影響を与えることはない。
図5(C)は、図4に示したスケールを拡大したものであり、H型のスケールが100μmを示している。図5に示すように、溝116の最大長さは200μm以下(望ましくは100μm以下)、溝116の厚み(あるいは高さ)は、50μm以下(望ましくは30μm以下)が望ましい。溝116の最大長さが200μmを超え、あるいは厚みが50μmを超えた場合、ガラス繊維120による抑制効果が低下する場合がある。
図6(A)〜(C)は、それぞれ図5(A)〜(C)の模式図である。
図6(A)は、図5(A)に示した上向内層配線107と、シールド部112との接続部分の模式図である。図6(A)に示すように、上向内層配線107の光沢面114側に第1のダレ部110を設けることで、上向内層配線107と、シールド部112となる金属膜との密着面積を増加させ、互いの密着強度や接触抵抗を小さくできる。なお上向内層配線107の粗面115側に、ダレ部(番号は付与していない)を設けても良いが、このダレ部の大きさは、粗面115程度に抑えることが望ましい。これは第1のダレ部110が、上向内層配線107の光沢面114側と、この光沢面114側に接した絶縁層113との密着の低さを利用するためである。
図6(B)は、図5(B)に示した下向内層配線109と、シールド部112との接続部分の模式図である。図6(B)に示すように、下向内層配線109の光沢面114側に第2のダレ部111を設けることで、下向内層配線109と、シールド部112となる金属膜との密着面積を増加させ、互いの密着強度や接触抵抗を小さくできる。なお下向内層配線109の粗面115側に、ダレ部(番号は付与していない)を設けても良いが、このダレ部の大きさは、粗面115程度に抑えることが望ましい。これは第2のダレ部111が、下向内層配線109の光沢面114側と、この光沢面114側に接した絶縁層113との密着の低さを利用するためである。
また溝116を設け、この溝116の一部に、下向内層配線109の一部を第2のダレ部111として充填することは有用である。
なお図6(B)に示すように、溝116を、一種のクラック(あるいは割れ)を利用した場合であっても、絶縁層113に内蔵されたガラス繊維120によって、それ以上の成長が抑制されるので、信頼性等に影響を与えることはない。
図6(C)は、図5(C)に示したスケールを拡大したものであり、H型のスケールが100μmを示している。図6(C)の矢印117に示すように、溝116の最大長さは200μm以下(望ましくは100μm以下)、溝116の厚み(あるいは高さ)は、50μm以下(望ましくは30μm以下)が望ましい。溝116の最大長さが200μmを超え、あるいは厚みが50μmを超えた場合、ガラス繊維120による抑制効果が低下する場合がある。
なお溝116は、基板部103の断面であって、裏面配線と下向内層配線との間の絶縁層側の断面に設けた、クラックとすることで、溝116の形成が容易となる。
また溝116の内部には、シールド部112となる金属膜を形成していないことで、基板部103の信頼性を高められる。
本発明のモジュール及びその製造方法は、シールド部となるスパッタで形成した金属膜と、モジュールのグランド電極となる下向内層配線との接続安定性を高めることができ、基板部からの漏洩ノイズを効果的に低減することで、EMIやEMC特性に優れたモジュールであり、電子機器の小型化、高密度実装、更には狭隣接実装を実現することができる。
101 モジュール
102 モールド部
103 基板部
104 電子部品
105 半田部
106 上面配線
107 上向内層配線
108 裏面配線
109 下向内層配線
110 第1のダレ部
111 第2のダレ部
112 シールド部
113 絶縁層
114 光沢面
115 粗面
116 溝
117 矢印
118 接着層
119 ダイシング溝
120 ガラス繊維
121 フィラー
122 ソルダーレジスト
102 モールド部
103 基板部
104 電子部品
105 半田部
106 上面配線
107 上向内層配線
108 裏面配線
109 下向内層配線
110 第1のダレ部
111 第2のダレ部
112 シールド部
113 絶縁層
114 光沢面
115 粗面
116 溝
117 矢印
118 接着層
119 ダイシング溝
120 ガラス繊維
121 フィラー
122 ソルダーレジスト
Claims (3)
- 芯材にエポキシ樹脂を含浸した絶縁層と、銅箔の光沢面が上向きの上向内層配線と、光沢面が下向きの下向内層配線と、上面配線と、裏面配線と、を有する基板部と、
前記上面配線に実装された電子部品と、
この電子部品を前記基板部上でモールド封止するモールド部と、
この断面に第1のダレ部を伴って露出した前記上向内層配線と、第2のダレ部を伴って露出した前記下向内層配線と、前記封止部の表面と、を覆うスパッタによるシールド部と、を有するモジュールであって、
前記絶縁層側の側面に複数の溝を設け、この溝の一部以上に、前記下向内層配線の一部を充填したモジュール。 - 溝は、基板部の切断面であって、裏面配線と下向内層配線との間の絶縁層側の間に設けたものである請求項1に記載のモジュール。
- 少なくとも、
銅箔の光沢面が上向きの上向内層配線と、光沢面が下向きの下向内層配線と、上面配線と、裏面配線と、を有する基板部に、電子部品を実装する実装工程と、
前記電子部品を前記基板部上で樹脂モールドし、モールド構造体とする封止工程と、
前記モールド構造体を、ダイシング装置を用いて複数に切断する切断工程と、
前記切断工程で得られた切断品の5面を覆うシールド部を、スパッタで形成する金属膜工程と、
を有するモジュールの製造方法であって、
前記切断工程によって、前記基板部の側面に複数の溝を設け、この溝の一部以上に、前記下向内層配線の一部を充填するモジュールの製造方法。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010020042A JP2011159785A (ja) | 2010-02-01 | 2010-02-01 | モジュールとその製造方法 |
CN201080043769.1A CN102550140B (zh) | 2009-10-01 | 2010-09-30 | 组件及其制造方法 |
US13/496,907 US8946563B2 (en) | 2009-10-01 | 2010-09-30 | Module with exposed parts of copper foil and process for production thereof |
PCT/JP2010/005888 WO2011040030A1 (ja) | 2009-10-01 | 2010-09-30 | モジュールとその製造方法 |
EP10820151.8A EP2451259A4 (en) | 2009-10-01 | 2010-09-30 | MODULE AND PRODUCTION METHOD THEREOF |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010020042A JP2011159785A (ja) | 2010-02-01 | 2010-02-01 | モジュールとその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2011159785A true JP2011159785A (ja) | 2011-08-18 |
Family
ID=44591484
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010020042A Pending JP2011159785A (ja) | 2009-10-01 | 2010-02-01 | モジュールとその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2011159785A (ja) |
-
2010
- 2010-02-01 JP JP2010020042A patent/JP2011159785A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
WO2011040030A1 (ja) | モジュールとその製造方法 | |
JP2011159786A (ja) | モジュールとその製造方法 | |
JP2011159787A (ja) | モジュールとその製造方法 | |
JP5402482B2 (ja) | モジュールとモジュールの製造方法 | |
JP5574038B2 (ja) | セラミック多層基板およびその製造方法 | |
JP6508333B2 (ja) | 電子回路モジュール | |
JP5287976B2 (ja) | 樹脂配線基板 | |
JPWO2012023332A1 (ja) | 電子部品及びその製造方法 | |
JP2011159788A (ja) | モジュールとその製造方法 | |
JP2006278557A (ja) | 積層セラミック電子部品 | |
JP2009117450A (ja) | モジュールおよびその製造方法 | |
JP2008016844A (ja) | プリント基板及びその製造方法 | |
JP2010226069A (ja) | 電子部品内蔵型プリント基板 | |
JPWO2014162478A1 (ja) | 部品内蔵基板及びその製造方法 | |
US20090151985A1 (en) | Method of dicing a circuit board sheet and package circuit board | |
US20210335534A1 (en) | Coil component | |
JP6235575B2 (ja) | 部品内蔵基板の製造方法及び部品内蔵基板 | |
JP2010056180A (ja) | 回路モジュール | |
TWI526131B (zh) | 印刷電路板及其製造方法 | |
JP2010062199A (ja) | 回路基板 | |
JP2011159785A (ja) | モジュールとその製造方法 | |
JP2010251619A (ja) | 配線基板、配線基板接合体、配線基板および配線基板接合体の製造方法 | |
JP2013179249A (ja) | 電子部品搭載用基板 | |
KR20160071956A (ko) | 칩 전자부품 및 그 제조방법 | |
JP5692469B2 (ja) | 電子部品およびその製造方法 |