JP7226274B2 - レーダ装置 - Google Patents

レーダ装置 Download PDF

Info

Publication number
JP7226274B2
JP7226274B2 JP2019215960A JP2019215960A JP7226274B2 JP 7226274 B2 JP7226274 B2 JP 7226274B2 JP 2019215960 A JP2019215960 A JP 2019215960A JP 2019215960 A JP2019215960 A JP 2019215960A JP 7226274 B2 JP7226274 B2 JP 7226274B2
Authority
JP
Japan
Prior art keywords
semiconductor component
adhesive
frequency
frequency conductor
conductor layers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019215960A
Other languages
English (en)
Other versions
JP2021085795A (ja
Inventor
修司 平田
亮 新帯
篤史 宗岡
昌弘 松野下
佑介 田井中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2019215960A priority Critical patent/JP7226274B2/ja
Priority to DE112020005853.0T priority patent/DE112020005853T5/de
Priority to CN202080082133.1A priority patent/CN114761822A/zh
Priority to PCT/JP2020/040344 priority patent/WO2021106471A1/ja
Publication of JP2021085795A publication Critical patent/JP2021085795A/ja
Priority to US17/826,418 priority patent/US20220285308A1/en
Application granted granted Critical
Publication of JP7226274B2 publication Critical patent/JP7226274B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
    • G01S13/00—Systems using the reflection or reradiation of radio waves, e.g. radar systems; Analogous systems using reflection or reradiation of waves whose nature or wavelength is irrelevant or unspecified
    • G01S13/88—Radar or analogous systems specially adapted for specific applications
    • G01S13/93—Radar or analogous systems specially adapted for specific applications for anti-collision purposes
    • G01S13/931—Radar or analogous systems specially adapted for specific applications for anti-collision purposes of land vehicles
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
    • G01S7/00—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00
    • G01S7/02—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00 of systems according to group G01S13/00
    • G01S7/03—Details of HF subsystems specially adapted therefor, e.g. common to transmitter and receiver
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
    • G01S7/00—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00
    • G01S7/02—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00 of systems according to group G01S13/00
    • G01S7/03—Details of HF subsystems specially adapted therefor, e.g. common to transmitter and receiver
    • G01S7/032—Constructional details for solid-state radar subsystems
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6683—High-frequency adaptations for monolithic microwave integrated circuit [MMIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1412—Layout
    • H01L2224/1413—Square or rectangular array
    • H01L2224/14134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/14135—Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1412—Layout
    • H01L2224/14179—Corner adaptations, i.e. disposition of the bump connectors at the corners of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/171—Disposition
    • H01L2224/1712—Layout
    • H01L2224/1713—Square or rectangular array
    • H01L2224/17134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/17135—Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/171—Disposition
    • H01L2224/1712—Layout
    • H01L2224/17179—Corner adaptations, i.e. disposition of the bump connectors at the corners of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H01L2224/26152—Auxiliary members for layer connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/26175—Flow barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/30—Structure, shape, material or disposition of the layer connectors prior to the connecting process of a plurality of layer connectors
    • H01L2224/301—Disposition
    • H01L2224/3012—Layout
    • H01L2224/3013—Square or rectangular array
    • H01L2224/30134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/30135—Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/30—Structure, shape, material or disposition of the layer connectors prior to the connecting process of a plurality of layer connectors
    • H01L2224/301—Disposition
    • H01L2224/3012—Layout
    • H01L2224/3015—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H01L2224/30154—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry covering only portions of the surface to be connected
    • H01L2224/30155—Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/30—Structure, shape, material or disposition of the layer connectors prior to the connecting process of a plurality of layer connectors
    • H01L2224/301—Disposition
    • H01L2224/3012—Layout
    • H01L2224/30179—Corner adaptations, i.e. disposition of the layer connectors at the corners of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3205—Shape
    • H01L2224/32057—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3205—Shape
    • H01L2224/32057—Shape in side view
    • H01L2224/32058—Shape in side view being non uniform along the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3312—Layout
    • H01L2224/3313—Square or rectangular array
    • H01L2224/33134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/33135—Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3312—Layout
    • H01L2224/3315—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H01L2224/33154—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry covering only portions of the surface to be connected
    • H01L2224/33155—Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3312—Layout
    • H01L2224/33179—Corner adaptations, i.e. disposition of the layer connectors at the corners of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/27—Adaptation for use in or on movable bodies
    • H01Q1/32—Adaptation for use in or on road or rail vehicles
    • H01Q1/3208—Adaptation for use in or on road or rail vehicles characterised by the application wherein the antenna is used
    • H01Q1/3233—Adaptation for use in or on road or rail vehicles characterised by the application wherein the antenna is used particular used as part of a sensor or in a security system, e.g. for automotive radar, navigation systems
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/36—Structural form of radiating elements, e.g. cone, spiral, umbrella; Particular materials used therewith
    • H01Q1/38—Structural form of radiating elements, e.g. cone, spiral, umbrella; Particular materials used therewith formed by a conductive layer on an insulating support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q13/00—Waveguide horns or mouths; Slot antennas; Leaky-waveguide antennas; Equivalent structures causing radiation along the transmission path of a guided wave
    • H01Q13/20—Non-resonant leaky-waveguide or transmission-line antennas; Equivalent structures causing radiation along the transmission path of a guided wave
    • H01Q13/206—Microstrip transmission line antennas

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Remote Sensing (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Geometry (AREA)
  • Radar Systems Or Details Thereof (AREA)
  • Details Of Aerials (AREA)
  • Wire Bonding (AREA)

Description

本発明は、レーダ装置に関する。
レーダ装置は、高周波のレーダを利用して、レーダの照射範囲内に物体が存在するか否かを確認するために用いられる。レーダ装置は、例えば、自車の前方に他車が存在するか、自車と他車との車間距離はどれだけか等を検出するために用いられる。
レーダ装置においては、絶縁性の基材の表側面に半導体部品が対向して配置されており、基材の表側面には、半導体部品に導通される状態で、高周波信号を伝達する複数の高周波導体層が設けられている。また、半導体部品は、半田材料を介して、高周波導体層を含む導体層に接続されている。さらに、半導体部品が、温度変化を受けて基材に対して変位することを抑制するために、半導体部品と基材とを接着剤によって接着することが行われている。
例えば、特許文献１の高周波伝導要素を備えた半導体装置においては、半導体パッケージと基板とが高周波伝導要素、接続要素等を介して接続されるとともに、半導体パッケージと基板とがアンダーフィル材によって固定されている。また、高周波伝導要素とアンダーフィル材とは、基板の主要表面へ直交投影する状態においてオーバーラップしない位置に設けられている。
実用新案登録第３２２１２１０号公報
特許文献１の半導体装置においては、接着剤としてのアンダーフィル材との位置関係において、高周波の信号を伝達するための高周波導体層を、どのようにして基板に設けるかについての工夫はなされていない。
高周波導体層は、高周波の信号を伝達する性質上、形成長さが長くなると信号の強度が減衰するおそれがある。そのため、高周波の信号の強度が減衰しにくくするためには、高周波導体層の形成長さをできるだけ短くすることが考えられる。また、特許文献１にあるように、高周波の信号の強度の減衰を低減するために、アンダーフィル材が高周波伝導要素に接触しないようにすることが考えられる。
高周波導体層の形成長さを短くしようとすると、基材（基板）における、半導体部品の周りに高周波導体層を分散して配置することが考えられる。しかし、この場合には、レーダ装置において、高周波導体層に繋がるアンテナ層が占める割合が増加し、レーダ装置の全体が大型化するおそれがある。レーダ装置を配置するスペースの制約上、装置の全体を小型化したいという要求がある。
また、特許文献１においては、基板への半導体部品としての半導体パッケージの固定は、アンダーフィル材を介して半導体パッケージの底面を基板の表面に固着することによって行っている。しかし、半導体装置には、基板、半導体パッケージ、高周波伝導要素、接続要素、アンダーフィル材等の種々の材料の構成部品が使用されており、各構成部品の線膨張係数が互いに異なる。そのため、温度上昇等の影響を受けて各構成部品に作用する熱応力が互いに異なり、半導体パッケージが基材に対して、この基材の表面に平行な方向に変位しようとし、高周波伝導要素、接続要素等にクラックが生じるおそれがある。
高周波信号の強度の減衰の低減、装置の小型化、及び熱応力によるクラックの低減等を目的とした、半導体部品に対する、高周波導体層及び接着剤の配置の仕方には更なる改善の余地が残る。
本発明は、かかる課題に鑑みてなされたもので、高周波信号の強度の減衰の低減、装置の小型化、及び熱応力によるクラックの低減等を目的として、半導体部品に対する、高周波導体層及び接着剤の配置関係を適切に設定することができるレーダ装置を提供しようとして得られたものである。
本発明の一態様は、高周波信号を伝達する複数の高周波導体層（２１，２２）を含む複数の導体層（２０，２１，２２）が表側面（２０１）又は裏側面（２０２）に設けられた基材（２）と、
前記基材の前記表側面に対向するとともに、前記基材における複数の前記導体層に導電部材（３５）を介して接触し、かつ高周波信号を発生させる半導体部品（３）と、
前記半導体部品を前記基材の前記表側面に接着する接着剤（４）と、を備え、
複数の前記高周波導体層のすべて又は複数の前記高周波導体層のうちの一部である高周波導体層群（２７）は、少なくともいずれかが前記表側面又は前記裏側面の平面内において屈曲することにより、前記表側面又は前記裏側面における、前記半導体部品の底面（３０１）と対向する内側端部（２１１，２２１）から、前記半導体部品の複数の側面（３０２Ａ，３０２Ｂ，３０２Ｃ）のうちの、前記表側面又は前記裏側面の平面内の中央部から縁部への第１方向（Ｄ１）に向けられた第１側面（３０２Ａ）よりも前記第１方向側に位置する外側端部（２１２，２２２）まで設けられており、
前記接着剤は、複数の前記高周波導体層の形成部位を除く前記表側面と、前記半導体部品の側面とに接触している、レーダ装置（１）にある。
前記レーダ装置においては、半導体部品に対する、高周波導体層及び接着剤の配置関係に工夫をしている。
具体的には、複数の高周波導体層の全体又は高周波導体層群の少なくともいずれかは、基材の表側面の平面内において屈曲している。これにより、複数の高周波導体層の全体又は高周波導体層群の外側端部は、半導体部品の第１側面よりも第１方向側に位置している。この構成により、高周波導体層の形成長さをできるだけ短くして、高周波信号の強度の減衰を低減し、かつ、高周波導体層をできるだけまとめて配置して、装置の小型化を図ることができる。
また、接着剤は、複数の高周波導体層の形成部位を除く、基材の表側面と、半導体部品の側面とに接触している。この構成により、基材、導体層、半導体部品、導電部材、接着剤等の各構成部品の線膨張係数の違いによる熱応力が半導体部品に作用するときでも、接着剤が半導体部品の側面を受け止めることができる。そのため、半導体部品が、基材に対して、基材の表側面に平行な方向に変位することができず、導電部材等にクラックが生じないようにすることができる。
それ故、前記レーダ装置によれば、高周波信号の強度の減衰の低減、装置の小型化、及び熱応力によるクラックの低減等を目的として、半導体部品に対する、高周波導体層及び接着剤の配置関係を適切に設定することができる。
なお、本発明の一態様において示す各構成要素のカッコ書きの符号は、実施形態における図中の符号との対応関係を示すが、各構成要素を実施形態の内容のみに限定するものではない。
図１は、実施形態１にかかる、レーダ装置を、基材の表側面から見た状態で示す平面図である。 図２は、実施形態１にかかる、レーダ装置における半導体部品及び高周波導体層の周辺を、基材の表側面から見た状態で示す平面図である。 図３は、実施形態１にかかる、レーダ装置におけるアンテナ導体層を、基材の裏側面から見た状態で示す平面図である。 図４は、実施形態１にかかる、レーダ装置における半導体部品、高周波導体層及び接着剤の周辺を、基材の表側面から見た状態で示す平面図である。 図５は、実施形態１にかかる、レーダ装置における接着剤の周辺を拡大して、基材の表側面から見た状態で示す平面図である。 図６は、実施形態１にかかる、レーダ装置における半導体部品、高周波導体層及び接着剤の周辺を示す断面図である。 図７は、実施形態１にかかる、他のレーダ装置における半導体部品、高周波導体層及び接着剤の周辺を示す断面図である。 図８は、実施形態１にかかる、他のレーダ装置における半導体部品、高周波導体層及び接着剤の周辺を示す断面図である。 図９は、実施形態１にかかる、他のレーダ装置における半導体部品、高周波導体層及び接着剤の周辺を示す断面図である。 図１０は、実施形態１にかかる、他のレーダ装置における接着剤の周辺を拡大して、基材の表側面から見た状態で示す平面図である。 図１１は、実施形態２にかかる、レーダ装置における半導体部品、高周波導体層及び接着剤の周辺を、基材の表側面から見た状態で示す平面図である。 図１２は、実施形態２にかかる、他のレーダ装置における半導体部品、高周波導体層及び接着剤の周辺を、基材の表側面から見た状態で示す平面図である。 図１３は、実施形態２にかかる、他のレーダ装置における半導体部品、高周波導体層及び接着剤の周辺を、基材の表側面から見た状態で示す平面図である。
前述したレーダ装置にかかる好ましい実施形態について、図面を参照して説明する。
＜実施形態１＞
本形態のレーダ装置１は、図１～図５に示すように、基材２、半導体部品３及び接着剤４を備える。基材２の表側面２０１には、高周波信号を伝達する複数の高周波導体層２１，２２を含む複数の導体層２０，２１，２２が設けられている。半導体部品３は、基材２の表側面２０１に対向するとともに、基材２における複数の導体層２０，２１，２２に導電部材３５を介して接触し、かつ高周波信号を発生させるものである。接着剤４は、半導体部品３を基材２の表側面２０１に接着するものである。
複数の高周波導体層２１，２２のすべては、少なくともいずれかが表側面２０１の平面内において屈曲することにより、表側面２０１における、半導体部品３の底面３０１と対向する内側端部２１１，２２１から、半導体部品３の複数の側面３０２Ａ，３０２Ｂ，３０２Ｃのうちの、表側面２０１の平面内の中央部から縁部への第１方向Ｄ１に向けられた第１側面３０２Ａよりも第１方向Ｄ１の側に位置する外側端部２１２，２２２まで設けられている。接着剤４は、複数の高周波導体層２１，２２の形成部位を除く表側面２０１と、半導体部品３の側面３０２Ａ，３０２Ｂ，３０２Ｃとに接触している。
以下に、本形態のレーダ装置１について詳説する。
（レーダ装置１）
レーダ装置１は、高周波のレーダを利用して、レーダの照射範囲内に物体が存在するか否かを確認するために用いられる。本形態のレーダ装置１は、車載用のものであり、自車の前方に他車が存在するか、自車と他車との車間距離はどれだけか等を検出するために用いられる。レーダ装置１は、３０～３００ＧＨｚの範囲内の周波数のミリ波を利用するミリ波レーダを構成する。なお、高周波は、３ＭＨｚ～３００ＧＨｚの周波数としてもよい。
レーダ装置１は、車両の前方位置に配置される。より具体的には、レーダ装置１は、車両の前方位置におけるフロントグリル等に設けられたエンブレムの裏側に配置される。本形態においては、レーダ装置１が配置された車両が形成されている。また、レーダ装置１は、車載用のレーダ監視システムに用いられる。レーダ監視システムは、車載用の制御装置によって、高周波のレーダによる物体検出を行うものである。
レーダ装置１において、基材２の表側面２０１の平面内における一方向であって、基材２の中央部から縁部に延びる片側に向けられた方向のことを第１方向Ｄ１という。第１方向Ｄ１は、略四角形の基材２における一つの辺に垂直な方向として設定されている。また、基材２の表側面２０１の平面内における第１方向Ｄ１に直交する方向のことを第２方向Ｄ２という。第２方向Ｄ２は、第１方向Ｄ１に直交する両側に向けられた方向のことをいう。
また、基材２の表側面２０１の平面内における、第１方向Ｄ１とは反対側の方向のことを第３方向Ｄ３という。また、半導体部品３と基材２とが向き合う方向であって、基材２の表側面２０１及び裏側面２０２の平面に直交する方向のことを高さ方向Ｈという。また、半導体部品３の第１方向Ｄ１の側の側面を第１側面３０２Ａといい、半導体部品３の第２方向Ｄ２の側の一対の側面を第２側面３０２Ｂといい、半導体部品３の第３方向Ｄ３の側の側面を第３側面３０２Ｃという。
（基材２）
図１及び図３に示すように、基材２は、絶縁性の基材本体２００と、基材本体２００の表側面２０１に設けられた複数の導体層２０，２１，２２と、基材本体２００の裏側面２０２に設けられたアンテナ導体層２３とを有する。図１は、基材２の表側面２０１を示し、図３は、基材２の裏側面２０２を示す。基材本体２００は、平板状の基板によって構成されている。表側面２０１及び裏側面２０２は、基材本体２００における最も面積が大きな主面として形成されている。アンテナ導体層２３は、複数の導体層２０，２１，２２のうちの高周波導体層２１，２２に接続されている。
（アンテナ導体層２３）
図１及び図３に示すように、アンテナ導体層２３は、高周波信号の送信用又は受信用のアンテナを構成する。アンテナ導体層２３には、半導体部品３において生成された変調波（高周波）を、送信波として物体に向けて送信するための送信用アンテナ導体層２３と、送信用アンテナから送信された送信波が物体に当たって反射する反射波を受信波として受信する受信用アンテナ導体層２３とがある。高周波導体層２１，２２には、送信用アンテナ導体層２３に接続されたものと、受信用アンテナ導体層２３に接続されたものとがある。本形態のアンテナ導体層２３は、基材２の裏側面２０２に設けられている。
（高周波導体層２１，２２）
図２に示すように、高周波導体層２１，２２は、高周波信号を伝達する用途に用いられる導体層である。高周波導体層２１，２２を含む導体層２０，２１，２２は、基材２の表側面２０１に設けられた銅箔によって構成されている。本形態の高周波導体層２１，２２には、高周波信号を半導体部品３から送信用アンテナ導体層２３へ伝達するものと、高周波信号を受信用アンテナ導体層２３から半導体部品３へ伝達するものとがある。高周波導体層２１，２２の内側端部２１１，２２１とは、高周波導体層２１，２２における、半導体部品３の底面３０１と対向する端部のことをいう。高周波導体層２１，２２の外側端部２１２，２２２とは、高周波導体層２１，２２における、内側端部２１１，２２１とは反対側の端部であって、半導体部品３から離れた位置にある端部のことをいう。
図１及び図２に示すように、複数の高周波導体層２１，２２のすべては、基材２において、半導体部品３から第１方向Ｄ１に片寄って配置されている。複数の高周波導体層２１，２２は、半導体部品３の第１側面３０２Ａから第１方向Ｄ１に延びる複数の第１高周波導体層２１と、半導体部品３における、第１側面３０２Ａに直交する一対の第２側面３０２Ｂから第２方向Ｄ２の外側に延びるとともに、第１方向Ｄ１に向けて屈曲する複数の第２高周波導体層２２とからなる。複数の第２高周波導体層２２は、複数の第１高周波導体層２１を間に介する第２方向Ｄ２の両側に設けられている。第１高周波導体層２１及び第２高周波導体層２２のすべての外側端部２１２，２２２は、半導体部品３の第１側面３０２Ａよりも第１方向Ｄ１側に位置している。
この構成により、高周波導体層２１，２２を第１方向Ｄ１に片寄った状態でまとめて配置して、装置の小型化を図ることができる。
図３に示すように、複数の第１高周波導体層２１及び複数の第２高周波導体層２２は、いずれが送信用アンテナ導体層２３に接続されていてもよく、いずれが受信用アンテナ導体層２３に接続されていてもよい。本形態の第１高周波導体層２１に接続されたアンテナ導体層２３は、第１高周波導体層２１から第１方向Ｄ１とは反対側の第３方向Ｄ３に向けて配置されている。本形態の第２高周波導体層２２に接続されたアンテナ導体層２３は、第２高周波導体層２２から第１方向Ｄ１に向けて配置されている。各アンテナ導体層２３においては、第１方向Ｄ１に沿って配置された本体部２３１から第２方向Ｄ２の両側に向けて延出された延出部２３２が形成されている。
これらの構成により、基材２の裏側面２０２におけるアンテナ導体層２３を、限られたスペースにおいて適切に配置することができる。
図２に示すように、第２高周波導体層２２に隣接する第１高周波導体層２１は、第１側面３０２Ａから第１方向Ｄ１に延びるとともに、第２高周波導体層２２に向けて第２方向Ｄ２の外側に屈曲している。より具体的には、第２方向Ｄ２の右側に位置する第２高周波導体層２２に隣接する、第２方向Ｄ２の右側に位置する第１高周波導体層２１（図２において２１Ａで示す。）は、第１側面３０２Ａから第１方向Ｄ１に延びるとともに、右側の第２高周波導体層２２に向けて第２方向Ｄ２の外側としての右側に屈曲している。換言すれば、本形態の第２方向Ｄ２の右側に位置する第１高周波導体層２１は、内側端部２１１の近傍において第１側面３０２Ａから第１方向Ｄ１に延び、内側端部２１１と外側端部２１２との中間部において第２方向Ｄ２の右側に屈曲し、外側端部２１２の近傍において第１方向Ｄ１に延びて形成されている。なお、第２方向Ｄ２の右側は、図２における右側とする。
この構成により、基材２の表側面２０１における、第２方向Ｄ２の右側の第１高周波導体層２１と、第２方向Ｄ２の右側の第２高周波導体層２２との間に、接着剤４を塗布するスペースを形成することができる。
また、第２方向Ｄ２の左側に位置する第２高周波導体層２２に隣接する、第２方向Ｄ２の左側に位置する第１高周波導体層２１（図２において２１Ａで示す。）は、第１側面３０２Ａから第１方向Ｄ１に延びるとともに、左側の第２高周波導体層２２に向けて第２方向Ｄ２の外側に屈曲している。換言すれば、本形態の第２方向Ｄ２の左側に位置する第１高周波導体層２１は、内側端部２１１の近傍において第１側面３０２Ａから第１方向Ｄ１に延び、内側端部２１１と外側端部２１２との中間部において第２方向Ｄ２の左側に屈曲し、外側端部２１２の近傍において第１方向Ｄ１に延びて形成されている。
この構成により、基材２の表側面２０１における、第２方向Ｄ２の左側の第１高周波導体層２１と、第２方向Ｄ２の左側の第２高周波導体層２２との間に、接着剤４を塗布するスペースを形成することができる。
第２方向Ｄ２の右側の第１高周波導体層２１と第２方向Ｄ２の左側の第１高周波導体層２１との間に位置する、第２方向Ｄ２の中央部の第１高周波導体層２１（図２において２１Ｂで示す。）は、第１方向Ｄ１に向けて直線状に延びている。
図１及び図２に示すように、すべての高周波導体層２１，２２における少なくとも２つ以上の外側端部２１２，２２２は、基材２の表側面２０１の平面内における、第１方向Ｄ１に対して垂直な第２方向Ｄ２に沿って並んでいる。本形態のすべての高周波導体層２１，２２の外側端部２１２，２２２は、基材２の表側面２０１の平面内における、第１方向Ｄ１に対して垂直な方向である第２方向Ｄ２に沿って一列に並んでいる。
この構成により、一列に整列した、複数の高周波導体層２１，２２の外側端部２１２，２２２に、アンテナ導体層２３を接続することができる。そのため、アンテナ導体層２３の形成長さを適切に管理することができ、アンテナ導体層２３を限られたスペースにコンパクトに配置することができる。
基材２の表側面２０１における高周波導体層２１，２２の周りには、高周波導体層２１，２２を囲んでグラウンドに接続されるグラウンド導体層２４が設けられている。グラウンド導体層２４は、高周波導体層２１，２２の端部及び両側の、表側面２０１の平面内の全周に配置されている。この構成により、高周波導体層２１，２２における高周波信号の強度の減衰が抑制される。図２においては、高周波導体層２１，２２が、表面にレジスト層２５が設けられたグラウンド導体層２４によって両側から囲まれた状態が示される。
本形態の高周波導体層２１，２２の外側端部２１２，２２２は、高周波信号の不要な減衰を防ぐために、グラウンド導体層２４にも接続されて、アンテナ導体層２３に接続されている。外側端部２１２，２２２は、第２方向Ｄ２に沿って一列に並ぶグラウンド導体層２４の端部２４１として形成されていてもよい。
（他の導体層２０）
図２に示すように、基材２の表側面２０１には、高周波導体層２１，２２以外の種々の導体層２０が設けられている。基材２の表側面２０１又は裏側面２０２には、半導体部品３と電気接続される電子部品等が配置されている。高周波導体層２１，２２以外の導体層２０は、半導体部品３と電子部品とを電気接続するために用いられる。高周波導体層２１，２２以外の導体層２０は、基材２の表側面２０１において、高周波導体層２１，２２が配置された第１方向Ｄ１の側のスペースとは反対側の第３方向Ｄ３の側のスペースに配置されている、換言すれば、高周波導体層２１，２２以外の導体層２０は、基材２の表側面２０１において、半導体部品３の第１側面３０２Ａとは反対側の第３側面３０２Ｃ、及び一対の第２側面３０２Ｂにおける、第３方向Ｄ３の側の部位から外方に向けて配置される。
図６～図８に示すように、基材２の表側面２０１において、高周波導体層２１，２２を除く残りの導体層２０の表面、及びグラウンド導体層２４の表面には、導体層２０又はグラウンド導体層２４を構成する銅箔を保護する保護膜としてのレジスト層２５が設けられている。レジスト層２５は、高周波信号の強度の減衰を抑制するために、高周波導体層２１，２２及びアンテナ導体層２３の表面には設けられていない。図６～図８は、第１方向Ｄ１又は第２方向Ｄ２に対して直交する断面による模式的な図として示す。
（導電部材３５）
図６～図８に示すように、導電部材３５は、バンプ等とも呼ばれ、半導体部品３の導体部と導体層２０，２１，２２とを電気接続するための半田材料等によって構成されている。導電部材３５は、半導体部品３の底面３０１における導体部に設けられ、半導体部品３を基材２に配置するときに、基材２の導体層２０，２１，２２に接触して、導体層２０，２１，２２と接合される。
（半導体部品３）
図６～図８に示すように、半導体部品３は、高周波信号を発生させる回路部３１と、回路部３１を覆う樹脂によって構成されたモールド樹脂部３２と、半導体部品３の底面３０１に設けられた底面樹脂部３３とを有する。回路部３１においては、高周波信号を発生させるシンセサイザ、送信波と受信波とを混合するミキサ、アナログ信号をデジタル信号に変換するアナログ・デジタル変換、デジタル信号を解析するデジタル信号処理等が半導体素子によって形成されている。
底面樹脂部３３は、モールド樹脂部３２の材質と異なる材質によって構成されており、モールド樹脂部３２の弾性率よりも弾性率が低い樹脂によって構成されている。モールド樹脂部３２及び底面樹脂部３３は、熱硬化性樹脂等によって構成されている。弾性率Ｅは、物体の変形のしにくさを表している。弾性率Ｅは、物体に与えられた応力σを、物体に生じた歪εによって除算した値である、Ｅ＝σ／εによって表される。底面樹脂部３３は、弾性率が低いことによって変形しやすく、接着剤４によって拘束されにくい。
図４に示すように、半導体部品３は、直方体形状に形成されており、基材２の表側面２０１と対向する底面３０１、底面３０１とは反対側に位置する天面３０３、及び底面３０１と天面３０３との間に位置する４つの側面３０２Ａ，３０２Ｂ，３０２Ｃを有する。半導体部品３は、板形状に形成されており、底面３０１及び天面３０３の面積は最も大きい。
基材２を構成する樹脂の表面粗さとしての算術平均粗さＲａは、０．４～０．６［μｍ］の範囲内にあり、基材２を構成する樹脂の最大高さＲｚは、２～３［μｍ］の範囲内にある。半導体部品３のモールド樹脂部３２を構成する樹脂の算術平均粗さＲａは、０．６～１．０［μｍ］の範囲内にあり、半導体部品３のモールド樹脂部３２を構成する樹脂の最大高さＲｚは、３～６［μｍ］の範囲内にある。基材２の表側面２０１及び半導体部品３のモールド樹脂部３２の各算術平均粗さＲａ及び各最大高さＲｚが前記範囲内にあることにより、基材２及びモールド樹脂部３２に接着剤４が接着しやすくすることができる。
（接着剤４）
図４及び図５に示すように、接着剤４は、導電部材３５による、基材２の導体層２０，２１，２２への半導体部品３の導体部の接合状態を補強し、基材２に対する半導体部品３の変位を防止するものである。接着剤４は、加熱されてもほとんど塑性変形しない硬化性樹脂によって構成されている。本形態の接着剤４には、熱硬化性樹脂としてのエポキシ系の樹脂が用いられる。接着剤４は、光硬化性樹脂によって構成してもよい。接着剤４は、基材２に対する半導体部品３の表側面２０１の平面方向への変位を防止するために、半導体部品３の側面３０２Ａ，３０２Ｂ，３０２Ｃにも設けられている。
図６～図８に示すように、接着剤４は、半導体部品３の底面３０１から側面３０２Ａ，３０２Ｂ，３０２Ｃに連続して設けられており、半導体部品３の底面３０１及び側面３０２Ａ，３０２Ｂ，３０２Ｃを、基材２の表側面２０１に接着する。換言すれば、接着剤４は、半導体部品３の底面３０１と基材２の表側面２０１との間から、半導体部品３の側面３０２Ａ，３０２Ｂ，３０２Ｃに連続して設けられている。接着剤４は、基材２の表側面２０１に接触するだけでなく、基材２の表側面２０１における導体層２０を保護するレジスト層２５の表面に接触していてもよい。
図４に示すように、本形態の接着剤４は、半導体部品３の底面３０１における４つの角部３０１Ａの周辺に分散して設けられている。具体的には、接着剤４は、半導体部品３の底面３０１の４つの角部３０１Ａと、４つの角部３０１Ａのそれぞれに隣接する、半導体部品３の両側の側面３０２Ａ，３０２Ｂ，３０２Ｃの部位と、４つの角部３０１Ａの対向部位の周辺を含む、基材２の表側面２０１とに接触している。この構成により、半導体部品３に対して接着剤４がバランスよく配置され、少ない接着剤４の使用量によって、基材２に対して半導体部品３を安定して支持することができる。半導体部品３の底面３０１の各角部３０１Ａに設けられた接着剤４は、半導体部品３の底面３０１及び側面３０２Ａ，３０２Ｂ，３０２Ｃと基材２の表側面２０１とを接着している。
半導体部品３の４つの角部３０１Ａの周辺において、基材２の表側面２０１の平面方向における、１つの側面３０２Ａ，３０２Ｂ，３０２Ｃに沿った接着剤４の直線状の連続塗布長さＬは、０．５～１．２ｍｍの範囲内に設定されている。接着剤４の連続塗布長さＬが０．５ｍｍ未満である場合には、接着剤４によって半導体部品３を基材２に接着する強度が十分に得られないおそれがある。接着剤４の連続塗布長さＬが１．２ｍｍ超過である場合には、接着剤４が設けられる範囲が広くなり、半導体部品３及び導体層２０，２１，２２を限られたスペースに設けることが難しくなる。
接着剤４は、高周波導体層２１，２２に接触しておらず、高周波導体層２１，２２と接着剤４との間には、０．１ｍｍ以上の間隙が形成されている。高周波導体層２１，２２と接着剤４との間の間隙が０．１ｍｍ未満になると、高周波信号の強度の減衰を生じるおそれがある。
図４及び図５に示すように、接着剤４の一部は、複数の高周波導体層２１，２２の形成部位を除く、基材２の表側面２０１であって第１高周波導体層２１と第２高周波導体層２２とによって挟まれた部位から、半導体部品３の側面３０２Ａ，３０２Ｂまで連続して接触している。この構成により、接着剤４を、基材２の表側面２０１における、各高周波導体層２１，２２との接触を避けた適切な位置に設けることができる。
接着剤４の一部は、複数の高周波導体層２１，２２の形成部位を除くとともに半導体部品３の底面３０１における角部３０１Ａの対向部位の周辺を含む表側面２０１であって第１高周波導体層２１と第２高周波導体層２２とによって挟まれた部位から、角部３０１Ａに隣接する、半導体部品３における両側の側面３０２Ａ，３０２Ｂまで連続して接触している。接着剤４の一部が半導体部品３の角部３０１Ａに隣接する両側の側面３０２Ａ，３０２Ｂに接触していることにより、基材２に対する半導体部品３の、表側面２０１の平面方向への変位を効果的に防止することができる。
図６～図８に示すように、接着剤４は、基材２に対する半導体部品３の、表側面２０１の平面方向への変位を効果的に防止するために、半導体部品３の底面３０１から半導体部品３の側面３０２Ａ，３０２Ｂ，３０２Ｃの高さ方向Ｈのできるだけ高い位置まで設けることが好ましい。接着剤４は、半導体部品３の、底面３０１に垂直な高さ方向Ｈの厚みをＴとしたとき、底面３０１から側面の１／３Ｔ以上Ｔ以下の厚みの範囲内に接触している。この構成により、基材２に対する半導体部品３の、表側面２０１の平面方向への変位を効果的に防止することができる。
接着剤４が側面３０２Ａ，３０２Ｂ，３０２Ｃに接触する高さ方向Ｈの厚みの範囲が、底面３０１から側面の１／３Ｔ未満である場合には、基材２に対する半導体部品３の、表側面２０１の平面方向への変位を十分に抑えられないおそれがある。
図９に示すように、接着剤４は、半導体部品３の側面３０２Ａ，３０２Ｂ，３０２Ｃにおける高さ方向Ｈの全体、換言すれば半導体部品３の側面３０２Ａ，３０２Ｂ，３０２Ｃにおける、底面３０１から天面３０３まで接触していてもよい。また、接着剤４は、半導体部品３の側面３０２Ａ，３０２Ｂ，３０２Ｃから、半導体部品３の天面３０３にまで連続して設けられていてもよい。
接着剤４は、半導体部品３の底面３０１及び側面３０２Ａ，３０２Ｂ，３０２Ｃに位置する底面樹脂部３３、及び半導体部品３の側面に位置するモールド樹脂部３２に接触している。半導体部品３における底面樹脂部３３の厚みは僅かであり、底面樹脂部３３は、底面３０１から側面３０２Ａ，３０２Ｂ，３０２Ｃの１／３Ｔ未満の厚みの範囲内に設けられている。
底面樹脂部３３は、弾性率が低いことによって変形しやすく、接着剤４によって拘束されにくい一方、モールド樹脂部３２は、底面樹脂部３３に比べて弾性率が高いことによって、底面樹脂部３３に比べて接着剤４によって拘束されやすい。そのため、接着剤４が底面樹脂部３３だけでなくモールド樹脂部３２にも接触していることにより、接着剤４によって半導体部品３を拘束する効果を高めることができる。
本形態の接着剤４は、半導体部品３の側面３０２Ａ，３０２Ｂ，３０２Ｃのできるだけ高い位置まで拘束するために、粘度をできるだけ高くし、基材２の表側面２０１に拡がりにくくしたものである。本形態においては、接着剤４が水平方向にあまり拡がらずに、鉛直方向に残されることを示すために、接着剤４の、高さ方向Ｈの寸法と、第１方向Ｄ１又は第２方向Ｄ２の寸法とのアスペクト比を規定している。
アスペクト比は、一般的には、断面における縦寸法と横寸法の比によって表される。しかし、接着剤４は、半導体部品３の底面３０１及び側面３０２Ａ，３０２Ｂ，３０２Ｃにおいて局所的に設けられている。そして、接着剤４を切断する断面によってアスペクト比が異なる。そのため、接着剤４のアスペクト比は、断面における値ではなく、接着剤４の長さ方向の全長における、側面３０２Ａ，３０２Ｂ，３０２Ｃに接触する部位の高さ方向Ｈの寸法の最大値と、接着剤４の長さ方向の全長における第１方向Ｄ１又は第２方向Ｄ２の寸法の最大値との比によって表す。
図６～図８に示すように、接着剤４のアスペクト比Ｙ／Ｘは、次のように規定する。接着剤４の横方向の寸法は、接着剤４における、基材２の表側面２０１に接触する部位の、半導体部品３の側面３０２Ａ，３０２Ｂ，３０２Ｃから、側面３０２Ａ，３０２Ｂ，３０２Ｃに垂直な第１方向Ｄ１又は第２方向Ｄ２の端部までの最大幅Ｘとする。また、接着剤４における、半導体部品３の側面３０２Ａ，３０２Ｂ，３０２Ｃに接触する部位の、半導体部品３の底面３０１から底面３０１に垂直な高さ方向Ｈの最大高さをＹとする。
そして、接着剤４のアスペクト比Ｙ／Ｘは、０．３以上である。このアスペクト比Ｙ／Ｘ＝０．３は、接着剤４が表側面２０１に拡がってもよい限界の数値として表す。接着剤４のアスペクト比Ｙ／Ｘが０．３未満の場合には、接着剤４を、半導体部品３の側面３０２Ａ，３０２Ｂ，３０２Ｃにおけるできるだけ高い位置まで設けることが困難になる。接着剤４のアスペクト比Ｙ／Ｘは、１以上であることが好ましい。
図８に示すように、接着剤４は、半導体部品３の側面３０２Ａ，３０２Ｂ，３０２Ｃに接触する部位において、高さ方向Ｈに最も高い最大高さＹを有していてもよい。また、図６又は図７に示すように、接着剤４は、半導体部品３の側面３０２Ａ，３０２Ｂ，３０２Ｃに接触する部位から離れた部位において、高さ方向Ｈに最も高くなっていてもよい。この場合にも、接着剤４の最大高さＹは、半導体部品３の側面３０２Ａ，３０２Ｂ，３０２Ｃに接触している部位での最大高さとする。
接着剤４のアスペクト比Ｙ／Ｘは、基材２及び半導体部品３に塗布される際の接着剤４の粘度が高いことによって大きくすることができる。接着剤４の粘度は、例えば、２１７～７４３［Ｐａ・ｓ］の範囲内に設定してもよい。接着剤４は、樹脂成分と、充填剤としてのフィラーとを含有する。接着剤４の粘度は、接着剤４におけるフィラーの含有量の調整によって調整される。つまり、接着剤４の粘度は、接着剤４におけるフィラーの含有量を多くするほど高くなる。
接着剤４のチクソトロピーの値は、ＪＩＳ Ｋ６８００に準拠する値として、３．１以上としてもよい。チクソトロピーは、遥変性とも呼ばれ、撹拌されることによって粘度が低下し、撹拌後に放置されることによって粘度が増大する性質を示す尺度である。チクソトロピーは、撹拌する回転数が異なる２つの状態における粘度の比によって示され、チクソトロピーが大きいほど撹拌されることによる粘度の変化が大きいことを示す。チクソトロピーの値は、流動性を確保するためには、４．１以下となる。
図６～図９には、粘度が異なる接着剤４によって、接着剤４のアスペクト比が異なる、基材２への半導体部品３の取付構造を示す。図６には、接着剤４のアスペクト比Ｙ／Ｘが０．３よりも若干大きく、接着剤４が半導体部品３の底面３０１及び側面３０２Ａ，３０２Ｂ，３０２Ｃから基材２の表側面２０１の広い範囲に接触している場合を示す。図９には、接着剤４が、半導体部品３の側面３０２Ａ，３０２Ｂ，３０２Ｃの高さ方向Ｈの全体に配置され、半導体部品３の底面３０１から天面３０３に達する高さにまで設けられた場合を示す。図６及び図９における接着剤４は、高周波導体層２１，２２を囲むグラウンド導体層２４上のレジスト層２５の表面にまで到達している。
図７には、接着剤４のアスペクト比Ｙ／Ｘが０．５程度であり、接着剤４が、基材２の表側面２０１における、高周波導体層２１，２２を囲むグラウンド導体層２４によって堰止めされた場合を示す。この場合には、接着剤４の一部は、基材２の表側面２０１の、半導体部品３の底面３０１の角部３０１Ａの周囲において、グラウンド導体層２４の縁部及びレジスト層２５の縁部によって形成された堰止め部２６によって堰止めされている。この構成により、基材２の表側面２０１における接着剤４の濡れ広がりを抑制し、接着剤４が高周波導体層２１，２２に接触することが防止される。
図８には、接着剤４のアスペクト比Ｙ／Ｘが２程度であり、接着剤４が、半導体部品３の側面３０２Ａ，３０２Ｂ，３０２Ｃのできるだけ高い位置にまで設けられた場合を示す。この場合にも、接着剤４が高周波導体層２１，２２に接触することが防止される。
接着剤４は、半導体部品３の底面３０１の４つの角部３０１Ａの周囲に分散して設ける以外にも、図１０に示すように、半導体部品３の底面３０１の４つの角部３０１Ａの両側に隣接する部位の底面３０１及び側面３０２Ａ，３０２Ｂに分割して設けてもよい。また、基材２の表側面２０１における、半導体部品３の底面３０１の４つの角部３０１Ａに対向する部位の周囲には、インクジェットプリンタ等によって、接着剤４が流出することを防ぐ防波堤突起をダム形状に設けてもよい。そして、接着剤４は、防波堤突起の内側に流し込んでもよい。
（接着剤４の塗布）
本形態においては、接着剤４が高周波導体層２１，２２に付着することを防ぐために、基材２及び半導体部品３への接着剤４の塗布の仕方にも工夫をしている。接着剤４は、半導体部品３の底面３０１に設けられた導電部材３５が、基材２の各導体層２０，２１，２２に接合された後に、基材２における半導体部品３の周囲にノズルから吐出されて塗布される。
接着剤４を塗布する際には、ノズルの先端から接着剤４が糸を引くように延びる糸引きの問題を改善するために、ノズルからの接着剤４の塗布後に、ノズルを接着剤４の上に一旦戻し、接着剤４の上に糸状物を落としてもよい。これにより、接着剤４の糸状物が、高周波導体層２１，２２の上に接触しないようにすることができる。接着剤４が高周波導体層２１，２２に接触しないようにすることにより、高周波導体層２１，２２による高周波信号の強度の減衰、換言すれば高周波導体層２１，２２の配線損失を抑制することができる。
また、ノズルから吐出される接着剤４は、塗布のばらつきを改善するために、高周波導体層２１，２２に近い側から塗布を開始してもよい。
（線膨張係数の差）
レーダ装置１を構成する基材２、導体層２０，２１，２２、半導体部品３、導電部材３５、接着剤４等の各構成部品は、互いに異なる材料によって構成されており、それらの線膨張係数は互いに異なる。レーダ装置１が加熱及び冷却される過程においては、各構成部品の線膨張係数の違いによる熱応力が半導体部品３に作用する。
（作用効果）
本形態のレーダ装置１においては、半導体部品３に対する、高周波導体層２１，２２及び接着剤４の配置関係に工夫をしている。
複数の第２高周波導体層２２の全体は、半導体部品３の第２側面３０２Ｂから第２方向Ｄ２の外側に延びるとともに、基材２の表側面２０１の第１方向Ｄ１へ屈曲し、半導体部品３の第１側面３０２Ａよりも第１方向Ｄ１へ延びている。そして、第１高周波導体層２１のすべての外側端部２１２及び第２高周波導体層２２のすべての外側端部２２２は、半導体部品３の第１側面３０２Ａよりも第１方向Ｄ１の側において、第２方向Ｄ２に沿って一列に並んで配置されている。
この構成により、複数の高周波導体層２１，２２の形成長さをできるだけ短くして、高周波信号の強度の減衰を低減し、かつ、複数の高周波導体層２１，２２の全体をコンパクトに配置して、装置の小型化を図ることができる。
また、接着剤４は、半導体部品３の底面３０１の４つの角部３０１Ａ及び４つの角部３０１Ａに隣接する側面３０２Ａ，３０２Ｂ，３０２Ｃと、複数の高周波導体層２１，２２の形成部位を除く、基材２の表側面２０１とに接触している。この構成により、基材２、導体層２０，２１，２２、半導体部品３、導電部材３５、接着剤４等の構成部品の線膨張係数の違いによる熱応力が半導体部品３に作用するときでも、接着剤４が半導体部品３の側面３０２Ａ，３０２Ｂ，３０２Ｃを受け止めることができる。そのため、半導体部品３が、基材２に対して、基材２の表側面２０１に平行な方向に変位することができず、導電部材３５等にクラックが生じないようにすることができる。そして、半田材料による導電部材３５の寿命を延ばすことができる。
それ故、本形態のレーダ装置１によれば、高周波信号の強度の減衰の低減、装置の小型化、及び熱応力によるクラックの低減等を目的として、半導体部品３に対する、高周波導体層２１，２２及び接着剤４の配置関係を適切に設定することができる。
本形態のレーダ装置１は、車載用のレーダ監視システムとして車両に搭載される。車載環境下においては、レーダ装置１は、他の搭載品との干渉を避けるためにも、小型化を図ることがより求められる。そして、車載環境下においては、高周波導体層２１，２２及び接着剤４の配置関係が適切に設定されたレーダ装置１による作用効果が、より顕著に得られる。また、車載環境下においては、レーダ装置１が熱、振動等による影響をより強く受けるため、導電部材３５等にクラックが生じないようにする効果が、より顕著に得られる。
＜実施形態２＞
本形態は、高周波導体層２１，２２及び接着剤４の配置関係が、実施形態１の場合と異なるレーダ装置１について示す。
図１１に示すように、接着剤４は、半導体部品３の底面３０１の４つの角部３０１Ａを除く部位の周辺に設けられていてもよい。この場合にも、接着剤４は、半導体部品３の底面３０１及び側面３０２Ａ，３０２Ｂ，３０２Ｃと基材２の表側面２０１とに接着される。この場合には、接着剤４の使用量を低減して、接着剤４の塗布をより簡単にできることがある。
また、接着剤４は、高周波導体層２１，２２が設けられた部位を除く、半導体部品３の底面３０１の４つの角部３０１Ａ及び半導体部品３の底面３０１の４つの辺に設けられていてもよい。この場合にも、接着剤４は、半導体部品３の底面３０１及び側面３０２Ａ，３０２Ｂ，３０２Ｃと基材２の表側面２０１とに接着される。この場合には、接着剤４によって、より強固に半導体部品３を基材２に接着することができる。
図１２に示すように、高周波導体層２１，２２は、基材２の裏側面２０２に設けられていてもよい。この場合には、半導体部品３の底面３０１の導電部材３５から、基材２に設けられたスルーホールにおける導体部を介して基材２の裏側面２０２における高周波導体層２１，２２に電気接続される。この場合には、アンテナ導体層２３は、基材２の表側面２０１に設けてもよい。この場合にも、接着剤４は、半導体部品３の底面３０１及び側面３０２Ａ，３０２Ｂ，３０２Ｃと基材２の表側面２０１とに接着される。この場合には、基材２の表側面２０１のスペースを確保し、アンテナ導体層２３等の配置の自由度を高めることができる。
図１３に示すように、複数の高周波導体層２１，２２のうちのいくつかである高周波導体層２８は、基材２の表側面２０１及び裏側面２０２における第１方向Ｄ１に向けて設けられていなくてもよい。この場合には、複数の高周波導体層２１，２２による高周波導体層群２７が、基材２の表側面２０１又は裏側面２０２において第１方向Ｄ１に向けて設けられ、残りの高周波導体層２８が、基材２の表側面２０１又は裏側面２０２において第２方向Ｄ２又は第３方向Ｄ３に向けて設けられていてもよい。また、高周波導体層群２７における高周波導体層２１，２２の外側端部２１２，２２２は、半導体部品３の第１側面３０２Ａよりも第１方向Ｄ１の側に配置され、残りの高周波導体層２８の外側端部は、第１側面３０２Ａよりも第３方向Ｄ３の側に配置されていてもよい。この場合には、高周波導体層２１，２２，２８、アンテナ導体層２３等の配置の自由度が高まることがある。
本形態のレーダ装置１における、その他の構成、作用効果等については、実施形態１の場合と同様である。また、本形態においても、実施形態１に示した符号と同一の符号が示す構成要素は、実施形態１の場合と同様である。
レーダ装置１は、車両の複数箇所に搭載してもよい。この場合には、複数のレーダ装置１を用いて、車載用のレーダ監視システムを構成することが可能である。また、レーダ装置１は、車載用ではない用途として、例えば電車、航空機等の乗り物に用いてもよい。
本発明は、各実施形態のみに限定されるものではなく、その要旨を逸脱しない範囲においてさらに異なる実施形態を構成することが可能である。また、本発明は、様々な変形例、均等範囲内の変形例等を含む。また、各実施形態における構成の組み合わせも可能である。さらに、本発明から想定される様々な構成要素の組み合わせ、形態等も本発明の技術思想に含まれる。
１ レーダ装置
２ 基材
２０１ 表側面
２１，２２ 高周波導体層
２１１，２２１ 内側端部
２１２，２２２ 外側端部
３ 半導体部品
４ 接着剤

Claims (14)

  1. 高周波信号を伝達する複数の高周波導体層（２１，２２）を含む複数の導体層（２０，２１，２２）が表側面（２０１）又は裏側面（２０２）に設けられた基材（２）と、
    前記基材の前記表側面に対向するとともに、前記基材における複数の前記導体層に導電部材（３５）を介して接触し、かつ高周波信号を発生させる半導体部品（３）と、
    前記半導体部品を前記基材の前記表側面に接着する接着剤（４）と、を備え、
    複数の前記高周波導体層のすべて又は複数の前記高周波導体層のうちの一部である高周波導体層群（２７）は、少なくともいずれかが前記表側面又は前記裏側面の平面内において屈曲することにより、前記表側面又は前記裏側面における、前記半導体部品の底面（３０１）と対向する内側端部（２１１，２２１）から、前記半導体部品の複数の側面（３０２Ａ，３０２Ｂ，３０２Ｃ）のうちの、前記表側面又は前記裏側面の平面内の中央部から縁部への第１方向（Ｄ１）に向けられた第１側面（３０２Ａ）よりも前記第１方向側に位置する外側端部（２１２，２２２）まで設けられており、
    前記接着剤は、複数の前記高周波導体層の形成部位を除く前記表側面と、前記半導体部品の側面とに接触している、レーダ装置（１）。
  2. 複数の前記高周波導体層は、
    前記第１側面から前記第１方向に延びる１つ又は複数の第１高周波導体層（２１）と、
    前記第１側面に直交する一対の第２側面（３０２Ｂ）から、前記表側面の平面内における、前記第１方向に直交する第２方向（Ｄ２）外側に延びるとともに、前記第１方向に向けて屈曲する１つ又は複数の第２高周波導体層（２２）と、を含み、
    前記第１高周波導体層及び前記第２高周波導体層のすべての前記外側端部は、前記半導体部品の前記第１側面よりも前記第１方向側に位置している、請求項１に記載のレーダ装置。
  3. 複数の前記高周波導体層又は前記高周波導体層群は、
    前記第１側面から前記第１方向に延びる１つ又は複数の第１高周波導体層（２１）と、
    前記第１側面に直交する一対の第２側面（３０２Ｂ）から、前記表側面の平面内における、前記第１方向に直交する第２方向（Ｄ２）外側に延びるとともに、前記第１方向に向けて屈曲する１つ又は複数の第２高周波導体層（２２）と、を含み、
    前記接着剤の一部は、複数の前記高周波導体層の形成部位を除く、前記基材の前記表側面であって前記第１高周波導体層と前記第２高周波導体層とによって挟まれた部位から、前記半導体部品の前記側面まで連続して接触している、請求項１に記載のレーダ装置。
  4. 前記第２高周波導体層に隣接する前記第１高周波導体層は、前記第１側面から前記第１方向に延びるとともに、前記第２高周波導体層に向けて前記第２方向外側に屈曲しており、
    前記接着剤の一部は、複数の前記高周波導体層の形成部位を除くとともに前記半導体部品の前記底面における角部（３０１Ａ）の対向部位の周辺を含む前記表側面であって前記第１高周波導体層と前記第２高周波導体層とによって挟まれた部位から、前記角部に隣接する両側の前記側面まで連続して接触している、請求項２又は３に記載のレーダ装置。
  5. 複数の前記高周波導体層又は前記高周波導体層群における前記外側端部の少なくともいずれかは、前記基材の前記表側面の平面内における、前記第１方向に対して垂直な方向に並んでいる、請求項１～４のいずれか１項に記載のレーダ装置。
  6. 前記半導体部品は、前記高周波信号を発生させる回路部（３１）と、前記回路部を覆う樹脂によって構成されたモールド樹脂部（３２）と、前記半導体部品の前記底面に設けられるとともに、前記モールド樹脂部の材質と異なる材質によって構成され、かつ前記モールド樹脂部の弾性率よりも弾性率が低い樹脂によって構成された底面樹脂部（３３）と、を有しており、
    前記接着剤は、前記半導体部品の前記底面及び前記側面に位置する前記底面樹脂部、及び前記半導体部品の前記側面に位置する前記モールド樹脂部に接触している、請求項１～５のいずれか１項に記載のレーダ装置。
  7. 複数の前記高周波導体層における前記外側端部は、前記基材の前記表側面又は裏側面に設けられたアンテナ導体層（２３）に接続されている、請求項１～６のいずれか１項に記載のレーダ装置。
  8. 前記基材の前記表側面において、複数の前記高周波導体層を除く残りの前記導体層の表面には、前記導体層を保護するレジスト層（２５）が設けられており、
    前記接着剤の少なくとも一部は、前記基材の前記表側面の、前記半導体部品の前記底面の角部の周囲において、前記導体層の縁部及び前記レジスト層の縁部によって形成された堰止め部（２６）によって堰止めされている、請求項１～７のいずれか１項に記載のレーダ装置。
  9. 前記接着剤は、前記半導体部品の、前記底面に垂直な方向の厚みをＴとしたとき、前記底面から前記側面の１／３Ｔ以上の厚みの範囲内に接触している、請求項１～８のいずれか１項に記載のレーダ装置。
  10. 前記接着剤における、前記基材の前記表側面に接触する部位の、前記半導体部品の前記側面から前記側面に垂直な方向の端部までの最大幅をＸ、前記接着剤における、前記半導体部品の前記側面に接触する部位の、前記半導体部品の前記底面から前記底面に垂直な方向の最大高さをＹとしたとき、
    前記接着剤のアスペクト比であるＹ／Ｘは、０．３以上である、請求項１～９のいずれか１項に記載のレーダ装置。
  11. 前記半導体部品は、直方体形状に形成されており、
    前記接着剤は、前記半導体部品の前記底面の４つの角部と、４つの前記角部のそれぞれに隣接する、前記半導体部品の両側の前記側面の部位と、４つの前記角部の対向部位の周辺を含む、前記基材の前記表側面とに接触している、請求項１～１０のいずれか１項に記載のレーダ装置。
  12. 複数の前記高周波導体層のすべてにおける前記外側端部は、前記基材の前記表側面の平面内における、前記第１方向に対して垂直な方向に並んでいる、請求項１～１１のいずれか１項に記載のレーダ装置。
  13. 請求項１～１２のいずれか１項に記載されたレーダ装置が搭載された車両。
  14. 請求項１～１２のいずれか１項に記載されたレーダ装置を用いて構成されたレーダ監視システム。
JP2019215960A 2019-11-29 2019-11-29 レーダ装置 Active JP7226274B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2019215960A JP7226274B2 (ja) 2019-11-29 2019-11-29 レーダ装置
DE112020005853.0T DE112020005853T5 (de) 2019-11-29 2020-10-28 Radarvorrichtung
CN202080082133.1A CN114761822A (zh) 2019-11-29 2020-10-28 雷达装置
PCT/JP2020/040344 WO2021106471A1 (ja) 2019-11-29 2020-10-28 レーダ装置
US17/826,418 US20220285308A1 (en) 2019-11-29 2022-05-27 Radar device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019215960A JP7226274B2 (ja) 2019-11-29 2019-11-29 レーダ装置

Publications (2)

Publication Number Publication Date
JP2021085795A JP2021085795A (ja) 2021-06-03
JP7226274B2 true JP7226274B2 (ja) 2023-02-21

Family

ID=76087758

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019215960A Active JP7226274B2 (ja) 2019-11-29 2019-11-29 レーダ装置

Country Status (5)

Country Link
US (1) US20220285308A1 (ja)
JP (1) JP7226274B2 (ja)
CN (1) CN114761822A (ja)
DE (1) DE112020005853T5 (ja)
WO (1) WO2021106471A1 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001033631A1 (en) 1999-10-29 2001-05-10 Nikko Company Package for high-frequency device
JP2003059968A (ja) 2001-08-08 2003-02-28 Hitachi Ltd 高周波半導体モジュール及びその実装方法
WO2017159222A1 (ja) 2016-03-18 2017-09-21 サトーホールディングス株式会社 アンテナパターンの製造方法、ｒｆｉｄインレットの製造方法、ｒｆｉｄラベルの製造方法及びｒｆｉｄ媒体の製造方法
JP2017220199A (ja) 2016-06-02 2017-12-14 富士通株式会社 Ｒｆｉｄタグ
JP6610850B1 (ja) 2018-07-13 2019-11-27 株式会社村田製作所 無線通信デバイスおよびその製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0236476U (ja) * 1988-08-31 1990-03-09
JP2019016929A (ja) * 2017-07-07 2019-01-31 株式会社フジクラ 多層基板型アレイアンテナ
JP7170986B2 (ja) 2018-06-11 2022-11-15 東京瓦斯株式会社 燃料電池および燃料電池の製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001033631A1 (en) 1999-10-29 2001-05-10 Nikko Company Package for high-frequency device
JP2003059968A (ja) 2001-08-08 2003-02-28 Hitachi Ltd 高周波半導体モジュール及びその実装方法
WO2017159222A1 (ja) 2016-03-18 2017-09-21 サトーホールディングス株式会社 アンテナパターンの製造方法、ｒｆｉｄインレットの製造方法、ｒｆｉｄラベルの製造方法及びｒｆｉｄ媒体の製造方法
JP2017220199A (ja) 2016-06-02 2017-12-14 富士通株式会社 Ｒｆｉｄタグ
JP6610850B1 (ja) 2018-07-13 2019-11-27 株式会社村田製作所 無線通信デバイスおよびその製造方法

Also Published As

Publication number Publication date
US20220285308A1 (en) 2022-09-08
JP2021085795A (ja) 2021-06-03
DE112020005853T5 (de) 2022-09-29
WO2021106471A1 (ja) 2021-06-03
CN114761822A (zh) 2022-07-15

Similar Documents

Publication Publication Date Title
JP7048774B2 (ja) フレキシブルプリント回路基板
JP5885690B2 (ja) 電子部品および電子機器
US20110204497A1 (en) Semiconductor integrated circuit and method for manufacturing the same
JP2012151829A (ja) フレキシブルプリント配線基板及び無線通信モジュール
WO2013121732A1 (ja) 無線モジュール
JP6516011B2 (ja) 無線機
WO2017022221A1 (ja) 放熱構造および電子機器
JP6139585B2 (ja) 高周波モジュール及びマイクロ波送受信装置
KR101759908B1 (ko) 가요성인쇄회로기판
JP6795732B2 (ja) フレキシブルプリント配線板、フレキシブルプリント配線板の製造方法及び電子部材
JP4567281B2 (ja) 電磁シールド付きフレキシブル回路基板
KR101166069B1 (ko) 씨오에프형 반도체 패키지 및 이를 위한 테이프 배선 기판
JP7226274B2 (ja) レーダ装置
CN114614244B (zh) 一种液晶天线及其制作方法
JP6554268B2 (ja) 平坦化カバー層構造体を有するフレキシブル回路板
JP2009295862A (ja) 高周波樹脂パッケージ
TWI593332B (zh) Wiring board and high frequency module using the same
JP6910313B2 (ja) 高周波デバイスおよび空中線
US20180145397A1 (en) High-frequency module
JP2010258137A (ja) 高周波モジュールおよびその製造方法
WO2017150060A1 (ja) 実装構造及びモジュール
KR102213176B1 (ko) 2차 몰딩에 의한 SiP모듈의 제조방법 및 SiP모듈
JP2010267792A (ja) 半導体装置およびその製造方法
JP6414126B2 (ja) 電子装置
JP6738486B2 (ja) 多層基板、多層基板アレイ、及び送受信モジュール

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220211

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230110

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230123

R151 Written notification of patent or utility model registration

Ref document number: 7226274

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151