JPH0927576A - 半導体集積回路パッケージ - Google Patents

半導体集積回路パッケージ

Info

Publication number
JPH0927576A
JPH0927576A JP17456995A JP17456995A JPH0927576A JP H0927576 A JPH0927576 A JP H0927576A JP 17456995 A JP17456995 A JP 17456995A JP 17456995 A JP17456995 A JP 17456995A JP H0927576 A JPH0927576 A JP H0927576A
Authority
JP
Japan
Prior art keywords
semiconductor integrated
integrated circuit
heat sink
package
circuit package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP17456995A
Other languages
English (en)
Inventor
Shunsuke Fujimoto
俊介 藤本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP17456995A priority Critical patent/JPH0927576A/ja
Publication of JPH0927576A publication Critical patent/JPH0927576A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

(57)【要約】 【目的】 ＥＭＩ対策を容易にしたことを目的とする。 【構成】 ヒートシンク１と、変形しやすいシールド板
２と、このヒートシンク１とシールド板２とを止めるネ
ジ３とを含む。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体集積回路のチ
ップから発生する放射ノイズを抑制する半導体集積回路
パッケージに関する。
【０００２】
【従来の技術】電子回路から発生する電磁波ノイズ（Ｅ
ｌｅｃｔｒｏ−Ｍａｇｎｅｔｉｃ−Ｉｎｔｅｒｆａｃｅ
以下ＥＭＩ）対策のため、プリント板をプラグイン構
造にしてプリント板ごとシールドし、半導体集積回路用
のシールドと熱放射を兼ねた一体式のヒートシンクが特
開平１−２５５２５４号公報に示されている。
【０００３】また、ＬＳＩパッケージ自体にシールド機
能をもたせ放射ノイズを抑制するようにした技術が特開
平１−２５５２５４号公報に示されている。
【０００４】これらは一般に、静電気放電（ＥＳＤ）用
カバー、またはパッケージ自体を導電性のもので覆い、
それをグランドに接続することでＥＭＩ対策のシールド
性を高めようとするものである。
【０００５】
【発明が解決しようとする課題】従来の技術では、半導
体集積回路をＥＳＤ用のシールドやヒートシンクを兼ね
たもので覆ったり、導電性の物質でパッケージを覆うこ
とでシールド性を高め、それらを実装されるプリント基
板のグランドに接続することでＥＭＩ対策を行うもので
ある。
【０００６】しかし、ＥＭＩ対策を行う場合には、ヒー
トシンクをグランドに接続しても効果がない場合や、逆
に放射ノイズが増加することさえある。この様な状況下
では、ヒートシンクをグランドに接続したり、しなかっ
たりの試行錯誤を行って、対策の最適解を求める必要が
ある。すなわち、対策現場でしか判別不可能なグランド
のノイズ状況に応じてヒートシンクをグランドへ接続
し、ＬＳＩを覆ってシールドするか、グランドに接続せ
ずにおくかは対策現場で選択し容易に対策できることが
必要である。特開平１−２５５２５４号公報記載の集積
回路のパッケージング方法であると、ヒートシンクを兼
ねる部分がシールドも兼ねた一体式になっているので簡
単に構造を変えグランドとの接続を変更することが不可
能である。従って、効果と価格を考えた最適なＥＭＩ対
策を行うことができないという欠点がある。
【０００７】また、特開平２−１７６５９号公報記載の
パッケージであると、一体式のヒートシンクと同じくグ
ランドとの接続を変更することができないという欠点と
ともに、リード端子がシールドされていないという欠点
がある。放射ノイズは、リード部より発生することを考
えると、ＥＭＩ対策に効果があるＩＣのシールド方法と
はいえない。
【０００８】つまり、従来技術では、効果と価格を考え
たＥＭＩ対策を行う為の融通性のある半導体集積回路の
シールド方法がなかった。
【０００９】本発明の目的は、ＥＭＩ対策を容易にする
ようにした半導体集積回路パッケージを提供することに
ある。
【００１０】本発明の他の目的は、ＥＭＩ対策における
操作性を向上するようにした半導体集積回路パッケージ
を提供することにある。
【００１１】本発明の他の目的は、ＥＭＩ対策を対策現
場にて効果的に行えるようにした半導体集積回路パッケ
ージを提供することにある。
【００１２】
【課題を解決するための手段】本発明の第１の半導体集
積回路パッケージは、半導体集積回路パッケージより大
きいサイズでこの半導体集積回路パッケージを取り付け
るヒートシンクと、変形しやすい導電性の材質で形成さ
れたシールド板と、このシールド板および前記ヒートシ
ンクを螺合して止めるネジとを含む。
【００１３】本発明の第２の半導体集積回路パッケージ
は、第１の半導体集積回路パッケージであって、前記ヒ
ートシンクが半導体集積回路パッケージを取り付けた際
に、該シールド板がプリント基板表面の接する部分に形
成されたグランド・パッドとを含む。
【００１４】本発明の第３の半導体集積回路パッケージ
は、半導体集積回路パッケージより大きいサイズでこの
半導体集積回路パッケージを取り付けるヒートシンク
と、変形しやすい導電性の材質で形成されたシールド板
と、このシールド板および前記ヒートシンクを接着する
両面テープとを含む。
【００１５】
【実施の形態】次に本発明の実施の形態について図面を
参照して詳細に説明する。
【００１６】図１および図２を参照すると、本発明の第
１の実施の形態は、半導体集積回路のパッケージ３より
大きいサイズでこのパッケージ３に取り付けられるヒー
トシンク１と、このヒートシンク１にネジまたはそれに
類するもので取り付けられた、湾曲が容易な変形しやす
い導電性の材質で形成されたシールド板２と、ヒートシ
ンク１が半導体集積回路に取り付けられた際に、該シー
ルド板２がプリント基板４の表面の接する部分に形成さ
れたグランド・パッド５とを含む。
【００１７】本発明の第１の実施の形態は、ヒートシン
ク１と、このヒートシンク１に取り付けられたシールド
板２と、半導体集積回路の実装されているプリント基板
４上のグランド・パッド５とグランド層により、半導体
集積回路が完全にグランド電位で囲まれることになり、
回路にて発生する放射ノイズは、これら構造物にてシー
ルドされ、外部への放射ノイズが減少する。
【００１８】なお、プリント基板のグランド層にノイズ
がかなり伝搬しているときは、上述のような方法でグラ
ンドにヒートシンクを接続すると、半導体集積回路のシ
ールドによるノイズ減少よりヒートシンクが、グランド
層のノイズを伝搬し放射する方が大きくなる場合があ
る。
【００１９】この場合には、ヒートシンクをプリント基
板のグランド層より切り放す方がよく、この第１の実施
の形態であると、プリント基板のグランド層よりヒート
シンクを切り離すことができる。
【００２０】この切り離しにより、より放射ノイズの小
さい対策の選択を行うことができる。
【００２１】次に本発明の第２の実施の形態について図
面を参照して詳細に説明する。
【００２２】図３を参照すると、本発明の第２の実施の
形態は、第１の実施の形態における、ネジ６で行ってい
るヒートシンク１とシールド板２との接続を両面テープ
７で行っていることが特徴である。
【００２３】図１および図３を参照すると、本発明の第
２の実施の形態は、半導体集積回路のパッケージ３より
大きいサイズでこのパッケージ３に取り付けられるヒー
トシンク１と、このヒートシンク１に両面テープ７で取
り付けられた、湾曲が容易な変形しやすい導電性の材質
で形成されたシールド板２と、ヒートシンク１が半導体
集積回路に取り付けられた際に、該シールド板２がプリ
ント基板４の表面の接する部分に形成されたグランド・
パッド５とを含む。
【００２４】本発明の第２の実施の形態も上述の第１の
実施の形態で得られる効果と同様の効果を得る。
【００２５】
【実施例】本発明の第２の実施の形態で使用された導電
性の両面テープとしては以下の実施例が適用できる。
【００２６】第１の実施例は酸化アルミニウム粒子が含
まれたアクリル系の感圧接着テープで、基材として厚さ
０．０２５ｍｍのポリイミドフィルムが採用されてい
る。
【００２７】第２の実施例は、厚さ０．０５ｍｍのアル
ミ基材に酸化アルミニウム充填の強粘着性アクリル接着
材をコーティングした導電性の両面テープである。
【００２８】これら実施例の両面テープはヒートシンク
を発熱体の上に直接接着できる。
【００２９】また、これら実施例は、硬化型の接着材と
異なり柔軟なアクリル材のため、実装後も取り外しが容
易であり、熱膨張による部品および接合面の亀裂や破断
を生じることはない。
【００３０】
【発明の効果】本発明は、ヒートシンクとこのヒートシ
ンクに取り付けられたシールド板、プリント基板上のグ
ランド・パッド、およびプリント基板のグランド層がそ
れぞれ電気的に接続されることにより半導体集積回路の
パッケージがシールドされる。従って、このパッケージ
の導電体でのシールドにより、本発明は、プリント基板
上に実装される半導体集積回路から放射される放射ノイ
ズが減少できる。
【００３１】本発明は、また、ヒートシンクとヒートシ
ンクに取付けられたシールド板がネジまたはそれに類す
るもので接続されるので、容易に取り外すことができ、
プリント基板のグランド層のノイズによってヒートシン
クをグランドに接続するか否かを選択できる。この結
果、本発明はプリント基板のグランド層のノイズ状況に
応じた対策を行うことができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態を示す図である。
【図２】図１に示された第１の実施の形態のＡ−Ａ′で
の切断面を示す図である。
【図３】本発明の第２の実施の形態を示す図である。
【符号の説明】
１ ヒートシンク ２ シールド板 ３ 半導体集積回路パッケージ ４ プリント基板 ５ グランド・パッド ６ ネジ ７ 導電性テープ

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】 半導体集積回路パッケージより大きいサ
    イズでこの半導体集積回路パッケージを取り付けるヒー
    トシンクと、 変形しやすい導電性の材質で形成されたシールド板と、 このシールド板および前記ヒートシンクを螺合して止め
    るネジとを含むことを特徴とする半導体集積回路パッケ
    ージ。
  2. 【請求項２】 前記ヒートシンクが半導体集積回路パッ
    ケージを取り付けた際に、該シールド板がプリント基板
    表面の接する部分に形成されたグランド・パッドとを含
    むことを特徴とする請求項１記載の半導体集積回路パッ
    ケージ。
  3. 【請求項３】 半導体集積回路パッケージより大きいサ
    イズでこの半導体集積回路パッケージを取り付けるヒー
    トシンクと、 変形しやすい導電性の材質で形成されたシールド板と、 このシールド板および前記ヒートシンクを接着する両面
    テープとを含むことを特徴とする半導体集積回路パッケ
    ージ。
JP17456995A 1995-07-11 1995-07-11 半導体集積回路パッケージ Pending JPH0927576A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP17456995A JPH0927576A (ja) 1995-07-11 1995-07-11 半導体集積回路パッケージ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17456995A JPH0927576A (ja) 1995-07-11 1995-07-11 半導体集積回路パッケージ

Publications (1)

Publication Number Publication Date
JPH0927576A true JPH0927576A (ja) 1997-01-28

Family

ID=15980858

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17456995A Pending JPH0927576A (ja) 1995-07-11 1995-07-11 半導体集積回路パッケージ

Country Status (1)

Country Link
JP (1) JPH0927576A (ja)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6243265B1 (en) * 1999-10-06 2001-06-05 Intel Corporation Processor EMI shielding
US6249434B1 (en) * 2000-06-20 2001-06-19 Adc Telecommunications, Inc. Surface mounted conduction heat sink
US6515861B1 (en) * 2001-04-02 2003-02-04 Advanced Micro Devices, Inc. Method and apparatus for shielding electromagnetic emissions from an integrated circuit
US6583987B2 (en) * 1999-02-26 2003-06-24 Intel Corporation Electromagnetic interference and heatsinking
KR100691632B1 (ko) * 2006-05-16 2007-03-12 삼성전기주식회사 반도체칩, 반도체칩의 제조방법 및 반도체칩 패키지
JP2007335496A (ja) * 2006-06-13 2007-12-27 Nec Corp Ｌｓｉのシールド装置、ｌｓｉのシールド方法、ｌｓｉパッケージ
JP2008072153A (ja) * 2003-01-30 2008-03-27 Internatl Business Mach Corp <Ibm> 半導体パッケージおよびその製造方法
WO2014046772A1 (en) * 2012-09-20 2014-03-27 Apple Inc. Heat sinking and electromagnetic shielding structures
JP2016063064A (ja) * 2014-09-18 2016-04-25 シャープ株式会社 放熱構造体、放熱構造体付き回路基板、および、テレビ装置
JP2017135368A (ja) * 2015-12-22 2017-08-03 トムソン ライセンシングＴｈｏｍｓｏｎ Ｌｉｃｅｎｓｉｎｇ 開口窓熱伝達経路を用いた電子回路基板の遮蔽
WO2017164873A1 (en) * 2016-03-24 2017-09-28 Intel Corporation Electrical devices and methods for forming electrical devices
JP2018060986A (ja) * 2016-10-07 2018-04-12 株式会社ジェイデバイス 半導体装置
EP3440906A4 (en) * 2016-04-04 2019-12-11 Commscope Technologies LLC HEAT MANAGEMENT SYSTEMS AND METHODS FOR HIGH PERFORMANCE DENSITY ELECTRONIC SHIELDED ELECTRONIC DEVICES

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5846455B2 (ja) * 1972-10-31 1983-10-17 ピルキントン ブラザ−ズ リミテツド イタガラス ノ セイゾウホウホウ オヨビ ソウチ
JPS602890B2 (ja) * 1980-03-03 1985-01-24 エ ボ−ドレイ エ コムパニ− 固定ストレ−ナ−を有するフイルター
JPS6240888B2 (ja) * 1981-11-20 1987-08-31 Oki Electric Ind Co Ltd
JPH0786786A (ja) * 1993-09-17 1995-03-31 Nec Corp Ｌｓｉケースのシールド構造
JPH07142532A (ja) * 1993-11-12 1995-06-02 Sharp Corp 回路部品の実装構造

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5846455B2 (ja) * 1972-10-31 1983-10-17 ピルキントン ブラザ−ズ リミテツド イタガラス ノ セイゾウホウホウ オヨビ ソウチ
JPS602890B2 (ja) * 1980-03-03 1985-01-24 エ ボ−ドレイ エ コムパニ− 固定ストレ−ナ−を有するフイルター
JPS6240888B2 (ja) * 1981-11-20 1987-08-31 Oki Electric Ind Co Ltd
JPH0786786A (ja) * 1993-09-17 1995-03-31 Nec Corp Ｌｓｉケースのシールド構造
JPH07142532A (ja) * 1993-11-12 1995-06-02 Sharp Corp 回路部品の実装構造

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6583987B2 (en) * 1999-02-26 2003-06-24 Intel Corporation Electromagnetic interference and heatsinking
US6243265B1 (en) * 1999-10-06 2001-06-05 Intel Corporation Processor EMI shielding
US6249434B1 (en) * 2000-06-20 2001-06-19 Adc Telecommunications, Inc. Surface mounted conduction heat sink
US6356447B2 (en) 2000-06-20 2002-03-12 Adc Telecommunications, Inc. Surface mounted conduction heat sink
US6519156B2 (en) 2000-06-20 2003-02-11 Adc Telecommunications, Inc. Surface mounted conduction heat sink
US6515861B1 (en) * 2001-04-02 2003-02-04 Advanced Micro Devices, Inc. Method and apparatus for shielding electromagnetic emissions from an integrated circuit
JP2008072153A (ja) * 2003-01-30 2008-03-27 Internatl Business Mach Corp <Ibm> 半導体パッケージおよびその製造方法
KR100691632B1 (ko) * 2006-05-16 2007-03-12 삼성전기주식회사 반도체칩, 반도체칩의 제조방법 및 반도체칩 패키지
JP2007335496A (ja) * 2006-06-13 2007-12-27 Nec Corp Ｌｓｉのシールド装置、ｌｓｉのシールド方法、ｌｓｉパッケージ
WO2014046772A1 (en) * 2012-09-20 2014-03-27 Apple Inc. Heat sinking and electromagnetic shielding structures
US9048124B2 (en) 2012-09-20 2015-06-02 Apple Inc. Heat sinking and electromagnetic shielding structures
JP2016063064A (ja) * 2014-09-18 2016-04-25 シャープ株式会社 放熱構造体、放熱構造体付き回路基板、および、テレビ装置
JP2017135368A (ja) * 2015-12-22 2017-08-03 トムソン ライセンシングＴｈｏｍｓｏｎ Ｌｉｃｅｎｓｉｎｇ 開口窓熱伝達経路を用いた電子回路基板の遮蔽
WO2017164873A1 (en) * 2016-03-24 2017-09-28 Intel Corporation Electrical devices and methods for forming electrical devices
EP3440906A4 (en) * 2016-04-04 2019-12-11 Commscope Technologies LLC HEAT MANAGEMENT SYSTEMS AND METHODS FOR HIGH PERFORMANCE DENSITY ELECTRONIC SHIELDED ELECTRONIC DEVICES
US10772245B2 (en) 2016-04-04 2020-09-08 Commscope Technologies Llc Systems and methods for thermal management for high power density EMI shielded electronic devices
JP2018060986A (ja) * 2016-10-07 2018-04-12 株式会社ジェイデバイス 半導体装置

Similar Documents

Publication Publication Date Title
KR101319592B1 (ko) 다층 연성필름 패키지 및 이를 포함하는 액정 표시 장치
US6703702B2 (en) IC chip mounting structure and display device
EP0684645A2 (en) EMF shielding of an integrated circuit package
US7345892B2 (en) Semiconductor device, noise reduction method, and shield cover
JPH0927576A (ja) 半導体集積回路パッケージ
JPH08222671A (ja) 回路モジュールの冷却装置
US20120044414A1 (en) Thin Image Capturing Apparatus
WO2017022221A1 (ja) 放熱構造および電子機器
JP6790902B2 (ja) 電子装置
TW201705387A (zh) 遮罩、封裝結構及封裝結構製作方法
JP4415503B2 (ja) 半導体装置
KR102107149B1 (ko) Cof 패키지 및 이를 포함하는 표시 장치
JPH06252282A (ja) パッケージのシールド構造
JP2006080531A (ja) 電磁干渉保護を備えたテープボールグリッドアレイパッケージ及びこのパッケージの製造方法
KR20200141321A (ko) 방열 칩 온 필름 패키지
JP2001111237A (ja) 多層プリント基板及び電子機器
JP3234743B2 (ja) 半導体部品実装型フレキシブルプリント基板
JPH0786786A (ja) Ｌｓｉケースのシールド構造
JPH06326151A (ja) 回路部品の実装構造
JP2845218B2 (ja) 電子部品の実装構造およびその製造方法
JP2002158317A (ja) 低ノイズ放熱ｉｃパッケージ及び回路基板
JP3797761B2 (ja) 半導体装置
JPH07142532A (ja) 回路部品の実装構造
JP2004253406A (ja) モジュールカバーおよびメモリモジュール
JP2002299866A (ja) 基板の放熱構造

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 19980630