JP2011023697A - 多層配線板及びその製造方法 - Google Patents
多層配線板及びその製造方法 Download PDFInfo
- Publication number
- JP2011023697A JP2011023697A JP2009293379A JP2009293379A JP2011023697A JP 2011023697 A JP2011023697 A JP 2011023697A JP 2009293379 A JP2009293379 A JP 2009293379A JP 2009293379 A JP2009293379 A JP 2009293379A JP 2011023697 A JP2011023697 A JP 2011023697A
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- layer
- wiring board
- multilayer wiring
- resistance value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
- H05K1/167—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed resistors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09627—Special connections between adjacent vias, not for grounding vias
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/09672—Superposed layout, i.e. in different planes
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/17—Post-manufacturing processes
- H05K2203/171—Tuning, e.g. by trimming of printed components or high frequency circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49082—Resistor making
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
- Y10T29/49162—Manufacturing circuit on or in base by using wire as conductive path
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Parts Printed On Printed Circuit Boards (AREA)
Abstract
【課題】外層に形成される第2抵抗体を小さい面積(狭い面積)で形成することにより、抵抗内蔵型多層配線板の小型化を図る。
【解決手段】多層配線板は複数の絶縁層が積層されたもので、内層として提供される第1層10及び外層として提供される第2層20を含む本体部と、第1層10に形成される第1抵抗体11と、第2層20に形成される第2抵抗体21を含み、第2抵抗体21は第1抵抗体11と並列連結され、第1抵抗体10より狭い面積を有する。
【選択図】図1
【解決手段】多層配線板は複数の絶縁層が積層されたもので、内層として提供される第1層10及び外層として提供される第2層20を含む本体部と、第1層10に形成される第1抵抗体11と、第2層20に形成される第2抵抗体21を含み、第2抵抗体21は第1抵抗体11と並列連結され、第1抵抗体10より狭い面積を有する。
【選択図】図1
Description
本発明は、多層配線板及びその製造方法に関するもので、より具体的には小型化が可能な抵抗内蔵型多層配線板及びその製造方法に関する。
最近、電子産業の発達による電子製品の小型化及び高機能化の要求に対応するために、電子産業の技術は抵抗、キャパシタ(capacitor)、IC(integrated circuit)等を基板に挿入する方向へと発展している。
現在まで大部分の印刷回路基板は、表面に一般的な個別チップ抵抗(discrete chip resistor)または一般的な個別チップキャパシタ(discrete chip capacitor)を実装しているが、最近では、抵抗またはキャパシタ等の受動素子を内蔵した印刷回路基板が開発されている。
即ち、受動素子内蔵型印刷回路基板の技術とは、新しい材料(物質)と工程を用いて印刷回路基板の外部または内部に受動素子を挿入し、既存のチップ抵抗またはチップキャパシタの役割に代わる技術を言う。
上述した受動素子内蔵型印刷回路基板のうち、印刷回路基板の外部または内部に抵抗が印刷されている形態で、印刷回路基板の大きさに関係なく抵抗が印刷回路基板の一部分として統合されていれば、これを“抵抗内蔵(embedded(buried) resistor)”と言い、このような基板を“抵抗内蔵型印刷回路基板(embedded resistor printed circuit board)”と言う。
このような抵抗内蔵型印刷回路基板の最も重要な特徴は、抵抗が印刷回路基板の一部分としてすでに具備されているため、別個のチップ抵抗を印刷回路基板の表面に実装する必要がないということである。
このように印刷回路基板に抵抗を内蔵するための方法には、スクリーン印刷(Screen printing)、プレーティング(Plating)、シート(Sheet)等を利用する方法がある。
抵抗内蔵型印刷回路基板に大きい電力がかかると、抵抗で消耗する熱によってその特性が劣化する場合が生じる。従って、抵抗の劣化現象を防止するために抵抗パターンを広く印刷して大きい電力に耐えられるように作る。しかし、抵抗パターンが占める面積が広くなると、基板の大きさが大きくなり価格競争力が落ち、製品の小型化の障害要因となる。
本発明の目的は外層の活用面積を広げ、小型化が可能な多層配線板及びその製造方法を提供することである。
本発明の一実施例による多層配線板は、複数の絶縁層が積層されたもので、内層として提供される第1層及び外層として提供される第2層を含む本体部と、上記第1層に形成される第1抵抗体と、上記第2層に形成され、上記第1抵抗体と並列連結されるもので、上記第1抵抗体より狭い面積を有する第2抵抗体とを含む。
上記第2抵抗体は、上記第1抵抗体より抵抗値が大きいことが好ましい。
上記第2抵抗体は抵抗値調節部を有することができる。
上記第1層は上記第1抵抗体と電気的に連結された内層回路パターンを含み、上記第2層は上記第2抵抗体と電気的に連結された外層回路パターンを含み、上記内層回路パターンと上記外層回路パターンはビアホールにより電気的に連結されることができる。
上記第2抵抗体は抵抗値調節部を有することができる。
上記第1層は上記第1抵抗体と電気的に連結された内層回路パターンを含み、上記第2層は上記第2抵抗体と電気的に連結された外層回路パターンを含み、上記内層回路パターンと上記外層回路パターンはビアホールにより電気的に連結されることができる。
本発明の一実施例による多層配線板の製造方法は、本体部を構成する複数の絶縁層を備える段階と、上記絶縁層のうち内層として提供される第1層に第1抵抗体を形成する段階と、上記絶縁層のうち外層として提供される第2層に上記第1抵抗体より狭い面積を有する第2抵抗体を形成する段階と、上記第1抵抗体及び第2抵抗体が並列連結されるように上記第1層及び第2層を積層する段階とを含む。
上記第2抵抗体は、第1抵抗体より大きい抵抗値を有するように形成されることができる。
上記第1及び第2層を積層した後に上記第2抵抗体をトリミングし、目標抵抗値を具現する段階を含むことができる。
上記第1及び第2層を積層した後に上記第2抵抗体をトリミングし、目標抵抗値を具現する段階を含むことができる。
本発明による多層配線板は、内層及び外層に形成された第1及び第2抵抗体により目標抵抗値が具現される。外層に形成される第2抵抗体は小さい面積(狭い面積)で形成されることができ外層の活用面積が広くなる。即ち、他の素子を実装する面積が増え、基板の面積の活用度が高くなり、多層配線板の小型化が可能である。
また、多層配線板に流れる電流は第1及び第2抵抗体に分散され抵抗体の劣化を防止することができる。
また、多層配線板に流れる電流は第1及び第2抵抗体に分散され抵抗体の劣化を防止することができる。
以下、添付された図面を参照して本発明の好ましい実施形態を説明する。
しかし、本発明の実施形態は様々な他の形態に変形されることができ、本発明の範囲が以下で説明する実施形態に限定されるものではない。また、本発明の実施形態は当業界において平均的な知識を有する者に本発明をより完全に説明するために提供される。従って、図面における要素の形状及び大きさ等はより明確な説明のために誇張されることがあり、図面上の同一の符号で表示される要素は同一の要素である。
図1は、本発明の一実施形態による多層配線板を示す概略的な分解斜視図であり、図2は、図1のI−I’に沿って切開した多層配線板を示す概略的な断面図である。
図1及び図2を参照すると、本実施形態による多層配線板は複数の絶縁層10、20、30が積層されたもので、内層として提供される第1層10及び外層として提供される第2層20を含む本体部100と、上記第1層10に形成される第1抵抗体11と、上記第2層20に形成され、上記第1抵抗体11と並列連結されるもので、上記第1抵抗体より狭い面積を有する第2抵抗体21を含む。
以下、第1及び第2抵抗体の長さは電流の流れの方向であり、幅は上記電流の流れの方向と垂直な方向である。
多層配線板の本体部100は複数の絶縁層が積層されたもので、内層として提供される第1層10及び外層として提供される第2層20を含む。また、上記本体部100は、第1層10は上記第2層20の形成面と反対方向に形成され、他の外層として提供される第3層30を含むことができる。また、図示されてはいないが、上記第1層10及び第2層20の間には多数の絶縁層が積層されることができる。
上記本体部100を構成する複数の絶縁層10、20、30は、絶縁樹脂層またはセラミック層であることができる。絶縁樹脂は電気的な絶縁性は優れているが機械的強度が不十分で、温度による値数の変化(熱膨張率)が大きいという短所がある。このような短所を補うために、絶縁樹脂に紙、ガラス繊維または有機不敷布等の補強基材が混合されることができる。
上記本体部100の内層として提供される第1層10には第1抵抗体11が形成される。上記第1層10には内層回路パターン12が形成され、上記第1抵抗体11は内層回路パターン12と電気的に連結される。上記内層回路パターン12は第1及び第2内層パッド12a、12bを含む。図示されたように、第1抵抗体11は両端部が第1及び第2内層パッド12a、12bと連結されるように形成されてもよい。
上記本体部100の外層として提供される第2層20には、第2抵抗体21が形成される。上記第2層には外層回路パターン22が形成され、上記第2抵抗体21は外層回路パターン22と電気的に連結される。上記外層回路パターン22は第1及び第2外層パッド22a、22bを含む。図示されたように、第2抵抗体21は両端部が第1及び第2外層パッド22a、22bと連結されるように形成されてもよい。
上記第1及び第2外層パッド22a、22bは、上記第1及び第2内層パッド12a、12bとビアホールを通じて電気的に連結されることができる。
第1抵抗体11及び第2抵抗体21の並列連結は、これに制限されず、図示されていないが、第1抵抗体11が連結された内層回路パターンの一領域と第2抵抗体21が連結された外層回路パターンの一領域の電気的連結により具現されることができる。
上記第2抵抗体21は、上記第1抵抗体11と並列連結され、上記第1抵抗体11より狭い面積を有する。
図示されたように、第1及び第2抵抗体11、21の長さは同一であるが、第1抵抗体11の幅は第2抵抗体21の幅より大きく形成されることができる。
本実施形態は具現しようとする抵抗値のために第1及び第2抵抗体を形成し、これらを並列連結したことを特徴とする。即ち、抵抗体を内層及び外層に分けて形成し、外層に形成される第2抵抗体は小さい面積(狭い面積)で形成したものである。これによって外層に形成される第2抵抗体が占める面積が減り、外層の活用面積が広くなる。
従来において大きい電流が流れる場合、抵抗体の劣化現象を防止するために外層に広い面積の抵抗を印刷した。しかし、広い面積の抵抗体は基板表面の面積の多くを占めるようになり、基板全体のサイズが大きくなったり、他の素子の実装面積が減るという問題があった。これによって価格競争力が落ち、製品の小型化に限界があった。
しかし、本実施形態による多層配線板は外層に形成される第2抵抗体の面積が小さく、他の素子を実装する面積が増え基板の面積の活用度が高くなる。
基板の面積の活用度を高めるために、外層には1つの抵抗体が形成されることが好ましいが、内層に形成される第1抵抗体は複数形成されることができる。また、図示されていないが、内層は複数の層で構成されることができる。
第2抵抗層の抵抗値R2は、第1抵抗層の抵抗値R1より大きく形成されることができる。これにより多層配線板に流れる電流の大部分は低い抵抗値を有する第1抵抗体11に流れ、電流の一部は第2抵抗体21に流れるようになる。多層配線板に流れる電流が分散されて抵抗体の劣化を防止することができる。
より正確な目標抵抗値を具現するために、第2抵抗体21は、抵抗値調節部21aを有することができる。
第2抵抗体21は、多層配線板を構成する本体部100の外層20に形成されるもので、本体部の積層後に目標抵抗値を具現するのに適している。
第2抵抗体21の抵抗値を調節する手段は、特に制限されないが、例えば、第2抵抗層にトリミング(trimming)工程を行い第2抵抗体の抵抗値R2を調節することができる。
より具体的に、第2抵抗体21は目標抵抗値より小さい値を有するように形成する。その後、第2抵抗体21の両端電極に抵抗測定装置と連結されたプローブを接続させ、実時間で抵抗値を測定すると同時に抵抗体部分をレーザーで加工処理しながら目標抵抗値を具現することができる。
第2抵抗体21を通じて目標抵抗値を具現するため、内層に形成される第1抵抗体11はトリミング工程等抵抗値の調節をするための面積が要求されない。従って、トリミング工程を考慮した抵抗の実効面積の減少を防ぐことができる。
図4a乃至図4fは、本発明の一実施形態による多層配線板の製造方法を説明するための断面図である。
図4aに図示されたように、絶縁性物質から成る第1層10に第1及び第2内層パッド12a、12bを含んだ内層回路パターン12を形成する。上記第1層10は多層配線板の本体部に内層として提供される。
上記内層回路パターンが形成された第1層の反対面に他の内層回路パターン13を形成することができる。上述したように、第1層10は絶縁樹脂層またはセラミック層であることができる。
内層回路パターン12、13の形成方法は特に制限されない。例えば、第1層10が絶縁樹脂層である場合、絶縁樹脂層上に導電層を形成し、導電層のエッチング工程を通じて内層回路パターン12、13を形成することができる。
第1層10がセラミック層である場合、セラミックグリーンシートを積層した後、導電物質を印刷して内層回路パターンを形成することができる。
次に、図4bに図示されたように、第1及び第2内層パッド12a、12bと両端部が連結されるように第1抵抗体11を形成する。第1抵抗体11は炭素のような抵抗性物質から成ることができる。上記抵抗性物質を用いて、通常のスクリーンプリンティング工程を通して形成されることができる。
次に、図4cに図示されたように、上記第1層10上に絶縁性物質で第2層20を形成する。上記第2層20は多層配線板の本体部に外層として提供される。
次に、図4dに図示されたように、第2層20に上記第1及び第2内層パッド12a、12bと連結されるビアホールhを形成する。ビアホールhの形成方法は特に制限されず、ドリル工程等により形成されることができる。
次に、図4eに図示されたように、ビアホールを満たし、第2層20に第1及び第2外層パッド22a、22bを含む外層回路パターン22を形成する。外層回路パターンの形成は上述した内層回路パターンの形成と同一の方法で行われることができる。
次に、図4fに図示されたように、上記第1及び第2外層パッド22a、22bと両端部が連結されるように第2抵抗体21を形成する。第2抵抗体21は上記第1抵抗体11より小さい面積(狭い面積)で形成する。図4fは第2抵抗体21の長さ方向を図示したもので、第1抵抗体11と同一の長さを有するが、第2抵抗体21の幅は第1抵抗体より小さく形成される。
また、上記第2抵抗体21は第1抵抗体11より抵抗値が大きく形成されることができる。抵抗値の調節は抵抗体を構成する物質を調節して行うことができる。または同一の物質を使用する場合、第2抵抗体は第1抵抗体より小さい面積で形成され、より大きい抵抗値を有することができる。
また、上述した順序に拘束されず、第1層及び第2層に夫々第1及び第2抵抗体を形成し、上記第1及び第2抵抗体が並列して連結されるように第1及び第2層を積層することができる。
図示されてはいないが、第1及び第2抵抗体の両端部が連結された内層パッド及び外層パッドの電気的連結の他に、第1抵抗体が連結された内層回路パターンの一領域と、第2抵抗体が連結された外層回路パターンの一領域との電気的連結により、第1及び第2抵抗体は並列して連結されることができる。
次に、第2抵抗体21に抵抗値を調節する工程を行うことができる。一般的に、抵抗体を印刷し焼結等の過程を経る場合、製造公差が発生する。特に、セラミック基板の場合、焼結工程によって製造公差の発生範囲が広く、第2抵抗体21を通じて抵抗値を調節する方法は有用に適用されることができる。
第2抵抗体21の抵抗値を調節する手段は特に制限されないが、例えば、第2抵抗層にトリミング工程を行って抵抗値を調節することができる。
より具体的に、第2抵抗体21は目標抵抗値より小さい値を有するように形成する。その後、第2抵抗体21の両端電極に抵抗測定装置と連結されたプローブを接続させ、実時間で抵抗値を測定すると同時に抵抗体部分をレーザーで加工処理しながら目標抵抗値を具現することができる。
また、図示されてはいないが、上記第2抵抗体21が形成されない第2層20に外層30がさらに形成されることができ、このような場合、図2に図示された構造の多層配線板が製造されることができる。上記外層30にも上述したように外層回路パターン32が形成されることができる。
本発明は上述した実施形態及び添付された図面により限定されるものではなく、添付された請求範囲により限定する。従って、請求範囲に記載された本発明の技術的思想を外れない範囲内において当技術分野の通常の知識を有する者により多様な形態の置換、変形及び変更が可能であり、これも本発明の範囲に属する。
100 本体部
10 第1層
20 第2層
11 第1抵抗体
21 第2抵抗体
12 内層回路パターン
22 外層回路パターン
10 第1層
20 第2層
11 第1抵抗体
21 第2抵抗体
12 内層回路パターン
22 外層回路パターン
Claims (7)
- 複数の絶縁層が積層されたもので、内層として提供される第1層及び外層として提供される第2層を含む本体部と、
前記第1層に形成される第1抵抗体と、
前記第2層に形成され、前記第1抵抗体と並列連結されるもので、前記第1抵抗体より狭い面積を有する第2抵抗体と、
を含むことを特徴とする多層配線板。 - 前記第2抵抗体は、前記第1抵抗体より抵抗値が大きいことを特徴とする請求項1に記載の多層配線板。
- 前記第2抵抗体は、抵抗値調節部を有することを特徴とする請求項1に記載の多層配線板。
- 前記第1層は前記第1抵抗体と電気的に連結された内層回路パターンを含み、前記第2層は前記第2抵抗体と電気的に連結された外層回路パターンを含み、前記内層回路パターンと前記外層回路パターンはビアホールにより電気的に連結されたことを特徴とする請求項1に記載の多層配線板。
- 本体部を構成する複数の絶縁層を備える段階と、
前記絶縁層のうち内層として提供される第1層に第1抵抗体を形成する段階と、
前記絶縁層のうち外層として提供される第2層に前記第1抵抗体より狭い面積を有する第2抵抗体を形成する段階と、
前記第1抵抗体及び第2抵抗体が並列連結されるように前記第1層及び第2層を積層する段階と、
を含むことを特徴とする多層配線板の製造方法。 - 前記第2抵抗体は、前記第1抵抗体より大きい抵抗値を有するように形成されることを特徴とする請求項5に記載の多層配線板の製造方法。
- 前記第1及び第2層を積層した後に前記第2抵抗体をトリミングし、目標抵抗値を具現する段階を含むことを特徴とする請求項5に記載の多層配線板の製造方法。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020090065536A KR101046138B1 (ko) | 2009-07-17 | 2009-07-17 | 다층 배선판 및 그 제조방법 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2011023697A true JP2011023697A (ja) | 2011-02-03 |
Family
ID=43464487
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009293379A Pending JP2011023697A (ja) | 2009-07-17 | 2009-12-24 | 多層配線板及びその製造方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US20110011636A1 (ja) |
JP (1) | JP2011023697A (ja) |
KR (1) | KR101046138B1 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8547532B2 (en) | 2004-07-06 | 2013-10-01 | Topcon Positioning Systems, Inc. | System and method for determining range in 3D imaging systems |
JP2020064999A (ja) * | 2018-10-18 | 2020-04-23 | 日本特殊陶業株式会社 | 配線基板 |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101923509B1 (ko) * | 2012-01-11 | 2018-11-29 | 삼성전자 주식회사 | 반도체 장치의 재가공 방법 |
US9565765B2 (en) * | 2014-11-04 | 2017-02-07 | Shenzhen China Star Optoelectronics Technology Co., Ltd | Printed circuit board |
CN104284517A (zh) * | 2014-11-04 | 2015-01-14 | 深圳市华星光电技术有限公司 | 印刷电路板 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61222101A (ja) * | 1985-03-27 | 1986-10-02 | 富士通株式会社 | 調整の容易な印刷抵抗の形成方法 |
JPH0249169A (ja) * | 1988-08-11 | 1990-02-19 | Anritsu Corp | アラン分散測定器 |
JPH04179101A (ja) * | 1990-11-09 | 1992-06-25 | Hyogo Nippon Denki Kk | 厚膜印刷基板の抵抗値調整方法 |
JPH04297086A (ja) * | 1991-03-13 | 1992-10-21 | Mitsubishi Electric Corp | 混成集積回路 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6021050A (en) * | 1998-12-02 | 2000-02-01 | Bourns, Inc. | Printed circuit boards with integrated passive components and method for making same |
JP3913094B2 (ja) * | 2002-04-17 | 2007-05-09 | 株式会社日立製作所 | 厚膜多層配線基板 |
JP2006147913A (ja) * | 2004-11-22 | 2006-06-08 | Alps Electric Co Ltd | 回路基板、及びその製造方法 |
KR100764857B1 (ko) * | 2006-09-15 | 2007-10-09 | 엘지이노텍 주식회사 | 저온 동시소성 세라믹 기판 |
-
2009
- 2009-07-17 KR KR1020090065536A patent/KR101046138B1/ko not_active IP Right Cessation
- 2009-12-22 US US12/654,491 patent/US20110011636A1/en not_active Abandoned
- 2009-12-24 JP JP2009293379A patent/JP2011023697A/ja active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61222101A (ja) * | 1985-03-27 | 1986-10-02 | 富士通株式会社 | 調整の容易な印刷抵抗の形成方法 |
JPH0249169A (ja) * | 1988-08-11 | 1990-02-19 | Anritsu Corp | アラン分散測定器 |
JPH04179101A (ja) * | 1990-11-09 | 1992-06-25 | Hyogo Nippon Denki Kk | 厚膜印刷基板の抵抗値調整方法 |
JPH04297086A (ja) * | 1991-03-13 | 1992-10-21 | Mitsubishi Electric Corp | 混成集積回路 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8547532B2 (en) | 2004-07-06 | 2013-10-01 | Topcon Positioning Systems, Inc. | System and method for determining range in 3D imaging systems |
JP2020064999A (ja) * | 2018-10-18 | 2020-04-23 | 日本特殊陶業株式会社 | 配線基板 |
Also Published As
Publication number | Publication date |
---|---|
KR20110007871A (ko) | 2011-01-25 |
US20110011636A1 (en) | 2011-01-20 |
KR101046138B1 (ko) | 2011-07-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7672112B2 (en) | Component-embedded substrate and component package using component-embedded substrate | |
JP4061318B2 (ja) | メッキによるチップ内蔵型プリント回路基板およびその製造方法 | |
JP2006060187A (ja) | キャパシタ内蔵型プリント回路基板及びその製造方法 | |
JP2005142523A (ja) | 埋設抵抗を有する印刷回路基板の製造方法 | |
JP4818888B2 (ja) | 抵抗素子を内蔵するプリント配線板の製造法 | |
JP2011023697A (ja) | 多層配線板及びその製造方法 | |
JP2001274556A (ja) | プリント配線板 | |
TWI402008B (zh) | 電容/電阻裝置,併有該裝置之有機介電層壓物及印刷線路板,及其製造方法 | |
JP2007116178A (ja) | 中周波域での電力送達およびデカップリング用の埋込みコンデンサのアレイを有するパッケージおよびその形成方法 | |
JP2002111222A (ja) | 多層基板 | |
JP2004311939A (ja) | 対称構造を持つサーミスタ | |
WO2015104868A1 (ja) | 温度センサ | |
JP2003283073A (ja) | 配線基板 | |
JP2006261598A (ja) | シールドケースを有する電子部品 | |
JP2006121046A (ja) | 回路基板 | |
US20120181065A1 (en) | Multi-Layered Circuit Board Device | |
US7573721B2 (en) | Embedded passive device structure and manufacturing method thereof | |
US6381120B2 (en) | Mounting arrangement for multilayer electronic part | |
JP2009141301A (ja) | 抵抗素子内蔵プリント配線板 | |
JP2007073655A (ja) | チップ抵抗器並びに部品内蔵型プリント配線板及びその製造方法 | |
WO2012073400A1 (ja) | 抵抗内蔵基板およびこの基板を備える電流検出モジュール | |
JP2005269293A (ja) | デカップリングデバイス | |
JP2003309372A (ja) | 厚膜多層配線基板 | |
JP2009027044A (ja) | 積層コンデンサ及びコンデンサ内蔵配線基板 | |
JP2007096009A (ja) | 積層回路基板及びこれを具えた携帯型電子機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111025 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120120 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120626 |